CN101878507B - 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置 - Google Patents

电阻变化元件的驱动方法、初始处理方法及非易失性存储装置 Download PDF

Info

Publication number
CN101878507B
CN101878507B CN2009801011725A CN200980101172A CN101878507B CN 101878507 B CN101878507 B CN 101878507B CN 2009801011725 A CN2009801011725 A CN 2009801011725A CN 200980101172 A CN200980101172 A CN 200980101172A CN 101878507 B CN101878507 B CN 101878507B
Authority
CN
China
Prior art keywords
mentioned
voltage
magnitude
resistance
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801011725A
Other languages
English (en)
Other versions
CN101878507A (zh
Inventor
村冈俊作
高木刚
三谷觉
片山幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN101878507A publication Critical patent/CN101878507A/zh
Application granted granted Critical
Publication of CN101878507B publication Critical patent/CN101878507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride

Abstract

本发明提供能进行稳定动作的电阻变化元件的驱动方法以及实施该方法的非易失性存储装置。具有：写入过程，将第1极性的写入电压脉冲施加给电阻变化层(3)，使电阻变化层(3)的电阻状态从高向低变化；以及擦除过程，将与该第1极性不同的第2极性的擦除电压脉冲施加给电阻变化层(3)，使电阻变化层(3)的电阻状态从低向高变化；在将第1次到第N次(N大于等于1)的写入电压脉冲的电压值设为Vw1、将第(N+1)次以后的写入电压脉冲的电压值设为Vw2时，满足|Vw1|＞|Vw2|，而且，在将第1次到第M次(M大于等于1)的擦除电压脉冲的电压值设为Ve1、将第(M+1)次以后的擦除电压脉冲的电压值设为Ve2时，满足|Ve1|＞|Ve2|，第(N+1)次的上述写入过程接在第M次的擦除过程之后。

Description

电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
技术领域
本发明涉及一种其电阻值按照施加的电脉冲发生变化的电阻变化元件的驱动方法、初始处理方法以及实施该方法的非易失性存储装置。
背景技术
近年来，伴随电子设备中数字技术的进步，要保存图像等数据，所以非易失性电阻变化元件的大容量化、写入电力的降低化、写入/读出时间的高速化及长寿命化等要求日益提高。针对此类要求，在现有使用浮栅的闪存(flash memory)的微细化的应对上可以说存在极限。
作为具有可以适应上述要求的可能性的第1现有技术，人们提出了一种使用钙钛矿材料(例如，Pr(1-x)CaxMnO3[PCMO]、LaSrMnO3[LSMO]、GdBaCoxOy[GBCO]等)的非易失性电阻变化元件(参见专利文献1)。该技术通过对钙钛矿材料施加极性不同的电压脉冲(持续时间短的波状电压)使其电阻值增大或者减小，使数据与变化的电阻值相对应，从而存储数据。
另外，作为能够使用同极性的电压脉冲来切换电阻值的第2现有技术，还有一种利用下述现象的非易失性电阻变化元件(参见专利文献2)，该现象为，通过对过渡性金属氧化物(NiO、V2O、ZnO、Nb2O5、TiO2、WO3或者CoO)的膜施加脉冲宽度不同的电压脉冲，由此该过渡性金属氧化物膜的电阻值发生变化。通过使用过渡性金属氧化物膜的电阻变化元件，还实现了将使用二极管的交叉点型存储器阵列层叠的结构。
专利文献1美国专利第6204139号说明书
专利文献2日本特开2004-363604号公报
但是，在上述第1现有技术中，已经知道存有动作的稳定性及再现性不足之类的课题。再者，对于(Pr0.7Ca0.3MnO3)那种具有钙钛矿构造的氧化物晶体来说，因为为了其结晶化，通常需要650℃～850℃的高温，所以还存在若导入到半导体制造工艺中，则其他的材料劣化的问题。
另外，在上述第2现有技术中，因为使电阻值从低电阻状态向高电阻状态变化时电压的脉冲宽度非常长，达到1msec.以上，所以仍然具有高速动作非常困难的课题，人们期待着实现一种可进行稳定的高速动作的电阻变化元件。
发明内容
本发明是鉴于此情况而做出的，其主要目的在于，提供一种能够在低温下制造的电阻变化元件的驱动方法且能够使电阻变化元件稳定且高速地进行电阻变化的电阻变化元件的驱动方法、以及实施该方法的非易失性存储装置。
为了解决上述课题，本发明一个方式的电阻变化元件的驱动方法用来驱动具备其电阻值按照施加的电脉冲增加及减少的金属氧化物的电阻变化元件，其特征为，上述金属氧化物由第1氧化物层和与该第1氧化物层相比含氧率更高的第2氧化物层层叠构成，上述驱动方法包括：1次以上的写入过程，通过将作为第1极性的电压脉冲的写入电压脉冲施加给上述金属氧化物，使该金属氧化物的电阻状态从高向低变化；以及1次以上的擦除过程，通过将作为与上述第1极性不同的第2极性的电压脉冲的擦除电压脉冲施加给上述金属氧化物，使该金属氧化物的电阻状态从低向高变化；在将第1次到第N次(N大于等于1)的上述写入过程中写入电压脉冲的电压值设为Vw1、将第(N+1)次以后的上述写入过程中写入电压脉冲的电压值设为Vw2时，满足|Vw1|＞|Vw2|，而且，在将第1次到第M次(M大于等于1)的上述擦除过程中擦除电压脉冲的电压值设为Ve1、将第(M+1)次以后的上述擦除过程中擦除电压脉冲的电压值设为Ve2时，满足|Ve1|＞|Ve2|，第(N+1)次的上述写入过程接在第M次的擦除过程之后。
在上述发明所涉及的电阻变化元件的驱动方法中，优选的是，还满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
另外，在上述发明所涉及的电阻变化元件的驱动方法中，优选的是，还包括：恢复写入过程，在第(N+1)次以后的上述写入过程中，使上述金属氧化物的电阻状态从高向低变化的动作失败时，通过将电压值为Vw3(其中|Vw3|＞|Vw2|)的恢复写入电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从高向低变化；以及恢复擦除过程，在第(M+1)次以后的上述擦除过程中，使上述金属氧化物的电阻状态从低向高变化的动作失败时，通过将电压值为Ve3(其中|Ve3|＞|Ve2|)的恢复擦除电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从低向高变化。
另外，在上述发明所涉及的电阻变化元件的驱动方法中，优选的是，电压值Vw1和电压值Vw3相等，且电压值Ve1和电压值Ve3相等。
另外，在上述发明所涉及的电阻变化元件的驱动方法中，优选的是，上述第1氧化物由具有以TaOx(其中0.8≤x≤1.9)来表示的组成的钽氧化物构成；上述第2氧化物由具有以用TaOy(其中2.1≤y＜2.5)来表示的组成的钽氧化物构成。
另外，本发明所涉及的非易失性存储装置具备：第1电极；第2电极；电阻变化元件，介于上述第1电极和上述第2电极之间，具备其电阻值按照施加在两个电极间的电脉冲增加及减少的金属氧化物；以及驱动部；上述金属氧化物由第1氧化物层和与该第1氧化物层相比含氧率更高的第2氧化物层层叠构成；上述驱动部执行：写入过程，通过将作为第1极性的电压脉冲的写入电压脉冲施加在上述第1电极和上述第2电极之间，使上述金属氧化物的电阻状态从高向低变化；以及擦除过程，通过将作为与上述第1极性不同的第2极性的电压脉冲的擦除电压脉冲施加在上述第1电极和上述第2电极之间，使上述金属氧化物的电阻状态从低向高变化；在将第1次到第N次(N大于等于1)的上述写入过程中写入电压脉冲的电压值设为Vw1、将第(N+1)次以后的上述写入过程中写入电压脉冲的电压值设为Vw2时，满足|Vw1|＞|Vw2|，而且，在将第1次到第M次(M大于等于1)的上述擦除过程中擦除电压脉冲的电压值设为Ve1、将第(M+1)次以后的上述擦除过程中擦除电压脉冲的电压值设为Ve2时，满足|Ve1|＞|Ve2|，第(N+1)次的上述写入过程接在第M次的擦除过程之后。
在上述发明所涉及的非易失性存储装置中，优选的是，还满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|。
另外，在上述发明所涉及的非易失性存储装置中，也可以上述驱动部还执行：恢复写入过程，在第N+1次以后的上述写入过程中，使上述金属氧化物的电阻状态从高向低变化的动作失败时，将电压值为Vw3(其中|Vw3|＞|Vw2|)的恢复写入电压脉冲施加在上述第1电极和上述第2电极之间，使上述金属氧化物的电阻状态从高向低变化；以及恢复擦除过程，在第(M+1)次以后的上述擦除过程中，使上述金属氧化物的电阻状态从低向高变化的动作失败时，通过将电压值为Ve3(其中|Ve3|＞|Ve2|)的恢复擦除电压脉冲施加在上述第1电极和上述第2电极之间，使上述金属氧化物的电阻状态从低向高变化。
另外，在上述发明所涉及的非易失性存储装置中，优选的是，电压值Vw1和电压值Vw3相等，且电压值Ve1和电压值Ve3相等。
另外，在上述发明所涉及的非易失性存储装置中，优选的是，上述第1氧化物由具有以TaOx(其中0.8≤x≤1.9)来表示的组成的钽氧化物构成；上述第2氧化物由具有以用TaOy(其中2.1≤y＜2.5)来表示的组成的钽氧化物构成。
另外，在上述发明所涉及的非易失性存储装置中，优选的是，还具备电流限制元件，该电流限制元件电连接于上述第1电极或者上述第2电极上。该电流限制元件既可以是选择晶体管，也可以是二极管。
另外，本发明所涉及的电阻变化元件的初始处理方法用来对具备其电阻值按照施加的电脉冲增加及减少的金属氧化物的电阻变化元件进行初始处理，其特征为，上述金属氧化物由第1氧化物层和与该第1氧化物层相比含氧率更高的第2氧化物层层叠构成，通过重复下述写入过程和擦除过程，来对上述电阻变化元件进行数据的写入和擦除，其中上述写入过程通过将第1极性且电压值为Vw2的写入电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从高向低变化，上述擦除过程接在上述写入过程之后，通过将与上述第1极性不同的第2极性且电压值为Ve2的擦除电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从低向高变化，在如上进行数据的写入和擦除的情况下，上述初始处理方法包含：1次以上的初始写入过程，通过将上述第1极性且满足|Vw1|＞|Vw2|的电压值Vw1的电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从高向低变化；以及1次以上的初始擦除过程，接在上述初始写入过程后，通过将上述第2极性且满足|Ve1|＞|Ve2|的电压值Ve1的电压脉冲施加给上述金属氧化物，使上述金属氧化物的电阻状态从低向高变化；最初的上述写入过程接在最后的上述初始擦除过程之后。
发明效果
根据本发明所涉及的电阻变化元件的驱动方法，可以使电阻变化元件稳定且高速地进行电阻变化。另外，根据实施该驱动方法的本发明非易失性存储装置，可以实现能稳定且高速地进行工作的存储装置。
附图说明
图1是表示本发明实施方式1的电阻变化元件的结构的一例的示意图。
图2是表示本发明实施方式1的电阻变化元件的驱动方法的步骤的流程图。
图3是表示电阻变化层的电阻状态的变化的一例的图表。
图4是表示使本发明实施方式1的电阻变化元件工作的电路结构的一例及在该电阻变化元件中写入数据时的动作例的附图。
图5是表示在本发明实施方式1的电阻变化元件中写入数据时及擦除数据时电阻变化层的电阻值的变化的附图。
图6是表示使本发明实施方式1的电阻变化元件工作的电路结构的一例及读出该电阻变化元件中所写入的数据时的动作例的附图。
图7是表示数据读出时在具备本发明实施方式1的电阻变化元件的电路中流动的电流的电流值与电阻变化层的电阻值之间关系的附图。
图8A是表示在本发明实施方式1的电阻变化元件中一边使电压值依次变化一边施加多个电压脉冲时电阻变化层3的电阻值变化的滞后特性的图表。
图8B是表示改变电阻变化层厚度而制造出的其他电阻变化元件的滞后特性的图表。
图9是表示检查|Ve1|＞|Ve2|时的耐久性特性良好与否的结果的图表。
图10是表示检查|Ve1|≤|Ve2|时的耐久性特性良好与否的结果的图表。
图11是表示第1写入电压脉冲的电压值及第2写入电压脉冲的电压值同样为-2.0V且第1擦除电压脉冲的电压值及第2擦除电压脉冲的电压值同样为+2.5V时的、比较例1的电阻变化元件具备的电阻变化层的电阻状态变化的图表。
图12是表示第1写入电压脉冲的电压值及第2写入电压脉冲的电压值同样为-2.5V且第1擦除电压脉冲的电压值及第2擦除电压脉冲的电压值同样为+3.5V时的、比较例2的电阻变化元件具备的电阻变化层的电阻状态变化的图表。
图13是表示本发明实施方式2的电阻变化元件具备的电阻变化层的电阻状态变化的一例的图表。
图14是表示本发明实施方式2的电阻变化元件的驱动方法的步骤的流程图。
图15是表示本发明实施方式3的非易失性存储装置的结构的一例的框图。
图16是表示本发明实施方式4的非易失性存储装置的结构的一例的框图。
具体实施方式
下面，一边参照附图，一边说明本发明优选的实施方式。
(实施方式1)
[电阻变化元件的结构]
首先，说明本发明实施方式1的电阻变化元件的结构。
图1是表示本发明实施方式1的电阻变化元件的结构的一例的示意图。如图1所示，本实施方式的电阻变化元件10具备：基板1；下部电极2，形成于基板1之上；电阻变化层3，形成于下部电极2之上；以及上部电极4，形成于电阻变化层3之上。下部电极2及上部电极4与电阻变化层3电连接。
基板1例如采用硅基板来构成。另外，下部电极2及上部电极4例如采用Au(金)、Pt(白金)、Ir(铱)及Cu(铜)之中的1种或多种材料来构成。
电阻变化层3由第1钽氧化物层3a和第2钽氧化物层3b层叠构成。这里，第2钽氧化物层3b的含氧率比第1钽氧化物层3a的含氧率更高。
在将第1钽氧化物层3a的组成设为TaOx时，x大于等于0.8且小于等于1.9，且在将第2钽氧化物层3b的组成设为TaOy时，y大于等于2.1且小于2.5，这种情况下，可以使电阻变化层3的电阻值稳定地高速变化。因此，优选x及y在上述的范围内。
电阻变化层3的厚度虽然只要小于等于1μm，就认为电阻值变化，但优选的是小于等于200nm。其原因为，在使用构图工艺平板印刷技术时，易于加工，而且可以减低使电阻变化层3的电阻值变化所需要的电压脉冲的电压值。另一方面，从更加可靠地避免电压脉冲施加时的击穿(绝缘击穿)的观点来看，优选的是，电阻变化层3的厚度至少大于等于5nm。
另外，对于第2钽氧化物层3b的厚度而言，存在若过大则初始电阻值过高等的不佳状况，另外还存在若过小则得不到稳定的电阻变化这样的不佳状况，所以优选的是大于等于1nm且小于等于8nm左右。
在使如上所构成的电阻变化元件10工作时，下部电极2及上部电极4与电源5不同的端子电连接。该电源5作为驱动电阻变化元件10所用的电脉冲施加装置来发挥作用，其构成为，可以在下部电极2和上部电极4之间将指定的极性、电压及时间宽度的电脉冲(电压脉冲)施加于下部电极2和上部电极4之间。
还有，在下面，设为施加于电极间的电压脉冲的电压按照以下部电极2为基准的上部电极4的电位来确定。
[电阻变化元件的制造方法]
下面，说明电阻变化元件10的制造方法。
首先，在基板1上，采用溅射法，形成厚度为0.2μm的下部电极2。随后，采用将Ta靶在氩气及氧气中进行溅射的所谓反应性溅射法，在下部电极2之上形成钽氧化物层。这里，钽氧化物层中的含氧率可以通过改变氧气相对于氩气的流量比来容易地调整。还有，基板温度可以不用特别地加热，而成为室温。
接下来，通过对如上所形成的钽氧化物层的最表面进行氧化，来改良其表面。借此，在钽氧化物层的表面，形成与该钽氧化物的未被氧化的区域(第1区域)相比含氧率更高的区域(第2区域)。这些第1区域及第2区域分别相当于第1钽氧化物层3a和第2钽氧化物层3b，由这样所形成的第1钽氧化物层3a和第2钽氧化物层3b来构成电阻变化层3。
接下来，在如上所形成的电阻变化层3之上，采用溅射法，形成厚度为0.2μm的上部电极4，由此获得电阻变化元件10。
还有，下部电极2及上部电极4以及电阻变化层3的大小及形状可以通过掩模及平板印刷技术进行调整。在本实施方式中，将上部电极4及电阻变化层3的大小设为0.5μm×0.5μm(面积0.25μm2)，并且下部电极2和电阻变化层3相接的部分的大小也设为0.5μm×0.5μm(面积0.25μm2)。
另外，在本实施方式中，将第1钽氧化物层3a的组成设为TaOx(x＝1.54)，将第2钽氧化物层3b的组成设为TaOy(y＝2.47)。还有，在本发明实施方式内的氧化物层的组成分析中，全都使用了卢瑟福反向散射法(RBS)。再者，将电阻变化层3的厚度设为30nm，将第1钽氧化物层3a的厚度设为22nm，将第2钽氧化物层3b的厚度设为8nm。
还有，在本实施方式中，虽然以x＝1.54、y＝2.47的情形进行了说明，但是不限于此，只要x的范围为0.8≤x≤1.9，y的范围为2.1≤y＜2.5，则可以和本实施方式中的电阻变化特性相同，实现稳定的电阻变化。
[电阻变化元件的动作]
下面，说明采用上述制造方法得到的电阻变化元件10的动作。
在下面，将电阻变化层3的电阻值处于指定的高值(例如20000Ω)的情形称为高电阻状态，同样将处于指定的低值(例如700Ω)的情形称为低电阻状态。
使用电源5，将作为负极性电压脉冲的写入电压脉冲施加于下部电极2及上部电极4间，由此电阻变化层3的电阻值减少，电阻变化层3从高电阻状态变化到低电阻状态。在下面，将其称为写入过程。
另一方面，使用电源5，将作为正极性电压脉冲的擦除电压脉冲施加于下部电极2及上部电极4间，由此电阻变化层3的电阻值增加，电阻变化层3从低电阻状态变化到高电阻状态。在下面，将其称为擦除过程。
还有，在电阻变化层3处于低电阻状态时，即使作为与写入电压脉冲相同极性的负极性电压脉冲被施加到下部电极及上部电极4间，电阻变化层3也仍为低电阻状态，不发生变化。同样，在电阻变化层3处于高电阻状态时，即使作为与擦除电压脉冲相同极性的正极性电压脉冲被施加到下部电极2及上部电极4间，电阻变化层3也仍为高电阻状态，不发生变化。
通过重复上述的写入过程及擦除过程，电阻变化元件10进行工作。还有，也有时进行所谓重写(覆盖)，该重写连续执行写入过程或者擦除过程。
在本实施方式中，在将第1次到第N次(N大于等于1)的写入过程(下面称为“第1写入过程”)中写入电压脉冲(下面称为“第1写入电压脉冲”)的电压值设为Vw1、将第(N+1)次以后的写入过程(下面称为“第2写入过程”)中写入电压脉冲(下面称为“第2写入电压脉冲”)的电压值设为Vw2时，设为满足|Vw1|＞|Vw2|。
另外，在将第1次到第M次(M大于等于1)的擦除过程(下面称为“第1擦除过程”)中擦除电压脉冲(下面称为“第1擦除电压脉冲”)的电压值设为Ve1、将第(M+1)次以后的擦除过程(下面称为“第2擦除过程”)中擦除电压脉冲(下面称为“第1擦除电压脉冲”)的电压值设为Ve2时，设为满足|Ve1|＞|Ve2|。
还有，在从第1次的写入开始就进行重写时，也就是说，上述第1写入过程发生多次时，上述的N大于等于2。同样，在上述第1擦除过程发生多次时，上述的M大于等于2。
另外，有时不是重写，而是多次交替重复执行第1写入过程和第1擦除过程，这种情况下N及M也大于等于2。
这样，虽然N及M是大于等于1的值，但是无论这些N及M是大于等于1的任何值，第2写入过程都设定为接在第1擦除过程之后。也就是说，设定为在第1写入过程和第2写入过程之间必须存在第1擦除过程，第1写入过程和第2写入过程不连续。其原因为，在第2写入过程不接在第1擦除过程之后，而第2写入过程接在第1写入过程之后的情况下(第1写入过程和第2写入过程连续的情况下)，难以实现稳定的电阻变化。
若将上述本发明实施方式1的电阻变化元件10的驱动方法表示成流程图，则如图2所示。首先，利用电压值Vw1的电压脉冲，执行第1写入过程(S101)。此时，电阻变化层3从初始状态的高电阻状态(HR)变化到低电阻状态(LR)。接下来，利用电压值Ve1的电压脉冲，执行第1擦除过程(S102)。此时，电阻变化层3从低电阻状态变化到高电阻状态。
随后，执行重复第2写入过程及第2擦除过程的步骤S103。具体而言，重复进行利用电压值Vw2的电压脉冲的第2写入过程(S103A)和利用电压值Ve2的电压脉冲的第2擦除过程(S103B)。这里，在执行了步骤S103A时，电阻变化层3从高电阻状态变化到低电阻状态，在执行了步骤S103B时，电阻变化层3从低电阻状态变化到高电阻状态。
还有，如上所述，在上述的N及M任一方或双方大于等于2时，要重复执行步骤S101及步骤S102的任一方或双方。
本发明不限定由图2的流程图所示的动作的具体实施方法，如果举出一例，也可以步骤S101及步骤S102作为对制造的电阻变化元件的初始处理，在电阻变化元件的出厂前在工厂执行，步骤S103为了由用户实际使用电阻变化元件(写入、擦除数据)而执行。
如同后面详细所述，通过对制造后处于初始电阻状态的电阻变化元件实施步骤S101及步骤S102，可以实现电阻变化元件稳定的高速动作及良好的耐久性特性。因此，通过对电阻变化元件在出厂前执行步骤S101及步骤S102，确认发生了希望的电阻状态的变化，就可以使产品的良好与否判定和提高动作特性的处理一次完成。
图3是表示电阻变化层3的电阻状态的变化的一例的图表。在本例中，将第1写入电压脉冲的电压值Vw1设为-3.0V，将第2写入电压脉冲的电压值Vw2设为-2.0V。另外，将第1擦除电压脉冲的电压值Ve1设为+4.0V，将第2擦除电压脉冲的电压值Ve2设为+2.5V。还有，任一情况下，脉冲宽度都设为100ns。另外，已经分别执行了1次第1写入过程及第1擦除过程。
若参照图3，则可知电阻变化层3的电阻状态变化稳定。这样，通过以满足|Vw1|＞|Vw2|且|Ve1|＞|Ve2|的方式将电压脉冲施加于两个电极间，能够使电阻变化元件10稳定地进行工作。还有，在本实施方式中，还满足|Ve1|≥|Vw1|且|Ve2|≥|Vw2|的条件。并且认为，这一点也有助于电阻变化元件10的稳定工作。
下面说明使用电阻变化元件10来作为存储器，进行1位数据的写入及读出处理的情形。还有，在下面，使电阻变化层3处于低电阻状态的情形与“1”相对应，使处于高电阻状态的情形与“0”相对应。
图4是表示使本发明实施方式1的电阻变化元件10工作的电路结构的一例及在该电阻变化元件10中写入数据时的动作例的附图。如图4所示，该电路具备电阻变化元件10、第1端子11及第2端子12。电阻变化元件10的上部电极4电连接到第1端子11上，下部电极2电连接到第2端子12上。
图5是表示在本发明实施方式1的电阻变化元件10中写入数据时(写入过程)及擦除数据时(擦除过程)电阻变化层3的电阻值变化的附图。还有，在写入过程及擦除过程中，如图4所示，第2端子12接地(接地：GND)，给第1端子11供应电压脉冲。电压脉冲以下部电极2及接地点为基准来确定。
在电阻变化元件10处于初始状态时(电阻变化层3的电阻值处于初始电阻值时)，若负极性的第1写入电压脉冲(电压值Vw1)供应到第1端子11，则如图5所示，电阻变化层3的电阻值从初始电阻值开始减少，电阻变化层3变为低电阻状态Ra。因此，表示“1”的1位数据被写入。接下来，若正极性的第1擦除电压脉冲(电压值Ve1)供应到第1端子11，则电阻变化层3从低电阻状态Ra变化到高电阻状态Rb。借此，表示“0”的1位数据被写入。
随后，在电阻变化层3处于高电阻状态Rb时，若负极性的第2写入电压脉冲(电压值Vw2)供应到第1端子11，则电阻变化层3从高电阻状态Rb变化到低电阻状态Ra。另一方面，在电阻变化层3处于低电阻状态Ra时，若正极性的第2擦除电压脉冲(电压值Ve2)供应到第1端子11，则电阻变化层3从低电阻状态Ra变化到高电阻状态Rb。
在该电路中，如上所述，也由于以满足|Vw1|＞|Vw2|且|Ve1|＞|Ve2|的方式将电压脉冲供应给第1端子11，因而电阻变化元件10作为稳定地高速工作的存储器发挥作用。
图6是表示使本发明实施方式1的电阻变化元件10工作的电路结构的一例及读出该电阻变化元件10中所写入的数据时的动作例的附图。如图6所示，在进行数据的读出时，第2端子12接地(接地：GND)，给第1端子11供应读出电压。该读出电压以下部电极2及接地点为基准来确定。
图7是表示数据读出时在具备本发明实施方式1的电阻变化元件10的电路中流动的电流的电流值与电阻变化层3的电阻值之间关系的附图。若给第1端子11供应了读出电压，则与电阻变化层3的电阻值相应的电流在电路中流动。也就是说，如图7所示，在电阻变化层3处于低电阻状态Ra时，电流值Ia的电流在电路中流动，在处于高电阻状态Rb时，电流值Ib的电流在电路中流动。
在如图6所示第2端子12接地，并且例如+0.5V的读出电压供应到第1端子11时，通过检测在第1端子11和第2端子12之间流动的电流的电流值，来判别电阻变化层3处于高低哪一个的电阻状态。具体而言，如果检测到的电流值为Ia，则判别出电阻变化层3处于低电阻状态Ra。其结果为，可知电阻变化元件10中所写入的数据是“1”。另一方面，如果检测到的电流值为Ib，则判别出电阻变化层3处于高电阻状态Rb。其结果为，可知电阻变化元件10中所写入的数据是“0”。如此读出电阻变化元件10中所写入数据。
本实施方式的电阻变化元件10即使切断了电源，电阻值也不发生变化。因此，通过使用该电阻变化元件10，就可以实现非易失性存储装置。
图8A是表示在本发明实施方式1的电阻变化元件10中一边使电压值依次变化一边施加多个电压脉冲时电阻变化层3的电阻值变化的滞后特性的图表。测量所使用的电阻变化元件10为：电阻变化层3的厚度为30nm，第1钽氧化物层3a的厚度为22nm，第2钽氧化物层3b的厚度为8nm。第1钽氧化物层3a的组成在将钽氧化物表述为TaOx时x＝1.54，第2钽氧化物层3b的组成在将钽氧化物表述为TaOy时为y＝2.47。
如图8A所示，在电压脉冲的电压值从0达到-3.0V左右的期间，电阻变化层3的电阻值仍旧维持初始电阻值，在达到-3.0V左右的阈值电压VL1时急剧减少。随后，在电压脉冲的电压值从-3.0V左右经过-3.5V左右的最低电压而达到+3.5V的期间，电阻变化层3的电阻值维持低的状态，在达到+3.5V左右的阈值电压VH1时显示出上升的势头，进而在经过+4.0V左右的最高电压而达到+3.3V左右时电阻变化层3的电阻值急剧上升。接下来，在电压脉冲的电压值从+3.3V左右达到0V的期间，电阻变化层3的电阻值维持高的状态。至此是在图8A中表示为“第1周期”的点的轨迹。
接下来，在电压脉冲的电压值从0V达到-1.0V左右的期间，电阻变化层3的电阻值维持高的状态，在达到-1.0V左右的阈值电压VL2时急剧减少。随后，在电压脉冲的电压值从-1.0V左右经过-1.5V左右的最低电压而达到+1.7V左右的期间，电阻变化层3的电阻值维持低的状态，在达到+1.7V左右的阈值电压VH2时急剧上升。接下来，在从+1.7V左右经过+2.0V左右的最高电压而达到0V的期间，电阻变化层3的电阻值维持高的状态。至此是在图8A中表示为“第2周期”的点的轨迹。
再者，在电压脉冲的电压值从0达到-0.7V左右的期间，电阻变化层3的电阻值维持高的状态，在达到-0.7V左右的阈值电压VL3时急剧减少。随后，在电压脉冲的电压值从-0.7V左右经过-1.5V左右的最低电压而达到+1.7V左右的期间，电阻变化层3的电阻值维持低的状态，在达到+1.7V左右的阈值电压VH3时急剧上升。接下来，在从+1.7V左右经过+2.0V左右的最高电压而达到0V的期间，电阻变化层3的电阻值维持高的状态。至此是在图8A中表示为“第3周期”的点的轨迹。还有，表示为“第4周期”的点的轨迹也和该“第3周期”的情形相同。
再者，使用其他电阻变化元件进行了同样的实验，该其他电阻变化元件是从电阻变化元件10改变电阻变化层的厚度制造出的。其他电阻变化元件为：电阻变化层3的厚度为50nm，第1钽氧化物层3a的厚度为45nm，第2钽氧化物层3b的厚度为5nm。第1钽氧化物3a的组成在将钽氧化物表述为TaOx时x＝1.54，第2钽氧化物层3b的组成在将钽氧化物表述为TaOy时y＝2.47。
图8B是表示上述其他电阻变化元件滞后特性的图表。虽然和图8A所示的电阻变化元件10的特性相比，各阈值电压的值不同，但是反映出类似形状的在图表中表示的特性。
发明人们根据包括图8A及图8B的结果在内的多个实验结果，发现在电阻变化元件的滞后特性中一般存在下面的性质。
(i)在第n(n大于等于1)周期中电阻变化层成为低电阻状态的阈值电压VLn的绝对值在电阻变化层处于初始电阻状态的第1周期中最大，在第2周期以后变小。
(ii)在各周期中，电阻变化层成为高电阻状态的阈值电压VHn与在该周期中使电阻变化层变为低电阻状态所施加的负极性电压脉冲的最低电压相比，绝对值相等或者更大。
还有，在图8A中，虽然反映出在第1周期的阈值电压VH1中电阻变化层的电阻值上升的势头，但是未立刻变成高电阻状态。这种情况从以后的研究可知与实验电路中所串联插入的保护电阻有关。通过按照电阻变化层的厚度恰当选择保护电阻的值，就能获得在图8B的图表中表示的滞后特性。
根据上面的结果可知，通过例如按照图8A的滞后特性，将第1写入电压脉冲的电压值Vw1设定为比-3.0V左右的阈值电压VL1更低的-3.5V，将第1擦除电压脉冲的电压值Ve1设定为绝对值比Vw1更大的+4.0V左右，就能够执行第1写入过程及第1擦除过程。
另外，因为|VL1|＞|VL2|及|VH1|＞|VH2|，所以若考虑到满足|Vw1|＞|Vw2|及|Ve1|＞|Ve2|，则可以认为，将第2写入电压脉冲的电压值Vw2设定为-0.7V至-2.5V左右的范围内，将第2擦除电压脉冲的电压值Ve2设定为+1.7V至+3.5V左右的范围内是恰当的。因此，如同参照图2所述，在本实施方式中，将Vw1及Vw2分别设为-3.0V及-2.0V，将Ve1及Ve2分别设为+4.0V及+2.5V。
下面，说明各电压脉冲的电压值的大小关系对电阻变化元件的耐久性特性产生影响的情况。
图9是表示检查|Ve1|＞|Ve2|时耐久性特性良好与否的结果的图表。另外，图10是表示检查|Ve1|≤|Ve2|时耐久性特性良好与否的结果的图表。还有，这里将稳定的电阻变化重复了100次的情形设为耐久性特性良好(○符号)，将相反的情形设为耐久性特性不佳(×符号)。
如图9所示，在|Ve1|＞|Ve2|成立，且|Vw1|＞|Vw2|成立时，耐久性特性良好。与之相对，如图9及图10所示，在|Ve1|＞|Ve2|及|Vw1|＞|Vw2|的至少某一个不成立时，耐久性特性不佳。
在本实施方式的电阻变化元件10中，|Ve1|＞|Ve2|及|Vw1|＞|Vw2|的任一个都成立。从而，若依据上述的实验结果，则可知本实施方式电阻变化元件10的耐久性特性良好。
[比较例1]
下面，说明比较例1的电阻变化元件。还有，该比较例1的电阻变化元件的结构因为和本实施方式的电阻变化元件10相同，所以省略其说明。
图11是表示第1写入电压脉冲的电压值Vw1及第2写入电压脉冲的电压值Vw2同样为-2.0V，且第1擦除电压脉冲的电压值Ve1及第2擦除电压脉冲的电压值Ve2同样为+2.5V时比较例1电阻变化元件具备的电阻变化层的电阻状态变化的图表。还有，任何情况下，脉冲宽度都设为100ns。
如图11所示，在比较例1中，电阻变化层的电阻值仍为初始电阻值，未反映出电阻状态的变化。从而，不能将该比较例1的电阻变化元件使用于存储器中。
[比较例2]
下面，说明比较例2的电阻变化元件。还有，该比较例2电阻变化元件的结构也因为和本实施方式的电阻变化元件10相同，所以省略其说明。
图12是表示第1写入电压脉冲的电压值Vw1及第2写入电压脉冲的电压值Vw2同样为-3.0V，且第1擦除电压脉冲的电压值Ve1及第2擦除电压脉冲的电压值Ve2同样为+4.0V时比较例2电阻变化元件具备的电阻变化层的电阻状态变化的图表。还有，任何情况下，脉冲宽度都设为100ns。
如图12所示，在比较例2中，虽然脉冲数为10左右之前反映出电阻变化层的电阻状态变化，但是此后有时低电阻状态下的电阻值和高电阻状态下的电阻值之差显著变小，若脉冲数达到了90以后，则该差较小的状况持续。
如同从这些比较例1及2所可知的那样，在|Vw1|＝|Vw2|及|Ve1|＝|Ve2|成立时，无法实现可进行稳定动作的电阻变化元件。与此相对，在本实施方式电阻变化元件10的情况下，如图3所示，可以获得稳定的动作。
(实施方式2)
如上所述，实施方式1的驱动方法虽然在电阻变化元件10中赋予了良好的滞后特性，但是很少的情况下，第2写入过程或者第2擦除过程中的写入失败(也就是说，电阻变化层不变化为希望的电阻状态)。实施方式2的电阻变化元件在发生了那种失败时，通过执行恢复写入过程或者恢复擦除过程，就可以获得更为稳定的动作。
图13是表示采用本发明实施方式2的电阻变化元件的驱动方法产生的电阻变化层的电阻状态的变化的一例的图表。图13表示出，在经过第1写入过程及第1擦除过程之后，在第2写入过程中施加第2写入电压脉冲(电压值Vw2：-2.0V，脉冲宽度：100ns)，在第2擦除过程中施加第2擦除电压脉冲(电压值Ve2：+2.5V，脉冲宽度：100ns)的情况下，第2写入过程的写入失败时电阻变化层的电阻状态变化的一例。
写入的失败在验证过程中检测，该验证过程在电压脉冲的施加后验证电阻变化层是否变成希望的电阻状态(例如，是否在第2写入过程之后变成了低电阻状态)。
在图13的例子中，写入失败之后，在恢复写入过程中施加恢复写入电压脉冲(电压值Vw3：-3.0V，脉冲宽度：100ns)，在后续的恢复擦除过程中施加恢复擦除电压脉冲(电压值Ve3：+4.0V，脉冲宽度：100ns)。这里，恢复写入电压脉冲的电压值Vw3的绝对值比第2写入电压脉冲的电压值Vw2的绝对值更大，恢复擦除电压脉冲的电压值Ve3的绝对值比第2擦除电压脉冲的电压值Ve2的绝对值更大。例如图13所示，也可以设为Vw3＝Vw1且Ve3＝Ve1。
若参照图13，则可以确认，在写入失败之后，通过施加电压值和第1写入电压脉冲相等的恢复写入电压脉冲及电压值和第1擦除电压脉冲相等的恢复擦除电压脉冲，此后稳定地进行电阻状态的变化。
若将上述本发明实施方式2的电阻变化元件的驱动方法表示成流程图，则如图14所述。首先，利用电压值Vw1的电压脉冲，执行第1写入过程(S101)。此时，电阻变化层从初始状态的高电阻状态(HR)变化到低电阻状态(LR)。接下来，利用电压值Ve1的电压脉冲，执行第1擦除过程(S102)。此时，电阻变化层从低电阻状态变化到高电阻状态。
随后，执行重复第2写入过程、验证过程及第2擦除过程的步骤S113。具体而言，重复进行利用电压值Vw2的电压脉冲的第2写入过程(S103A)、利用不使电阻变化层的电阻状态变化的程度的较低的再生电压的验证过程(S103C)和利用电压值Ve2的电压脉冲的第2擦除过程(S103B)。
在验证过程(S103C)中，通过将再生电压施加给电阻变化元件，将在电阻变化元件中流动的电流值和阈值进行比较，来验证电阻变化层是否变成了希望的电阻状态。
在验证过程中，电阻变化层未变成低电阻状态时(S103C中的NG(不好))，利用电压值Vw3(例如Vw3＝Vw1)的电压脉冲，执行恢复写入过程(S104)。此时，电阻变化层从高电阻状态(HR)变化到低电阻状态(LR)。接下来，利用电压值Ve3(例如Ve3＝Ve1)的电压脉冲，执行恢复擦除过程(S105)。此时，电阻变化层从低电阻状态变化到高电阻状态。
随后，执行重复第2写入过程、验证过程及第2擦除过程的步骤S113。
根据这种驱动方法，如同从图13所确认的那样，在第2写入过程中的写入失败时，通过执行恢复写入过程及恢复擦除过程，而再次在第2写入过程及第2擦除过程中产生希望的电阻状态变化。
还有，在上面，虽然说明了设置对第2写入过程中的写入(是否变成了低电阻状态)进行验证的验证过程的例子，但是也可以设置对第2擦除过程中的写入(是否变成了高电阻状态)进行验证的验证过程。
在第2擦除过程之后的验证过程中，检测到电阻变化层未变成高电阻状态时，首先执行恢复擦除过程，接着执行恢复写入过程。
(实施方式3)
实施方式3是一种具备在实施方式1中所说明的电阻变化元件的非易失性存储装置。下面，说明该非易失性存储装置的结构及动作。
[非易失性存储装置的结构]
图15是表示本发明实施方式3的非易失性存储装置的结构的一例的框图。如图15所示，非易失性存储装置200具备：存储器阵列201，具备电阻变化元件；地址缓冲器202；控制部203；行解码器204；字线驱动器205；列解码器206及位线/板线驱动器207。这里，将控制部203、字线驱动器205和位线/板线驱动器207总称为驱动部208。
存储器阵列201如图15所示，具备：2根字线W201、W202，按纵向延伸；2根位线B201、B202，和该字线W201、W202交叉，按横向延伸；2根板线P201、P202，与该位线B201、B202一对一对应设置，按横向延伸；4个晶体管T211、T212、T221、T222，对应于字线W201、W202与位线B201、B202之间的各交叉点，设置成矩阵状；以及存储单元MC211、MC212、MC221、MC222，与该4个晶体管T211、T212、T221、T222一对一对应地设置成矩阵状。
还有，这些各结构要件的个数或者根数并不是限定为上述的数目。例如，存储器阵列201虽然如上所述具备4个存储单元，但这是一例，也可以是具备5个以上存储单元的结构。
上述的存储单元MC211、MC212、MC221、MC222相当于在实施方式1中参照图4所说明的元件。一边同时参照图4一边对于存储器阵列201的结构进一步进行说明，晶体管T211及存储单元MC211设置在位线B201和板线P201之间，连接晶体管T211的源极和存储单元MC211的第1端子11而进行了串联排列。更为详细而言，晶体管T211在位线B201和存储单元MC211之间，和位线B201及存储单元MC211进行连接，存储单元MC211在晶体管T211和板线P201之间，和晶体管T211及板线P201进行连接。另外，晶体管T211的栅极连接到字线W201上。
还有，其他3个晶体管T212、T221、T222及与这些晶体管T212、T221、T222串联配置的3个存储单元MC212、MC221、MC222的连接状态由于和晶体管T211及存储单元MC211的情形相同，因而省略其说明。
采用上面的结构，若给晶体管T211、T212、T221、T222各自的栅极，经由字线W201、W202供应了指定的电压(激活电压)，则晶体管T211、T212、T221、T222的漏极及源极间得以导通。
地址缓冲器202从外部电路(未图示)获取地址信号ADDRESS，根据该地址信号ADDRESS将行地址信号ROW输出给行解码器204，并且将列地址信号COLUMN输出给列解码器206。这里，地址信号ADDRESS是表示存储单元MC211、MC212、MC221、MC222之中被选择的存储单元的地址的信号。另外，行地址信号ROW是表示地址信号ADDRESS所示的地址之中的行地址的信号，列地址信号COLUMN是表示同样的列地址的信号。
控制部203按照从外部电路获取到的模式选择信号MODE，选择存储模式、复位模式及再生模式之中的某一个模式。
在存储模式下，控制部203按照从外部电路获取到的输入数据Din，将指示“存储电压施加”的控制信号CONT输出给位线/板线驱动器207。
另外，再生模式的情况下，控制部203将指示“再生电压施加”的控制信号CONT输出给位线/板线驱动器207。在该再生模式下，控制部203还获取从位线/板线驱动器207输出的信号IREAD，将表示与该信号IREAD相应的位值的输出数据Dout输出到外部电路。该信号IREAD是在再生模式时表示在板线P201、P202中流动的电流的电流值的信号。
再者，在复位模式下，控制部203确认存储单元MC211、MC212、MC221、MC222的存储状态，按照其存储状态，将指示“复位电压施加”的控制信号CONT输出给位线/板线驱动器207。
行解码器204获取从地址缓冲器202所输出的行地址信号ROW，按照该行地址信号ROW，选择2根字线W201、W202之中的某一个。字线驱动器205根据行解码器204的输出信号，对由行解码器204选择出的字线施加激活电压。
列解码器206获取从地址缓冲器202所输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择2根位线B201、B202之中的某一个，并且选择2根板线P201、P202之中的某一个。
位线/板线驱动器207若从控制部203获取到指示“存储电压施加”的控制信号CONT，则根据列解码器206的输出信号，对由列解码器206选择出的位线施加存储电压VWRITE，并且使同样选择出的板线变为接地状态。
另外，位线/板线驱动器207若从控制部203获取到指示“再生电压施加”的控制信号CONT，则根据列解码器206的输出信号，对由列解码器206选择出的位线施加再生电压VREAD，并且使同样选择出的板线变为接地状态。随后，位线/板线驱动器207将表示在该板线中流动的电流的电流值的信号IREAD输出给控制部203。
另外，位线/板线驱动器207若从控制部203获取到指示“复位电压施加”的控制信号CONT，则根据列解码器206的输出信号，对由列解码器206选择出的位线施加复位电压VRESET，并且使同样选择出的板线变为接地状态。
这里，存储电压VWRITE的电压值例如分别在第1写入过程中设定为-3.5V，在第2写入过程中设定为-2.5V，其脉冲宽度设定为100ns。另外，再生电压VREAD的电压值例如设定为+0.5V。再者，复位电压VRESET的电压值例如分别在第1擦除过程中设定为+4.0V，在第2擦除过程中设定为+2.5V，其脉冲宽度设定为100ns。
这种电压值不同的多个电压脉冲例如利用可以生成多种电压的电压发生电路(省略图示)来生成。决定生成哪个电压值的电压脉冲的方法一例将在下面的动作例中详细说明。
[非易失性存储装置的动作]
下面，将如上构成的非易失性存储装置200的动作例，分为上述的存储模式(在存储单元中写入输入数据Din的模式)、复位模式(将存储单元中所写入的数据复位的模式)以及再生模式(输出(再生)存储单元中所写入的数据来作为输出数据Dout的模式)的各模式来进行说明。这里，上述的第1写入过程及第2写入过程对应于存储模式，第1擦除过程及第2擦除过程对应于复位模式。
还有，为了说明的方便，在模式选择信号MODE中包含下述信息，该信息指定存储模式对应于上述第1写入过程及第2写入过程的哪一个，且指定复位模式对应于上述第1擦除过程及第2擦除过程的哪一个。控制部203通过模式选择信号MODE，从外部电路指定应执行第1写入过程、第2写入过程、第1擦除过程及第2擦除过程之中的哪一个。
另外，地址信号ADDRESS设为表示存储单元MC211的地址的信号。
(存储模式)
控制部203从外部电路获取输入数据Din。这里，控制部203在该输入数据Din为“1”时，将表示“存储电压施加”的控制信号CONT输出给位线/板线驱动器207。另一方面，控制部203在输入数据Din为“0”时，不输出控制信号CONT。
在表示“存储电压施加”的控制信号CONT中包含下述信息，该信息表示按照模式选择信号MODE的指定，应将上述的第1写入电压脉冲及第2写入电压脉冲之中的哪一个施加给存储单元。
位线/板线驱动器207若从控制部203获取到表示“存储电压施加”的控制信号CONT，则对由列解码器206选择出的位线B201施加存储电压VWRITE。另外，位线/板线驱动器207使由列解码器206选择出的板线P201变为接地状态。
此时，对由行解码器204选择出的字线W201，通过字线驱动器205施加着激活电压。因此，晶体管T211的漏极及源极间成为导通状态。
因此，在第1写入过程中，作为存储电压VWRITE，给存储单元MC211施加电压值为-3.5V且脉冲宽度为100ns的第1写入电压脉冲。另外，在第2写入过程中，作为存储电压VWRITE，给存储单元MC211施加电压值为-2.5V且脉冲宽度为100ns的第2写入电压脉冲。借此，存储单元MC211从高电阻状态变化到低电阻状态。另一方面，因为不对存储单元MC221、MC222施加写入电压脉冲，且不对和存储单元MC212串联连接的晶体管T212的栅极施加激活电压，所以存储单元MC212、MC221、MC222的电阻状态不发生变化。
这样一来，就可以只使存储单元MC211变化到低电阻状态，因此，在存储单元MC211中，写入与低电阻状态对应的表示“1”的1位数据(存储1位数据)。
还有，若对存储单元MC211的写入完成，则给地址缓冲器202输入新的地址信号ADDRESS，上述非易失性存储装置200存储模式中的动作对于存储单元MC211之外的存储单元重复。
(再生模式)
控制部203将指示“再生电压施加”的控制信号CONT输出给位线/板线驱动器207。
位线/板线驱动器207若从控制部203获取到指示“再生电压施加”的控制信号CONT，则对由列解码器206选择出的位线B201施加再生电压VREAD。另外，位线/板线驱动器207使由列解码器206选择出的板线P201变为接地状态。
此时，对由行解码器204选择出的字线W201，通过字线驱动器205施加着激活电压。因此，晶体管T211的漏极及源极间成为导通状态。
因此，作为存储电压VREAD，给存储单元MC211施加电压值为+0.5V的测量电压。借此，表示与存储单元MC211的电阻值相应的电流值的电流通过存储单元MC212，流入板线P201。
还有，因为不对存储单元MC221、MC222施加测量电压，且不对和存储单元MC212串联连接的晶体管T212的栅极施加激活电压，所以在存储单元MC212、MC221、MC222中不流动上述电流。
接下来，位线/板线驱动器207测量在板线P201中流动的电流的电流值，将表示其测量值的信号IREAD输出给控制部203。
控制部203将与该信号IREAD所示的电流值相应的输出数据Dout输出到外部。例如，在信号IREAD所示的电流值相当于存储单元MC211为低电阻状态时流动的电流的电流值的情况下，控制部203输出表示“1”的输出数据Dout。
这样一来，只在存储单元MC211中流动与该存储单元MC211的电阻值相应的电流，并且该电流向板线P201流出。借此，从存储单元MC211读出表示“1”的1位数据(再生1位数据)。
还有，若从存储单元MC211的读出完成，则给地址缓冲器202输入新的地址信号ADDRESS，上述非易失性存储装置200的再生模式下的动作对于存储单元MC211之外的存储单元重复。
(复位模式)
在复位模式下，首先控制部203通过执行上述再生模式，取得存储单元MC211的电阻值状态(存储状态)。然后，在判定出在存储单元MC211中存储有表示“1”的位数据时(判定出存储单元MC211处于低电阻状态时)，控制部203将表示“复位电压施加”的控制信号CONT输出给位线/板线驱动器207。另一方面，在判定出在存储单元MC211中存储有表示“0”的位数据时(判定出存储单元MC211处于高电阻状态时)，控制部203不输出上述控制信号CONT。
在表示“复位电压施加”的控制信号CONT中包含下述信息，该信息表示按照模式选择信号MODE的指定，应将上述第1擦除电压脉冲及第2擦除电压脉冲之中的哪一个施加给存储单元。
位线/板线驱动器207若从控制部203获取到表示“复位电压施加”的控制信号CONT，则对由列解码器206选择出的位线B201施加复位电压VRESET。另外，位线/板线驱动器207使由列解码器206选择出的板线P201变为接地状态。
此时，对由行解码器204选择出的字线W201，通过字线驱动器205施加着激活电压。因此，晶体管T211的漏极及源极间成为导通状态。
因此，在第1擦除过程中，作为复位电压VRESET，给存储单元MC211施加电压值为+4.0V且脉冲宽度为100ns的第1擦除电压脉冲。另外，在第2擦除过程中，作为复位电压VRESET，给存储单元MC211施加电压值为+2.5V且脉冲宽度为100ns的第2擦除电压脉冲。借此，存储单元MC211从低电阻状态变化到高电阻状态。另一方面，因为不对存储单元MC221、MC222施加擦除电压脉冲，且不对和存储单元MC212串联连接的晶体管T212的栅极施加激活电压，所以存储单元MC212、MC221、MC222的电阻状态不发生变化。
这样一来，就可以只使存储单元MC211变化到高电阻状态。借此，存储单元MC211中所存储的表示与低电阻状态对应的“1”的1位数据被复位为与高电阻状态对应的“0”。
还有，若存储单元MC211的复位完成，则给地址缓冲器202输入新的地址信号ADDRESS，上述非易失性存储装置200的复位模式下的动作对于存储单元MC211之外的存储单元重复。
如上所述，非易失性存储装置200在存储模式下，使第1写入电压脉冲的电压值的绝对值比第2写入电压脉冲的电压值的绝对值更大，且在复位模式下，使第1擦除电压脉冲的电压值的绝对值比第2擦除电压脉冲的电压值的绝对值更大。因此，可以实现稳定的高速动作及良好的耐久性特性。
另外，作为其他结构，非易失性存储装置也可以对全部的存储单元自动执行作为初始处理的第1写入过程及第1擦除过程。
对于那种非易失性存储装置来说，例如在控制部中添加标志寄存器和地址计数器，该标志寄存器表示初始处理是否完成，该地址计数器可以依次指定全部的存储单元。
控制部在对由地址计数器依次指定的全部存储单元，执行完第1写入过程及第1擦除过程之后，将标志寄存器的值更新为初始处理完成，随后，按照来自外部电路的访问，执行第2写入过程及第2擦除过程。
(实施方式4)
实施方式4是一种具备在实施方式1中所说明的电阻变化元件的交叉点型非易失性存储装置。这里，所谓的交叉点型非易失性存储装置指的是，在字线和位线之间的交点(立体交叉点)上介有激活层的方式的存储装置。
下面，说明本实施方式4的非易失性存储装置的结构及动作。
[非易失性存储装置的结构]
图16是表示本发明实施方式4的非易失性存储装置的结构的一例的框图。如图16所示，交叉点型的非易失性存储装置100具备：存储器阵列101，具备电阻变化元件；地址缓冲器102；控制部103；行解码器104；字线驱动器105；列解码器106及位线驱动器107。这里，将控制部103、字线驱动器105和位线驱动器107总称为驱动部108。
存储器阵列101如图16所示，具备：多根字线W101、W102、W103、…，其形成为相互平行并且按纵向延伸；多根位线B 101、B 102、B103、…，与这些字线W101、W102、W103、…交叉，其形成为相互平行并且按横向延伸。这里，字线W101、W102、W103、…形成在与基板(未图示)的主面平行的第1平面内，位线B101、B102、B103、…形成在位于比该第1平面靠上方且与第1平面实质上平行的第2平面内。因此，字线W101、W102、W103、…和位线B101、B102、B103、…立体交叉，并且对应于该立体交叉点，设有多个存储单元MC111、MC112、MC113、MC121、MC122、MC123、MC131、MC132、MC133、…(下面表示为“存储单元MC111、MC112、…”)。
各个存储单元MC具备：电阻变化元件，被串联连接；电流限制元件D111、D112、D113、D121、D122、D123、D131、D132、D133、…，例如采用双向二极管构成；该电阻变化元件与位线B101、B102、B103、…进行连接，电流限制元件与电阻变化元件及字线W101、W102、W103、…进行连接。还有，作为该电阻变化元件，可以使用实施方式1的电阻变化元件10。
地址缓冲器102从外部电路(未图示)获取地址信号ADDRESS，根据该地址信号ADDRESS将行地址信号ROW输出给行解码器104，并且将列地址信号COLUMN输出给列解码器106。这里，地址信号ADDRESS是表示存储单元MC112、MC121、…之中被选择的存储单元的地址的信号。另外，行地址信号ROW是表示地址信号ADDRESS所示的地址之中的行的地址的信号，列地址信号COLUMN是表示同样的列的地址的信号。
控制部103按照从外部电路获取到的模式选择信号MODE，选择写入模式(对应于上述的第1及第2写入过程以及第1及第2擦除过程)及读出模式之中的某一个模式。
在写入模式下，控制部103按照从外部电路获取到的输入数据Din，将写入电压脉冲或者擦除电压脉冲输出给字线驱动器105。
另外，在读出模式的情况下，控制部103将读出(再生)电压输出给字线驱动器105。在该读出模式下，控制部103还获取从字线驱动器105输出的信号IREAD，将表示与该信号IREAD相应的位值的输出数据Dout输出到外部电路。该信号IREAD是在读出模式时表示在字线W101、W102、W103、…中流动的电流的电流值的信号。
行解码器104获取从地址缓冲器102所输出的行地址信号ROW，按照该行地址信号ROW，选择字线W101、W102、W103、…之中的某一个。字线驱动器105根据行解码器104的输出信号，对由行解码器104选择出的字线施加激活电压。
列解码器106获取从地址缓冲器102所输出的列地址信号COLUMN，按照该列地址信号COLUMN，选择位线B101、B102、B103、…之中的某一个。
位线驱动器107根据列解码器106的输出信号，使由列解码器106选择出的位线变为接地状态。
还有，本实施方式虽然是单层型的交叉点型存储装置，但是也可以通过将存储器阵列层叠，来作为层叠型的交叉点型存储装置。
另外，电阻变化元件和电流限制元件也可以替换其位置关系。也就是说，也可以字线连接到电阻变化元件，位线连接到电流限制元件上。
再者，也可以是位线及字线之中的任一方或者双方对电阻变化元件供应电力的结构。也就是说，也可以将位线及字线的任一方接地，从另一方对电阻变化元件施加电源电压来供应电力，另外，也可以对位线及字线的双方分别施加与接地电压不同的电源电压，利用这些位线和字线之间设计的指定电压差，对电阻变化元件供应电力。
[非易失性存储装置的动作]
下面，将如上所构成的非易失性存储装置100的动作例，分为上述写入模式及读出模式的各模式进行说明。还有，关于选择位线及字线的方法以及施加电压脉冲的方法等，因为能够利用众所周知的技术，所以省略其详细的说明。
另外，为了说明的方便，在模式选择信号MODE中包含下述信息，该信息指定写入模式对应于上述第1写入过程、第2写入过程、第1擦除过程及第2擦除过程的哪一个。控制部103通过模式选择信号MODE，从外部电路指定应执行第1写入过程、第2写入过程、第1擦除过程及第2擦除过程之中的哪一个。
在下面，以对存储单元MC122进行写入/读出的情形为例，进行说明。
(写入模式)
在存储单元MC122中写入(存储)表示“1”的1位数据时，通过位线驱动器107使位线B102接地，通过字线驱动器105来电连接字线W102和控制部103。然后，通过控制部103，对字线W102施加写入电压脉冲。这里，写入电压脉冲的电压值按照模式选择信号MODE的指定，在第1写入过程中设定为-3.5V，在第2写入过程中设定为-2.5V。另外，其脉冲宽度设定为100ns。
通过如上动作，对存储单元MC122的电阻变化元件施加写入电压脉冲，因而存储单元MC122的电阻变化元件成为与“1”对应的低电阻状态。
另一方面，在存储单元MC122中写入(存储)表示“0”的1位数据时，通过位线驱动器107使位线B102接地，通过字线驱动器105来电连接字线W102和控制部103。然后，通过控制部103，对字线W102施加擦除电压脉冲。这里，擦除电压脉冲的电压值按照模式选择信号MODE的指定，在第1擦除过程中设定为+4.0V，在第2擦除过程中设定为+2.5V。另外，其脉冲宽度设定为100ns。
通过如上动作，对存储单元MC122的电阻变化元件施加写入电压脉冲，因而存储单元MC122的电阻变化层成为与“0”对应的高电阻状态。
(读出模式)
在读出存储单元MC122中所写入的数据时，通过位线驱动器107使位线B102接地，通过字线驱动器105来电连接字线W102和控制部103。然后，通过控制部103，对字线W102施加读出电压。这里，读出电压的电压值设定为+0.5V。
若对存储单元MC122施加了读出电压，则具有与存储单元MC122的电阻变化层的电阻值相应的电流值的电流在位线B102和字线W102之间流动。控制部103检测该电流的电流值，根据其电流值和读出电压来检测存储单元MC122的电阻状态。
如果存储单元MC122的电阻变化层是低电阻状态，则可知存储单元MC122中所写入的数据是“1”。另一方面，如果是高电阻状态，则可知存储单元MC122中所写入的数据是“0”。
如上，非易失性存储装置100在写入模式下，使第1写入电压脉冲的电压值的绝对值比第2写入电压脉冲的电压值的绝对值更大，且使第1擦除电压脉冲的电压值的绝对值比第2擦除电压脉冲的电压值的绝对值更大。因此，可以实现稳定的高速动作及良好的耐久性特性。
还有，在本实施方式的非易失性存储装置中，也可以和对于上述实施方式的非易失性存储装置所做的说明相同，对全部的存储单元自动执行作为初始处理的第1写入过程及第1擦除过程。
(其他的实施方式)
在上述的各实施方式中，虽然电阻变化层采用钽氧化物的层叠构造来构成，但是本发明并不限定于此。例如，也可以是铪(Hf)氧化物的层叠构造或者锆(Zr)氧化物的层叠构造等。
在采用铪氧化物的层叠构造时，假设第1铪氧化物的组成为HfOx，第2铪氧化物的组成为HfOy，则优选的是，第1、第2铪氧化物对于化学计量组成来说都是缺氧型的组成，x为0.9以上且1.6以下左右，y为1.89以上且1.97以下左右。
另外，在采用锆氧化物的层叠构造时，假设第1锆氧化物的组成为ZrOx，第2锆氧化物的组成为ZrOy，则优选的是，第1、第2锆氧化物对于化学计量组成来说都是缺氧型的组成，x为0.9以上且1.4以下左右，y为1.8以上且2以下左右。
上述缺氧型铪氧化物及缺氧型锆氧化物可以采用和上述实施方式中所说明的缺氧型钽氧化物相同的制造方法来制作。
还有，过渡性金属氧化物的组成可以通过使用俄歇电子能谱分析法(AES：Auger Electron Spectroscopy)、X射线光电子能谱法(XPS：X-rayPhotoelectron Spectroscopy)或者卢瑟福反向散射分析(RBS：RutherfordBackscattering Spectrometry)等进行分析，但是能够最正确地分析组成的绝对值的方法是RBS法。在上述的铪氧化物及锆氧化物中，各过渡性金属氧化物的组成分析也使用RBS法进行。
工业可利用性
本发明的电阻变化元件的驱动方法及非易失性存储装置分别作为个人计算机或者移动式电话机等各种电子设备所使用的电阻变化元件的驱动方法及存储装置等是有用的。
符号说明
1   基板
2   下部电极
3   电阻变化层
3a  第1钽氧化物层
3b  第2钽氧化物层
4   上部电极
5   电源
10  电阻变化元件
11  第1端子
12  第2端子
100 非易失性存储装置
101 存储器阵列
102 地址缓冲器
103 控制部
104 行解码器
105 字线驱动器
106 列解码器
107 位线驱动器
108 驱动部
W101、W102、W103 字线
B101、B102、B103 位线
MC111、MC112、MC113、MC121、MC122、MC123、MC131、MC132、MC133 存储单元
D111、D112、D113、D121、D122、D123、D131、D132、D133 电流限制元件
200 非易失性存储装置
201 存储器阵列
202 地址缓冲器
203 控制部
204 行解码器
205 字线驱动器
206 列解码器
207 位线/板线驱动器
208 驱动部
W201、W202 字线
B201、B202 位线
P201、P202 板线
MC211、MC212、MC221、MC222 存储单元
T211、T212、T221、T222 晶体管

Claims (14)

1.一种电阻变化元件的驱动方法，用来驱动具备其电阻值按照被施加的电脉冲而增加及减少的过渡性金属氧化物的电阻变化元件，其中，
上述过渡性金属氧化物由第1氧化物层和含氧率比该第1氧化物层高的第2氧化物层层叠构成；
上述驱动方法包括：
1次以上的写入过程，通过将作为第1极性的电压脉冲的写入电压脉冲施加给上述过渡性金属氧化物，使该过渡性金属氧化物的电阻状态从高向低变化；以及
1次以上的擦除过程，通过将作为与上述第1极性不同的第2极性的电压脉冲的擦除电压脉冲施加给上述过渡性金属氧化物，使该过渡性金属氧化物的电阻状态从低向高变化；
在将第1次到第N次的上述写入过程中的写入电压脉冲的电压值设为Vw1、将第N+1次以后的上述写入过程中的写入电压脉冲的电压值设为Vw2时，满足∣Vw1∣＞∣Vw2∣，其中N大于等于1，而且，在将第1次到第M次的上述擦除过程中的擦除电压脉冲的电压值设为Ve1、将第M+1次以后的上述擦除过程中的擦除电压脉冲的电压值设为Ve2时，满足∣Ve1∣＞∣Ve2∣，其中M大于等于1；
第N+1次的上述写入过程接在第M次的擦除过程之后。
2.如权利要求1所述的电阻变化元件的驱动方法，其中，
还满足∣Ve1∣≥∣Vw1∣且∣Ve2∣≥∣Vw2∣。
3.如权利要求1所述的电阻变化元件的驱动方法，其中，还包括：
恢复写入过程，在第N+1次以后的上述写入过程中，在使上述过渡性金属氧化物的电阻状态从高向低变化失败的情况下，通过将电压值为Vw3的恢复写入电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从高向低变化，其中∣Vw3∣＞∣Vw2∣；以及
恢复擦除过程，在第M+1次以后的上述擦除过程中，在使上述过渡性金属氧化物的电阻状态从低向高变化失败的情况下，通过将电压值为Ve3的恢复擦除电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从低向高变化，其中∣Ve3∣＞∣Ve2∣。
4.如权利要求3所述的电阻变化元件的驱动方法，其中，
电压值Vw1和电压值Vw3相等，且电压值Ve1和电压值Ve3相等。
5.如权利要求1至4中任一项所述的电阻变化元件的驱动方法，其中，
上述第1氧化物由具有以TaOx表示的组成的钽氧化物构成，其中0.8≤x≤1.9；
上述第2氧化物由具有以TaOy表示的组成的钽氧化物构成，其中2.1≤y＜2.5。
6.一种非易失性存储装置，具备第1电极、第2电极、电阻变化元件和驱动部，该电阻变化元件介于上述第1电极与上述第2电极之间，并具备其电阻值按照两电极间被施加的电脉冲而增加及减少的过渡性金属氧化物；
上述过渡性金属氧化物由第1氧化物层和含氧率比该第1氧化物层高的第2氧化物层层叠构成；
上述驱动部执行：
写入过程，通过将作为第1极性的电压脉冲的写入电压脉冲施加在上述第1电极与上述第2电极之间，使上述过渡性金属氧化物的电阻状态从高向低变化；以及
擦除过程，通过将作为与上述第1极性不同的第2极性的电压脉冲的擦除电压脉冲施加在上述第1电极与上述第2电极之间，使上述过渡性金属氧化物的电阻状态从低向高变化；
在将第1次到第N次的上述写入过程中的写入电压脉冲的电压值设为Vw1、将第N+1次以后的上述写入过程中的写入电压脉冲的电压值设为Vw2时，满足∣Vw1∣＞∣Vw2∣，其中N大于等于1，而且，在将第1次到第M次的上述擦除过程中的擦除电压脉冲的电压值设为Ve1、将第M+1次以后的上述擦除过程中的擦除电压脉冲的电压值设为Ve2时，满足∣Ve1∣＞∣Ve2∣，其中M大于等于1；
第N+1次的上述写入过程接在第M次的擦除过程之后。
7.如权利要求6所述的非易失性存储装置，其中，
还满足∣Ve1∣≥∣Vw1∣且∣Ve2∣≥∣Vw2∣。
8.如权利要求6所述的非易失性存储装置，其中，
上述驱动部还执行：
恢复写入过程，在第N+1次以后的上述写入过程中，在使上述过渡性金属氧化物的电阻状态从高向低变化失败的情况下，通过将电压值为Vw3的恢复写入电压脉冲施加在上述第1电极与上述第2电极之间，使上述过渡性金属氧化物的电阻状态从高向低变化，其中∣Vw3∣＞∣Vw2∣；以及
恢复擦除过程，在第M+1次以后的上述擦除过程中，在使上述过渡性金属氧化物的电阻状态从低向高变化失败的情况下，通过将电压值为Ve3的恢复擦除电压脉冲施加在上述第1电极与上述第2电极之间，使上述过渡性金属氧化物的电阻状态从低向高变化，其中∣Ve3∣＞∣Ve2∣。
9.如权利要求8所述的非易失性存储装置，其中，
电压值Vw1和电压值Vw3相等，且电压值Ve1和电压值Ve3相等。
10.如权利要求6所述的非易失性存储装置，其中，
还具备电流限制元件，该电流限制元件与上述第1电极或者上述第2电极电连接。
11.如权利要求10所述的非易失性存储装置，其中，
上述电流限制元件是选择晶体管。
12.如权利要求10所述的非易失性存储装置，其中，
上述电流限制元件是二极管。
13.如权利要求6至12中任一项所述的非易失性存储装置，其中，
上述第1氧化物由具有以TaOx表示的组成的钽氧化物构成，其中0.8≤x≤1.9；
上述第2氧化物由具有以TaOy表示的组成的钽氧化物构成，其中2.1≤y＜2.5。
14.一种电阻变化元件的初始处理方法，用来对具备其电阻值按照被施加的电脉冲而增加及减少的过渡性金属氧化物的电阻变化元件进行初始处理，其中，
上述过渡性金属氧化物由第1氧化物层和含氧率比该第1氧化物层高的第2氧化物层层叠构成；
通过重复下述写入过程和擦除过程，来对上述电阻变化元件进行数据的写入和擦除，
上述写入过程通过将第1极性且电压值为Vw2的写入电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从高向低变化，
上述擦除过程接在上述写入过程之后，通过将与上述第1极性不同的第2极性且电压值为Ve2的擦除电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从低向高变化；
在如上对上述电阻变化元件进行数据的写入和擦除的情况下，
上述初始处理方法包括：
1次以上的初始写入过程，通过将上述第1极性且满足∣Vw1∣＞∣Vw2∣的电压值Vw1的电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从高向低变化；以及
1次以上的初始擦除过程，接在上述初始写入过程之后，通过将上述第2极性且满足∣Ve1∣＞∣Ve2∣的电压值Ve1的电压脉冲施加给上述过渡性金属氧化物，使上述过渡性金属氧化物的电阻状态从低向高变化；
最初的上述写入过程接在最后的上述初始擦除过程之后。
CN2009801011725A 2008-09-30 2009-09-30 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置 Active CN101878507B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008253107 2008-09-30
JP2008-253107 2008-09-30
PCT/JP2009/005017 WO2010038442A1 (ja) 2008-09-30 2009-09-30 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN101878507A CN101878507A (zh) 2010-11-03
CN101878507B true CN101878507B (zh) 2013-10-23

Family

ID=42073224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801011725A Active CN101878507B (zh) 2008-09-30 2009-09-30 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置

Country Status (4)

Country Link
US (1) US8345465B2 (zh)
JP (1) JP4485605B2 (zh)
CN (1) CN101878507B (zh)
WO (1) WO2010038442A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096194A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
US8385102B2 (en) * 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8395927B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
JP5431267B2 (ja) * 2010-08-04 2014-03-05 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
JP5161946B2 (ja) * 2010-09-30 2013-03-13 シャープ株式会社 不揮発性半導体記憶装置
KR101797106B1 (ko) 2010-10-26 2017-11-13 삼성전자주식회사 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
US8699258B2 (en) * 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
JP5723253B2 (ja) * 2011-01-31 2015-05-27 ルネサスエレクトロニクス株式会社 半導体装置
CN103339680B (zh) * 2011-02-01 2016-04-13 松下电器产业株式会社 非易失性半导体存储装置
US8619466B2 (en) 2011-02-07 2013-12-31 Panasonic Corporation Nonvolatile latch circuit, nonvolatile flip-flop circuit, and nonvolatile signal processing device
JP5380612B2 (ja) * 2011-02-10 2014-01-08 パナソニック株式会社 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
JP5490961B2 (ja) * 2011-03-14 2014-05-14 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
CN102822901B (zh) 2011-03-25 2014-09-24 松下电器产业株式会社 电阻变化型非易失性元件的写入方法及存储装置
JP5291269B2 (ja) * 2011-06-27 2013-09-18 パナソニック株式会社 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
CN103052991B (zh) * 2011-08-11 2015-01-07 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法
JP2013069374A (ja) 2011-09-22 2013-04-18 Toshiba Corp 半導体記憶装置
JP5634367B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
CN103180948B (zh) * 2011-10-18 2016-02-17 松下电器产业株式会社 非易失性存储元件、非易失性存储装置及非易失性存储元件的写入方法
WO2013111545A1 (ja) 2012-01-25 2013-08-01 パナソニック株式会社 抵抗変化型不揮発性記憶素子とその製造方法
WO2013140754A1 (ja) * 2012-03-23 2013-09-26 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
WO2013157261A1 (ja) 2012-04-20 2013-10-24 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
US9053789B1 (en) * 2012-04-23 2015-06-09 Adesto Technologies Corporation Triggered cell annihilation for resistive switching memory devices
JP2014038675A (ja) * 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US9286976B2 (en) 2014-05-29 2016-03-15 Intel Corporation Apparatuses and methods for detecting write completion for resistive memory
FR3029341B1 (fr) * 2014-12-02 2016-12-30 Commissariat Energie Atomique Procede de programmation d'une memoire vive resistive
CN109410997B (zh) * 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498952A2 (en) * 2003-05-21 2005-01-19 Sharp Kabushiki Kaisha Oxygen content system and method for controlling memory resistance properties
CN101114695A (zh) * 2006-07-28 2008-01-30 株式会社半导体能源研究所 存储元件及半导体装置
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
KR100885365B1 (ko) * 2003-12-26 2009-02-26 파나소닉 주식회사 메모리회로
JP4696715B2 (ja) * 2005-06-21 2011-06-08 ソニー株式会社 記憶装置及び記憶装置の駆動方法
JP4701862B2 (ja) 2005-06-22 2011-06-15 ソニー株式会社 記憶装置の初期化方法
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
JP5049491B2 (ja) 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP4816088B2 (ja) 2006-01-11 2011-11-16 ソニー株式会社 記憶装置の初期化方法
JP4203506B2 (ja) * 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7760539B2 (en) * 2006-06-16 2010-07-20 Panasonic Corporation Nonvolatile memory device
JP2008028228A (ja) * 2006-07-24 2008-02-07 Seiko Epson Corp 可変抵抗素子および抵抗変化型メモリ装置
WO2008047711A1 (fr) 2006-10-16 2008-04-24 Panasonic Corporation Réseau d'élément de stockage non-volatile et son procédé de fabrication
JP4221031B2 (ja) * 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP4967176B2 (ja) 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
EP2063467B1 (en) * 2007-06-05 2011-05-04 Panasonic Corporation Nonvolatile storage element, its manufacturing method, and nonvolatile semiconductor device using the nonvolatile storage element
KR101060793B1 (ko) 2007-10-15 2011-08-30 파나소닉 주식회사 비휘발성 기억 소자 및 이 비휘발성 기억 소자를 이용한 비휘발성 반도체 장치
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
JP4607252B2 (ja) * 2008-02-25 2011-01-05 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
US8134194B2 (en) * 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
JP2010021381A (ja) 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
JP4628501B2 (ja) * 2009-03-25 2011-02-09 パナソニック株式会社 抵抗変化素子の駆動方法及び不揮発性記憶装置
US8305795B2 (en) * 2009-04-27 2012-11-06 Panasonic Corporation Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
CN102099863B (zh) * 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
WO2011096194A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1498952A2 (en) * 2003-05-21 2005-01-19 Sharp Kabushiki Kaisha Oxygen content system and method for controlling memory resistance properties
CN101114695A (zh) * 2006-07-28 2008-01-30 株式会社半导体能源研究所 存储元件及半导体装置
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置

Also Published As

Publication number Publication date
US20100271860A1 (en) 2010-10-28
CN101878507A (zh) 2010-11-03
JPWO2010038442A1 (ja) 2012-03-01
WO2010038442A1 (ja) 2010-04-08
JP4485605B2 (ja) 2010-06-23
US8345465B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
CN101878507B (zh) 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
US10109679B2 (en) Wordline sidewall recess for integrating planar selector device
US8848424B2 (en) Variable resistance nonvolatile memory device, and accessing method for variable resistance nonvolatile memory device
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
JP4607256B2 (ja) 不揮発性記憶装置及びその書き込み方法
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
CN101164168B (zh) 电气元件、存储装置、及半导体集成电路
CN103052991B (zh) 电阻变化型非易失性存储元件的写入方法
US9036398B2 (en) Vertical resistance memory device and a read method thereof
JP2012009124A (ja) 可変抵抗素子、該可変抵抗素子を含む半導体装置及び該半導体装置の動作方法
JPWO2010047068A1 (ja) 不揮発性記憶装置
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
JPWO2012023266A1 (ja) 抵抗変化型不揮発性記憶装置
US8841645B2 (en) Multi-level memory cell
CN103339681A (zh) 电阻变化元件的驱动方法和非易失性存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200602

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Panasonic Corp.

TR01 Transfer of patent right