CN109410997B - 电阻式存储器存储装置及其写入方法 - Google Patents

电阻式存储器存储装置及其写入方法 Download PDF

Info

Publication number
CN109410997B
CN109410997B CN201710700423.8A CN201710700423A CN109410997B CN 109410997 B CN109410997 B CN 109410997B CN 201710700423 A CN201710700423 A CN 201710700423A CN 109410997 B CN109410997 B CN 109410997B
Authority
CN
China
Prior art keywords
voltage
memory cell
read current
current
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710700423.8A
Other languages
English (en)
Other versions
CN109410997A (zh
Inventor
林立伟
郑如杰
蔡宗寰
曾逸贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710700423.8A priority Critical patent/CN109410997B/zh
Priority to US16/048,350 priority patent/US10490275B2/en
Publication of CN109410997A publication Critical patent/CN109410997A/zh
Application granted granted Critical
Publication of CN109410997B publication Critical patent/CN109410997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Abstract

本发明提供一种电阻式存储器存储装置及其写入方法，包括：对存储器晶胞施加第一设定电压，并且取得存储器晶胞的第一读取电流；对存储器晶胞施加第一扰动电压，并且取得存储器晶胞的第二读取电流；以及依据第一读取电流以及第二读取电流的大小关系，决定对存储器晶胞施加第二设定电压或第二扰动电压。第一扰动电压的绝对值小于重置电压的绝对值，并且第二扰动电压的绝对值小于第二设定电压的绝对值。另外，一种电阻式存储器存储装置也被提出。

Description

电阻式存储器存储装置及其写入方法
技术领域
本发明涉及一种存储器存储装置及其写入方法，尤其涉及一种电阻式存储器存储装置及其写入方法。
背景技术
近年来电阻式存储器(诸如电阻式随机存取存储器(Resistive Random AccessMemory，RRAM))的发展极为快速，是目前最受瞩目的未来存储器的结构。由于电阻式存储器具备低功耗、高速运作、高密度以及相容于互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)制程技术的潜在优势，因此非常适合作为下一世代的非易失性存储器元件。
现行的电阻式存储器通常包括相对配置的上电极与下电极以及位于上电极与下电极之间的介电层。当对现行的电阻式存储器进行设定(set)时，我们首先需进行灯丝形成(filament forming)的程序。对电阻式存储器施加正偏压，使电流从上电极流至下电极，使得介电层中产生氧空缺(oxygen vacancy)或氧离子(oxygen ion)而形成电流路径，且此时灯丝形成。在所形成的灯丝中，邻近上电极处的部分的直径会大于邻近下电极处的部分的直径。此外，当对现行的电阻式存储器进行重置(reset)时，对电阻式存储器施加负偏压，使电流从下电极流至上电极。此时，邻近下电极处的氧空缺或氧离子脱离电流路径，使得灯丝在邻近下电极处断开。
然而，在现有技术中，在对现行的电阻式存储器进行设定完成之后，虽然可以得到低阻态(low resistance state，LRS)的存储器晶胞(cell)，且其读取电流大，但是大读取电流无法得知低阻态的存储器晶胞的灯丝是否强健到足以符合高温数据保持能力(HighTemperature Data Retention，HTDR)及耐久性(endurance)的检测。
发明内容
本发明提供一种电阻式存储器存储装置及其写入方法，其灯丝强健，且高温数据保持能力良好及耐久性佳。
本发明的电阻式存储器存储装置的写入方法包括：对存储器晶胞施加第一设定电压，并且取得存储器晶胞的第一读取电流；对存储器晶胞施加第一扰动电压，并且取得存储器晶胞的第二读取电流；以及依据第一读取电流以及第二读取电流的大小关系，决定对存储器晶胞施加第二设定电压或第二扰动电压。第一扰动电压的绝对值小于重置电压的绝对值，并且第二扰动电压的绝对值小于第二设定电压的绝对值。
本发明的电阻式存储器存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括存储器晶胞。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路对存储器晶胞施加第一设定电压，并且取得存储器晶胞的第一读取电流。存储器控制电路对存储器晶胞施加第一扰动电压，并且取得存储器晶胞的第二读取电流。依据第一读取电流以及第二读取电流的大小关系，存储器控制电路决定对存储器晶胞施加第二设定电压或第二扰动电压。第一扰动电压的绝对值小于重置电压的绝对值，并且第二扰动电压的绝对值小于第二设定电压的绝对值。
基于上述，在本发明的示范实施例中，存储器控制电路依据施加第一扰动电压前后的存储器晶胞的读取电流的大小关系来决定对存储器晶胞施加第二设定电压或第二扰动电压，以维持存储器存储装置的高温数据保持能力以及优化存储器存储装置的耐久性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1示出本发明一实施例的存储器存储装置的概要示意图。
图2示出本发明一实施例的存储器晶胞中的灯丝经形成程序、重置操作及设定操作的概要示意图。
图3A及图3B示出本发明一相关例的存储器晶胞其内部的灯丝的概要示意图。
图3C示出本发明一实施例的存储器晶胞其内部的灯丝的概要示意图。
图4示出本发明另一实施例的存储器晶胞被施第一扰动电压以及设定电压，其内部灯丝形态变化的概要示意图。
图5示出本发明另一实施例的存储器晶胞被施第一扰动电压以及第二扰动电压，其内部灯丝形态变化的概要示意图。
图6示出本发明一实施例的存储器存储装置的写入方法的步骤流程图。
图7示出本发明另一实施例的存储器存储装置的写入方法的步骤流程图。
附图标号说明
100：存储器存储装置
110：存储器控制器
120：存储器晶胞阵列
122：存储器晶胞
210：上电极
212：氧离子
220：下电极
222：氧原子
230：介电层
232：氧空缺
LRS：低阻态
S100、S110、S120、S702、704、706、S710、S722、S724、S726、S730、S742、S744、S750、S760、S772、S774、S780、S790：方法步骤
具体实施方式
在本申请说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。
请参考图1及图2，本实施例的存储器存储装置100包括存储器控制器110以及存储器晶胞阵列120。存储器晶胞阵列120耦接至存储器控制器110。存储器晶胞阵列120包括多个以阵列方式排列的存储器晶胞122。在本实施例中，电阻式存储器元件122包括上电极210、下电极220以及设置在上电极210以及下电极220之间的介电层230。介电层230包括介电材料，例如包括过渡金属氧化物(Transition Metal Oxide，TMO)。此种结构的存储器晶胞122至少具有两种阻值状态，利用在电极两端施加不同的电压来改变电阻式存储器元件122的阻值状态，以提供存储数据的功能。
在本实施例中，存储器控制器110用以对存储器晶胞122进行形成程序(formingprocedure)。所述形成程序是指对存储器晶胞122进行初始化的过程。在此过程中，存储器晶胞122的电极两端持续被施加偏压V1(形成电压)，以对介电层230产生一个外加电场。在本实施例中，在上电极210施加其值为V1伏特的正电压，在下电极220施加0伏特的电压。此外加电场会将氧原子222分离成氧离子212及氧空缺232。氧空缺232在介电层230中形成灯丝(filament)，作为电流传递路径。当外加电场超过临界值时，介电层230会产生介电崩溃现象，从而由高阻态(High Resistance State，HRS)转变为低阻态(Low ResistanceState，LRS)。此种崩溃并非永久，其阻值仍可改变。
经形成程序的存储器晶胞122具有低阻态。在重置操作时，存储器晶胞122的上电极210被施加0伏特的电压，下电极220被施加其值为V2伏特的正电压。此电压差值是重置电压，例如-V2伏特。经重置操作的存储器晶胞122其状态由低阻态转变为高阻态。接着，在设定操作时，存储器晶胞122的上电极210被施加其值为V3伏特的正电压，下电极220被施加0伏特的电压。此电压差值是设定电压，例如+V3伏特。经设定操作的存储器晶胞122其状态由高阻态转变为低阻态。在本实施例中，重置电压及设定电压的大小及极性仅用以例示说明，不用以限定本发明。
另一方面，对可靠度测试以及商业化而言，存储器存储装置100的高温数据保持能力及耐久性具有决定性的影响。存储器存储装置100的高温数据保持能力之所以会漏失的原因之一在于氧离子212从电极层(例如上电极210)漂移至介电层230，与其中的氧空缺232再次结合，从而可能阻断介电层230中的电流传递路径，也即造成其中的灯丝断裂。
图3A至图3C所示出的三种灯丝模型均表示存储器晶胞具有低阻态，且三者的晶胞电流在实际进行量测时可能都大于预设的电流值并且都相等。因此，仅依据存储器晶胞的晶胞电流值的大小无法判断其品质的良窳。例如，图3A及图3B的存储器晶胞的灯丝过于孱弱(weak)，可能无法通过高温数据保持能力及耐久性的验证。图3C的存储器晶胞的灯丝足够强健(robust)，其可靠度高，是较佳的低阻态灯丝模型。
请参考图4，本实施例的存储器晶胞122被施加扰动电压之前的初始状态例如为第一模型，其电阻值大于在被施加扰动电压之后的存储器晶胞122。在本实施例中，扰动电压的绝对值小于设定电压的绝对值，且其极性与设定电压不相同。在存储器晶胞122被施加第一扰动电压之后，其中的氧空缺232重新分布，改变了灯丝的形态。接着，存储器晶胞122被施加设定电压，使氧空缺232再次重新分布。在存储器晶胞122被施加设定电压前后，其灯丝的电阻值大致上相同。被施加设定电压之后的存储器晶胞122，其中的灯丝足够强健，是较佳的低阻态灯丝模型。因此，在本实施例中，对存储器晶胞122施加扰动电压可使其内部的氧空缺232重新分布，使灯丝足够强健。
请参考图5，本实施例的存储器晶胞122被施加第一扰动电压之前的初始状态例如为第二模型，其中的氧空缺232的分布状态与第一模型不相同。在本实施例中，第一扰动电压的绝对值小于设定电压的绝对值，且其极性与设定电压不相同。在存储器晶胞122被施加扰动电压之后，其中的氧空缺232重新分布，改变了灯丝的形态。接着，存储器晶胞122被施加第二扰动电压，使氧空缺232再次重新分布。被施加设定电压之后的存储器晶胞122，其中的灯丝足够强健，是较佳的低阻态灯丝模型。因此，在本实施例中，对存储器晶胞122施加扰动电压可使其内部的氧空缺232重新分布，使灯丝足够强健。
在本发明的示范实施例中，电阻式存储器存储装置的写入方法在存储器晶胞122进行设定操作时，对存储器晶胞122施加扰动电压，并且比较被施加扰动电压前后的存储器晶胞的读取电流，以决定再对存储器晶胞122施加设定电压或扰动电压。此种写入方式有助于维持存储器存储装置100的高温数据保持能力以及优化存储器存储装置100的耐久性。以下例示多个示范实施例以说明电阻式存储器存储装置的写入方法。
请参考图1及图6，在步骤S100中，存储器控制电路110对存储器晶胞122施加第一设定电压，并且取得存储器晶胞122的第一读取电流I1。在本实施例中，第一设定电压的电压值的大小例如是取决于存储器晶胞122的栅极电压或比特线电压，或者取决于第一设定电压的脉冲宽度。并且，在本实施例中，取得存储器晶胞122的第一读取电流I1的方式之一例如是对存储器晶胞122施加读取电压或验证电压，以侦测存储器晶胞122的电流值的大小。
接着，在步骤S110中，存储器控制电路110对存储器晶胞122施加第一扰动电压，并且取得存储器晶胞122的第二读取电流I2。第二读取电流I2的取得方式类似于第一读取电流I1，可以此类推。在步骤S120中，存储器控制电路110依据第一读取电流I1以及第二读取电流I2的大小关系，决定对存储器晶胞122施加第二设定电压或第二扰动电压。举例而言，若第二读取电流I2小于第一读取电流I1，存储器控制电路110对存储器晶胞122施加第二设定电压。若第二读取电流I2大于或等于第一读取电流I1，对存储器晶胞施加第二扰动电压。
在本实施例中，第一扰动电压的绝对值小于重置电压的绝对值，并且第一扰动电压的电压极性与重置电压的电压极性相同。举例而言，在步骤S120中，若存储器晶胞122被施加正的第二设定电压，则在步骤S110中，存储器控制电路110对存储器晶胞122施加一个绝对值小于重置电压且电压极性为相同的第一扰动电压，或可称之为反向操作机制(reverse read disturbance)，一般而言，重置电压的极性与设定电压的极性设定相同。另一方面，在本实施例中，第二扰动电压的绝对值小于第二设定电压的绝对值，并且第二扰动电压的电压极性与第二设定电压的电压极性相同。举例而言，若第二设定电压为正电压，则第二扰动电压是绝对值小于第二设定电压且电压极性为正的电压。在本实施例中，第一扰动电压以及第二扰动电压的绝对值大于改变存储器晶胞122的电阻值的临界电压。也就是说，第一扰动电压以及第二扰动电压可以对存储器晶胞122中的氧离子212造成扰动，以改变其灯丝的电阻值，但不改变存储器晶胞122的状态。
因此，在本实施例中，存储器存储装置100的写入方法在存储器晶胞122进行设定操作时，存储器控制电路110会对存储器晶胞122施加第一扰动电压，并且依据被施加第一扰动电压前后的存储器晶胞122的读取电流的大小关系，来判断对存储器晶胞122施加第二设定电压或第二扰动电压。此种写入方式有助于维持存储器存储装置100的高温数据保持能力以及优化存储器存储装置100的耐久性。
在本实施例中，存储器存储装置100的写入方法也可作为检测存储器晶胞122的灯丝是否强健的方法。例如，在施加第一扰动电压之后，若存储器晶胞122前后的读取电流不符合预设关系，表示存储器晶胞122的灯丝不够强健，而在后续的设定操作时，存储器控制电路110可对存储器晶胞122施加第二扰动电压，以使其中的氧空缺再次重新分布，使灯丝强健。
请参考图1及图7，在本实施例中，在步骤S702中，存储器控制电路110设定第三设定电压的电压值。第三设定电压的电压值的大小例如是依据存储器晶胞122的栅极电压或比特线电压，或者依据第三设定电压的脉冲宽度来决定。接着，在步骤S704中，存储器控制电路110对存储器晶胞122施加第三设定电压。在步骤S706中，存储器控制电路110取得存储器晶胞122的第四读取电流I4。第四读取电流I4的取得方式类似于第一读取电流I1，可以此类推。
在步骤S710中，存储器控制电路110判断第四读取电流I4是否小于第三参考电流Iref3，并且依据判断结果来决定对存储器晶胞122施加第一扰动电压或者调整第一设定电压。在本实施例中，第三参考电流Iref3例如被设定为30微安培(microampere，μA)。在本实施例中，若第四读取电流I4小于第三参考电流Iref3(也即，I4<Iref3)，代表设定(set)不足，存储器控制电路110须再执行步骤S722；若第四读取电流I4大于或等于第三参考电流Iref3，存储器控制电路110执行步骤S742。
在步骤S722中，存储器控制电路110调整第一设定电压。在本实施例中，存储器控制电路110调整第一设定电压的方式之一例如是步阶化(stepping)第一设定电压。接着，在步骤S724中，存储器控制电路110对存储器晶胞122施加第一设定电压，并且在步骤S726中，取得存储器晶胞122的第一读取电流I1。
在步骤S730中，存储器控制电路110判断第一读取电流I1是否大于或等于第二参考电流Iref2，并且依据判断结果来决定对存储器晶胞122施加第一扰动电压或者重置电压。在本实施例中，第二参考电流Iref2例如被设定为30微安培，此值并不用以限定本发明。第二参考电流Iref2的电流值可与第三参考电流Iref3的电流值相同或不相同。在本实施例中，若第一读取电流I1小于第二参考电流Iref2(也即，I1<Iref2)，存储器控制电路110执行步骤S790；若第一读取电流I1大于或等于第二参考电流Iref2(也即，I1≧Iref2)，代表设定(set)已达到目标，存储器控制电路110执行步骤S742，对存储器晶胞122施加第一扰动电压。
在步骤S790中，存储器控制电路110对存储器晶胞122施加重置电压，并且接着执行步骤S704，再次对存储器晶胞122施加第三设定电压，重新再对存储器晶胞122进行设定操作。
在步骤S742中，存储器控制电路110对存储器晶胞122施加第一扰动电压，并且在步骤S744中，取得存储器晶胞122的第二读取电流I2。在步骤S750中，存储器控制电路110依据第一读取电流I1以及第二读取电流I2的大小关系，决定对存储器晶胞122施加第二设定电压或第二扰动电压。在本实施例中，若第二读取电流I2小于第一读取电流I1(也即，I2<I1)，表示存储器晶胞122的灯丝状态例如为图3C所示，存储器控制电路110执行步骤S760，对存储器晶胞122施加第二设定电压，并且结束写入方法。若第二读取电流I2大于或等于第一读取电流I1(也即，I2≧I1)，存储器控制电路110执行步骤S772，对存储器晶胞122施加第二扰动电压。
在步骤S772中，存储器控制电路110对存储器晶胞122施加第二扰动电压，并且在步骤S774中，取得存储器晶胞122的第三读取电流I3。在步骤S780中，存储器控制电路110判断第三读取电流I3是否大于或等于第一参考电流Iref1，并且依据判断结果来决定是否结束写入方法或者对存储器晶胞122施加重置电压。在本实施例中，第一参考电流Iref1例如被设定为30微安培，此值并不用以限定本发明。第一参考电流Iref1的电流值可与第二参考电流Iref2或第三参考电流Iref3的电流值相同或不相同。在本实施例中，若第三读取电流I3大于或等于第一参考电流Iref1(也即，I3≧Iref1)，存储器控制电路110结束写入方法。若第三读取电流I3小于第一参考电流Iref1(也即，I3<Iref1)，存储器控制电路110执行步骤S790，对存储器晶胞122施加重置电压。
在步骤S790中，存储器控制电路110对存储器晶胞122施加重置电压，并且接着执行步骤S704，再次对存储器晶胞122施加第三设定电压，重新再对存储器晶胞122进行设定操作。
在本实施例中，第三设定电压的电压值以及信号波形可与第一设定电压小于或相同或者与第二设定电压相同，本发明并不加以限制。在本实施例中，重置电压的电压极性与第一设定电压不相同，本发明并不加以限制。在本实施例中，第一扰动电压的绝对值小于重置电压的绝对值，并且第二扰动电压的绝对值小于第二设定电压的绝对值。第一扰动电压的电压极性与第二设定电压的电压极性不相同，并且第二扰动电压的电压极性与第二设定电压的电压极性相同。在本实施例中，第一扰动电压的绝对值小于重置电压的绝对值，并且第二扰动电压的绝对值小于第二设定电压的绝对值。第一扰动电压的电压极性与重置电压的电压极性相同，并且第二扰动电压的电压极性与重置电压的电压极性不相同。在本发明的示范实施例中，设定电压、重置电压以及扰动电压的电压值、电压极性以及信号波形仅用以例示说明，不用以限定本发明。
综上所述，在本发明的示范实施例中，存储器控制电路依据施加第一扰动电压前后的存储器晶胞的读取电流的大小关系来决定施加第二设定电压或第二扰动电压。在存储器控制电路对存储器晶胞进行设定操作时，扰动电压可使存储器晶胞中的氧空缺重新排列，以使灯丝强健，从而可维持存储器存储装置的高温数据保持能力以及优化存储器存储装置的耐久性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种电阻式存储器存储装置的写入方法，包括：
对存储器晶胞施加第一设定电压，并且取得所述存储器晶胞的第一读取电流；
对所述存储器晶胞施加第一扰动电压，并且取得所述存储器晶胞的第二读取电流；以及
取得所述存储器晶胞的所述第一读取电流以及所述第二读取电流之后，依据所述第一读取电流以及所述第二读取电流的大小关系，决定对所述存储器晶胞施加第二设定电压或第二扰动电压，
其中所述第一扰动电压的绝对值小于重置电压的绝对值，并且所述第二扰动电压的绝对值小于所述第二设定电压的绝对值，
其中依据所述第一读取电流以及所述第二读取电流的大小关系，决定对所述存储器晶胞施加所述第二设定电压或所述第二扰动电压的步骤包括：
若所述第二读取电流大于或等于所述第一读取电流，对所述存储器晶胞施加所述第二扰动电压；以及
若所述第二读取电流小于所述第一读取电流，对所述存储器晶胞施加所述第二设定电压，并且结束所述写入方法。
2.根据权利要求1所述的电阻式存储器存储装置的写入方法，其中所述第一扰动电压的电压极性与所述重置电压极性相同且与所述第二设定电压的电压极性不相同，并且所述第二扰动电压的电压极性与所述第二设定电压的电压极性相同。
3.根据权利要求1所述的电阻式存储器存储装置的写入方法，还包括：
在对所述存储器晶胞施加所述第二扰动电压之后，取得所述存储器晶胞的第三读取电流；以及
判断所述第三读取电流是否大于或等于第一参考电流，并且依据判断结果来决定是否结束所述写入方法或者对所述存储器晶胞施加所述重置电压。
4.根据权利要求3所述的电阻式存储器存储装置的写入方法，其中依据判断结果来决定是否结束所述写入方法或者对所述存储器晶胞施加所述重置电压的步骤包括：
若所述第三读取电流大于或等于所述第一参考电流，结束所述写入方法；以及
若所述第三读取电流小于所述第一参考电流，对所述存储器晶胞施加所述重置电压。
5.根据权利要求3所述的电阻式存储器存储装置的写入方法，其中所述第一扰动电压的电压极性与所述重置电压的电压极性相同，并且所述第二扰动电压的电压极性与所述重置电压的电压极性不相同。
6.根据权利要求3所述的电阻式存储器存储装置的写入方法，还包括：
在对所述存储器晶胞施加所述第一设定电压，并且取得所述存储器晶胞的所述第一读取电流之后，判断所述第一读取电流是否大于或等于第二参考电流，并且依据判断结果来决定对所述存储器晶胞施加所述第一扰动电压或所述重置电压，
其中依据判断结果来决定对所述存储器晶胞施加所述第一扰动电压或所述重置电压的步骤包括：
若所述第一读取电流大于或等于所述第二参考电流，对所述存储器晶胞施加所述第一扰动电压；以及
若所述第一读取电流小于所述第二参考电流，对所述存储器晶胞施加所述重置电压。
7.根据权利要求6所述的电阻式存储器存储装置的写入方法，还包括：
在对所述存储器晶胞施加所述第一设定电压之前，设定第三设定电压的电压值；以及
在对所述存储器晶胞施加所述第一设定电压之前，对所述存储器晶胞施加所述第三设定电压，并且取得所述存储器晶胞的第四读取电流。
8.根据权利要求7所述的电阻式存储器存储装置的写入方法，还包括：
判断所述第四读取电流是否小于第三参考电流，并且依据判断结果来决定对所述存储器晶胞施加所述第一扰动电压或者在对所述存储器晶胞施加所述第一设定电压之前调整所述第一设定电压，
其中依据判断结果来决定对所述存储器晶胞施加所述第一扰动电压或者在对所述存储器晶胞施加所述第一设定电压之前调整所述第一设定电压的步骤包括：
若所述第四读取电流小于所述第三参考电流，在对所述存储器晶胞施加所述第一设定电压之前调整所述第一设定电压；以及
若所述第四读取电流大于或等于所述第三参考电流，对所述存储器晶胞施加所述第一扰动电压。
9.根据权利要求7所述的电阻式存储器存储装置的写入方法，还包括：
在对所述存储器晶胞施加所述重置电压之后，再次对所述存储器晶胞施加所述第三设定电压。
CN201710700423.8A 2017-08-16 2017-08-16 电阻式存储器存储装置及其写入方法 Active CN109410997B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710700423.8A CN109410997B (zh) 2017-08-16 2017-08-16 电阻式存储器存储装置及其写入方法
US16/048,350 US10490275B2 (en) 2017-08-16 2018-07-30 Resistive memory storage apparatus and writing method thereof including disturbance voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710700423.8A CN109410997B (zh) 2017-08-16 2017-08-16 电阻式存储器存储装置及其写入方法

Publications (2)

Publication Number Publication Date
CN109410997A CN109410997A (zh) 2019-03-01
CN109410997B true CN109410997B (zh) 2021-04-30

Family

ID=65361345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710700423.8A Active CN109410997B (zh) 2017-08-16 2017-08-16 电阻式存储器存储装置及其写入方法

Country Status (2)

Country Link
US (1) US10490275B2 (zh)
CN (1) CN109410997B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404119B1 (en) * 2021-04-23 2022-08-02 Panasonic Holdings Corporation Non-volatile memory device and challenge response method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501401A (zh) * 2002-07-16 2004-06-02 ��������˹�����տ����� 可调节电流模式微分放大器
TW200921673A (en) * 2007-08-24 2009-05-16 Samsung Electronics Co Ltd Resistance variable memory device and operating method thereof
CN102822901A (zh) * 2011-03-25 2012-12-12 松下电器产业株式会社 电阻变化型非易失性元件的写入方法及存储装置
CN103222004A (zh) * 2011-09-09 2013-07-24 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其写入方法
US8842468B2 (en) * 2013-01-30 2014-09-23 Sandisk 3D Llc Load and short current measurement by current summation technique
US9153316B1 (en) * 2014-06-18 2015-10-06 Windbond Electronics Corp. Circuits and read methods of RRAM
CN105049007A (zh) * 2015-06-19 2015-11-11 西安华芯半导体有限公司 高精度抗干扰比较器及方法和应用该比较器的存储结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483734B1 (en) 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US7848138B2 (en) * 2007-06-01 2010-12-07 Intel Corporation Biasing a phase change memory device
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
JPWO2009145308A1 (ja) 2008-05-30 2011-10-20 日本電気株式会社 半導体装置、素子再生回路および素子再生方法
US8345465B2 (en) * 2008-09-30 2013-01-01 Panasonic Corporation Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device
WO2010125805A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011121970A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
JP2013048004A (ja) 2011-07-28 2013-03-07 Univ Of Tokyo 抵抗変化型素子の抵抗状態変化方法
CN102915762A (zh) 2011-08-03 2013-02-06 中国科学院微电子研究所 阻变存储单元的编程方法
US8787065B2 (en) * 2011-10-18 2014-07-22 Micron Technology, Inc. Apparatuses and methods for determining stability of a memory cell
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
US8730708B2 (en) * 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
US8861258B2 (en) * 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
TWI488347B (zh) 2014-04-08 2015-06-11 Winbond Electronics Corp 記憶體元件的形成方法
US9240236B1 (en) 2014-12-19 2016-01-19 Intermolecular, Inc. Switching conditions for resistive random access memory cells
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501401A (zh) * 2002-07-16 2004-06-02 ��������˹�����տ����� 可调节电流模式微分放大器
TW200921673A (en) * 2007-08-24 2009-05-16 Samsung Electronics Co Ltd Resistance variable memory device and operating method thereof
CN102822901A (zh) * 2011-03-25 2012-12-12 松下电器产业株式会社 电阻变化型非易失性元件的写入方法及存储装置
CN103222004A (zh) * 2011-09-09 2013-07-24 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其写入方法
US8842468B2 (en) * 2013-01-30 2014-09-23 Sandisk 3D Llc Load and short current measurement by current summation technique
US9153316B1 (en) * 2014-06-18 2015-10-06 Windbond Electronics Corp. Circuits and read methods of RRAM
CN105049007A (zh) * 2015-06-19 2015-11-11 西安华芯半导体有限公司 高精度抗干扰比较器及方法和应用该比较器的存储结构

Also Published As

Publication number Publication date
CN109410997A (zh) 2019-03-01
US20190057738A1 (en) 2019-02-21
US10490275B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
US8934292B2 (en) Balanced method for programming multi-layer cell memories
TWI774436B (zh) 用於初始化電阻式記憶體裝置之技術
EP1426970B1 (en) Semiconductor memory device and method for correcting a reference call
US10121539B2 (en) Memory systems and memory programming methods
US20130294148A1 (en) Resistive memory sensing methods and devices
US8755214B2 (en) Determining cell-state in phase-change memory
JP2012531004A (ja) 可逆抵抗切替素子の書き込み
US8488366B2 (en) Semiconductor memory device
US10839899B2 (en) Power on reset method for resistive memory storage device
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN109410997B (zh) 电阻式存储器存储装置及其写入方法
US11929124B2 (en) Method and system for accessing memory cells
WO2012120400A1 (en) Programming of phase-change memory cells
CN109509496B (zh) 电阻式存储器元件的操作方法
TWI640006B (zh) 電阻式記憶體儲存裝置及其寫入方法
KR20170106343A (ko) 크로스바 어레이 내의 출력 신호 감지
US11217308B1 (en) Programming memory cells using asymmetric current pulses
TWI633558B (zh) 電阻式記憶體元件的操作方法
CN109658963B (zh) 电阻式存储器存储装置的操作方法
TWI629682B (zh) 電阻式記憶體儲存裝置及其寫入方法
CN110675906B (zh) 电阻式随机存取存储单元的检测方法
US20240071487A1 (en) Drift compensation for codewords in memory
US20240071486A1 (en) Drift compensation for codewords in memory
Grossi Emerging non volatile memories reliability
CN115691612A (zh) 阻变存储器的操作方法、阻变存储器及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant