CN1501401A - 可调节电流模式微分放大器 - Google Patents

可调节电流模式微分放大器 Download PDF

Info

Publication number
CN1501401A
CN1501401A CNA031238203A CN03123820A CN1501401A CN 1501401 A CN1501401 A CN 1501401A CN A031238203 A CNA031238203 A CN A031238203A CN 03123820 A CN03123820 A CN 03123820A CN 1501401 A CN1501401 A CN 1501401A
Authority
CN
China
Prior art keywords
memory cell
reference unit
voltage
bias voltage
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031238203A
Other languages
English (en)
Other versions
CN100481249C (zh
Inventor
Fa
F·A·佩尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1501401A publication Critical patent/CN1501401A/zh
Application granted granted Critical
Publication of CN100481249C publication Critical patent/CN100481249C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提出了一种可调电流模式微分检测放大器70。该放大器70被配置为与选定的存储器单元RM和具有预定值的参考单元RR连通。放大器70能够检测与选定的存储器单元RM相关的电流和电压的变化，并把它们与和参考单元RR相关的电流和电压的变化进行比较。检测放大器70的工作点可以通过调节加载到放大器中选定的晶体管72、73的背面栅极74阈值电压而发生变化。这种调节能力可以在第一偏置电压V1加载到选定的存储器单元RM时，设定检测放大器70、80的电流或电压使放大器70的灵敏度达到最大。当第二偏置电压V2加载到存储器单元RM和参考单元RR来确定存储器单元RM的值时，放大器70可以检测与到选定存储器单元RM和参考单元RR关联的电流或电压的细微变化，并对它们比较以确定存储器单元RM的状态。这一提升的灵敏度使得放大器70实质上增加了动态范围，而无需引入可能对存储器电路参数产生不利影响的元件。

Description

可调节电流模式微分放大器
发明领域
本发明属于存储器检测放大器领域。具体而言，本发明涉及具有可调节检测和参考电路的存储器微分检测放大器。
背景技术
在随机存取存储器(RAM)阵列中，放大器被用作检测地址存储器单元的状态，为阵列的输出提供表示检测状态的信号。依据RAM阵列的类型，该种检测放大器具有多种形式。在静态随机存取存储器(SRAM)阵列或动态随机存取存储器(DRAM)阵列中，存储器的数据常常是易失的，这就是说，当阵列断电时，不能够保存数据。这种类型的存储器常常是复杂而且需要诸如控制(译码)电路和时钟脉冲、电流模式放大器的复杂检测电路。
与此相反，非易失的存储器阵列例如交叉点阵列使用非常简单的紧凑存储器单元，例如交叉点型，为具有长期保留、高密度和快速存取。非易失型阵列可以是在每个交叉点单元上具有熔断丝或非熔断丝的一次写入型，或具有每个均可在两个或多个状态中变化的多交叉点磁单元如磁随机存取存储器(MRAM)阵列的多次读写型。
诸如使用MRAM单元的电阻存储器阵列存在的一个问题是：非常难于精确地判定存储器单元的逻辑状态。这个问题的产生是因为这种单元的状态不能通过如导通或非导痛的方式来测量，如在非熔断存储器中。而MRAM单元的状态是通过由与薄绝缘连接相邻的铁磁层的磁化相关方向引起的嵌入在MRAM存储器单元中薄绝缘连接层的电导率的细小差别来判断的。一般来说，MRAM单元的状态是通过具有与固定磁层相关的磁瞬时平行或反平行的数据磁层进行判定的。该状态是通过平行或反平行于固定磁层的数据层的磁性所形成的电阻差来测量的。该电阻是通过流经绝缘层的电流而测量，检测电流的等级一般为500nA数量级，平行状态和反平行状态之间的电流差通常为约50nA。
于是，为了精确地判断单元的逻辑状态，仔细测量通过选定存储器单元的检测电流的微小变化就是至关紧要的了。普通的检测放大器为存储器单元电流必须通过取决于作为检测放大器一部分的精确电流镜像的电路进行检测的电流模式检测放大器。所以，对于电流模式检测放大器，提供来自单元的检测电流的精确镜像给检测放大器和提供依照可靠的标准测量检测电流的方法来判断单元状态是非常重要的。
此外，也非常需要高密度的存储器装置来满足增长的复杂装置的存储需要。这一需要导致了前所未有的最小化和更加紧凑的数据存储的增加。现在采用技术所作的努力使得数据存储达到了纳米至几十纳米的规模，有些时候指原子级的存储。尺寸的减小和存储器装置的紧凑化需要更小的电压和电流，这导致了更为精确地测量电压和电流以精确判定单元数据的需要。
处理最小化电路和非常小的电流和电压，将检测功能的干扰减到最小是非常重要的。在检测电路中使用的每个元件都可以产生对检测器测量精度造成影响的电压和电流失真或泄漏做出贡献。相应的，高密度存储器单元的检测放大器必须对被检测参数产生不利影响的存储器矩阵中的任何干扰减到最小是非常必要的。
电压模式检测放大器有时需要复杂电路来获得精确性。例如，电压模式微分放大器需要有五个晶体管的复杂电路来执行必要的测量，参考于2001年7月17日Perner等人所获权的美国专利号6,262,625的专利。在这样的电路中，背面栅极数字控制电压被加载到一对晶体管上，这样可以递增式调节检测放大器的偏置参数。背面栅极数字控制值存储在注册表存储器中用来控制检测放大器精确度，进一步增加了检测电路的复杂性。
电流模式检测放大器有时被用在高密度，灵敏存储器矩阵的检测中。但是，由于这种电路的动态范围有限，电流模式检测放大器趋向要求高级别的元件匹配。如果参考单元电流基本上与所检测的存储器单元电流不同，电流模式检测放大器可能就不能精确地判定存储器单元的逻辑状态。添加元件，如其它的检测电阻器可以补偿这个有限范围的问题。然且，对电流检测电路添加元件趋向于对所检测的电路产生不利影响。
其它的检测放大器使用模拟/数字转换器(ADC)来测量检测和参考电流且使用数字方法来对它们进行对比。这种方法在拓展元件的动态范围方面是有用的。但是，检测电路复杂性的增加却是非常不利的。
于是，需要一种以非常低级别的检测电流和电压测量存储器单元矩阵所用的简单检测放大器。需要精确镜像检测参数并将其反映到检测电路中的检测元件。此外，需要使用较少数量元件的检测放大器，这样使存储器矩阵中的干扰最小化。最后，非常重要的是检测放大器要具有相对宽的动态范围用来容纳不同等级的电流和电压。
发明内容
本发明提供了一种有用且独特的具有可调电流模式微分检测放大器特性的检测电路。该放大器与选定的存储器单元和具有预定值的参考单元连通。放大器能够检测与所选定存储器单元相关的电流和电压的变化，并将它们和与参考单元相关的电流和电压的变化进行比较。
检测放大器的工作点可以通过改变检测放大器中的独立的晶体管阈值电压而发生变化。它通过在独立晶体管背面栅极上加载控制电压以非侵害方式来完成。当为使放大器的灵敏度最大而在选定存储器单元上加载第一偏置电压时，这种调节能力能够设定检测放大器的电流或电压。当第二偏置电压加载到存储器单元和参考单元来判定存储器单元的值时，放大器可以检测与选定存储器单元和参考单元相关的电流或电压的细微变化，比较它们来判定存储器单元的状态。这一提升的灵敏度使得放大器具有实质上增加了的动态范围，而无需引入可能不利影响存储器电路参数的元件。
本发明的一个设备实施方案包括在电阻存储器装置中判定存储器单元逻辑状态的检测电路。该电路包括有预先选择逻辑状态的参考单元。存储器单元检测电路在第一偏置电压加载到存储器单元时，被用来判定与存储器单元相关的第一存储器单元电压；在第二偏置电压加载到存储器单元时，被用来判定与存储器单元相关的第二存储器单元电压。参考单元检测电路在第一偏置电压加载到参考单元时，被用来判定与参考单元相关的第一参考单元电压；在第二偏置电压加载到参考电压时，被用来判定与参考单元相关的第二参考单元电压。调节电路被用来调节第一参考单元电压或第一存储器单元电压，这样在第一偏置电压下，第一参考单元电压就等于第一存储器单元电压。状态判定电路被用来在第二偏置电压下检测第二存储器单元电压和第二参考单元电压之间的差异，以确定存储器单元的逻辑状态。
与上述设备实施方案相似，本发明的方法实施方案是一种方法：在电阻存储器装置中，使用先前已知逻辑状态的参考单元判定存储器单元的逻辑状态。该方法包括判定在电阻存储器装置中与具有预先选定的逻辑状态的参考单元相关的存储器单元的逻辑状态。与存储器单元相关的第一存储器单元电压和与参考单元相关的第一参考单元电压在第一偏置电压加载到存储器单元和参考单元时被检测。使用非侵害背面栅极控制电压来调节第一存储器单元电压或第一参考单元电压，使第一参考单元电压和第一存储器单元电压近似相等。接着，当第二偏置电压加载到存储器单元和参考单元时，检测与存储器单元相关的第二存储器单元电压和与参考单元相关的第二参考单元电压。然后测量第二存储器单元电压和第二参考单元电压之间的差异，用以判定存储器单元的逻辑状态。
应当理解，上述所有的设备和方法实施方案，无论是检测和调节第一和第二存储器单元电压和第一和第二参考单元电压，还是与存储器单元和参考单元相关的其它参数，如电流和电阻，都可以为判定选定的存储器单元的状态而被检测和调整。本发明的范围包括根据本发明选择检测和调节与选定的存储器单元和参考单元相关的任何参数。
本发明的其它特征和优点将通过本发明的原理范例，由下面结合附图说明的详细叙述而更加清晰明了。
附图说明
图1是示出与本发明有关的、现有技术的电阻交叉点存储器装置的示意图；
图2是示出现有技术的MRAM存储器单元结构及与其连接的导体的示意图；
图3是说明作为给单元的两个不同逻辑状态施加偏置电压的函数的而测得的MRAM存储器单元的电阻值的曲线图；
图4A、4B和4C是根据本发明，说明在各种偏置电压下，存储器单元电阻和参考单元电阻的相互关系的曲线图；
图5是根据本发明，说明MRAM存储器单元阵列结构和检测元件的示意方块图；
图6是根据本发明，说明检测放大器一个实施方案的示意电路图；
图7是根据本发明，说明检测放大器另外一个实施方案的示意电路图。
具体实施方式
图1说明的是典型的现有技术的交叉点存储器阵列10。沿一个方向上的行导线12为字线，通常沿与第一个方向垂直的第二个方向上的列导线14为位线。存储器单元16以正方形或长方形阵列排列，这样每个存储器单元16可以连接到一条字线12和一条相交的位线14。
在电阻RAM阵列中，每个存储器单元的电阻具有多于一个的状态，存储器单元的数据可以通过测量单元的电阻状态来确定。电阻存储器单元可以包括一个或多个磁层、熔断丝或非熔断丝，或通过影响单元标称电阻量值而存储或产生信息的任何元件。在电阻RAM阵列中使用的其它类型电阻元件包括作为只读存储器一部分的多晶硅电阻器和作为光存储器一部分的浮动栅晶体管，图像装置或浮动栅存储器装置。
一种类型的电阻型随机存取存储器为磁随机存取存储器(MRAM)，其中每个存储器单元由多个由绝缘层所隔开的磁层构成。一个磁层称为一个钉扎层或参考层，其中磁方向是固定的，在有效范围内的应用磁场当前不发生旋转。其它的磁层作为检测层或数据层，其中磁方向在相关的钉扎层状态和不相关的钉扎层状态之间是可变的。一个绝缘隧道阻挡层夹在磁钉扎层和磁检测层之间。当外加检测电压时，绝缘隧道阻挡层允许量子力学隧道效应电流在检测层和钉扎层之间流过。隧道是依靠的电子自旋，使得存储器单元电阻是与检测层和钉扎层的相关磁化方向的函数。对检测层的两个状态的连接电阻的变化确定存储在存储器单元中的数据。在2001年1月2日授权给Brug等人的美国专利6,169,686公开了这样的磁存储器单元的存储器。
参照图2所示的一个MRAM存储器单元。存储器单元16表示为一个三层的磁隧道结(MTJ)存储器单元20。在每个单元MTJ20中，根据单元20可变磁检测层22的方向存储位信息。通常，单元20具有两个与逻辑状态“1”和“0”相对应的稳定状态。检测层22的双向箭头15表明了这个二进制状态的性能。单元20中的钉扎层24通过薄绝缘体26与检测层隔开。MTJ存储器单元20的电阻由薄绝缘体26的特性和可变磁检测层22的方向所决定。
钉扎层24具有固定的磁方向，如层24中的单向箭头17所示。当检测层22的磁状态取与钉扎层24的磁化方向相同的方向时，单元磁化被称为平行的。相似的，当检测层22的磁状态取与钉扎层24的磁化方向相反的方向时，单元磁化被称为反平行的。这些方向分别对应于低电阻状态和高电阻状态。任意地，平行状态可被看作对应于“0”状态或存储器单元的逻辑值，反平行状态可被看作对应于“1”状态，如果愿意，“0”和“1”的指定可颠倒。
选定存储器单元20的磁状态可以通过在相交于选定存储器单元的字线12和位线14上加载电流而改变。电流产生两个直交的磁场，当其组合时，将在平行和反平行状态间转换选定存储器单元20的检测层的磁方向。其它未选定的存储器单元从相交于未选定存储器单元上的字线或位线仅接收一个磁场。单个磁场不足够强，以致可以改变未选定单元检测层的磁方向，这样，它们将保持它们的磁方向。
如上面所解释的那样，在电阻存储器单元装置中，不同的存储器单元的逻辑状态是由存储器单元的平行状态和反平行状态中的不同电阻所决定的。图3中的曲线30所示，电阻型单元的电阻值，特别是MRAM单元，随着对单元施加不同电平的偏置电压而变化。一般情况下，电阻型单元的电阻值随着偏置电压的增加而减少。如线32所示的反平行状态单元，具有比线34所示的平行状态单元更高的电阻值。
对比线32和线34的斜率，可以发现，反平行状态单元的电阻值通常情况比随偏置电压提升的平行状态单元的电阻值以更快的速率下降。在本专业领域众所周知的，不同偏置电压下的电阻动态偏差是一个磁隧道结(MTJ)存储器装置的固有特性，这通常由确定MTJ装置的隧道磁阻率(TMR)来量化。
反平行和平行状态中的单元电阻动态偏差可参用名为“磁隧道结存储器装置中确定存储器单元逻辑状态的系统和方法(HP记录号10014201-1)”的悬而未决的专利申请中所附两个示例方法。在这种方法中，存储器单元电流为两个不同偏置电压V1和V2下的采样，第一和第二电流值36和37(反平行状态)或者38和39(平行状态)的比率与预定义值进行对比以确定存储器单元逻辑状态。预定义值可以存储在表中或由具有已知逻辑状态的参考单元所决定。
因为反平行状态曲线32的斜率或陡度比平行状态曲线34的斜率大了许多，在不同偏置电压下的两次测量的相应比率将容易地确定存储器单元的逻辑状态。
在本发明中，参考值是由参考单元所提供的，参考单元有与存储器单元相同的偏置电压。检测电路通过比较检测电路中的检测电流和参考电流，来比较在选定偏置电压下的参考单元和存储器单元的电流。参考电流和检测电流产生了依靠应用于参考单元和存储器单元的偏置电压而变化的处于检测电路输入节点的参考电压和检测电压。在第一偏置电压下，调节检测电路，使得第一参考电压近似有与第一检测电压相同的值。这种调节按比例减少了在第一偏置电压测量点的第一参考电压和第一检测电压之间的不同，形成了一个闭合的电流调节。相应的，电流采样的动态范围通过消除参考存储器元件和检测存储器元件的共模差异而得到提高。
上述装置在图4A、4B和4C中进行说明，图4A、4B和4C表明了不同偏置电压和不同存储器单元逻辑状态的存储器单元推算的相应电阻和参考单元推算的相应电阻之间的关系。该电阻关系也表明了在选定的存储器单元和参考单元相关联的电流和电压的不同。在这里使用电阻的线性关系，意在简化本发明应用原理的说明。在后文可以看到，更优选的是，通过检测和调节与选定存储器单元和参考单元相关联的电压来间接地检测和调节电流。
更进一步地来解释，图4A-C被用来说明检测已知状态的参考元件并将它和所选定的元件进行比较的概念。要确定的基本参数是电阻。然而，在这个实施方案中，实际上由检测放大器检测的参数是电压和电流。在所述的检测装置中，由潜通路改变检测电流，所以不可能进行绝对的电阻测量。取而代之的是对其它参数相应值的测量，从中电阻值被推算出来。在图4A-C中，Y轴是推算出的电阻，它是所加电压、放大器补偿和潜通路电阻的复合函数。
如图4A中线40所示，参考单元电阻RR设定为平行状态RR(P)。在平行状态中，MRAM单元的特征几乎不依赖偏置电压。这样，偏置电压变化时电阻几乎不变化，所以线40仅仅有略微一点的斜率。
选定的存储器单元电阻RM处于如线42所示的平行状态RM(P)，或处于如线44所示的反平行状态RM(AP)。依从选定单元的电阻RM的电压将与依从参考单元的电阻RR的电压相似。因此，线42表示，如果选定的单元处于平行状态，电阻RM(P)随偏置电压的变化有着非常小的变化，相对应的，线44表示在反平行状态时，存储器单元的电阻RM(AP)随偏置电压的变化有着很大的斜率或很大变化。优选，参考单元在物理上与所选定的存储器单元相毗邻，这样参考单元和存储器单元共享相同或相似的处理和环境状态。
要说明的是，图4A-4C中所示的选定存储器单元和参考单元的电阻的绝对电阻值并不一定是相同的，事实上，它们也可以被假定是不同的。绝对值的差异不会影响上述比率，这将在下面给予详细说明。
图4B和图4C说明了在存储器单元分别处于平行状态(线42)或反平行状态(线44)时，相应电阻RM和RR的不同。如图4B和图4C所示，与在加载第一电压V1的点处的存储器单元的状态无关，调节通过参考单元电阻RR的电流，使之与通过存储器单元电阻RM的电流近似相同。调节通过RR电流的过程调节了放大器的偏置参数，于是表示参考元件的推算的相应电阻近似等于表示RM的推算的相应电阻。优选的，通过RR的电流略小于通过RM的电流，在这些电流值之间和在推算的相应电阻值之间都提供了微小的偏差，这在图4B和图4C上表示为增量差(delta difference)46。
根据存储器单元的状态，加载V1时的流过参考单元的RR的电流的调节导致了在V2下的电流之间的显著不同。如图4B所示，如果选定的存储区单元处于平行状态，推算的电阻RM在V1和V2间几乎没有变化，于是在偏置电压V2下推算的电阻RM和RR之间的增量差48和在偏置电压V1下的增量差46大致相同。于是，用来测量这个差值的检测电路的输出值基本上不会变化。
相反，如图4C所示，在加载偏置电压V2的点处，线44表示的反平行状态中选定存储器单元的推算的相应电阻RM基本上降至线40表示的参考单元的推算的电阻RR以下，形成了更大的增量差49。而且，线40和44是相交的，这就改变了增量差49的符号。
因为检测电路中的电流变化与推算的相应电阻的变化相一致，前述的分析表明了参考单元和存储器单元的电阻。因此，存储器单元的逻辑状态可以通过比较在第二偏置电压点处的参考单元和存储器单元的电流值来确定。如果在第二偏置电压下的存储器单元和参考单元的电流值之间的偏差48与在第一偏置电压下的存储器单元和参考单元的电流值之间的偏差46大致相同，则存储器单元的电阻可以认为是平行的(其逻辑值可以是0)，如图4B所示。如果存储器单元和参考单元的电流值发生变化，并且已有交叉值，则存储器单元是反平行的。如果存储器单元的电流仍高于参考电流，该存储器单元是平行的。
与存储器单元和参考单元相关联的节点处电压可以作相似的分析，这将参考图6给予讨论。
参照图5，电阻存储器阵列50展示了本发明检测电路的内容。行选择电路53和列译码电路54连接到存储器阵列50，通过在存储器单元56适当的行和列加载电压从而选择存储器单元56。检测放大器52通过列译码电路54上的开关58连接到选定的存储器单元56的位线60。行选择电路53加载电压Vrow到选定存的储器单元56的字线62，电压Vread加载到位线60。
相同的位线电压Vread被加到沿位线60的所有未被选定的单元。但是，未被选定的单元并不接收字线电压Vrow，这样它们将不能提供在位线60上的任何实质上的输出电流。选定存储器单元后，检测放大器52中的放大器(未示出)保持列60为电压Vread。
存储控制器64接收读控制和选择地址信号66，在线67和68上分别提供合适的行和列选择信号给行选择电路53和列译码电路54。如果需要时序脉冲时，将比较器时钟信号69加载到检测放大器52，提供时钟信号给运算放大器76，如图6所示。运算放大器76控制传输门以提供变化的电压给晶体管73的背面栅极，如将参照图6的电路给予讨论的那样。
如图5所示，参考元件57连接到字线62和参考列线61。当电压Vrow选择存储器单元56时，同时也选择了参考元件57。选定后，检测放大器52中的运算放大器(未示出)维持参考列61为读取电压Vread。这样，参考元件57具有和加载到选定的存储器单元56相同的电压。
检测放大器52在S’从表示数据存储在其中的单元56接收一个信号电流。同样的，在S”来自参考元件57的输出信号电流通过开关59加载到检测放大器52上。接下来，检测放大器52比较在S’的来自存储器单元的检测电流和在S”的参考电流，提供一个输出信号VO，表示存储在存储器单元56的数据。
参阅图6，应用参照图4A-C讨论的上述检测和调节与选定的存储器单元和参考单元相关联的电压的概念来说明检测放大器52。检测放大器52是一个具有用于调节存储器单元检测电路的阈值电压的背面栅极偏置控制机制的可调电流模式微分放大器(ACMDA)。ACMDA基本上是一个具有可调装置的电流镜。在本实施方案中，使用的是P沟道MOSFET晶体管。但是，如后面所示，也可以使用N沟道晶体管。NPN或PNP双极型晶体管也可以同样被用来实现本发明的目的
在图6所示的ACDMA70中示出的检测放大器52的实施方案，其中“从”晶体管72和“主”晶体管73的栅极连接在一起形成镜像装置。调节镜像装置，这样，从晶体管72的VDS电压(漏源电压，未示出)等于主晶体管的VDS电压。由于同一电压VDD加载到晶体管72和73的源极，并且由于这两个晶体管的电压VDS是相等的，所以晶体管72和73各自的漏极节点处的电压VR和VS也将是相等的。
主晶体管73的栅极通过连接器75连接到主晶体管73的漏极。这种连接基于等于Isen的漏电流ID的基础上，在主栅极和主源极之间产生控制电势VGS(栅源电压，未示出)。控制电势VGS加载到从晶体管72的栅极，从而在从晶体管72形成了所示的与Iref相同的漏电流ID。因为VS等于VR，则Isen和Iref将和相应晶体管的物理设计尺寸成比例。检测和参考电流Iref和Isen流过与存储器单元RM和参考单元RR关联的通用电路80。
应当理解，主晶体管73的电压VDS等于从晶体管72的电压VDS是非常重要的。当这些电压相等时，相应电流Iref和Isen之间的关系仅由相应晶体管73和72的物理参数所决定。如果电流不平衡，电压关系将表示电流的不平衡和电流不平衡的方向。
主晶体管73的漏极连接到具有是运算放大器76的负输入的电压VS的节点。从晶体管72的漏极连接到具有是运算放大器76的正输入的电压VR的节点。运算放大器76的输出VO连接到将斜波产生器78选择连接于主晶体管73背面栅极74的传输门77。电容器79并联连接到背面栅极74以维持背面栅极的电压。
检测放大器70和合并存储器单元和参考单元的电路80之间的连接可以有不同的形式。图6中给出的一般化的形式示出了连接在VS和地之间的检测电流发生器82。相似的，参考电流发生器84连接在VR和地之间。
选定的存储器单元RM连接在地和用于偏置电压VB(1)和VB(2)的输入节点86之间。相似的，参考单元RR连接在地和输入节点86之间。电流产生器82和84表示响应偏置电压输入，在各自的检测和参考电路中产生电流。要注意的是，图6中VS和VR的节点分别对应于图5中的位线60和61。相似的，图6的电阻器RM和RR分别对应于图5中的存储器元件56和57。
电路80独立于但又与申请人悬而未决的申请“具有可调电流模式检测放大器和等电势隔离的多偏置点MRAM”(HP记录号100201678-1)和“具有可调电流模式检测放大器和二极管隔离的多偏置点MRAM”(HP记录号100201679-1)所公开的发明有关。
建立检测放大器70的第一步是建立背面栅极偏置连接，用于在给定初始值Isen和Iref时，设置VS等于VR，其中N倍的Iref等于Isen。N为物理镜像比率，定义为：N＝(W/Lref)/(W/Lsen)，如果N＝1，当VS＝VR，从电流Iref等于主电流Isen。但是，加载到主晶体管73的背面栅极电压VBG的变化可以需要大于VDD的电势以调节主晶体管73的阈值，使得Isen等于Iref。原则上，这是可行的，但在实际中产生高于电源电压VDD的电压很困难。
因此，N设定为大于1，这样仅需要小于VDD的电压施加给背面栅极以便获得VS＝VR的平衡用于施加的Isen和Iref。在一个实施方案中，在3.3伏电压，0.5微米的CMOS技术中，使用N＝2，其中在从晶体管中W/L为20/1，在主晶体管中W/L为10/1，Isen和Iref约等于500毫微安，背面栅极电压VBG(未示出)约为3.2伏。相似的关系和值也可应用于N沟道晶体管和双极型晶体管电路中。
为了建立如上所述的背面栅极偏置连接，一种技术使用了具有VS和VR作为输入的基本五CMOS晶体管运算放大器76。运算放大器76判断VS何时大于或小于VR，并加载输出信号VO到传输门77。这个输出信号打开传输门77，将斜波发生器78连接到主晶体管73的背面栅极，从而调节主晶体管73的工作点，使VR近似等于VS。在该点处，输出信号VO变化，关闭传输门77，断开斜波发生器78和主晶体管73背面栅极的连接。
下面的顺序给出了在加载到选定的存储器单元和参考单元的第一偏置电压VB(1)条件，调节主晶体管73背面栅极电压更以便设定VR近似等于VS详细的步骤如下：
(1)开始时，“主”VBG＝VDD。
(2)Isen(在VBG＝VDD时)大于Isen(在VBG处使得VR等于VS)，所以Isen大于Iref。
(3)建立VBG＝VDD使得VR大于VS，使VO近似等于VDD，即逻辑1。
(4)VO＝逻辑1施加给开通的传输门。传输门开通使VBG＝Vramp。
(5)背面栅极电压由VDD线性减少到第二低电压。(如果VDD为3.3伏，则第二低电压可以为3.0伏)。
(6)在Vramp加载时，背面栅极电压某些时候可能达到VS＝VR点。在这点上，运算放大器76将转换它的输出由逻辑1到逻辑0。传输门77将关闭，将背面栅极电压VBG从Vramp隔断，在检测功能期间通过电容器79存储主晶体管73背面栅极节点74上的Vramp值(对于VR＝VS)。
(7)在该点处完成建立。背面栅极电压VBG在检测步骤中被存储。在检测功能期间，此动作基本上保持VR和VS相等，这样Isen和Iref将分别随存储器单元和参考单元的检测而各自变化。
ACMDA现在准备去检测存储器单元的状态。第二偏置电压VB(2)以比第一偏置电压VB(1)更高的值被加载。如果Isen发生变化，使Isen小于Iref，VR将被拉下来，这样VS就大于VR。在这一点，运算放大器76的输出VO将为逻辑“0”。如果Isen大于Iref，VS将被拉下来，这样VR就会大于VS，运算放大器76的输出VO将为逻辑“1”。
上述实施方案中描述了为了使检测电压和参考电压彼此相等而调节主(检测)晶体管的背面栅极电压。可以理解，可以替代的是，调节从晶体管(参考晶体管)的背面栅极电压或可以同时调节这两个背面栅极电压来实现同样的目的。
现在来看图7，P-阱CMOS工艺中的N沟道MOSFET晶体管被用来代替在图6实施方案中的P沟道晶体管。相应的，电路布局基本上是图6电路的反向镜像图型。主晶体管94和从晶体管92有连接在一起的共同栅极，此共同栅极还同时通过线96连接到晶体管94的漏极。晶体管94的漏极还连接到具有形成运算放大器98的正输入的电压VS的节点上。晶体管92的漏极同时还连接到具有形成运算放大器98的负输入的电压VR的节点上。运算放大器98的输出控制将斜波发生器102选择连接于主晶体管94的背面栅极的传输门100。
晶体管94的漏极还接到提供检测电压VS的节点，同时连接电流发生器112，电流发生器112的另一侧接到VDD。相似的，晶体管92的漏极接到提供参考电压VR的节点，同时连接电流发生器114，电流发生器114的另一侧接到VDD。输入节点116通过存储器单元RM接到VDD，且通过参考单元RR接到VDD。对应参考图6给出的描述，检测电路90的说明对于本领域普通技术人员来讲是明显的。
上述ACMDA电路的一个优点是使用背面栅极偏置技术的简单微分电流传感器电路被用来检测应用参考单元的选定的存储器单元，其中流过相应的存储器单元和参考单元的初始电流不相等。当存储器单元和参考单元的电流关系发生变化时，传感器电路将检验这种变化，比较这种变化来判断选定的存储器单元的状态。
尽管上述的实施方案表明了本发明，对于本领域技术人员来说，参考这些特例和附属的权利要求，或根据本发明所公开的实施方案的实践是显而易见的。这里的特例和实施方案仅仅被看作示例，本发明将由权利要求和它们的等效来限定。

Claims (10)

1.一种检测电路，用来确定在与具有预先选定逻辑状态的参考单元RR相关的电阻存储器装置中的存储器单元RM的逻辑状态，该电路包括：
(a)存储器单元检测电路70、80，用来当在存储器单元RM上加载第一偏置电压V1时，确定与存储器单元RM关联的第一存储器单元参数VS；和在存储器单元RM上加载第二偏置电压V2时，确定与存储器单元RM关联的第二存储器单元参数VS；
(b)参考单元检测电路70、80，用来当在参考单元RR上加载第一偏置电压V1时，确定与参考单元RR关联的第一参考单元参数VR；在参考单元RR上加载第二偏置电压V2时，确定与参考单元RR关联的第二参考单元参数VR；
(c)调节电路76、77、78、79，用来调节第一存储器单元参数VS和/或第一参考单元参数VR以便在第一偏置电压V1下使第一存储器单元参数VS近似等于第一参考单元参数VR；和
(d)状态判定电路76、80，用来确定第二存储器单元参数VS和第二参考单元参数VR之间的不同，以便在第二偏置电压V2下确定存储器单元RM的逻辑状态。
2.权利要求1中的检测电路，其中存储器单元检测电路70、80被用来当在存储器单元RM上加载第一偏置电压V1时，确定与存储器单元RM关联的存储器单元节点上的第一存储器单元电压VS；和在存储器单元RM上加载第二偏置电压V2时，确定存储器单元节点上的第二存储器单元电压VS。
3.权利要求2中的检测电路，其中参考单元检测电路被用来当在参考单元RR上加载第一偏置电压V1时，确定与参考单元RR关联的参考单元节点上的第一参考单元电压VR；和在参考单元RR上加载第二偏置电压V2时，确定参考单元节点上的第二参考单元电压VR。
4.权利要求1中的检测电路，其中状态判定电路76、80包括用来将(i)存储器单元参数VS和参考单元参数VR之间的差异与(ii)阈值进行比较以确定存储器单元RM的逻辑状态的装置76。
5.权利要求3中的检测电路，其中存储器单元检测电路70、80包括检测晶体管73，和参考单元检测电路70、80包括参考晶体管72，参考晶体管72的栅极与检测晶体管73的栅极连接在一起。
6.权利要求5中的检测电路，其中调节电路76、77、78、79包括连接到检测晶体管73和/或参考晶体管72的背面栅极74的电压调节装置77、78，用于选择性的调节检测晶体管73和/或参考晶体管72的背面栅极74上的电压以达到一个平衡点，在平衡点处第一参考单元电压VR近似等于第一存储器单元电压VS。
7.一种方法，用来确定在与具有预先选定逻辑状态的参考单元相关的电阻存储器装置中的存储器单元RM的逻辑状态，该方法包括：
(a)当在存储器单元RM上加载第一偏置电压时，检测与存储器单元RM关联的第一存储器单元参数VS；和在存储器单元RM上加载第二偏置电压V2时，检测与存储器单元RM关联的第二存储器单元参数VS；
(b)当在参考单元RR上加载第一偏置电压V1时，检测与参考单元RR关联的第一参考单元参数VR；和在参考单元RR上加载第二偏置电压V2时，检测与参考单元RR关联的第二参考单元参数VR；
(c)调节第一存储器单元参数VS和/或第一参考单元参数VR使第一存储器单元参数VS近似等于第一参考单元参数VR；和
(d)判定第二存储器单元参数VS和第二参考单元参数VR之间的不同，以确定存储器单元RM的逻辑状态。
8.权利要求7中的方法，其中，第一和第二存储器单元参数VS为与存储器单元RM关联的存储器单元节点上的第一和第二电压VS，和第一和第二参考单元参数VS为与参考单元RR关联的第一和第二电压VR。
9.权利要求7中的方法，其中，第一和第二存储器单元参数为与存储器单元RM关联的第一和第二电流Isen，和第一和第二参考单元参数为与参考单元RR关联的第一和第二电流Iref。
10.权利要求7中的方法，其中，比较步骤包括：将第一存储器单元电压VS和第一参考单元电压VR之间的差异与阈值进行比较以确定存储器单元RM的逻辑状态。
CNB031238203A 2002-07-16 2003-05-16 确定存储器单元的逻辑状态的检测电路和方法 Expired - Lifetime CN100481249C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/198278 2002-07-16
US10/198,278 US6590804B1 (en) 2002-07-16 2002-07-16 Adjustable current mode differential amplifier

Publications (2)

Publication Number Publication Date
CN1501401A true CN1501401A (zh) 2004-06-02
CN100481249C CN100481249C (zh) 2009-04-22

Family

ID=22732698

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031238203A Expired - Lifetime CN100481249C (zh) 2002-07-16 2003-05-16 确定存储器单元的逻辑状态的检测电路和方法

Country Status (5)

Country Link
US (1) US6590804B1 (zh)
EP (1) EP1383132A1 (zh)
JP (1) JP3965373B2 (zh)
CN (1) CN100481249C (zh)
TW (1) TW200402068A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法
CN105049007A (zh) * 2015-06-19 2015-11-11 西安华芯半导体有限公司 高精度抗干扰比较器及方法和应用该比较器的存储结构
CN109410997A (zh) * 2017-08-16 2019-03-01 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
CN112579002A (zh) * 2020-12-14 2021-03-30 北京北大众志微系统科技有限责任公司 一种在位线结构中设置有传输门的sram及存取提升方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577525B2 (en) * 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US6674679B1 (en) * 2002-10-01 2004-01-06 Hewlett-Packard Development Company, L.P. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation
US6891768B2 (en) * 2002-11-13 2005-05-10 Hewlett-Packard Development Company, L.P. Power-saving reading of magnetic memory devices
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
TWI223259B (en) * 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
FR2853444B1 (fr) * 2003-04-02 2005-07-15 St Microelectronics Sa Amplificateur de lecture a double etage de lecture
US7027318B2 (en) * 2003-05-30 2006-04-11 Hewlett-Packard Development Company, L.P. Method and system for adjusting offset voltage
EP1484764B1 (en) * 2003-06-04 2006-08-16 STMicroelectronics S.r.l. Method for generating a reference current for sense amplifiers connected to cells of a memory matrix, particularly in big-sized flash memories, and corresponding generator
US6839280B1 (en) * 2003-06-27 2005-01-04 Freescale Semiconductor, Inc. Variable gate bias for a reference transistor in a non-volatile memory
US7126844B2 (en) * 2003-11-30 2006-10-24 Union Semiconductor Technology Corporation Apparatus to improve stability of an MRAM over process and operational variations
US7023753B2 (en) * 2003-11-30 2006-04-04 Union Semiconductor Technology Corporation Current controlled word and sense source
US7113422B2 (en) 2003-11-30 2006-09-26 Union Semiconductor Technology Corporation Method for optimizing MRAM circuit performance
US7054185B2 (en) * 2003-11-30 2006-05-30 Union Semiconductor Technology Corporation Optimized MRAM current sources
US7082050B2 (en) * 2003-11-30 2006-07-25 Union Semiconductor Technology Corporation Method to equalize word current circuitry
US6862206B1 (en) * 2003-12-19 2005-03-01 Hewlett-Packard Development Company, L.P. Memory module hybridizing an atomic resolution storage (ARS) memory and a magnetic memory
US7130235B2 (en) * 2004-09-03 2006-10-31 Hewlett-Packard Development Company, L.P. Method and apparatus for a sense amplifier
US7333383B2 (en) * 2005-08-23 2008-02-19 Infineon Technologies Ag Fuse resistance read-out circuit
KR100735754B1 (ko) 2006-02-03 2007-07-06 삼성전자주식회사 센스 앰프 플립 플롭
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7649793B1 (en) * 2006-05-04 2010-01-19 Marvell International Ltd. Channel estimation for multi-level memories using pilot signals
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7307911B1 (en) * 2006-07-27 2007-12-11 International Business Machines Corporation Apparatus and method for improving sensing margin of electrically programmable fuses
US20090126129A1 (en) * 2007-03-21 2009-05-21 D Agostino Michael J Precast Arch-Shaped Overfilled Structure
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
TWI336079B (en) * 2007-07-02 2011-01-11 Ind Tech Res Inst Magnetic random access memory and data reading circuit therefor
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US9823090B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a target object
TWI399754B (zh) * 2008-03-17 2013-06-21 Elpida Memory Inc 具有單端感測放大器之半導體裝置
US7719884B2 (en) * 2008-05-19 2010-05-18 Qimonda Ag Integrated circuit, cell arrangement, method of manufacturing an integrated circuit, method of operating an integrated circuit, and memory module
JP5529450B2 (ja) * 2009-07-15 2014-06-25 スパンション エルエルシー ボディバイアス制御回路及びボディバイアス制御方法
GB2487723A (en) * 2011-01-26 2012-08-08 Nds Ltd Protection device for stored data values comprising a switching circuit
US10495699B2 (en) 2013-07-19 2019-12-03 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target
US9810519B2 (en) 2013-07-19 2017-11-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as tooth detectors
US9720054B2 (en) * 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element
US9823092B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor providing a movement detector
US9972387B2 (en) 2014-10-31 2018-05-15 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
US9719806B2 (en) 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a ferromagnetic target object
KR102354350B1 (ko) 2015-05-18 2022-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728253B2 (en) * 2015-11-30 2017-08-08 Windbond Electronics Corp. Sense circuit for RRAM
WO2017176217A1 (en) * 2016-04-07 2017-10-12 Agency For Science, Technology And Research Circuit arrangement, memory column, memory array, and method of forming the same
US10041810B2 (en) 2016-06-08 2018-08-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as movement detectors
US10260905B2 (en) 2016-06-08 2019-04-16 Allegro Microsystems, Llc Arrangements for magnetic field sensors to cancel offset variations
US10866117B2 (en) 2018-03-01 2020-12-15 Allegro Microsystems, Llc Magnetic field influence during rotation movement of magnetic target
US11255700B2 (en) 2018-08-06 2022-02-22 Allegro Microsystems, Llc Magnetic field sensor
US11309005B2 (en) * 2018-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Current steering in reading magnetic tunnel junction
US10823586B2 (en) 2018-12-26 2020-11-03 Allegro Microsystems, Llc Magnetic field sensor having unequally spaced magnetic field sensing elements
US11280637B2 (en) 2019-11-14 2022-03-22 Allegro Microsystems, Llc High performance magnetic angle sensor
US11237020B2 (en) 2019-11-14 2022-02-01 Allegro Microsystems, Llc Magnetic field sensor having two rows of magnetic field sensing elements for measuring an angle of rotation of a magnet
US11574678B2 (en) * 2020-09-17 2023-02-07 Fujitsu Semiconductor Memory Solution Limited Resistive random access memory, and method for manufacturing resistive random access memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694119B1 (fr) * 1992-07-24 1994-08-26 Sgs Thomson Microelectronics Circuit de lecture pour mémoire, avec recharge et équilibrage avant lecture.
JP2800740B2 (ja) * 1995-09-28 1998-09-21 日本電気株式会社 半導体記憶装置
US6262625B1 (en) 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
US6169686B1 (en) 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
FR2801719B1 (fr) * 1999-11-30 2002-03-01 St Microelectronics Sa Dispositif de lecture pour memoire en circuit integre
US6191989B1 (en) * 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
TW520501B (en) * 2000-12-29 2003-02-11 Amic Technology Taiwan Inc Bias device for a magneto-resistive random access memory
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法
CN102467967B (zh) * 2010-11-12 2015-05-20 上海复旦微电子集团股份有限公司 用于电可擦写只读存储器的读出电路和读出方法
CN105049007A (zh) * 2015-06-19 2015-11-11 西安华芯半导体有限公司 高精度抗干扰比较器及方法和应用该比较器的存储结构
CN109410997A (zh) * 2017-08-16 2019-03-01 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
CN109410997B (zh) * 2017-08-16 2021-04-30 华邦电子股份有限公司 电阻式存储器存储装置及其写入方法
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
CN112579002A (zh) * 2020-12-14 2021-03-30 北京北大众志微系统科技有限责任公司 一种在位线结构中设置有传输门的sram及存取提升方法
CN112579002B (zh) * 2020-12-14 2024-02-13 北京北大众志微系统科技有限责任公司 一种在位线结构中设置有传输门的sram及存取提升方法

Also Published As

Publication number Publication date
CN100481249C (zh) 2009-04-22
JP2004039231A (ja) 2004-02-05
TW200402068A (en) 2004-02-01
US6590804B1 (en) 2003-07-08
EP1383132A1 (en) 2004-01-21
JP3965373B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
CN100481249C (zh) 确定存储器单元的逻辑状态的检测电路和方法
JP5931105B2 (ja) Ｍｒａｍ感知基準トリミング方法とメモリ装置
US6674679B1 (en) Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having equi-potential isolation
KR101452040B1 (ko) Ｍｒａｍ 저항 상태의 결정에서의 기준 저항의 조정
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US6754123B2 (en) Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
US7251178B2 (en) Current sense amplifier
US7161861B2 (en) Sense amplifier bitline boost circuit
US6985383B2 (en) Reference generator for multilevel nonlinear resistivity memory storage elements
KR100450464B1 (ko) Ｍｒａｍ-메모리의 메모리 셀의 비파괴 판독을 위한 방법및 장치
KR101093825B1 (ko) 스핀 전달 토크 자기저항 랜덤 액세스 메모리 및 설계 방법
US6781906B2 (en) Memory cell sensing integrator
US6795340B2 (en) Non-volatile magnetic memory
US20060092689A1 (en) Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
US8467253B2 (en) Reading memory elements within a crossbar array
JP5020270B2 (ja) 磁気抵抗ラム
US20090067233A1 (en) Magnetic random access memory and method of reading data from the same
US6426907B1 (en) Reference for MRAM cell
CN1412777A (zh) 高密度存储器读出放大器
US6421270B1 (en) Magneto-resistive random access memory
CN1518211A (zh) 可调偏移差分放大器
CN111128265B (zh) 磁性隧道结读取电路、装置以及读取磁性隧道结的方法
US9025365B2 (en) Reading memory elements within a crossbar array
TW202107463A (zh) 儲存單元陣列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1065886

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Texas, USA

Applicant before: Hewlett-Packard Development Co.,L.P.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1065886

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20090422

CX01 Expiry of patent term