CN115691612A - 阻变存储器的操作方法、阻变存储器及电子装置 - Google Patents
阻变存储器的操作方法、阻变存储器及电子装置 Download PDFInfo
- Publication number
- CN115691612A CN115691612A CN202110835557.7A CN202110835557A CN115691612A CN 115691612 A CN115691612 A CN 115691612A CN 202110835557 A CN202110835557 A CN 202110835557A CN 115691612 A CN115691612 A CN 115691612A
- Authority
- CN
- China
- Prior art keywords
- resistance
- over
- state
- voltage
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本申请公开了一种阻变存储器的操作方法、阻变存储器及电子装置,其旨在通过提供过写和过复位验证的方案,能够更准确地检测出过置位和过复位的情况,并且可以有效补偿存在过置位和过复位效应的阻变单元,从而能够收敛阻变单元的电阻率分布,进而提高阻变存储器的数据保持能力、寿命和可靠性。
Description
技术领域
本申请涉及存储器技术领域,具体涉及一种阻变存储器的操作方法、阻变存储器及电子装置。
背景技术
阻变存储器(Resistive Random Access Memory,RRAM)是最近几年兴起的一种半导体存储器。由于它具有集成度高、读写速度块、功耗低、与CMOS(Complementary Metal-Oxide-Semiconductor,互补式金氧半导体)工艺兼容等优点,因此被越来越多的人认为是下一代主流非挥发存储器的最佳选择。阻变存储器的工作原理是在阻变材料两端施加极性或大小不同的电压,控制阻变材料阻值在高阻态(HRS)和低阻态(LRS)之间转换。根据阻值不同,即可区分不同的状态,从而实现逻辑‘0’和逻辑‘1’。通常,从高阻态到低阻态的转变过程,被称为置位(即SET),从低阻态到高阻态的转变过程,被称为复位(即RESET)。器件在执行置位或复位的过程中,由于阻变存储器的阻变单元之间的物理特性具有一定的差异性,导致不同阻变单元在被置位或复位的过程中,对应力的响应速度为不一致的。于是,阻变单元可以划分为快速阻变单元(或称fast cell)和慢速阻变单元(或称slow cell)。Fastcell指那些容易被置位或复位的阻变单元,即施加应力电压后,只需要很短的时间就可以完成阻值转变。Slow cell指那些不容易被置位或复位的阻变单元,即施加应力电压后,需要较长的时间才可以完成阻值转变。如果施加固定宽度的脉冲,则很容易造成过置位状态(over_SET)和过复位状态(over_RESET)。过置位状态(over_SET)即fast cell在固定宽度脉冲下,电阻值降得很低,小于第一电阻值;过复位状态(over_RESET)即fast cell在固定宽度脉冲下,电阻值升得很高,大于第二电阻值。过置位状态会导致部分阻变单元的电阻值过低,该情况会导致过大的电流,增加器件的功耗,降低器件的使用寿命。过复位状态会导致部分阻变单元的电阻值过高,导致在进行置位操作时,该部分的阻变单元比较难以置位成功。而目前现有的解决方案是根据快速阻变单元和慢速阻变单元的特性,产生一种自适应的置位脉冲或复位脉冲,即不同的阻变单元上的脉冲宽度是不一致的。但是,由于反馈电路的复杂度和灵敏度限制,并不能保证完全消除过置位状态和过复位状态的现象。
因此,需要对现有技术问题提出解决方法。
发明内容
本申请的目的在于,本申请实施例提供一种阻变存储器的操作方法、阻变存储器及电子装置,其旨在提供一种过写和过复位的验证方式,以能够有效地针对过写和过复位情况做出更精准的检测,而且能够有效补偿存在过写和过验证效应的阻变单元,从而能过够提高器件的可靠性和使用寿命。
根据本申请的一方面,本申请实施例提供了一种阻变存储器(RRAM)的操作方法,其中所述阻变存储器包括具有多个阻变单元的阻变单元阵列,所述方法包括:对阻变单元执行阻态验证操作,以获得阻态验证结果;当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压;对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果;当所述过阻态验证结果为失败时,向所述阻变单元施加预定过阻态电压。
可选地,所述阻态验证操作为置位状态验证操作,所述阻态电压为置位电压;所述过阻态验证操作为过置位状态验证操作,所述过阻态电压为过置位校正电压;所述置位状态验证操作包括:判断所述阻变单元的电阻值是否小于第一电阻值;当判定所述阻变单元的电阻值大于第一电阻值时,确定所述置位状态验证结果为失败;所述过置位状态验证操作包括:判断所述阻变单元的电阻值是否大于第三电阻值;当判定所述阻变单元的电阻值小于第三电阻值时,确定所述过置位状态验证结果为失败。
可选地,所述向所述阻变单元施加过置位校正电压包括:向所述阻变单元的源线施加所述过置位校正电压。
可选地,所述阻态验证操作为复位状态验证操作,所述阻态电压为复位电压;所述过阻态验证操作为过复位状态验证操作,所述过阻态电压为过复位校正电压;所述复位状态验证操作包括:判断所述阻变单元的电阻值是否大于第二电阻值;当判定所述阻变单元的电阻值小于第二电阻值时,确定所述复位状态验证结果为失败;所述过复位状态验证操作包括:判断所述阻变单元的电阻值是否小于第四电阻值;当判定所述阻变单元的电阻值大于第四电阻值时,确定所述过复位状态验证结果为失败。
可选地,所述向所述阻变单元施加过复位校正电压包括:向所述阻变单元的位线施加所述过复位校正电压。
根据本申请的另一方面,本申请实施例一种阻变存储器,所述阻变存储器包括具有多个阻变单元的阻变单元阵列,所述阻变存储器还包括:控制器,所述控制器用于执行:对阻变单元执行阻态验证操作,以获得阻态验证结果;当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压;对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果;当所述过阻态验证结果为失败时,向所述阻变单元施加预定过阻态电压。
可选地,所述阻态验证操作为置位状态验证操作,所述阻态电压为置位电压;所述过阻态验证操作为过置位状态验证操作,所述过阻态电压为过置位校正电压;所述置位状态验证操作包括:判断所述阻变单元的电阻值是否小于第一电阻值;当判定所述阻变单元的电阻值大于第一电阻值时,确定所述置位状态验证结果为失败;所述过置位状态验证操作包括:判断所述阻变单元的电阻值是否大于第三电阻值;当判定所述阻变单元的电阻值小于第三电阻值时,确定所述过置位状态验证结果为失败。
可选地,所述向所述阻变单元施加过置位校正电压包括:向所述阻变单元的源线施加所述过置位校正电压。
可选地,所述阻态验证操作为复位状态验证操作,所述阻态电压为复位电压;所述过阻态验证操作为过复位状态验证操作,所述过阻态电压为过复位校正电压;所述复位状态验证操作包括:判断所述阻变单元的电阻值是否大于第二电阻值;当判定所述阻变单元的电阻值小于第二电阻值时,确定所述复位状态验证结果为失败;所述过复位状态验证操作包括:判断所述阻变单元的电阻值是否小于第四电阻值;当判定所述阻变单元的电阻值大于第四电阻值时,确定所述过复位状态验证结果为失败。
可选地,所述向所述阻变单元施加过复位校正电压包括:向所述阻变单元的位线施加所述过复位校正电压。
根据本申请的又一方面,本申请实施例提供了一种电子装置,所述电子装置包括本申请任一实施例所述的阻变存储器。
本申请实施例所提供的阻变存储器的操作方法通过提供过写和过复位验证的方案,能够更准确地检测出过写和过复位的情况,并且可以有效补偿存在过写和过复位效应的阻变单元,从而能够收敛阻变单元的电阻率分布,进而提高存储器的数据保持能力、寿命和可靠性。本申请实施例所提供的阻变存储器和电子装置亦是如此。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请一实施例的阻变存储器及电子装置的功能框图。
图2为阻变单元阵列和阻变单元的示意图。
图3为本申请一实施例的阻变存储器的操作方法的步骤流程图。
图4为阻变单元的置位状态和复位状态。
图5为感测电路的示意图。
图6为本申请一实施例的阻变存储器的操作方法的流程示意图。
图7为操作中的阻变单元阵列的示意图。
图8为斜坡电压的示意图。
图9为本申请一实施例的阻变存储器的操作方法的流程示意图。
图10为数据写入阻变单元阵列的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
文中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
如图1所示,本申请提供的一种阻变存储器100电性连接至主机(host)200。在本实施例中,阻变存储器100是主机200的内置或外接存储设备。阻变存储器100可以例如为移动硬盘、存储卡等。主机200可以为电子设备的控制器。所述阻变存储器100可以与主机200双向数据通信。所述阻变存储器100和所述主机200之间的通信标准可以例如为串行高级技术附件(Serial Advanced Technology Attachment,简称SATA)标准、并行高级技术附件(Parallel Advanced Technology Attachment,简称PATA)标准、通用串行总线(UniversalSerial Bus,简称USB)标准、安全数码(Secure Digital,简称SD)接口标准、多媒体存储卡(Multi Media Card,简称MMC)接口标准、串行外设接口(Serial Peripheral Interface,简称SPI)标准等。
所述阻变存储器100包括阻变单元阵列10、行选择器12、列选择器13、感测电路14、缓冲器15、电荷泵16、地址寄存器17和控制器18。阻变单元阵列10用于存储数据,阻变单元阵列10包括多个阻变单元11(参阅图2所示),每个阻变单元11可以存储一位或多位数据。阻变单元阵列10中的阻变单元11通过字线WL和位线BL寻址,每个阻变单元包括晶体管11a和阻变元件11b。阻变元件11b例如是双极型(bipolar),也可以是单极型(unipolar)。
如图2所示,阻变元件11b包括顶部电极101,底部电极102,以及设置于顶部电极101和底部电极102之间的数据存储结构103(例如,一个或多个氧化层)。其中,数据存储结构103的可变电阻表示数据单元,如数据位,取决于在顶部电极101与底部电极102之间施加的电压,可变电阻在对应于数据单元的数据状态的高电阻状态与低电阻状态之间经历可逆改变。高电阻状态时是指可变电阻超出阈值(threshold)时其电阻状态是高的,而低电阻状态是指可变电阻低于阈值时其电阻状态是低的。如图2所示,晶体管11a的源极连接源线SL,晶体管11a的栅极连接字线WL,晶体管11a的漏极连接阻变元件11b的底部电极102,阻变元件11b的顶部电极101连接位线BL。每一行阻变单元的晶体管11a的栅极连接于同一字线。每一列阻变单元的晶体管11a的源极连接于同一源线,阻变元件11b的顶部电极101连接与同一位线。阻变元件11b具有置位(SET)状态和复位(RESET)状态。图4示出了阻变元件的置位状态对应的阻值范围和复位状态对应的阻值范围。处于复位状态的阻变元件11b比处于置位状态的阻变元件11b具有更高的电阻值。处于复位状态的阻变元件11b设置为存储逻辑‘1’,处于置位状态的阻变元件11b设置为存储逻辑‘0’。阻变元件11b可以在置位状态和复位状态之间切换,使阻变元件11b从置位状态到复位状态的操作成为复位操作,使阻变元件11b从复位状态到置位状态的操作成为置位操作的操作成为置位操作。在示例性的置位操作中,经由晶体管11a向底部电极102施加0V电压,经由位线BL向顶部电极101施加正电压。在示例性的复位操作中,经由晶体管11a向底部电极102施加正电压,经由位线BL向顶部电极101施加0V电压。在阻变元件11b用于存储数据之前,通过跨数据存储结构形成初始导电路径(即导电丝,conductive filament)。初始导电路径的形成使后续写入操作(其形成导电路径)更容易执行。为了形成初始导电路径,在阻变元件制造结束时,跨顶部电极和底部电极施加形成电压。在一些类型的阻变单元中,导电路径可以包含空位(例如,氧空位(oxygen vacancy))。在此类器件中,形成电压可敲空数据存储结构的晶格中的氧原子,由此形成局部氧空位。这些局部氧空位往往会对准以形成延伸穿过数据存储结构的导电路径。其后,可跨顶部电极和底部电极施加置位电压(set voltage)或复位电压(resetvoltage)以改变数据存储结构的电阻率。例如,当施加复位电压时,氧原子移动回到数据存储结构由此填充氧空位且阻断导电路径以增大电阻率。又例如,当施加置位电压时,数据存储结构中的氧原子移动到顶部电极,由此留下氧空位且再形成导电路径,以降低电阻率。可以经由位线BL和源线SL在所述阻变元件11b的顶部电极101和底部电极102施加操作电压。
控制器18可以根据主机200的指令对阻变单元阵列10执行相应的操作。该指令通常包括执行操作的阻变单元11的地址。控制器18可以通过列选择器13和行选择器12选中相应的阻变单元。控制器18包括状态机,用于控制各种操作的流程。电荷泵16用于提供各种操作所需的电压,所述操作包括读取操作、复位操作、置位操作以及各种验证操作。继续参阅图1所示,通过行选择器12和列选择器13的配合使用,可以选中阻变单元阵列10中指定行和指定列所对应的阻变单元11。行选择器12例如包括字线译码器,列选择器13例如包括位线译码器和源线译码器。所述感测电路14可以通过列选择器13与位线BL连接,用于执行读取操作以及各种验证操作。所述缓冲器15用于存储读取的数据或待写入的数据。所述缓冲器15可以例如可以为静态随机存取存储器(Static Random Access Memory,简称SRAM)。所述地址寄存器17用于锁存来自于输入/输出电路的地址信号,并解码地址信号以存取阻变单元阵列10。
参阅图3所示,本申请一实施例提供了一种阻变存储器的操作方法。所述阻变存储器包括具有多个阻变单元11的阻变单元阵列10。所述操作方法例如由控制器18对所述阻变单元阵列10执行。所述方法包括:步骤S110,对阻变单元执行阻态验证操作,以获得阻态验证结果;步骤S120,当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压;步骤S130,对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果;步骤S140,当所述过阻态验证结果为失败时,向阻变单元施加预定过阻态电压。
通过实施上述步骤S110至步骤S140,能够更准确地检测出过置位和过复位的情况,并且可以有效补偿存在过置位和过复位效应的阻变单元,从而能够收敛阻变单元的电阻率分布,进而提高存储器的数据保持能力、寿命和可靠性。
以下将详细地说明所述阻变存储器的操作方法的每一步骤。该操作方法例如在对阻变存储器执行置位操作或复位操作后执行。该操作方法例如以行为单位在阻变单元阵列10执行。
步骤S110,对阻变单元执行阻态验证操作,以获得阻态验证结果。
在一些实施例中,所述阻态验证操作可以为置位状态验证操作。在另一些实施例中,所述阻态验证操作也可以为复位状态验证操作。
当阻态验证操作为置位状态验证操作时,所述置位状态验证操作包括:判断阻变单元的电阻值是否小于第一电阻值;当判定阻变单元的电阻值大于第一电阻值时,确定所述置位状态验证结果为失败。
当阻态验证操作为复位状态验证操作时,所述复位状态验证操作包括:判断阻变单元的电阻值是否大于第二电阻值;当判定阻变单元的电阻值小于第二电阻值时,确定所述复位状态验证失败。
步骤S120,当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压。
当阻态验证操作为置位状态验证操作时,所述阻态电压可以为置位电压。当阻态验证操作为复位状态验证操作时,所述阻态电压也可以为复位电压。
步骤S130,对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果。
当阻态验证操作为置位状态验证操作时,所述过阻态验证操作可以为过置位状态验证操作。当阻态验证操作为复位状态验证操作时,所述过阻态验证操作也可以为过复位状态验证操作。
当过阻态验证操作为过置位状态验证操作时,所述过置位状态验证操作包括:判断阻变单元的电阻值是否大于第三电阻值;当判定阻变单元的电阻值小于第三电阻值时,确定所述过置位状态验证结果为失败。
当过阻态验证操作为过复位状态验证操作时,所述过复位状态验证操作包括:判断阻变单元的电阻值是否小于第四电阻值;当判定阻变单元的电阻值大于第四电阻值时,确定所述过复位状态验证失败。
需说明的是,在步骤S130中对阻变单元执行过阻态验证操作是对步骤S120中施加预定阻态电压后的阻变单元执行过阻态验证操作。
步骤S140,当所述过阻态验证结果为失败时,向所述阻变单元施加预定过阻态电压。
当阻态验证操作为置位状态验证操作时,所述过阻态电压可以为过置位校正电压。当阻态验证操作为复位状态验证操作时,所述过阻态电压也可以为过复位校正电压。
进一步地,当所述过阻态电压为过置位电压时,即当过置位验证结果为失败时,向阻变单元的源线施加过置位校正电压。当所述过阻态电压为过复位电压时,即当过复位验证结果为失败时,向阻变单元的位线施加过复位校正电压。
图4示出了上述步骤中所述的第一电阻值R1、第二电阻值R2、第三电阻值R3、第四电阻值R4与阻变元件11b的置位状态电阻分布,复位状态电阻分布的关系。其中,第一电阻值R1略大于置位状态电阻分布的上限,第二电阻值R2略小于复位状态电阻分布的下限,第三电阻值R3略小于置位状态电阻分布的下限,第四电阻值R4略大于复位状态电阻分布的上限。第一电阻值R1用于置位验证,第二电阻值R2用于复位验证,第三电阻值R3用于过置位验证,第四电阻值R4用于过复位验证。
在执行步骤S110和步骤S130时,可以使用如图5所示的感测电路。该感测电路包括灵敏放大器SA。在本实施例中,该灵敏放大器SA可以为电流比较器,但不限于此。灵敏放大器SA的第一端经由位线BL连接阻变元件11b,灵敏放大器SA的第二端接收参考电流Iref,灵敏放大器SA的输出端output用于根据第一端所接收到的电流值与第二端所接收到的参考电流的电流值而输出相应的比较结果。在执行步骤S110和步骤S130时,在字线WL上施加导通电压,使晶体管11a处于导通状态,在位线BL上施加验证电压,相应地产生流经阻变元件11b的电流。参考电流可以是由电流源提供,也可以是通过参考电压和参考电阻产生参考电流。参考电阻是根据第一电阻值、第二电阻值、第三电阻值、第四电阻值而确定的。在阻态验证过程和过阻态验证过程中,参考电流是不同的,而位线上的验证电压是相同的。在每一次的验证过程中,通过比较阻变元件的电阻值与参考电阻的电阻值,以确定验证结果是成功还是失败。若失败时,则执行相应的操作。
以下将通过两个实施例来进一步说明阻变存储器的操作方法。其中一个实施例为置位操作,另一个实施例为复位操作。
例如,以置位操作为例,参阅图6所示。
步骤S210,对阻变单元执行置位验证操作,以获得置位验证结果。
当置位验证结果为成功时,即置位验证通过,则结束步骤S210。当置位验证结果为失败时,则执行步骤S220。
在此步骤中,结合图5所示,对位线上施加验证电压,在灵敏放大器SA的第二端提供与第一电阻值R1对应的参考电流,当位线上的电流大于参考电流时(即阻变元件的电阻小于第一电阻值R1),灵敏放大器SA输出第一电平,当位线上的电流小于参考电流时(即阻变元件的电阻大于第一电阻值R1),灵敏放大器SA输出第二电平。若阻变单元的电阻值小于第一电阻值R1,则置位操作过程结束。若阻变单元的电阻值不小于第一电阻值R1,则确定置位验证结果为失败,并进入步骤S220。
步骤S220,当置位验证结果为失败时,向阻变单元施加预定置位电压。
结合图7所示,操作方法是对选中的阻变单元执行的,在选中的阻变单元所连接的字线施加一个1.2V至1.6V的电压,使得选中的阻变单元中的晶体管11a导通,而对非选中的阻变单元所连接的字线施加一个-0.6V至-1.0V的电压,使得非选中的阻变单元中的晶体管11a截止。对选中的阻变单元所连接的位线施加一个1V至2V的预定置位电压。对非选中的阻变单元所连接的位线施加一个0V电压。对选中和非选中的阻变单元所连接的源线施加一个0V电压。按照上述配置,持续加压一定时间,以使得导电细丝建立。
步骤S230,对施加置位电压的阻变单元进行过置位验证操作,以获得过置位验证操作结果。
当过置位验证结果为成功时,即过置位验证通过,则返回执行步骤S210。当过置位验证结果为失败时,则执行步骤S240。
在置位验证操作中,在位线上施加验证电压。通过判断电流的方式,可以判断阻变元件的电阻值是否大于第三电阻值R3。若通过灵敏放大器判断阻变元件的电阻值小于第三电阻值R3时,则确定阻变元件处于过置位状态,过置位状态验证结果为失败,于是需要对该阻变元件施加过置位校正电压,以使得该阻变元件的电阻值大于第三电阻值R3。若通过灵敏放大判断阻变元件的电阻值不小于第三电阻值R3时,则返回执行步骤S210(即置位验证操作)。
步骤S240,当过置位验证操作结果为失败时,向该阻变单元施加预定过置位校正电压。
例如,对选中的阻变单元执行置位操作,之后执行本实施例的操作方法。如图7所示,对选中的阻变单元所连接的字线WL2施加1.5V至2.0V的电压,对非选中的阻变单元所连接的字线WL1施加-0.6V至-1.0V的电压。对选中和非选中的阻变单元所连接的位线施加0V电压。对选中的阻变单元所连接的源线SL2施加一个0.5V至2.0V电压。按照上述配置,持续加压一定时间,以提升阻变单元的电阻值。在一些实施例中,过置位校正电压为脉冲电压,在另一些实施例中,过置位校正电压为斜坡电压。结合图8所示,过置位校正电压使用一个斜坡电压,源线上的过置位校正电压由低电压Vstart在第一时间T1内上升至高电压Vend,随后高电压Vend持续第二时间T2。在执行步骤S240之后,返回步骤S230,继续判断操作区域内是否存在过置位状态的阻变单元。若存在,则继续执行步骤S240。其中操作区域例如是阻变单元阵列10中的一行阻变单元。
可选地,在一些实施例中,可以根据步骤S230和步骤S240的循环次数,适当提高最高电压Vend的电压值,从而能够提高校正效率。
例如,以复位操作为例,对选中的阻变单元执行复位操作,之后执行本实施例的操作方法。参阅图9所示。
步骤S310,对阻变单元执行复位验证操作,以获得复位验证结果。
当复位验证结果为成功时,即复位验证通过,则结束步骤S310。当复位验证结果为失败时,则执行步骤S320。
在复位验证操作中,结合图5所示,对位线上施加验证电压,并且使用灵敏放大器对位线上的电流进行判断,从而能够确定阻变单元的电阻值是否大于第二电阻值R2。若阻变单元的电阻值大于第二电阻值R2,则复位操作过程结束。若阻变单元的电阻值不大于第二电阻值R2,则确定复位验证失败。
步骤S320,当复位验证结果为失败时,向阻变单元施加预定复位电压。
结合图7所示,对选中的阻变单元所连接的字线WL2施加一个2.0V至2.4V的电压,选中的阻变单元的晶体管导通,而对非选中的阻变单元所连接的字线WL1施加一个-0.6V至-1.0V的电压,非选中的阻变单元的晶体管截止。对选中的阻变单元所连接的源线SL2施加一个1.7V至2.0V的电压。对非选中的阻变单元所连接的源线SL1施加一个0V电压。对选中和非选中的阻变单元所连接的位线施加一个0V电压。按照上述配置,持续加压一定时间,以使得残留导电细丝中断。
步骤S330,对施加复位电压的阻变单元进行过复位验证操作,以获得过复位验证操作结果。
当过复位验证结果为成功时,即过复位验证通过,则返回执行步骤S310。当过复位验证结果为失败时,则执行步骤S340。
具体地,在复位验证操作中,通过在位线上施加验证电压。通过判断电流的方式,可以判断阻变单元的电阻值是否小于第四电阻值R4。若通过灵敏放大器确定阻变单元的电阻值大于第四电阻值R4时,则确定过复位状态验证结果为失败,于是需要对该阻变单元施加过复位校正电压,以使得该阻变单元的电阻值小于第四电阻值R4。若通过灵敏放大确定阻变单元的电阻值不大于第四电阻值R4,则返回执行步骤S310(即复位验证操作)。
步骤S340,当过复位验证操作结果为失败时,向该阻变单元施加预定过复位校正电压。
在本步骤中,对选中的阻变单元所连接的字线WL2施加1.0V至1.6V的电压,对非选中的阻变单元所连接的字线WL1施加-0.6V至-1.0V的电压。对选中和非选中的阻变单元所连接的源线施加0V电压。对选中的阻变单元所连接的位线BL2施加一个0.5V至1.0V电压。按照上述配置,持续加压一定时间,以降低施加过复位电压后的阻变单元的电阻值。在一些实施例中,过复位校正电压为脉冲电压,在另一些实施例中,过复位校正电压为斜坡电压。结合图8所示,过复位校正电压使用斜坡电压,源线上的过复位校正电压由低电压Vstart在第一时间T1内上升至高电压Vend,随后高电压Vend持续第二时间T2。在执行步骤S340之后,返回步骤S330,继续判断操作区域内是否存在过复位状态的阻变单元。若存在,则继续执行步骤S340。
可选地,在一些实施例中,可以根据步骤S330和步骤S340的循环次数,适当提高高电压Vend的电压值,从而能够提高校正效率。
以下将以数据写入阻变单元阵列10为例进一步说明。数据写入的操作例如以行为单位在阻变单元阵列10执行。
如图10所示,图中示出阻变单元阵列中的当前数据以及待写入数据。其中,待写入数据要写入阻变单元阵列的目标行。
步骤S410,读取阻变单元阵列中目标行的阻变单元所存储的当前数据。
步骤S420,根据阻变单元阵列中目标行的阻变单元所存储的当前数据以及待写入数据,确定待执行置位操作的阻变单元以及确定待执行复位操作的阻变单元。例如,阻变单元1的当前数据为1,待写入数据为1,则阻变单元1不需要执行置位操作和复位操作;阻变单元2的当前数据为0,待写入数据为1,则阻变单元2需要执行置位操作;阻变单元3的当前数据为1,待写入数据为0,则阻变单元3需要执行复位操作;阻变单元4的当前数据为0,待写入数据为0,则阻变单元4不需要执行置位操作和复位操作。
步骤S430,对待执行置位操作的阻变单元执行置位操作。
在此步骤中,施加置位电压,以对指定的阻变单元执行置位操作。
步骤S440,对执行了置位操作的阻变单元执行图6所示的操作方法。
该操作步骤可参阅上述置位操作的实施例中的描述,在此不再赘述。
步骤S450,对待执行复位操作的阻变单元执行复位操作。
在此步骤中,施加复位电压,以对指定的阻变单元执行复位操作。
步骤S460,对执行了复位操作的阻变单元执行图9所示的操作方法。
该操作步骤可参阅上述复位操作的实施例中的描述,在此不再赘述。
需说明的是,上述步骤S430至S460的顺序不限。执行步骤的顺序可以为先执行置位的相关操作(包括置位状态验证和过置位状态验证),再执行复位的相关操作(包括复位状态验证和过复位状态验证),也可以为先执行复位的相关操作(包括复位状态验证和过复位状态验证),再执行置位的相关操作(包括置位状态验证和过置位状态验证)。
需说明的是,在置位操作(步骤S430)中施加到选中阻变单元的位线的置位电压大于在步骤S460的过复位校正操作中施加到阻变单元的位线的过复位校正电压,在复位操作(步骤S450)中施加到选中阻变单元的源线的复位电压大于在步骤S440的过置位校正操作中施加到阻变单元的源线的过置位校正电压。
此外,本申请实施例还提供一种电子装置,包括本申请任一实施例所述的阻变存储器。需说明的是,所述阻变存储器可以是电子装置的外部组件,也可以设置于电子装置的内部。
本申请实施例所提供的阻变存储器通过提供过置位和过复位验证的方案,能够更准确地检测出过置位和过复位的情况,并且可以有效补偿存在过置位和过复位效应的阻变单元,从而能够收敛阻变单元的电阻率分布,进而提高存储器的数据保持能力、寿命和可靠性。本申请实施例所提供的阻变存储器的操作方法亦是如此。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阻变存储器的操作方法、阻变存储器和电子装置进行了详细介绍,本文中应用了具体实施例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (11)
1.一种阻变存储器的操作方法,其中所述阻变存储器包括具有多个阻变单元的阻变单元阵列,其特征在于,所述方法包括:
对阻变单元执行阻态验证操作,以获得阻态验证结果;
当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压;
对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果;以及
当所述过阻态验证结果为失败时,向所述阻变单元施加预定过阻态电压。
2.根据权利要求1所述的操作方法,其特征在于,所述阻态验证操作为置位状态验证操作,所述阻态电压为置位电压;所述过阻态验证操作为过置位状态验证操作,所述过阻态电压为过置位校正电压;
所述置位状态验证操作包括:判断所述阻变单元的电阻值是否小于第一电阻值;当判定所述阻变单元的电阻值大于第一电阻值时,确定所述置位状态验证结果为失败;
所述过置位状态验证操作包括:判断所述阻变单元的电阻值是否大于第三电阻值;当判定所述阻变单元的电阻值小于第三电阻值时,确定所述过置位状态验证结果为失败。
3.根据权利要求2所述的操作方法,其特征在于,所述向所述阻变单元施加过置位校正电压包括:向所述阻变单元的源线施加所述过置位校正电压。
4.根据权利要求1所述的操作方法,其特征在于,所述阻态验证操作为复位状态验证操作,所述阻态电压为复位电压;所述过阻态验证操作为过复位状态验证操作,所述过阻态电压为过复位校正电压;
所述复位状态验证操作包括:判断所述阻变单元的电阻值是否大于第二电阻值;当判定所述阻变单元的电阻值小于第二电阻值时,确定所述复位状态验证结果为失败;
所述过复位状态验证操作包括:判断所述阻变单元的电阻值是否小于第四电阻值;当判定所述阻变单元的电阻值大于第四电阻值时,确定所述过复位状态验证结果为失败。
5.根据权利要求4所述的操作方法,其特征在于,所述向所述阻变单元施加过复位校正电压包括:向所述阻变单元的位线施加所述过复位校正电压。
6.一种阻变存储器,其中所述阻变存储器包括具有多个阻变单元的阻变单元阵列,其特征在于,所述阻变存储器还包括:控制器,所述控制器用于执行:
对阻变单元执行阻态验证操作,以获得阻态验证结果;
当所述阻态验证结果为失败时,向所述阻变单元施加预定阻态电压;
对所述阻变单元执行过阻态验证操作,以获得过阻态验证操作结果;
当所述过阻态验证结果为失败时,向所述阻变单元施加预定过阻态电压。
7.根据权利要求6所述的阻变存储器,其特征在于,所述阻态验证操作为置位状态验证操作,所述阻态电压为置位电压;所述过阻态验证操作为过置位状态验证操作,所述过阻态电压为过置位校正电压;
所述置位状态验证操作包括:判断所述阻变单元的电阻值是否小于第一电阻值;当判定所述阻变单元的电阻值大于第一电阻值时,确定所述置位状态验证结果为失败;
所述过置位状态验证操作包括:判断所述阻变单元的电阻值是否大于第三电阻值;当判定所述阻变单元的电阻值小于第三电阻值时,确定所述过置位状态验证结果为失败。
8.根据权利要求7所述的阻变存储器,其特征在于,所述向所述阻变单元施加过置位校正电压包括:向所述阻变单元的源线施加所述过置位校正电压。
9.根据权利要求7所述的阻变存储器,其特征在于,所述阻态验证操作为复位状态验证操作,所述阻态电压为复位电压;所述过阻态验证操作为过复位状态验证操作,所述过阻态电压为过复位校正电压;
所述复位状态验证操作包括:判断所述阻变单元的电阻值是否大于第二电阻值;当判定所述阻变单元的电阻值小于第二电阻值时,确定所述复位状态验证结果为失败;
所述过复位状态验证操作包括:判断所述阻变单元的电阻值是否小于第四电阻值;当判定所述阻变单元的电阻值大于第四电阻值时,确定所述过复位状态验证结果为失败。
10.根据权利要求9所述的阻变存储器,其特征在于,所述向所述阻变单元施加过复位校正电压包括:向所述阻变单元的位线施加所述过复位校正电压。
11.一种电子装置,其特征在于,包括权利要求6至权利要求10任一所述的阻变存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110835557.7A CN115691612A (zh) | 2021-07-23 | 2021-07-23 | 阻变存储器的操作方法、阻变存储器及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110835557.7A CN115691612A (zh) | 2021-07-23 | 2021-07-23 | 阻变存储器的操作方法、阻变存储器及电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115691612A true CN115691612A (zh) | 2023-02-03 |
Family
ID=85044709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110835557.7A Pending CN115691612A (zh) | 2021-07-23 | 2021-07-23 | 阻变存储器的操作方法、阻变存储器及电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115691612A (zh) |
-
2021
- 2021-07-23 CN CN202110835557.7A patent/CN115691612A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9887009B2 (en) | Memory page buffer with simultaneous multiple bit programming capability | |
US10402098B2 (en) | Nonvolatile memory apparatus and verification write method thereof for reducing program time | |
JP2012038387A (ja) | 半導体記憶装置 | |
US10964376B2 (en) | Nonvolatile memory apparatus, write method of the nonvolatile memory apparatus, and system using the nonvolatile memory apparatus | |
CN111627477B (zh) | 用于执行读取操作的非易失性存储装置以及操作其的方法 | |
JP6202576B2 (ja) | 不揮発性記憶装置およびその制御方法 | |
CN114758689A (zh) | 用于非易失性存储器的擦除方法和上电修复方法 | |
CN116964677A (zh) | 评估背景泄漏以选择存储器装置中的写入电压 | |
CN107342105B (zh) | 电阻式记忆胞的写入方法及电阻式内存 | |
CN110164496B (zh) | 半导体存储器元件及其读取方法 | |
JP2023504504A (ja) | メモリセルを読み出すためのシステム及び方法 | |
CN108074614B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
US11139028B2 (en) | Nonvolatile memory apparatus for mitigating disturbances and an operating method of the nonvolatile memory apparatus | |
CN115691612A (zh) | 阻变存储器的操作方法、阻变存储器及电子装置 | |
US11164626B2 (en) | Methods and systems for accessing memory cells | |
US11423985B2 (en) | Devices and methods for controlling write operations | |
CN109509496B (zh) | 电阻式存储器元件的操作方法 | |
TWI760924B (zh) | 用於存取記憶體單元之方法及系統 | |
KR20200118331A (ko) | 메모리 장치 | |
CN219658388U (zh) | 记忆体装置及其写入电路 | |
US11545231B2 (en) | Reset read disturb mitigation | |
US20220091933A1 (en) | Memory apparatus and method for operating the same | |
JP7185748B1 (ja) | 半導体記憶装置 | |
US11915749B2 (en) | Resistive memory device and forming method thereof with improved forming time and improved forming uniformity | |
US20230207006A1 (en) | Write method for differential resistive memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |