CN101164168B - 电气元件、存储装置、及半导体集成电路 - Google Patents

电气元件、存储装置、及半导体集成电路 Download PDF

Info

Publication number
CN101164168B
CN101164168B CN200680013802XA CN200680013802A CN101164168B CN 101164168 B CN101164168 B CN 101164168B CN 200680013802X A CN200680013802X A CN 200680013802XA CN 200680013802 A CN200680013802 A CN 200680013802A CN 101164168 B CN101164168 B CN 101164168B
Authority
CN
China
Prior art keywords
mentioned
electric component
electrode
variable resistor
datum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680013802XA
Other languages
English (en)
Other versions
CN101164168A (zh
Inventor
小佐野浩一
村冈俊作
三谷觉
名古久美男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101164168A publication Critical patent/CN101164168A/zh
Application granted granted Critical
Publication of CN101164168B publication Critical patent/CN101164168B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

电气元件，具备第一电极(1)、第二电极(3)、以及在第一电极(1)和第二电极(3)之间被连接的可变电阻薄膜(2)。可变电阻薄膜(2)，含Fe(铁)及O(氧)作为构成元素，在薄膜厚度方向氧含有量被改变。

Description

电气元件、存储装置、及半导体集成电路
技术领域
本发明涉及采用了根据被给予的电脉冲电阻值产生变化的可变电阻材料的电气元件、存储器装置和半导体集成电路。
背景技术
近几年，随着在电子机器的数字技术的发展，为了保存影像等数据，对不挥发性存储元件的期望大为增加，进一步地对存储容量的大容量化、写入时功率的削减、写入/读出时间的高速化、长寿命化的要求愈来愈高。对于这样的要求，在美国专利第6204139号公报明确提出以下技术：使用按照被给予的电脉冲其电阻值产生变化的钙钛矿(perovskite)材料(譬如Pr(1-X)CaXMnO(PCMO)、LaSrMnO3(LSMO)、GdBaCoXOY(GBCO)等)来构成不挥发存储元件的技术。也就是，通过向这些材料(以下记为可变电阻材料)给予规定的电脉冲来增加或减少其电阻值、而将变化的电阻值用于不同数值的存储，作为存储元件加以使用。
并且，在日本特开2004-342843号公报(专利文献2)提出了一种有关不挥发性存储元件的技术，该不挥发性存储元件为，通过在非结晶氧化物(譬如Ti、V、Fe、Co、Y、Zr、Nb、Mo、Hf、Ta、W、Ge、Si中选出1个以上的元素的氧化物)设置银(Ag)或铜(Cu)电极施加(impress)电压，使得作为电极材料的银(Ag)或铜(Cu)离子化扩散到薄膜，来使非结晶氧化物的电阻值产生变化。
【专利文献1】美国专利第6,204,139号公报
【专利文献2】日本特开2004-342843号公报
发明内容
-解决课题-
然而，若是谈到有关使用了高温超传导材料和类似CMR材料之类、并具有钙钛矿结构的氧化物的不挥发性存储元件来作为可变电阻薄膜材料，即使是在同样条件下制造多个存储元件，有时也会发生各个存储元件所示的可变电阻特性不会互相相同而产生差异。譬如，即使对于在同样条件下制造的各个存储元件施加相同的电脉冲，有时各个存储元件会显示互相不同的电阻值(显示不同的可变电阻特性)。这样，有时存储元件的重现性(能够重复制造出具有相同特性的元件的程度)低，而成品率不良。
并且，专利文献2所记载的不挥发性存储元件(非结晶氧化物材料和银或铜电极形成的不挥发性存储元件)，由于可变电阻薄膜材料是非结晶薄膜，长期间使用时可能产生因非结晶薄膜的结晶化造成的特性变化。
本发明的目的在于：提供一种重现性高、成品率优良的电气元件。
-解决方法-
按照本发明的1个局面，电气元件包括：第一电极，第二电极，和连接到上述第一电极和上述第二电极之间的可变电阻薄膜；上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，上述可变电阻薄膜含有多个基准层，该多个基准层在上述薄膜厚度方向连续叠层，上述多个基准层的每一个所示的氧含有量，和与该基准层邻接的基准层所示的氧含有量不同。
可以得知：在具备含Fe(铁)及O(氧)作为构成元素的可变电阻薄膜的电气元件中，通过在薄膜厚度方向来改变可变电阻薄膜的氧含有量，能够比起向来技术抑制可变电阻特性的差异。通过上述，比起向来技术，能够提高电气元件的重现性，以优良的成品率制造电气元件。并且，可变电阻薄膜的材料，不是非结晶而是具有微结晶结构。因此，比起向来技术，即使长时间使用也难以产生特性变化。
按照本发明的另1个局面，电气元件包括：第一电极，第二电极，和连接到上述第一电极和上述第二电极之间的可变电阻薄膜；上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，上述可变电阻薄膜包含多个周期单位层，该多个周期单位层在上述薄膜厚度方向连续叠层，上述多个周期单位层的每一个含有在上述薄膜厚度方向连续叠层的多个基准层，上述多个基准层的每一个所示的氧含有量，和与该基准层邻接的基准层所示的氧含有量不同。
最好是，上述多个基准层，是第一基准层和第二基准层。第一基准层显示第一氧含有量。第二基准层显示第二氧含有量且在第一基准层上被叠层。
最好是，上述多个基准层的每一个所示氧含有量，与该基准层同一周期单位层中所含的其他基准层的每一个所示氧含有量不同。
按照本发明的另1个局面，电气元件包括：第一电极，第二电极，和连接到上述第一电极和上述第二电极之间的可变电阻薄膜；上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，上述可变电阻薄膜，包含在上述薄膜厚度方向被连续叠层的多个周期单位层。该多个周期单位层的每一个，在薄膜厚度方向氧含有量连续地变化。
最好是，上述周期单位层的厚度为50nm以下。
最好是，上述可变电阻薄膜的薄膜厚度为200nm以下。
最好是，上述第一电极及上述第二电极中至少其中一个，为使用铜(Ag)、金(Au)、铂(Pt)、钌(Ru)、二氧化钌(RuO2)、铱(Ir)、二氧化铱(IrO2)中的其中一个所构成的电极。
最好是，上述电气元件，通过在上述第一电极和上述第二电极之间施加规定电脉冲使其电阻值变化，来存储1比特或多比特的信息。
最好是，上述电气元件，通过在上述第一电极和上述第二电极之间施加规定的电压使按照电气元件的电阻值的电流流动，来读出1比特或多比特的信息。
按照本发明的另1个局面，存储器装置包括：多个字线、多个比特线、与上述多个比特线以一对一的方式对应的多个阳极线、多个晶体管、与多个晶体管以一对一的方式对应的多个电气元件、驱动多个字线的字线驱动部、以及驱动多个比特线和多个阳极线的比特线/阳极线驱动部；上述多个晶体管的每一个与分别和该每一个晶体管对应的电气元件，在多个比特线的其中一个与和该比特线对应的阳极线之间被串联连接。多个晶体管的每一个分别被连接到和该每一个晶体管对应的比特线与和该每一个晶体管对应的电气元件之间，其栅极和上述多个字线的其中一个连接。多个电气元件的每一个是权利要求1、2、5中任一项所述的电气元件，上述电气元件的第一电极连接到对应该电气元件的晶体管、第二电极连接到对应该电气元件的阳极线。
由于上述存储器装置，能够准确来制造占有存储器装置的大半区域的存储器阵列，因此比起向来技术，能够以特别良好的成品率来制造存储器装置。并且，构成存储器的可变电阻薄膜的材料，不是非结晶而是具有微结晶结构。因此，比起向来技术，即使长时间使用也能够维持存储器阵列的可靠性。
最好是，上述多个电气元件的其中一个存储信息时，上述字线驱动部，向上述多个字线中将要存储上述信息的电气元件所连接的字线施加活性化电压。并且，上述比特线/阳极线驱动部，向上述多个比特线中将要存储上述信息的电气元件所连接的比特线，施加第一电脉冲，同时，向该比特线对应的阳极线施加第二电脉冲。
在上述存储器装置，由于仅向将要存储信息的电气元件施加规定电脉冲，而能够向该电气元件写入信息。
最好是，再生上述多个电气元件中的其中一个所存储的1个信息时，上述字线驱动部，向上述多个字线中将要读出上述信息的电气元件所连接的字线施加活性化电压。上述比特线/阳极线驱动部，向上述多个比特线中将要读出上述信息的电气元件所连接的比特线施加第一再生电压，同时，向与该比特线对应的阳极线施加第二再生电压。
在上述存储器装置，由于仅向将要读出信息的电气元件施加规定电压，而能够从该电气元件读出信息。
按照本发明的另外1个局面，半导体集成电路，具有上述存储器装置和进行规定演算的逻辑电路。逻辑电路，具有存储模式及处理模式。在上述存储模式时，逻辑电路向上述存储器装置存储比特数据。在上述处理模式时，逻辑电路向上述存储器装置读出被存储的比特数据。
按照本发明的另外1个局面，半导体集成电路，包括：上述存储器装置，以及具有程序执行模式和程序改写模式的处理器。在程序执行模式，处理器按照上述存储器装置所存储的程序动作。并且，在程序改写模式，处理器将上述存储器装置所存储的程序改写成从外部所输入的新程序。
-发明效果-
如上所述，能够提高电气元件的重现性，以优良成品率制造电气元件。
附图说明
图1示出电气元件的基本结构图。
图2示出图1所示可变电阻薄膜组成的一个例图。
图3示出图2所示具有可变电阻薄膜的电气元件的电阻变化表。
图4示出图2所示具有可变电阻薄膜的电气元件的测量值分布图。
图5示出具有组成均一的可变电阻薄膜的电气元件的测量值分布图。
图6示出图1所示可变电阻薄膜组成的一个例图。
图7示出图1所示可变电阻薄膜组成的一个例图。
图8示出图1所示可变电阻薄膜组成的一个例图。
图10示出电气元件的电路记号图。
图11为图10所示电气元件的电阻变化的说明图。
图12为图10所示电气元件的输出电流的说明图。
图13为本发明第二实施例的存储器装置的整体结构图。
图14为本发明第3实施例的半导体集成电路的整体结构图。
图15为本发明第4实施例的半导体集成电路的整体结构图。
图16A示出电气元件用途的例图。图16B示出电气元件用途的另外一个例图。
符号说明
1      上部电极
2      可变电阻薄膜
3      下部电极
4      基板
5      电源
101-1，101-2  端子
102    电气元件
200    存储器装置
201  存储器阵列
202  地址缓冲器
203  控制部
204  行解码器
205  字线驱动器
206  列解码器
207  比特线/阳极线驱动器
MC211，MC212，MC221，MC222  存储单元
W1，W2  字线
B1，B2  比特线
P1，P2  阳极线
300  半导体集成电路
301  逻辑电路
400  半导体集成电路
401  处理器
402  接口
具体实施方式
以下，参照附图详细说明本发明的实施例。并且，在附图中相同或相当的部分标记相同符号而不重复其说明。
(电气元件的基本结构及基本特性)
首先，说明本发明实施例所使用的电气元件的基本结构及基本特性。
图1表示电气元件的基本结构。电气元件中，在基板4上形成下部电极3，在下部电极3上形成可变电阻薄膜2，在可变电阻薄膜2上形成上部电极1。电源5在上部电极1和下部电极3之间施加规定电压。若根据电源5施加满足规定条件的电压，电气元件的电阻值将增加/减少。譬如，若施加大于阈值电压值的电脉冲，则电气元件的电阻值将减少。另一方面，即使施加小于该阈值电压值的电压值的电压(未满规定条件的电压)，该电压不会对电气元件的电阻变化带来影响(换句话说，电气元件的电阻值也不会变化)。
最好是，上部电极1及下部电极3所用的材料为工作函数低的材料。譬如，最好是铜(Ag)、金(Au)、铂(Pt)、钌(Ru)、二氧化钌(RuO2)、铱(Ir)、二氧化铱(IrO2)。但是，形成可变电阻薄膜2时，通常基板4被加热，因此下部电极3所使用的材料，最好是使用即使是在该加热温度也稳定的材料。
最好是，可变电阻薄膜2的薄膜厚度为1μm以下。若使可变电阻薄膜2的薄膜厚度为1μm以下，则根据电脉冲让电气元件的电阻变化也是十分可能。
并且，最好是，可变电阻薄膜2薄膜厚度为200nm以下。若是在工艺中进行光刻，则可变电阻薄膜2的薄膜厚度愈薄愈容易加工。并且，可变电阻薄膜2的薄膜厚度愈薄，则可以使电气元件的电阻值变化的电脉冲的电压值是低。
本实施例的可变电阻薄膜2，含Fe(铁)及O(氧)作为主要构成元素，而且，在薄膜厚度方向氧含有量受到改变。以下，有关使用这类可变电阻薄膜的理由，将以在薄膜厚度方向氧含有量受到改变的可变电阻薄膜的电气元件(电气元件(A)、电气元件(A′)、电气元件(A″))、与在薄膜厚度方向氧含有量均一的可变电阻薄膜的电气元件(电气元件(B))加以比较进行说明。
<电气元件(A)>
首先，说明有关电气元件(A)的特性。电气元件(A)中，多个的基准层在薄膜厚度方向连续叠层，而形成可变电阻薄膜2。这里，基准层是指，在薄膜厚度方向的氧含有量是一定的层。并且，多个基准层的每一个所示的氧含有量，与该基准层邻接的基准层所示氧含有量不同。
如图1般，在基板4上形成下部电极3。接着，使用Fe-O的靶(target)实行溅射，在下部电极3上形成可变电阻薄膜2。接着，在可变电阻薄膜2上形成上部电极1。并且，形成可变电阻薄膜2时，对氩(Ar)气体中周期性混合“4％”的氧分压，以使得其结构组成变化的周期(也就是在薄膜厚度方向的氧含有量的变化周期)为“10nm”。详细来说，如图2般，通过在某个期间不混合氧(即氧分压“0％”的条件下)实行溅射而形成5nm的基准层a1，通过在另一个期间混合氧(即氧分压“4％”的条件下)实行溅射来形成5nm的基准层a2。这样，使氧分压的条件轮流的周期性变化，多个的周期单位层A在薄膜厚度方向连续叠层而形成可变电阻薄膜2。多个的周期单位层的每一个为互相相同的结构。这里，周期单位层A，如图2中虚线所围起的，由1个基准层a1和1个基准层a2构成。并且，上述的“组成变化周期10nm”，表示构成周期单位层A的基准层a1的厚度“5nm”和基准层a2的厚度“5nm”的和为“10nm”。这样地来制造电气元件(A)。
上部电极1：Pt(薄膜厚度0.4μm)
可变电阻薄膜2：Fe-O(薄膜厚度0.1μm，周期单位层厚度10nm，基准层两层)
下部电极3：Pt(薄膜厚度0.4μm)
接着，相对于上述制造出的电气元件(A)，轮流施加2种电脉冲(正极性脉冲及负极性脉冲)，每施加电脉冲1次则测量电气元件的电阻值。并且，正极性脉冲，是上部电极1对下部电极3成为“正”的电脉冲，这里，电压值为“+2.5V”、脉冲持续时间为“100nsec”。并且，负极性脉冲，是上部电极1对下部电极3成为“负”的电脉冲，这里，电压值为“-2.5V”、脉冲持续时间为“100nsec”。并且，这里，为了求出电气元件的电阻值，在上部电极1和下部电极3之间测量电压(不影响电气元件的电阻变化的电压。这里，施加“0.5V”)。换句话说，使用测量电压的电压值和测量电压施加时流经电流的电流值来求出电气元件的电阻值。
图3示出实验的测量结果。电气元件的电阻值，若正极性脉冲被施加则减少，若负极性脉冲的施加则增加。并且，这里，由于轮流施加2种电脉冲，因此，当被施加正极性脉冲则电气元件从高电阻状态(比另一状态高电阻的状态)变化为低电阻状态(比另一状态低电阻的状态)，当被施加负极性脉冲则电气元件从低电阻状态变化为高电阻状态，周期性的变化。并且，一般由于在测量开始初期的电阻变化有所差异而不同，图3中，示出重复施加电脉冲而可变电阻的电阻变化大体呈现一定状态的数据。并且，图3所示电气元件的电阻值，为使用测量结果中的最大电阻值并将各个电阻值予以规格化。并且，这个电子元件(A)的最大电阻为“1.2MΩ”。
<电气元件(B)>
接着，说明作为电气元件(A)的比较对象的电气元件(B)的特性。
如图1，在基板4上形成下部电极3。接着，使用Fe-O的靶实行溅射，在下部电极3上形成可变电阻薄膜2。接着，在可变电阻薄膜2上形成上部电极1。并且，形成可变电阻薄膜2时，在氧分压“2％”的Ar气体中实行溅射。换句话说，氧分压为“2％”而固定。这样地来制造电气元件(B)。
上部电极1：Pt(薄膜厚度0.4μm)
可变电阻薄膜2：Fe-O(薄膜厚度0.1μm：组成均一)
下部电极3：Pt(薄膜厚度0.4μm)
接着，对如上述制造的电气元件(B)，与电气元件(A)的情况相同，轮流施加2种类电脉冲(正极性脉冲及负极性脉冲)，每施加一次电脉冲测量每次电气元件的电阻值。
进行这样实验的结果，电气元件(B)的电阻值，与电气元件(A)相同的，正极性脉冲被施加时则减少，负极性脉冲被施加时则增加。
<电气元件(A)和电气元件(B)的比较>
接着，在同样的成膜条件下，进行了10次的电气元件(A)的制造。根据1次成膜所制造的基板，形成有多个的电气元件(A)。接着，该10张基板的每一个选择5个电气元件(A)，对该被选择的电气元件(A)的每一个进行上述实验，并测量电阻值。具体来说，对每一个电气元件(A)轮流施加2种电脉冲合计施加40次，对1个电气元件(A)测量40次电阻值。对50个电气元件(A)均实施这个测量。其结果，总计全部获得2000个测量值(电阻值)。
多个的电气元件(A)的测量结果示于图4。图4表示该测量值的分布。并且，图4中，集中在较高电阻一侧的电阻值平均为“1”，测量值(电阻值)被规格化。
和电气元件(A)相同，在同样的成膜条件下制造10次的电气元件(B)。对多个的电气元件(B)的测量结果示于图5。并且，图5中，和图4同样的，测量值(电阻值)被规格化。
比较图4和图5，则可以得知电气元件(A)(图4)的分布差异少，测量值(电阻值)集中于特定电阻值(这里是两个电阻)。
<电气元件(A′)>
接着，说明电气元件(A′)的特性。电气元件(A′)中，多个的周期单位层在薄膜厚度方向连续叠层而形成可变电阻薄膜2。多个的周期单位层的每一个，存在有在薄膜厚度方向连续叠层的3个基准层。并且，3个基准层的每一个所示氧含有量，与其他2个基准层的每一个所示氧含有量不同。
如图1般，在基板4上形成下部电极3。接着，使用Fe-O的靶实行溅射，在下部电极3上形成可变电阻薄膜2。接着，在可变电阻薄膜2上形成上部电极1。并且，形成可变电阻薄膜2时，使对氩气体中混合的氧分压周期性变化为氧分压“0％”、“2％”、“4％”，以使得组成变化周期为“9nm”。详细来说，如图6般，通过在第一期间将氧分压为“0％”实行溅射形成3nm的基准层b1，通过在第二期间将氧分压为“2％”实行溅射形成3nm的基准层b2，通过在第3期间将氧分压为“4％”实行溅射形成3nm的基准层b3。这样，将氧分压的条件周期性变化，在薄膜厚度方向连续叠层多个的周期单位层B而形成可变电阻薄膜2。这里，周期单位层B，如图6中虚线所围起，由1个基准层b1、1个基准层b2、1个基准层b3所构成。这样地制造电气元件(A′)。
上部电极1：Pt(薄膜厚度0.4μm)
可变电阻薄膜2：Fe-O(薄膜厚度0.09μm，周期单位层的厚9nm，基准层3层)
下部电极3：Pt(薄膜厚度0.4μm)
接着，对如上述般制造的电气元件(A′)，进行和电气元件(A)同样的实验。对电气元件(A′)的实验结果，与电气元件(A)大体上为相同结果(图3、图4)。
<变形例1>
并且，在电气元件(A′)，由于为了连续叠层具有同样结构的多个周期单位层，在制造时使氧分压为“0％→2％→4％”、“0％→2％→4％”…重复变化，即使在重复“0％→2％→4％→2％”、“0％→2％→4％→2％”…变化所制造的电气元件，也能够与电气元件(A′)获得大体上同样的实验结果。换句话说，如图7般，即使在1个周期单位层B中存在有p个(p为3以上的自然数)的基准层b-1，b-2，…，b-p，也能够获得同样效果。
<变形例2>
即使可变电阻薄膜2制造时氧分压为“0％→2％→4％→0％→4％”、“0％→2％→4％→0％→4％”…重复变化的情况，也能够获得与电气元件(A′)大体上相同的实验结果。换句话说，在1个周期单位层中，即使存在有示出同样氧含有量的多个基准层，也能够获得同样的效果。譬如，1个周期单位层中存在有5个基准层，并非如“0％”、“1％”、“2％”、“3％”、“4％”所示每一个基准层所示氧含有量互相不同的情况，即使如“0％”、“2％”、“4％”、“0”、“2％”所示、存在有两个以上相同氧含有量的基准层，也能够获得同样效果。
<电气元件(A″)>
接着，说明电气元件(A″)的特性。电气元件(A″)中，多个的周期单位层在薄膜厚度方向连续叠层而形成可变电阻薄膜2。多个的周期单位层的每一个，在薄膜厚度方向的氧含有量连续性地变化着。
如图1般，在基板4上形成下部电极3。接着，使用Fe-O的靶子实行溅射，在下部电极3上形成可变电阻薄膜2。接着，在可变电阻薄膜2上形成上部电极1。并且，形成可变电阻薄膜2时，使氩气体中混合的氧分压从“0％”连续性地变化为“4％”以使得组成变化周期为“10nm”。详细而言，如图8般，通过在规定期间中使氧分压从“0％”连续增加到“4％”来实行溅射，而形成10nm的周期单位层C。通过重复该作业，形成由在膜厚度方向连续叠层的多个周期单位层所构成的可变电阻薄膜2。这样地来制造电气元件(A″)。
上部电极1：Pt(薄膜厚度0.4μm)
可变电阻薄膜2：Fe-O(薄膜厚度0.1μm，周期单位层的厚度10nm，连续性变化)
下部电极3：Pt(薄膜厚度0.4μm)
接着，对如上述般制造的电气元件(A″)，实行与电气元件(A)同样的实验。对电气元件(A″)的实验结果，与电气元件(A)大体上成为相同结果(图3、图4)。
以上，由电气元件(A)、电气元件(A′)、电气元件(A″)的实验结果，可以得知若在薄膜厚度方向对电气元件所具备的可变电阻薄膜的氧含有量加以改变，能够抑制电气元件的可变电阻特性的差异。通过上述，比起向来技术，能够提高电气元件的重现性，以优良成品率制造电气元件。
并且，氧分压的比例和混入方法，并不被上述条件限定。
<周期单位层的厚度>
并且，制造周期单位层的厚度不同的多个电气元件(A)，对每一个电气元件(A)测量电阻值。这里，制造了周期单位层的厚度为10nm的电气元件(A)、为35nm的电气元件(A)、为50nm的电气元件(A)、为100nm的电气元件(A)、为150nm的电气元件(A)。接着，对每一个电气元件(A)测量电阻值的后，求得如图4的电阻值分布，求得高电阻状态的峰值(peak)的半值宽度与低电阻状态的峰值的半值宽度。
图9为用来比较高电阻状态的峰值的半值宽度的图表。如图9般，可以得知：若是周期单位层的厚度为“50nm”以下，与平均值的差异将受到抑制。并且，在电气元件(A′)、电气元件(A″)中，也为和电气元件(A)相同的结果。并且，低电阻状态的峰值的减半值，也是大体上相同的结果。
<结晶性的评价>
并且，通过使用了透射电子显微镜的电子束衍射进行在这些电气元件所使用的可变电阻薄膜的结晶性的评价。电子束衍射图形中，表示并非非结晶结构的电子束衍射图形(环状模样)，而确认了为结晶结构的斑点模样。进一步地，有关这个可变电阻薄膜，进行以透射电子显微镜的剖面TEM观察的结果，能够确认结晶。
(第一实施例)
<电路记号的定义>
以下说明本发明第一实施例的电气元件。并且，如图10来定义本实施例所使用的电气元件的电路记号。图10中，图1的上部电极1连接到端子101-1。另一方面，图1的下部电极3连接到端子101-2。
如图11所示，将对端子101-2端子101-1成为“正极性”的电脉冲(正极性脉冲)施加到电气元件102，则电气元件102的电阻减少。相反的，若将对端子101-2使端子101-1成为“负极性”的电脉冲(负极性脉冲)施加到电气元件102，则电气元件102的电阻增加。换句话说，使电流如箭形符号的方向流动来施加电脉冲，则电气元件102的电阻减少。另一方面，使电流与箭形符号相反方向流动来施加电脉冲，则电气元件102的电阻增加。
并且，如图12所示，若施加不影响电气元件的电阻变化的电压(再生电压)，则对应了电气元件102电阻值的输出电流将会流过。换句话说，电气元件102的电阻“Ra”时则具有电流值“Ia”的输出电流流过，电气元件102的电阻为“Rb”时则具有电流值“Ib”的输出电流流过。
<动作>
接着，说明如图10所示的电气元件102的动作。这里，电气元件102，作为存储器被使用，进行1比特数据的处理。并且，电气元件102的电阻，被初始化为高电阻状态。并且，使电气元件102的电阻值在“高电阻状态”时，为“0”时，使电气元件102的电阻在“低电阻状态”时，为“1”。
〔存储〕
向电气元件102写入表示“1”的1比特数据时，将端子101-2降低到接地，向端子101-1施加存储电压。存储电压，譬如电压值为“+2.5V”脉冲持续时间为“100nsec”的电脉冲。由于向电气元件102施加正极性脉冲，因此，电气元件102的电阻值成为低电阻状态。这样，电气元件102将存储显示“1”的1比特数据。
〔重设〕
将电气元件102的存储状态回复到初始状态时，将端子101-2降低到接地，向端子101-1施加重设电压。重设电压，譬如电压值为“-2.5V”脉冲持续时间为“100nsec”的电脉冲。由于向电气元件102施加负极性脉冲，因此，电气元件102的电阻值回复到高电阻状态。这样，电气元件102的存储状态回复到初始状态“0”。
〔再生〕
接着，将端子101-2降低到接地，向端子101-1施加再生电压。再生电压，譬如为电压值所示“+0.5V”的电压。由于向电气元件102施加再生电压，因此，具有对应电气元件102电阻的电流值的电流在端子101-1和端子101-2之间流动。接着，按照沿着端子101-1和端子101-2之间流动的电流的电流值以及再生电压的电压值，求得电气元件102的电阻值。这里，若使电气元件102电阻值是“高电阻状态”时为“0”，使电气元件102电阻值为“低电阻状态”时为“1”，则从电气元件102将再生1比特数据。
<效果>
如上述般，能够利用电气元件作为存储器。并且，构成存储器的可变电阻薄膜的材料，不是非结晶而是具有微结晶结构。因此，比起向来技术，即使长时间使用也能够维持存储器的可靠性。
并且，向端子101-1、101-2所分别施加的电压，并不限定在前述数值。在存储时，分别向端子101-1、101-2施加电压，以使得对电气元件施加正极性脉冲，则能够得到同样效果。相同的，在重设时，向端子101-1、101-2分别施加电压，以使得对电气元件施加负极性脉冲，能够获得相同效果。再生时也是相同情况。
并且，本实施例中，将数值分配为2个电阻状态来读写“1比特”的数据，但是，将数值分配到3个以上的电阻状态而读写“多比特”的数据也是可能。这个情况，按照该多比特数据的值，调整施加的电脉冲的电压值或次数就可以。
(第二实施例)
<整体结构>
图13示出本发明第二实施例的存储器装置200的整体结构。这个装置200，具有存储器阵列201、地址缓冲器202、控制部203、行解码器204、字线驱动器205、列解码器206、以及比特线/阳极线驱动器207。
在存储器阵列201设有字线W1，W2、比特线B1，B2、阳极线P1，P2、晶体管T211，T212，T221，T222、以及存储单元(memorycell)MC211，MC212，MC221，MC222。存储单元MC211～MC222分别为图10所示的电气元件102。
晶体管T211～T222，存储单元MC211～MC222的连接关系相同，因此，作为代表说明晶体管T211及存储单元MC211的连接关系。晶体管T211及存储单元MC211在比特线B1和阳极线P1之间串联连接。晶体管T211在比特线B1和存储单元MC211之间连接、栅极连接到字线W1。存储单元MC211连接到晶体管T211和阳极线P1之间。并且，晶体管T211～T222，当向各自所对应的字线施加规定电压(活性化电压)，则导通。
地址缓冲器202，输入来自外部的地址信号ADDRESS，则向行解码器204输出行地址信号ROW，同时，向列解码器206输出列地址信号COLUMN。地址信号ADDRESS，表示存储单元MC211～MC222中被选择的存储单元的地址。行地址信号ROW，显示地址信号ADDRESS所示的地址中的行地址。列地址COLUMN，对地址信号ADDRESS所示地址中的列地址。
控制部203，按照来自外部的模式选择信号模式，成为存储模式、重设模式、和再生模式中的任一模式。在存储模式，控制部203，按照来自外部的输入数据Din，向比特线/阳极线驱动器207输出指示“施加存储电压”的控制信号CONT。在再生模式，控制部203向比特线/阳极线驱动器207输出指示“施加再生电压”的控制信号CONT。进一步地，在再生模式，将显示对应来自比特线/阳极线驱动器207的信号IREAD的比特值的输出数据Dout输出到外部。信号IREAD，表示再生模式时流过阳极线P1、P2的电流的电流值。并且，在重设模式，控制部203确认存储单元MC211～MC222的存储状态，按照该存储状态，向比特线/阳极线驱动器207输出指示“施加重设电压”的控制信号CONT。
行解码器204，按照来自地址缓冲器202的行地址信号ROW，选择字线W1、W2的其中一个。
字线驱动器205，向根据行解码器204所选择的字线施加活性化电压。
列解码器206，按照来自地址缓冲器202的列地址信号COLUMN，选择比特线B1、B2其中一个，同时选择阳极线P1、P2其中一个。
比特线/阳极线驱动器207，一旦接收来自控制部203的指示“施加存储电压”的控制信号CONT，则向根据列解码器206所选择的比特线施加存储电压VWRITE，同时，将根据列解码器206所选择的阳极线降低到接地。并且，比特线/阳极线驱动器207，一旦接收来自控制部203的指示“施加再生电压”的控制信号CONT，则向根据列解码器206所选择的比特线施加再生电压VREAD，同时，将根据列解码器206所选择的阳极线降低到接地。其后，比特线/阳极线驱动器207，向控制部203输出表示流过该阳极线的电流的电流值信号IREAD。并且，比特线/阳极线驱动器207，一旦接收来自控制部203的指示“施加重设电压”的控制信号CONT，则向根据列解码器206所选择的比特线施加重设电压V，同时，向根据列解码器206所选择的阳极线降低到接地。
进一步地，存储电压VWRITE，譬如电压值为“+2.5V”、脉冲持续时间为“100nsec”的电脉冲。并且，再生电压VREAD，譬如电压值为表示“+0.5V”的电压。并且，重设电压VRESET，譬如，电压值为“-2.5V”、脉冲持续时间为“100nsec”的电脉冲。
<动作>
接着，说明如图13所示的存储器装置200的动作。在这个装置200的动作，具有向存储单元写入输入数据Din的存储模式、向存储单元重设被写入的信息的重设模式、和向存储单元输出(再生)被写入的信息作为输出数据Dout的再生模式。并且，存储单元MC211～MC222，被初始化为高电阻状态。并且，地址信号ADDRESS为表示存储单元MC211地址。
〔存储模式〕
首先，说明有关存储模式的动作。
控制部203，当输入数据Din显示为“1”时，向比特线/阳极线驱动器207输出表示“施加存储电压”的控制信号CONT。并且，控制部203，当输入数据Din显示为“0”时，则不输出控制信号CONT。
接着，比特线/阳极线驱动器207，一旦接收来自控制部203表示“施加存储电压”的控制信号CONT，则向根据列解码器206所选择的比特线B1施加存储电压VWRITE。并且，比特线/阳极线驱动器207，将根据列解码器206所选择的阳极线P1降低到接地。
另一方面，字线驱动器205，向根据行解码器204所选择的字线W1施加活性化电压。
在存储单元MC211，由于将会被施加电压值为“+2.5V”、脉冲持续时间为“100nsec”的电脉冲(正极性脉冲)，因此，存储单元MC211的电阻值将成为低电阻状态。
存储单元MC212、MC221、MC222并不施加正极性脉冲，困此，存储单元MC212、MC221、MC222的电阻状态不变。
这样，仅有存储单元MC211的电阻状态变化为“低电阻状态”，因此，对存储单元MC211将被写入表示“1”的1比特数据。
接着，存储单元MC211的写入一旦完成，则对地址缓冲器202将被输入新的地址信号ADDRESS，而重复前述的存储模式的动作。
〔再生模式〕
接着，说明再生模式的动作。
控制部203，向比特线/阳极线驱动器207输出指示“施加再生电压”的控制信号CONT。
接着，比特线/阳极线驱动器207，一旦接收来自控制部203表示“施加再生电压”的控制信号CONT，则向根据列解码器206所选择的比特线B1施加再生电压VREAD。并且，比特线/阳极线驱动器207，将根据列解码器206所选择的阳极线P1降低到接地。
另一方面，字线驱动器205，向根据行解码器204所选择的字线W1施加活性化电压。
在存储单元MC211，由于将被施加电压值为“0.5V”的电压(测量电压)，因此，具有对应存储单元MC211电阻值的电流值的电流流向存储单元MC211，该电流流出到比特线B1。
由于对存储单元MC212、MC221、MC222将不会被施加测量电压，因此，电流不会流向存储单元MC212、MC221、MC222。
接着，比特线/阳极线驱动器207，测量流过阳极线P1的电流的电流值、向控制部203输出表示该测量值的信号IREAD。接着，控制部203，向外部输出对应该信号IREAD所示的电流值的输出数据Dout。譬如若是低电阻状态时流过的电流的电流值，控制部203输出表示“1”的输出数据Dout。
这样，电流仅流向存储单元MC211，由于该电流流出阳极线P1，因此将从存储单元MC211读出1比特数据。
接着，一旦来自存储单元MC211的读出完成时，对地址缓冲器202输入新的地址信号ADDRESS，则重复前述的再生模式的动作。
〔重设模式〕
接着，说明有关重设模式的动作。
首先，控制部203，通过进行再生模式的处理调查存储单元MC211的存储状态。
接着，控制部203，一旦判断存储单元MC211存储了表示“1”的比特数据(判断存储单元MC211为低电阻状态)，则向比特线/阳极线驱动器207输出表示“施加重设电压”的控制信号CONT。并且，控制部203，当存储单元NC211存储了表示“0”的比特数据时(存储单元MC211为高电阻状态)时，则不输出控制信号CONT。
接着，比特线/阳极线驱动器207，一旦接收来自控制部203表示“施加重设电压”的控制信号CONT，向根据列解码器206所选择的比特线B1施加重设电压VRESET。并且，比特线/阳极线驱动器207，将根据列解码器206所选择的阳极线P1降低到接地。
另一方面，字线驱动器205，向根据行解码器204所选择的字线W1施加活性化电压。
在存储单元MC211，将施加电压值为“-2.5V”、脉冲持续时间为“100nsec”的电脉冲(负极性脉冲)，因此，存储单元MC211电阻值将为高电阻状态。
由于存储单元MC212、MC221、MC222不会被施加负极性脉冲，因此，存储单元MC212、MC221、MC222的电阻状态不变。
这样，只有存储单元MC211的电阻状态变化为“高电阻状态”，存储单元MC211所存储的1比特数据将被重设。
接着，当存储单元MC211的重设一旦完成时，对地址缓冲器202输入新的地址信号ADDRESS，则重复前述的重设模式的动作。
<效果>
如上所述，能够利用电气元件作为存储器阵列。并且，构成存储器的可变电阻薄膜材料，并不是非结晶而具有微结晶结构。因此，比起向来技术，即使长时间使用也能够维持存储器阵列的可靠性。
由于能够准确来制造占有存储器装置的大半区域的存储器阵列，因此比起向来技术，能够以特别良好的成品率来制造存储器装置。
并且，图13中，存储单元仅存在4个，但是并不受到这个限制，也能够将5个以上的存储单元配置成矩阵状。
(第3实施例)
<结构>
图14示出本发明第3实施例中半导体集成电路(Embedded-RAM)300的结构。这个电路300具备了图12所示的存储器装置200和逻辑电路301，在1个半导体芯片上被形成。存储器装置200，作为数据RAM被使用。逻辑电路301为进行规定演算(譬如语音数据、影像数据的密码化/解码化)的电路，进行演算时利用存储器装置200。逻辑电路301，向存储器装置200控制地址信号ADDRESS及模式选择信号MODE，进行对存储器装置200的数据写入/读出。
<动作>
接着，说明有关如图14所示的半导体集成电路(Embedded-RAM)300的动作。在这个电路300的动作，具有向存储器装置200写入规定数据(比特数据)的写入处理、读出被写入存储器装置200的数据的读出处理、重设被写入存储器装置200的数据的重设处理。
〔写入处理〕
首先，说明有关写入处理。
逻辑电路301，为了向存储器装置200写入规定数据(譬如密码化的动画影像数据等)，向存储器电路200的控制部203输出表示“存储模式”的模式选择信号MODE。
接着，逻辑电路301，为了选择写入该规定数据的存储单元，向存储器装置200的地址缓冲器202依序输出地址信号ADDRESS。根据这个，在存储器装置200，依序选择对应地址信号ADDRESS的存储单元。
接着，逻辑电路301，向存储器装置200的控制部203输出该规定数据各1比特作为1比特数据Din。
接着，在存储器装置200，进行和第二实施例的存储模式相同的动作。根据这个，向存储器装置200写入该规定数据各1比特。
〔读出处理〕
接着，说明有关读出处理。
逻辑电路301，为了读出向存储器装置200所写入的数据，向存储器电路200的控制部203输出表示“再生模式”的模式选择信号MODE。
接着，逻辑电路301，为了选择读出所写入的数据的存储单元，向存储器装置200的地址缓冲器202依序输出地址信号ADDRESS。根据这个，在存储器装置200，对应地址信号ADDRESS的存储单元被依序选择。
接着，在存储器装置200，进行和第二实施例的再生模式相同的动作。根据这个，存储器装置200所存储的数据各1比特作为输出数据Dout被读出。
〔重设处理〕
接着，说明有关重设处理。
逻辑电路301，为了重设存储器装置200所存储的数据，向存储器电路200的控制部203输出表示“重设模式”的模式选择信号MODE。
接着，逻辑电路301，为了选择重设存储器装置200所存储的数据的存储单元，向存储器装置200的地址缓冲器202依序输出地址信号ADDRESS。根据这个，对应存储器装置200的地址信号ADDRESS的存储单元被依序选择。
接着，在存储器装置200，进行和第二实施例的重设模式相同的动作。根据这个，存储器装置200所存储的数据各1比特受到重设。
<效果>
如上所述，将能够向存储器装置高速的存储大量的信息。
(第4实施例)
<结构>
图15示出本发明第4实施例中半导体集成电路(reconfigurableLSI)400的结构。该电路400具备了图13所示的存储器装置200、处理器401、接口402、在1个半导体芯片上被形成。存储器装置200，被使用来作为程序ROM，存储处理器401动作时的必要程序。处理器401，按照存储器装置200所存储的程序动作，控制存储器装置200及接口402。接口402，向存储器装置200依序输出从外部被输入的程序。
<动作>
接着，说明有关图15所示的半导体集成电路(reconfigurable LSI)400的动作。在该电路400的动作，具有按照被存储的程序动作的程序执行处理、和将存储器装置200所存储的程序改写成另外新的程序的程序改写处理。
〔程序执行处理〕
首先，说明有关程序执行处理。
处理器401，为了读出存储器装置200所存储的程序，向存储器电路200的控制部203输出表示“再生模式”的模式选择信号MODE。
接着，处理器401，向存储器装置200的地址缓冲器202依序输出表示写入了该必要程序的存储单元的地址信号ADDRESS。根据这个，在存储器装置200，对应地址信号ADDRESS的存储单元被依序选择。
接着，在存储器装置200，进行和第二实施例的再生模式相同的动作。根据这个，存储器装置200所存储的程序作为输出数据Dout各1比特被读出。
接着，处理器401按照读出的程序，进行规定演算。
〔程序改写处理〕
接着，说明有关程序改写处理。
处理器401，为了删除存储器装置200所存储的程序(改写对象的程序)，向存储器装置200的控制部203输出表示“重设模式”的模式选择信号MODE。
接着，处理器401，向存储器装置200的地址缓冲器202依序输出表示存储成为改写对象的程序的存储单元的位置的地址信号ADDRESS。根据这个，在存储器装置200，对应地址信号ADDRESS的存储单元被依序选择。
接着，在存储器装置200，进行和第二实施例的重设模式相同的动作。根据这个，被存储单元所存储的程序各1比特被重设。
接着，处理器401，一旦完成存储单元的重设，为了写入新的程序，向存储器装置200的控制部203输出表示“存储模式”的模式选择信号MODE。
接着，处理器401，向存储器装置200的地址缓冲器202依序输出表示了应该存储的新程序的存储单元的位置的地址信号ADDRESS。根据这个，在存储器装置200，对应了地址信号ADDRESS的存储单元被依序选择。
接着，处理器401，从外部通过接口402向存储器装置200的控制部203各1比特被输出。在存储器装置200，进行和第二实施例的存储模式相同的处理。根据这个，新的程序各1比特被存储到存储器装置200。
这样，由于存储器装置200为能够改写的非挥发型性存储器，因此能够改写所存储的程序的内容。换句话说，在处理器501能够取代实现的机能。并且，在存储器装置200预先存储多个的程序，也能够取代按照读出程序以处理器401来实现的机能。
<效果>
如上所述，能够以1个LSI实现不同的机能(所谓re-configurable)。
在上述的说明，为了使这个电气元件的电阻状态改变，只要施加的电脉冲满足规定条件就可以。因此，在存储/重设时向电气元件施加满足该条件的电脉冲，再生时向电气元件施加不满足该条件的电压，则能够获得相同效果。换句话说，虽然说明了施加电压值为“+2.5V”、脉冲持续时间为“100nsec”的正极性脉冲时电气元件的电阻状态从“高电阻状态”变化为“低电阻状态”的例子，但是，即使这个电脉冲的电压值及脉冲持续时间为其他数值，也能够获得相同效果。并且，通过相当于电气元件的初始化的格式化(forming)方法，施加负极性脉冲，电气元件的电阻状态也会从“高电阻状态”变化为“低电阻状态”。
并且，在上述的实施例，虽然说明了利用本发明的电气元件作为“存储单元”的例子，但是，利用用途并不受到这个限制。譬如，也能够将本发明的电气元件利用在作为用来决定多个信号的转换的开关元件、用来转换频率的可变电阻元件(参照图16A)、决定多个信号的混合比率的可变电阻元件(参照图16B)，和电容器的组合决定时间常数的时间常数变化元件等。譬如，在图16A、图16B中，改变电气元件102的电阻值，切换开关SWa、SWb使电气元件102和电源5电连接。接着，以电源5向电气元件102施加规定电脉冲。根据这个，电气元件102电阻值产生变化。接着，将开关SWa、SWb回复到原来连接状态。像这样通过使用电气元件102来作为可变电阻元件，能够实现频率可变电路(图16A)、改变混合比率的混合电路(图16B)。
-产业上利用的可能性-
本发明的电气元件能够以良好成品率进行制造，因此，作为非挥发性存储器、或其他可变电阻元件等非常有用。

Claims (15)

1.一种电气元件，其特征在于：
包括：
第一电极，
第二电极，和
连接到上述第一电极和上述第二电极之间的可变电阻薄膜；
上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，
上述可变电阻薄膜含有多个基准层，该多个基准层在上述薄膜厚度方向连续叠层，
上述多个基准层的每一个所示的氧含有量，和与该基准层邻接的基准层所示的氧含有量不同。
2.一种电气元件，其特征在于：
包括：
第一电极，
第二电极，和
连接到上述第一电极和上述第二电极之间的可变电阻薄膜；
上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，
上述可变电阻薄膜包含多个周期单位层，该多个周期单位层在上述薄膜厚度方向连续叠层，
上述多个周期单位层的每一个含有在上述薄膜厚度方向连续叠层的多个基准层，
上述多个基准层的每一个所示的氧含有量，和与该基准层邻接的基准层所示的氧含有量不同。
3.根据权利要求2所述的电气元件，其特征在于：
上述多个基准层是，显示第一氧含有量的第一基准层、和显示第二氧含有量且在上述第一基准层上被叠层的第二基准层。
4.根据权利要求2所述的电气元件，其特征在于：
上述多个基准层的每一个所示的氧含有量，和在与该基准层相同的周期单位层中所含的其他基准层的每一个所示的氧含有量不同。
5.一种电气元件，其特征在于：
包括：
第一电极，
第二电极，和
连接到上述第一电极和上述第二电极之间的可变电阻薄膜；
上述可变电阻薄膜，含铁及氧作为构成元素，氧含有量在薄膜厚度方向产生变化，
上述可变电阻薄膜含有在上述薄膜厚度方向连续被叠层的多个周期单位层，
上述多个周期单位层的每一个在薄膜厚度方向的氧含有量连续性变化。
6.根据权利要求2或5所述的电气元件，其特征在于：
上述周期单位层的厚度在50nm以下。
7.根据权利要求1、2、5中任一项所述的电气元件，其特征在于：
上述可变电阻薄膜的厚度在200nm以下。
8.根据权利要求1、2、5中任一项所述的电气元件，其特征在于：
上述第一电极及上述第二电极中至少一个是使用银、金、铂、钌、铱、二氧化钌、二氧化铱的其中一个所构成的电极。
9.根据权利要求1、2、5中任一项所述的电气元件，其特征在于：
上述电气元件，通过向上述第一电极和上述第二电极之间施加规定的电脉冲使电阻值变化，来存储1比特或多比特的信息。
10.根据权利要求1、2、5中任一项所述的电气元件，其特征在于：
上述电气元件，通过向上述第一电极和上述第二电极之间施加规定的电压，使对应该电气元件的电阻值的电流流过，来读出1比特或多比特的信息。
11.一种存储器装置，其特征在于：
包括：
多个字线，
多个比特线，
和上述多个比特线以一对一的方式对应的多个阳极线，
多个晶体管，
和上述多个晶体管以一对一的方式对应的多个电气元件，
驱动上述多个字线的字线驱动部，以及
驱动上述多个比特线和上述多个阳极线的比特线/阳极线驱动部；
上述多个晶体管的每一个和对应该晶体管的电气元件，在上述多个比特线的其中一个和对应该比特线的阳极线之间被串联连接；
上述多个晶体管的每一个，被连接到对应该晶体管的比特线和对应该晶体管的电气元件之间，该多个晶体管的每一个的栅极和上述多个字线的其中一个连接；
上述多个电气元件的每一个是权利要求1、2、5中任一项所述的电气元件，上述电气元件的第一电极连接到对应该电气元件的晶体管、第二电极连接到对应该电气元件的阳极线。
12.根据权利要求11所述的存储器装置，其特征在于：
在上述多个电气元件的其中一个存储信息时，
上述字线驱动部，向上述多个字线中将要存储上述信息的电气元件所连接的字线施加活性化电压，
上述比特线/阳极线驱动部，向上述多个比特线中将要存储上述信息的电气元件所连接的比特线施加第一电脉冲，同时，向对应该比特线的阳极线施加第二电脉冲。
13.根据权利要求11所述的存储器装置，其特征在于：
再生上述多个电气元件的其中一个所存储的信息时，
上述字线驱动部，向上述多个字线中将要读出上述信息的电气元件所连接的字线施加活性化电压，
上述比特线/阳极线驱动部，向上述多个比特线中将要读出上述信息的电气元件所连接的比特线施加第一再生电压，同时，向与该比特线对应的阳极线施加第二再生电压。
14.一种半导体集成电路，其特征在于：
包括：
权利要求11所述的存储器装置，和逻辑电路；该逻辑电路，具有向上述存储器装置存储比特数据的存储模式、以及向上述存储器装置读出被存储的比特数据的再生模式。
15.一种半导体集成电路，其特征在于：
包括：
权利要求11所述的存储器装置，以及具有程序执行模式和程序改写模式的处理器；在上述程序执行模式，按照上述存储器装置所存储的程序动作，在上述程序改写模式，将上述存储器装置所存储的程序改写成从外部所输入的其他新的程序。
CN200680013802XA 2005-12-22 2006-10-26 电气元件、存储装置、及半导体集成电路 Expired - Fee Related CN101164168B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP369090/2005 2005-12-22
JP2005369090A JP5049491B2 (ja) 2005-12-22 2005-12-22 電気素子，メモリ装置，および半導体集積回路
PCT/JP2006/321387 WO2007072628A1 (ja) 2005-12-22 2006-10-26 電気素子，メモリ装置，および半導体集積回路

Publications (2)

Publication Number Publication Date
CN101164168A CN101164168A (zh) 2008-04-16
CN101164168B true CN101164168B (zh) 2010-05-26

Family

ID=38188411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680013802XA Expired - Fee Related CN101164168B (zh) 2005-12-22 2006-10-26 电气元件、存储装置、及半导体集成电路

Country Status (7)

Country Link
US (1) US7786548B2 (zh)
EP (1) EP1965426A4 (zh)
JP (1) JP5049491B2 (zh)
KR (1) KR101333448B1 (zh)
CN (1) CN101164168B (zh)
TW (1) TWI398945B (zh)
WO (1) WO2007072628A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1887000A (en) * 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
JP2007180174A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 抵抗変化型記憶素子
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
JP4308884B2 (ja) * 2007-04-09 2009-08-05 パナソニック株式会社 抵抗変化型記憶装置、不揮発性スイッチング装置
JP5170107B2 (ja) * 2007-12-07 2013-03-27 富士通株式会社 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
US8179713B2 (en) 2008-06-03 2012-05-15 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
CN101952954A (zh) * 2008-06-10 2011-01-19 松下电器产业株式会社 半导体装置、半导体装置的制造方法、半导体芯片和系统
US20110181345A1 (en) * 2008-08-01 2011-07-28 President And Fellows Of Harvard College Phase transition devices and smart capacitive devices
JP4555397B2 (ja) 2008-08-20 2010-09-29 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP4485605B2 (ja) 2008-09-30 2010-06-23 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2010064444A1 (ja) * 2008-12-05 2010-06-10 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702631B (zh) 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
KR101744758B1 (ko) * 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US20130082230A1 (en) * 2010-10-01 2013-04-04 Koji Katayama Method of manufacturing nonvolatile memory element, and nonvolatile memory element
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
KR102542998B1 (ko) 2018-06-26 2023-06-14 에스케이하이닉스 주식회사 3차원 적층형 반도체 메모리 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1521852A (zh) * 2003-02-12 2004-08-18 ������������ʽ���� 半导体存储器件，显示器件，以及便携式电子装置
CN1641880A (zh) * 2004-01-13 2005-07-20 夏普株式会社 非易失性半导体存储器件的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
JP3460095B2 (ja) * 1994-06-01 2003-10-27 富士通株式会社 強誘電体メモリ
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
US5949071A (en) * 1997-08-14 1999-09-07 Sandia Corporation Uncooled thin film pyroelectric IR detector with aerogel thermal isolation
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
AU1887000A (en) * 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6822277B2 (en) * 2000-08-24 2004-11-23 Rohm Co. Ltd. Semiconductor device and method for manufacturing the same
JP2002285333A (ja) * 2001-03-26 2002-10-03 Hitachi Ltd 半導体装置の製造方法
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP4382333B2 (ja) * 2002-03-28 2009-12-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4124635B2 (ja) * 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
JP4613478B2 (ja) 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
KR100590592B1 (ko) * 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
WO2006028117A1 (ja) 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7787280B2 (en) 2005-04-12 2010-08-31 Panasonic Corporation Electric element, memory device, and semiconductor integrated circuit
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1521852A (zh) * 2003-02-12 2004-08-18 ������������ʽ���� 半导体存储器件，显示器件，以及便携式电子装置
CN1641880A (zh) * 2004-01-13 2005-07-20 夏普株式会社 非易失性半导体存储器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-185754A 2004.07.02
JP特开2004-342843A 2004.12.02

Also Published As

Publication number Publication date
KR20080077903A (ko) 2008-08-26
EP1965426A1 (en) 2008-09-03
US20080111245A1 (en) 2008-05-15
KR101333448B1 (ko) 2013-11-26
EP1965426A4 (en) 2012-07-25
JP5049491B2 (ja) 2012-10-17
WO2007072628A1 (ja) 2007-06-28
US7786548B2 (en) 2010-08-31
CN101164168A (zh) 2008-04-16
TWI398945B (zh) 2013-06-11
TW200733365A (en) 2007-09-01
JP2007173515A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
CN101164168B (zh) 电气元件、存储装置、及半导体集成电路
US7714311B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
CN102804278B (zh) 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
JP4202411B2 (ja) 抵抗変化型素子および抵抗変化型記憶装置
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
JP4460552B2 (ja) 半導体記憶装置
CN103052991B (zh) 电阻变化型非易失性存储元件的写入方法
CN101878507A (zh) 电阻变化元件的驱动方法、初始处理方法及非易失性存储装置
JP5655173B2 (ja) クロスポイント型不揮発性記憶装置とその駆動方法
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
JPWO2008081742A1 (ja) 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置
JPWO2009041041A1 (ja) 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
JP2012128892A (ja) 記憶装置
CN101351888B (zh) 电元件、存储装置、和半导体集成电路
CN100505266C (zh) 电元件、存储装置和半导体集成电路
JP2008066438A (ja) 抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法
JP2006032867A (ja) 記憶素子及びその駆動方法
CN109791791A (zh) 非易失性存储装置、以及驱动方法
JP2007109875A (ja) 記憶素子，メモリ装置，半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20141026

EXPY Termination of patent right or utility model