JP2007173515A - 電気素子,メモリ装置,および半導体集積回路 - Google Patents
電気素子,メモリ装置,および半導体集積回路 Download PDFInfo
- Publication number
- JP2007173515A JP2007173515A JP2005369090A JP2005369090A JP2007173515A JP 2007173515 A JP2007173515 A JP 2007173515A JP 2005369090 A JP2005369090 A JP 2005369090A JP 2005369090 A JP2005369090 A JP 2005369090A JP 2007173515 A JP2007173515 A JP 2007173515A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- electrode
- electric element
- memory device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 claims abstract description 77
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000001301 oxygen Substances 0.000 claims abstract description 63
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 63
- 239000010408 film Substances 0.000 claims abstract description 46
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052742 iron Inorganic materials 0.000 claims abstract description 9
- 239000000470 constituent Substances 0.000 claims abstract description 7
- 230000000737 periodic effect Effects 0.000 claims description 35
- 238000003860 storage Methods 0.000 claims description 28
- 230000004913 activation Effects 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910019899 RuO Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 10
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 35
- 239000000463 material Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 238000005259 measurement Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 229910017135 Fe—O Inorganic materials 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002524 electron diffraction data Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910018279 LaSrMnO Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板4上に下部電極3が形成され、下部電極3上に可変抵抗薄膜2が形成され、可変抵抗薄膜2上に上部電極1が形成される。電源5は、上部電極1と下部電極3との間に所定の電圧を印加する。可変抵抗薄膜2は、Fe(鉄)およびO(酸素)と構成元素をとして含み、且つ、膜厚方向に酸素含有量が変調されている。
【選択図】図1
Description
(電気素子の基本構成および基本特性)
まず、本実施形態に用いられる電気素子の基本構成および基本特性について説明する。
まず、電気素子(A)の特性について説明する。電気素子(A)では、複数の基準層が膜厚方向に連続して積層されて、可変抵抗薄膜2が形成される。ここで、基準層とは、膜厚方向における酸素含有量が一定である層を意味する。また、複数の基準層の各々が示す酸素含有量は、その基準層に隣接する基準層が示す酸素含有量とは異なる。
可変抵抗薄膜2:Fe-O(膜厚0.1μm,周期単位層の厚さ10nm,基準層2つ)
下部電極3:Pt(膜厚0.4μm)
次に、上述のように作製した電気素子(A)に対して、2種類の電気的パルス(正極性パルスおよび負極性パルス)を交互に印加し、電気的パルスを1回印加するたびに電気素子の抵抗値を測定した。なお、正極性パルスは、上部電極1が下部電極3に対して「正」になる電気的パルスであり、ここでは、電圧値が「+2.5V」でありパルス幅が「100ns」であった。また、負極性パルスは、上部電極1が下部電極3に対して「負」になる電気的パルスであり、ここでは、電圧値が「−2.5V」でありパルス幅が「100ns」であった。また、ここでは、電気素子の抵抗値を求めるために、上部電極1と下部電極3との間に測定電圧(電気素子の抵抗変化に影響を及ぼさない電圧。ここでは、「0.5V」)を印加した。つまり、測定電圧の電圧値と測定電圧印加時に流れる電流の電流値とを用いて電気素子の抵抗値を求めた。
次に、電気素子(A)の比較対象である電気素子(B)の特性について説明する。
可変抵抗薄膜2:Fe-O(膜厚0.1μm:組成均一)
下部電極3:Pt(膜厚0.4μm)
次に、上述のように作製した電気素子(B)に対して、電気素子(A)の場合と同様に、2種類の電気的パルス(正極性パルスおよび負極性パルス)を交互に印加し、電気的パルスを1回印加するたびに電気素子の抵抗値を測定した。
次に、同一の成膜条件の下、電気素子(A)の作製を10回行った。1回の成膜によって作製される基板には、複数の電気素子(A)が形成される。次に、その10枚の基板の各々から5個の電気素子(A)を選別して、その選別された電気素子(A)の各々に対して上述の実験を行い、抵抗値を測定した。具体的には、各々の電気素子(A)に対して2種類の電気的パルスを交互に計40回印加して、1つの電気素子(A)につき40個の抵抗値を測定した。そのような測定を50個の電気素子(A)のすべてに対して実施した。その結果、全部で2000個の測定値(抵抗値)を得た。
次に、電気素子(A’)の特性について説明する。電気素子(A’)では、複数の周期単位層が膜厚方向に連続して積層されて、可変抵抗薄膜2が形成される。複数の周期単位層の各々には、膜厚方向に連続して積層された3つの基準層が存在する。また、3つの基準層の各々が示す酸素含有量は、他の2つの基準層の各々が示す酸素含有量とは異なる。
可変抵抗薄膜2:Fe-O(膜厚0.09μm,周期単位層の厚さ9nm,基準層3つ)
下部電極3:Pt(膜厚0.4μm)
次に、上述のように作製した電気素子(A’)に対して、電気素子(A)と同様の実験を実行した。電気素子(A’)に対する実験結果は、電気素子(A)とほぼ同様の結果(図3,図4)になった。
また、電気素子(A’)では、同一の構成を示す複数の周期単位層を連続して積層するために、作製時において酸素分圧を「0%→2%→4%」,「0%→2%→4%」,・・・と繰り返して変化したが、「0%→2%→4%→2%」,「0%→2%→4%→2%」,・・・と繰り返し変化して作製した電気素子でも、電気素子(A’)とほぼ同様の実験結果を得ることができた。つまり、図7のように、1つの周期単位層Bの中にp個(pは3以上の自然数)の基準層b−1,b−2,・・・,b−pが存在する場合でも、同様の効果を得ることができた。
さらに、可変抵抗薄膜2の作製時において酸素分圧を「0%→2%→4%→0%→4%」,「0%→2%→4%→0%→4%」,・・・と繰り返し変化させた場合も、電気素子(A’)とほぼ同様の実験結果を得ることができた。つまり、1つの周期単位層において、同一の酸素含有量を示す基準層が複数存在していても、同様の効果を得ることができた。例えば、1つの周期単位層の中に5つの基準層が存在するものとすると、「0%」,「1%」,「2%」,「3%」,「4%」のように各々の基準層が示す酸素含有量が互いに異なる場合だけでなく、「0%」,「2%」,「4%」,「0%」,「2%」のように同一の酸素含有量を示す基準層が2つ以上存在している場合も同様の効果を得ることができた。
次に、電気素子(A”)の特性について説明する。電気素子(A”)では、複数の周期単位層が膜厚方向に連続して積層されて、可変抵抗薄膜2が形成される。複数の周期単位層の各々では、膜厚方向において酸素含有量が連続的に変化している。
可変抵抗薄膜2:Fe-O(膜厚0.1μm,周期単位層の厚さ10nm,連続的に変化)
下部電極3:Pt(膜厚0.4μm)
次に、上述のように作製した電気素子(A”)に対して、電気素子(A)と同様の実験を実行した。電気素子(A”)に対する実験結果は、電気素子(A)とほぼ同様の結果(図3,図4)になった。
また、周期単位層の厚みが異なる複数の電気素子(A)を作成し、各々の電気素子(A)に対して抵抗値を測定した。ここでは、周期単位層の厚さが10nmである電気素子(A),35nmである電気素子(A),50nmである電気素子(A),100nmである電気素子(A),150nmである電気素子(A)を作成した。次に、各々の電気素子(A)に対して抵抗値を測定した後、図4のような抵抗値の分布を求め、高抵抗状態のピーク値の半値幅と低抵抗状態のピーク値の半値幅とを求めた。
また、これらの電気素子に用いられた可変抵抗薄膜の結晶性の評価を、透過電子顕微鏡を用いた電子線回折により行った。電子線回折図形では、アモルファス構造を示す電子線回折図形(ハローパターン)ではなく、結晶構造に由来した斑点模様が確認できた。さらに、この可変抵抗薄膜について透過電子顕微鏡による断面TEM観察を行った結果、結晶を確認することができた。
(第1の実施形態)
<回路記号の定義>
この発明の第1の実施形態による電気素子について説明する。なお、本実施形態で用いる電気素子の回路記号を図10のように定義する。図10において、図1の上部電極1は端子101−1に接続される。一方、図1の下部電極3は、端子101−2に接続される。
次に、図10に示した電気素子102による動作について説明する。ここでは、電気素子102は、メモリとして使用され、1ビットデータの処理を行う。なお、電気素子102の抵抗値は、高抵抗状態に初期化されているものとする。また、電気素子102の抵抗値が「高抵抗状態」であるときを「0」とし、電気素子102の抵抗値が「低抵抗状態」であるときを「1」とする。
電気素子102に「1」を示す1ビットデータを書き込む場合、端子101−2をグランドに落とし、端子101−1に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「+2.5V」でありパルス幅が「100nsec」である電気的パルスである。電気素子102には正極性パルスが印加されるので、電気素子102の抵抗値は、低抵抗状態になる。このように、電気素子102は「1」を示す1ビットデータを記憶したことになる。
電気素子102の記憶状態を初期の状態に戻す場合、端子101−2をグランドに落とし、端子101−1にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−2.5V」でありパルス幅が「100nsec」である電気的パルスである。電気素子102には負極性パルスが印加されるので、電気素子102の抵抗値は、高抵抗状態に戻る。このように、電気素子102の記憶状態は初期状態「0」に戻ったことになる。
次に、端子101−2をグランドに落とし、端子101−1に再生電圧を印加する。再生電圧は、例えば、電圧値が「+0.5V」を示す電圧である。電気素子102には再生電圧が印加されるので、電気素子102の抵抗値に応じた電流値を有する電流が端子101−1と端子101−2との間に流れる。次に、端子101−1と端子101−2との間を流れる電流の電流値と再生電圧の電圧値とに基づいて、電気素子102の抵抗値を求める。ここで、電気素子102の抵抗値が「高抵抗状態」であるときを「0」とし、電気素子102の抵抗値が「低抵抗状態」であるときを「1」とすれば、電気素子102から1ビットデータを再生したことになる。
以上のように、電気素子102をメモリとして利用することができる。また、メモリを構成する可変抵抗薄膜の材料は、アモルファスではなく微結晶構造を有する。したがって、従来よりも、長時間使用してもメモリとしての信頼性を維持することができる。
<全体構成>
この発明の第2の実施形態によるメモリ装置200の全体構成を図13に示す。この装置200は、メモリアレイ201と、アドレスバッファ202と、制御部203と、行デコーダ204と、ワード線ドライバ205と、列デコーダ206と、ビット線/プレート線ドライバ207とを備える。
次に、図13に示したメモリ装置200による動作について説明する。この装置200による動作には、メモリセルに入力データDinを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データDoutとして出力(再生)する再生モードとが存在する。なお、メモリセルMC211〜MC222は、高抵抗状態に初期化されているものとする。また、アドレス信号ADDRESSは、メモリセルMC211のアドレスを示すものとする。
まず、記憶モードにおける動作について説明する。
次に、再生モードにおける動作について説明する。
次に、リセットモードにおける動作について説明する。
以上のように、電気素子102をメモリアレイとして利用することができる。また、メモリを構成する可変抵抗薄膜の材料は、アモルファスではなく微結晶構造を有する。したがって、従来よりも長時間使用してもメモリアレイとしての信頼性を維持することができる。
<構成>
この発明の第3の実施形態による半導体集積回路(Embedded-RAM)300の構成を図14に示す。この回路300は、図13に示したメモリ装置200と、論理回路301とを備え、1つの半導体チップ上に形成される。メモリ装置200は、データRAMとして使用される。論理回路301は、所定の演算(例えば、音声データ・画像データの符号化/復号化)を行う回路であり、その演算の際に、メモリ装置200を利用する。論理回路301は、メモリ装置200にアドレス信号ADDRESSおよびモード選択信号MODEを制御して、メモリ装置200へのデータの書き込み/読み出しを行う。
次に、図14に示した半導体集積回路(Embedded-RAM)300による動作について説明する。この回路300による動作には、メモリ装置200に所定のデータ(ビットデータ)を書き込む書込処理と、メモリ装置200に書き込んだデータを読み出す読出処理と、メモリ装置200に書き込んだデータをリセットするリセット処理とが存在する。
まず、書込処理について説明する。
次に、読出処理について説明する。
次に、リセット処理について説明する。
以上のように、メモリ装置200に大量の情報を高速に記憶することが可能となる。
<構成>
この発明の第4の実施形態による半導体集積回路(reconfigurable LSI)400の構成を図15に示す。この回路400は、図13に示したメモリ装置200と、プロセッサ401と、インターフェイス402を備え、1つの半導体チップ上に形成される。メモリ装置200は、プログラムROMとして使用され、プロセッサ401の動作に必要なプログラムを記憶する。プロセッサ401は、メモリ装置200に記憶されたプログラムに従って動作し、メモリ装置200およびインターフェイス402を制御する。インターフェイス402は、外部から入力されたプログラムをメモリ装置200に順次出力する。
次に、図15に示した半導体集積回路(reconfigurable LSI)400による動作について説明する。この回路400による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置200に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
まず、プログラム実行処理について説明する。
次に、プログラム書換処理について説明する。
以上のように、1つのLSIで異なる機能を実現することが可能(いわゆるre-configurable)となる。
2 可変抵抗薄膜
3 下部電極
4 基板
5 電源
101−1,101−2 端子
102 電気素子
200 メモリ装置
201 メモリアレイ
202 アドレスバッファ
203 制御部
204 行デコーダ
205 ワード線ドライバ
206 列デコーダ
207 ビット線/プレート線ドライバ
MC211,MC212,MC221,MC222 メモリセル
W1,W2 ワード線
B1,B2 ビット線
P1,P2 プレート線
300 半導体集積回路
301 論理回路
400 半導体集積回路
401 プロセッサ
402 インターフェイス
Claims (16)
- 第1の電極と、
第2の電極と、
前記第1の電極と前記第2の電極との間に接続される可変抵抗薄膜とを備え、
前記可変抵抗薄膜は、
Fe(鉄)およびO(酸素)を構成元素として含み、膜厚方向に酸素含有量が変調されている
ことを特徴とする電気素子。 - 請求項1において、
前記可変抵抗薄膜は、
前記膜厚方向に連続して積層された複数の基準層を含み、
前記複数の基準層の各々が示す酸素含有量は、当該基準層に隣接する基準層が示す酸素含有量とは異なる
ことを特徴とする電気素子。 - 請求項1において、
前記可変抵抗薄膜は、
前記膜厚方向に連続して積層された複数の周期単位層を含み、
前記複数の周期単位層の各々は、
前記膜厚方向に連続して積層された複数の基準層を含み、
前記複数の基準層の各々が示す酸素含有量は、当該基準層に隣接する基準層が示す酸素含有量とは異なる
ことを特徴とする電気素子。 - 請求項3において、
前記複数の基準層は、
第1の酸素含有量を示す第1基準層と、
第2の酸素含有量を示し、且つ、前記第1の基準層の上に積層される第2基準層とである
ことを特徴とする電気素子。 - 請求項3において、
前記複数の基準層の各々が示す酸素含有量は、当該基準層と同一の周期単位層に含まれる他の基準層の各々が示す酸素含有量とは異なる
ことを特徴とする電気素子。 - 請求項1において、
前記可変抵抗薄膜は、
前記膜厚方向に連続して積層された複数の周期単位層を含み、
前記複数の周期単位層の各々は、
膜厚方向において酸素含有量が連続的に変化している
ことを特徴とする電気素子。 - 請求項3または請求項6において、
前記周期単位層の厚さは、50nm以下である
ことを特徴とする電気素子。 - 請求項1において、
前記可変抵抗薄膜の膜厚は、200nm以下である
ことを特徴とする電気素子。 - 請求項1において、
前記第1の電極および前記第2の電極のうち少なくとも1つは、
Ag,Au,Pt,Ru,RuO2,Ir,IrO2のうちいずれかを用いて構成された電極である
ことを特徴とする電気素子。 - 請求項1において、
前記電気素子は、
前記第1の電極と前記第2の電極との間に所定の電気的パルスが印加されて抵抗値を変化することによって、1ビットあるいは多ビットの情報を記憶する
ことを特徴とする電気素子。 - 請求項1において、
前記電気素子は、
前記第1の電極と前記第2の電極との間に所定の電圧が印加されて当該電気素子の抵抗値に応じた電流が流れることによって、1ビットあるいは多ビットの情報を読み出す
ことを特徴とする電気素子。 - 複数のワード線と、
複数のビット線と、
前記複数のビット線に一対一で対応する複数のプレート線と、
複数のトランジスタと、
前記複数のトランジスタに一対一で対応する複数の電気素子と、
前記複数のワード線を駆動するワード線駆動部と、
前記複数のビット線と前記複数のプレート線とを駆動するビット線/プレート線駆動部とを備え、
前記複数のトランジスタの各々と当該トランジスタに対応する電気素子とは、
前記複数のビット線のうちいずれか1本と当該ビット線に対応するプレート線との間に直列に接続され、
前記複数のトランジスタの各々は、
当該トランジスタに対応するビット線と当該トランジスタに対応する電気素子との間に接続され、ゲートが前記複数のワード線のうちいずれか1本に接続され、
前記複数の電気素子の各々は、
当該電気素子に対応するトランジスタに接続される第1の電極と、
当該電気素子に対応するプレート線に接続される第2の電極と、
前記第1の電極と前記第2の電極との間に接続される可変抵抗薄膜とを含み、
前記可変抵抗薄膜は、Fe(鉄)およびO(酸素)を構成元素として含み、膜厚方向に酸素含有量が変調されている
ことを特徴とするメモリ装置。 - 請求項12において、
前記複数の電気素子のうちいずれか1つに情報を記憶するときには、
前記ワード線駆動部は、
前記複数のワード線のうち前記情報を記憶しようとする電気素子が接続されたワード線に活性化電圧を印加し、
前記ビット線/プレート線駆動部は、
前記複数のビット線のうち前記情報を記憶しようとする電気素子が接続されたビット線に第1の電気的パルスを印加するとともに、当該ビット線に対応するプレート線に第2の電気的パルスを印加する
ことを特徴とするメモリ装置。 - 請求項12において、
前記複数の電気素子のうちいずれか1つに記憶された情報を再生するときには、
前記ワード線駆動部は、
前記複数のワード線のうち前記情報を読み出そうとする電気素子が接続されたワード線に活性化電圧を印加し、
前記ビット線/プレート線駆動部は、
前記複数のビット線のうち前記情報を読み出そうとする電気素子が接続されたビット線に第1の再生電圧を印加するとともに、当該ビット線に対応するプレート線に第2の再生電圧を印加する
ことを特徴とするメモリ装置。 - 請求項12に記載のメモリ装置と、
所定の演算を行う論理回路とを備え、
前記論理回路は、
記憶モードおよび再生モードを有し、
前記記憶モードのときには、ビットデータを前記メモリ装置に記憶し、
前記再生モードのときには、前記メモリ装置に記憶されたビットデータを読み出す
ことを特徴とする半導体集積回路。 - 請求項12に記載のメモリ装置と、
プログラム実行モードとプログラム書換モードとを有するプロセッサとを備え、
前記プロセッサは、
前記プログラム実行モードでは、
前記メモリ装置に記憶されたプログラムに従って動作し、
前記プログラム書換モードでは、
前記メモリ装置に記憶されたプログラムを外部から入力した別の新たなプログラムに書き換える
ことを特徴とする半導体集積回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369090A JP5049491B2 (ja) | 2005-12-22 | 2005-12-22 | 電気素子,メモリ装置,および半導体集積回路 |
US11/883,481 US7786548B2 (en) | 2005-12-22 | 2006-10-26 | Electric element, memory device, and semiconductor integrated circuit |
KR1020077017588A KR101333448B1 (ko) | 2005-12-22 | 2006-10-26 | 전기소자, 메모리장치, 및 반도체집적회로 |
PCT/JP2006/321387 WO2007072628A1 (ja) | 2005-12-22 | 2006-10-26 | 電気素子,メモリ装置,および半導体集積回路 |
EP06822358A EP1965426A4 (en) | 2005-12-22 | 2006-10-26 | ELECTRICAL ELEMENT, STORAGE DEVICE AND INTEGRATED SEMICONDUCTOR SWITCHING |
CN200680013802XA CN101164168B (zh) | 2005-12-22 | 2006-10-26 | 电气元件、存储装置、及半导体集成电路 |
TW095147094A TWI398945B (zh) | 2005-12-22 | 2006-12-15 | 電氣元件、記憶體裝置、及半導體積體電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369090A JP5049491B2 (ja) | 2005-12-22 | 2005-12-22 | 電気素子,メモリ装置,および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173515A true JP2007173515A (ja) | 2007-07-05 |
JP5049491B2 JP5049491B2 (ja) | 2012-10-17 |
Family
ID=38188411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369090A Expired - Fee Related JP5049491B2 (ja) | 2005-12-22 | 2005-12-22 | 電気素子,メモリ装置,および半導体集積回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7786548B2 (ja) |
EP (1) | EP1965426A4 (ja) |
JP (1) | JP5049491B2 (ja) |
KR (1) | KR101333448B1 (ja) |
CN (1) | CN101164168B (ja) |
TW (1) | TWI398945B (ja) |
WO (1) | WO2007072628A1 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180174A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
WO2009072213A1 (ja) * | 2007-12-07 | 2009-06-11 | Fujitsu Limited | 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法 |
WO2009125777A1 (ja) * | 2008-04-07 | 2009-10-15 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
WO2011080999A1 (en) * | 2009-12-28 | 2011-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012023271A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体記憶装置 |
WO2012042897A1 (ja) * | 2010-10-01 | 2012-04-05 | パナソニック株式会社 | 不揮発性記憶素子の製造方法および不揮発性記憶素子 |
US8179713B2 (en) | 2008-06-03 | 2012-05-15 | Panasonic Corporation | Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device |
JP5007724B2 (ja) * | 2006-09-28 | 2012-08-22 | 富士通株式会社 | 抵抗変化型素子 |
JP2012523119A (ja) * | 2009-03-31 | 2012-09-27 | インターモレキュラー,インコーポレーテッド | 抵抗メモリのコントロールされた局在的欠陥パス |
US8345465B2 (en) | 2008-09-30 | 2013-01-01 | Panasonic Corporation | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device |
US8450783B2 (en) | 2009-12-28 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8553444B2 (en) | 2008-08-20 | 2013-10-08 | Panasonic Corporation | Variable resistance nonvolatile storage device and method of forming memory cell |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU1887000A (en) * | 1999-02-17 | 2000-09-04 | International Business Machines Corporation | Microelectronic device for storing information and method thereof |
JP4308884B2 (ja) * | 2007-04-09 | 2009-08-05 | パナソニック株式会社 | 抵抗変化型記憶装置、不揮発性スイッチング装置 |
CN101952954A (zh) * | 2008-06-10 | 2011-01-19 | 松下电器产业株式会社 | 半导体装置、半导体装置的制造方法、半导体芯片和系统 |
US20110181345A1 (en) * | 2008-08-01 | 2011-07-28 | President And Fellows Of Harvard College | Phase transition devices and smart capacitive devices |
JP4795485B2 (ja) * | 2008-12-05 | 2011-10-19 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
JP5543819B2 (ja) * | 2010-03-26 | 2014-07-09 | 株式会社東芝 | 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置 |
KR101744758B1 (ko) * | 2010-08-31 | 2017-06-09 | 삼성전자 주식회사 | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 |
US9680091B2 (en) * | 2012-06-15 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a complimentary resistive switching random access memory for high density application |
US20140077149A1 (en) * | 2012-09-14 | 2014-03-20 | Industrial Technology Research Institute | Resistance memory cell, resistance memory array and method of forming the same |
KR102542998B1 (ko) | 2018-06-26 | 2023-06-14 | 에스케이하이닉스 주식회사 | 3차원 적층형 반도체 메모리 소자 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185754A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルアレイの消去方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
JP3460095B2 (ja) * | 1994-06-01 | 2003-10-27 | 富士通株式会社 | 強誘電体メモリ |
US5668040A (en) * | 1995-03-20 | 1997-09-16 | Lg Semicon Co., Ltd. | Method for forming a semiconductor device electrode which also serves as a diffusion barrier |
US5949071A (en) * | 1997-08-14 | 1999-09-07 | Sandia Corporation | Uncooled thin film pyroelectric IR detector with aerogel thermal isolation |
JP3169866B2 (ja) * | 1997-11-04 | 2001-05-28 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
US6069820A (en) * | 1998-02-20 | 2000-05-30 | Kabushiki Kaisha Toshiba | Spin dependent conduction device |
US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
AU1887000A (en) * | 1999-02-17 | 2000-09-04 | International Business Machines Corporation | Microelectronic device for storing information and method thereof |
JP2002141483A (ja) * | 2000-08-24 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2002285333A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003133070A (ja) * | 2001-10-30 | 2003-05-09 | Seiko Epson Corp | 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器 |
JP4382333B2 (ja) * | 2002-03-28 | 2009-12-09 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置 |
JP2004247436A (ja) * | 2003-02-12 | 2004-09-02 | Sharp Corp | 半導体記憶装置、表示装置及び携帯電子機器 |
JP4613478B2 (ja) | 2003-05-15 | 2011-01-19 | ソニー株式会社 | 半導体記憶素子及びこれを用いた半導体記憶装置 |
JP2005203389A (ja) * | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
US7088609B2 (en) * | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
KR100590592B1 (ko) * | 2004-08-20 | 2006-06-19 | 삼성전자주식회사 | 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법 |
JP3919205B2 (ja) | 2004-09-09 | 2007-05-23 | 松下電器産業株式会社 | 抵抗変化素子とその製造方法 |
KR100593448B1 (ko) * | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
KR100593750B1 (ko) | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
CN100505266C (zh) | 2005-04-12 | 2009-06-24 | 松下电器产业株式会社 | 电元件、存储装置和半导体集成电路 |
US7566971B2 (en) * | 2005-05-27 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-12-22 JP JP2005369090A patent/JP5049491B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-26 CN CN200680013802XA patent/CN101164168B/zh not_active Expired - Fee Related
- 2006-10-26 KR KR1020077017588A patent/KR101333448B1/ko active IP Right Grant
- 2006-10-26 US US11/883,481 patent/US7786548B2/en active Active
- 2006-10-26 WO PCT/JP2006/321387 patent/WO2007072628A1/ja active Application Filing
- 2006-10-26 EP EP06822358A patent/EP1965426A4/en not_active Withdrawn
- 2006-12-15 TW TW095147094A patent/TWI398945B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004185754A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 半導体記憶装置及びメモリセルアレイの消去方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180174A (ja) * | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 抵抗変化型記憶素子 |
JP5007724B2 (ja) * | 2006-09-28 | 2012-08-22 | 富士通株式会社 | 抵抗変化型素子 |
JP5170107B2 (ja) * | 2007-12-07 | 2013-03-27 | 富士通株式会社 | 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法 |
WO2009072213A1 (ja) * | 2007-12-07 | 2009-06-11 | Fujitsu Limited | 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法 |
US8338814B2 (en) | 2007-12-07 | 2012-12-25 | Fujitsu Limited | Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory |
WO2009125777A1 (ja) * | 2008-04-07 | 2009-10-15 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
US8373149B2 (en) | 2008-04-07 | 2013-02-12 | Nec Corporation | Resistance change element and manufacturing method thereof |
US8179713B2 (en) | 2008-06-03 | 2012-05-15 | Panasonic Corporation | Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device |
US8830730B2 (en) | 2008-08-20 | 2014-09-09 | Panasonic Corporation | Variable resistance nonvolatile storage device and method of forming memory cell |
US8553444B2 (en) | 2008-08-20 | 2013-10-08 | Panasonic Corporation | Variable resistance nonvolatile storage device and method of forming memory cell |
US8345465B2 (en) | 2008-09-30 | 2013-01-01 | Panasonic Corporation | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device |
JP2012523119A (ja) * | 2009-03-31 | 2012-09-27 | インターモレキュラー,インコーポレーテッド | 抵抗メモリのコントロールされた局在的欠陥パス |
US8400817B2 (en) | 2009-12-28 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9153589B2 (en) | 2009-12-28 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8450783B2 (en) | 2009-12-28 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9490370B2 (en) | 2009-12-28 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011080999A1 (en) * | 2009-12-28 | 2011-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9053969B2 (en) | 2009-12-28 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012023271A (ja) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | 半導体記憶装置 |
WO2012042897A1 (ja) * | 2010-10-01 | 2012-04-05 | パナソニック株式会社 | 不揮発性記憶素子の製造方法および不揮発性記憶素子 |
JP5270044B2 (ja) * | 2010-10-01 | 2013-08-21 | パナソニック株式会社 | 不揮発性記憶素子の製造方法および不揮発性記憶素子 |
Also Published As
Publication number | Publication date |
---|---|
EP1965426A1 (en) | 2008-09-03 |
KR101333448B1 (ko) | 2013-11-26 |
CN101164168B (zh) | 2010-05-26 |
TWI398945B (zh) | 2013-06-11 |
JP5049491B2 (ja) | 2012-10-17 |
TW200733365A (en) | 2007-09-01 |
EP1965426A4 (en) | 2012-07-25 |
KR20080077903A (ko) | 2008-08-26 |
US7786548B2 (en) | 2010-08-31 |
WO2007072628A1 (ja) | 2007-06-28 |
CN101164168A (zh) | 2008-04-16 |
US20080111245A1 (en) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049491B2 (ja) | 電気素子,メモリ装置,および半導体集積回路 | |
US7525832B2 (en) | Memory device and semiconductor integrated circuit | |
JP4499740B2 (ja) | 記憶素子、メモリ回路、半導体集積回路 | |
TWI390530B (zh) | 電元件、記憶體裝置及半導體積體電路 | |
JP4623670B2 (ja) | メモリデバイス | |
CN101952893B (zh) | 电阻变化元件的驱动方法及使用它的电阻变化型存储装置 | |
CN102301425B (zh) | 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置 | |
JPWO2008081742A1 (ja) | 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置 | |
US7964869B2 (en) | Memory element, memory apparatus, and semiconductor integrated circuit | |
US20110080770A1 (en) | Method of programming variable resistance element and nonvolatile storage device | |
JP4832442B2 (ja) | 電気素子およびメモリ装置 | |
JP4791454B2 (ja) | 電気素子およびメモリ装置 | |
JP2007109875A (ja) | 記憶素子,メモリ装置,半導体集積回路 | |
JP2007193878A (ja) | メモリ装置,および電気素子の再生電圧極性決定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |