JP5270044B2 - 不揮発性記憶素子の製造方法および不揮発性記憶素子 - Google Patents

不揮発性記憶素子の製造方法および不揮発性記憶素子 Download PDF

Info

Publication number
JP5270044B2
JP5270044B2 JP2012536218A JP2012536218A JP5270044B2 JP 5270044 B2 JP5270044 B2 JP 5270044B2 JP 2012536218 A JP2012536218 A JP 2012536218A JP 2012536218 A JP2012536218 A JP 2012536218A JP 5270044 B2 JP5270044 B2 JP 5270044B2
Authority
JP
Japan
Prior art keywords
layer
electrode
metal oxide
resistance
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012536218A
Other languages
English (en)
Other versions
JPWO2012042897A1 (ja
Inventor
幸治 片山
剛 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012536218A priority Critical patent/JP5270044B2/ja
Application granted granted Critical
Publication of JP5270044B2 publication Critical patent/JP5270044B2/ja
Publication of JPWO2012042897A1 publication Critical patent/JPWO2012042897A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、与えられる電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子の製造方法に関する。
近年、デジタル技術の進展に伴って、携帯情報機器及び情報家電等の電子機器がより一層高機能化している。そして、これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表される大容量の不揮発性メモリの用途が急速に拡大している。また、さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化型の不揮発性記憶素子を備えた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化型の不揮発性記憶素子とは、与えられる電気的信号に応じて抵抗値が可逆的に変化する性質を有し、この抵抗値に対応した情報を不揮発的に記憶することが可能な素子のことをいう。
例えば特許文献1に開示されているように、抵抗変化型の不揮発性記憶素子は一対の電極間に抵抗変化材料で構成される抵抗変化層を挟む構造を有している。抵抗変化型の不揮発性記憶素子は、その電気的特性の違いに基づいてバイポーラ動作型及びユニポーラ動作型の2つに大別される。
バイポーラ動作型の不揮発性記憶素子(以下、「バイポーラ動作型素子」という)は、高抵抗状態と低抵抗状態との間で抵抗状態を変化させるための電圧として互いに異なる極性の電圧を用いるタイプの素子である。
これに対し、ユニポーラ動作型の不揮発性記憶素子(以下、「ユニポーラ動作型素子」という)は、同じく抵抗状態を変化させるための電圧として極性が同一の電圧を用いるタイプの素子である。なお、ユニポーラ動作型素子では、抵抗変化材料として例えば酸化ニッケル(NiO)または酸化チタン(TiO)のような単一の遷移金属の酸化物等を用いている。しかし、上記2種類の不揮発性記憶素子のうち、ユニポーラ動作型素子には、以下のような問題がある。NiOなどの遷移金属酸化物を用いたユニポーラ動作型素子の場合、非特許文献1に開示されているように、100ns程度の短い電気的パルスにより抵抗変化材料を高抵抗状態から低抵抗状態へ変化させることができる。しかしながら、低抵抗状態から高抵抗状態へ変化させるためには、マイクロ秒オーダーの長パルスが必要になるため、動作の高速化を図ることが困難であるという問題がある。また、ユニポーラ動作型素子では、抵抗変化層を上下の電極で挟んだ構造を形成した直後は、抵抗状態の変化が起こりにくいという問題もある。
一般に、抵抗変化型の不揮発性記憶素子の動作においては、定常的な抵抗変化に至るまでに、絶縁体の絶縁破壊に似た初期ブレイク工程が必要になる。この初期ブレイク工程では、定常的な抵抗変化に要する電圧よりも高い電圧を素子に対して印加することになるので、このことが低電圧動作の妨げとなっている。そのため、ユニポーラ動作型素子の場合、この初期ブレイク工程に要する電圧が高くなるというデメリットがある。
国際公開第2007/013174号
I.G.Baek et al.、 Tech.Digest IEDM 2004、587頁
しかしながら、初期ブレイク工程は、上述したように、上記の不揮発性記憶素子にとって、低電圧動作の妨げとなる。特に、抵抗変化型の不揮発性記憶素子にダイオードまたはトランジスタなどの負荷抵抗素子が接続された状態で初期ブレイク工程を実施する場合には、初期ブレイク時の電流が大きいと負荷抵抗素子でのIRドロップ(電圧降下)によって不揮発性記憶素子への実効印加電圧が低下し、その結果初期ブレイクが起こらなくなってしまう場合がある。そのため、確実に初期ブレイクを起こすためには、負荷抵抗素子でのIRドロップを補償する分だけ印加電圧を上げる必要がある。
例えば、ユニポーラ動作型素子においては、抵抗変化層が10nm以上の比較的厚い高酸素濃度の金属酸化物から構成されているため、素子単体でのブレイク電圧そのものは高いものの、ブレイク時の電流が非常に小さいので、負荷抵抗素子によるIRドロップ分を補償するために印加電圧を高くする必要はほとんどない。
しかし、高抵抗層と低抵抗層との積層構造で構成される抵抗変化層を有するバイポーラ動作型素子の場合、高抵抗層の膜厚が薄いため、素子単体でのブレイク電圧そのものは低いものの、ブレイク時の電流が大きいため、負荷抵抗素子によるIRドロップ分を補償するために印加電圧を高くする必要があり、問題となり得る。
本発明は係る事情に鑑みてなされたものであり、初期ブレイク時の電圧を低減することのできる抵抗変化型不揮発性記憶素子の製造方法を提供することを目的とする。
上記課題を解決するために本発明の一形態における不揮発性記憶素子の製造方法は、基板上に第1電極を形成する工程と、前記第1電極上に、遷移金属酸化物で構成される高抵抗層を形成する工程と、前記高抵抗層の少なくとも一部を、酸素欠損を低減させることによって、前記高抵抗層よりも酸素含有率の大きい改質層に改質する工程と、前記改質層上に、前記高抵抗層よりも小さい酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、前記低抵抗層の上に、第2電極を形成する工程とを含む。
この製造方法により、第1の酸化物層と第2の酸化物層との界面の状態をコントロールし、初期ブレイク時に抵抗変化型不揮発性記憶素子に流れる電流を低減することができる。
また、上記課題を解決するために本発明の一形態における不揮発性記憶素子の製造方法は、基板上に第1電極を形成する工程と、前記第1電極上に、遷移金属酸化物で構成される低抵抗層を形成する工程と、前記低抵抗層上に、前記低抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、前記高抵抗層の少なくとも一部を、酸素欠損を低減させることによって、前記高抵抗層よりも酸素含有率の大きい改質層に改質する工程と、前記高抵抗層又は前記改質層上に、前記第2電極を形成する工程とを含む。
ここで、好ましくは、前記改質する工程において、前記高抵抗層のすべてを改質層に改質する。
また、前記改質する工程において、前記高抵抗層の一部を改質層に改質し、前記不揮発性記憶素子は、前記低抵抗層と、前記高抵抗層と、前記低抵抗層および前記高抵抗層の間に介在する前記改質層とから構成される抵抗変化層を備えるとしてもよい。
また、好ましくは、前記改質する工程は、前記高抵抗層の少なくとも一部を酸化する工程である。
ここで、前記酸化する工程は、前記高抵抗層の少なくとも一部をプラズマ酸化する工程であるとしてもよい。
また、好ましくは、前記不揮発性記憶素子は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する。
また、前記高抵抗層は、TaO(但し、2.1≦x)で表される組成を有するタンタル酸化物で構成され、前記低抵抗層は、TaO(但し、0.8≦y≦1.9)で表される組成を有するタンタル酸化物で構成されるとしてもよい。
ここで、好ましくは、前記抵抗変化層の厚みは、5nm以上、1μm以下であり、前記第高抵抗層の厚みは、1nm以上、8nm以下である。
また、前記第1電極(または第2電極)は、前記高抵抗層または前記改質層との界面において、少なくとも2nm以上の前記第1電極の突起を有さない平らな形状を有するとしてもよい。ここで例えば、前記第1電極(または第2電極)は、膜厚が1nm以上8nm以下の白金から形成されるとしてもよいし、前記第1電極または第2電極は、イリジウムから形成されるとしてもよい。
また、前記不揮発性記憶素子は、前記第1電極または前記第2電極に電気的に接続された電流制御素子をさらに備えるよう形成されるとしてもよい。ここで例えば、前記電流制御素子はトランジスタであるとしてもよいし、前記電流制御素子はダイオードであるとしてもよい。
また、上記課題を解決するために本発明の一形態における不揮発性記憶素子の製造方法は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化層と、前記抵抗変化層に接続された第1電極および第2電極とを備え、前記抵抗変化層は、遷移金属酸化物で構成される高抵抗層と、前記高抵抗層より酸素含有率の小さい遷移金属酸化物で構成される低抵抗層と、前記高抵抗層および前記低抵抗層間に介在し、前記高抵抗層より酸素含有率の大きい遷移金属酸化物で構成される改質層とを含む。
また、上記課題を解決するために本発明の一形態における不揮発性記憶素子の製造方法は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する、金属酸化物で構成される抵抗変化層、並びに前記抵抗変化層に接続された第1電極及び第2電極を備える不揮発性記憶素子の製造方法であって、基板上に前記第1電極を形成する工程と、前記第1電極上に、所定の酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、前記高抵抗層上に、前記高抵抗層を構成する遷移金属酸化物の酸素欠損を低減させた遷移金属酸化物であって、前記高抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される中間層を形成する工程と、前記中間層上に、前記高抵抗層よりも小さい酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、前記低抵抗層の上に、前記第2電極を形成する工程と、を含み、前記抵抗変化層は、前記高抵抗層と、前記中間層と、前記低抵抗層とで構成される。
また、上記課題を解決するために本発明の一形態における不揮発性記憶素子の製造方法は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する、金属酸化物で構成される抵抗変化層、並びに前記抵抗変化層に接続された第1電極及び第2電極を備える不揮発性記憶素子の製造方法であって、基板上に前記第1電極を形成する工程と、前記第1電極上に、所定の酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、前記低抵抗層上に、前記低抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される中間層を形成する工程と、前記中間層上に、前記低抵抗層よりも大きい酸素含有率、かつ、前記中間層よりも小さい酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、前記高抵抗層の上に、前記第2電極を形成する工程と、を含み、前記抵抗変化層は、前記高抵抗層と、前記中間層と、前記低抵抗層とで構成される。
また、上記課題を解決するために本発明の一形態における不揮発性記憶素子は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化層と、前記抵抗変化層に接続された第1電極および第2電極とを備え、前記抵抗変化層は、遷移金属酸化物で構成される高抵抗層と、前記高抵抗層より酸素含有率の小さい遷移金属酸化物で構成される低抵抗層と、前記高抵抗層および前記低抵抗層間に介在し、前記高抵抗層より酸素含有率の大きい遷移金属酸化物で構成される中間層とを含む。
本発明によれば、初期ブレイク時の電圧を低減することのできる抵抗変化型不揮発性記憶素子の製造方法を実現できる。さらに、例えば抵抗変化素子などの抵抗変化型不揮発性記憶素子に負荷抵抗が接続されていても、初期ブレイク工程のための電圧が増大することがないため、トランジスタ等の大型化を防ぎ、高密度なメモリセルアレイを実現できる。
図1は、本発明の抵抗変化素子の構成の一例を示す模式図である。 図2Aは、抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。 図2Bは、抵抗変化層に酸素不足型タンタル酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。 図3Aは、抵抗変化層に酸素不足型ハフニウム酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。 図3Bは、抵抗変化層に酸素不足型ハフニウム酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。 図4Aは、本実施例における素子断面の透過型電子顕微鏡(TEM)写真である。 図4Bは、本実施例における素子断面の透過型電子顕微鏡(TEM)写真である。 図4Cは、本実施例における素子断面の透過型電子顕微鏡(TEM)写真である。 図5は、本実施例における素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロットした結果を示す図である。 図6Aは、本実施例における素子Aの抵抗変化動作を示す図である。 図6Bは、本実施例における素子Bの抵抗変化動作を示す図である。 図6Cは、本実施例における素子Cの抵抗変化動作を示す図である。 図7Aは、本実施例のPt層の換算膜厚と結合エネルギーとの関係を示す図である。 図7Bは、図7Aの各スペクトルのメインピークの結合エネルギー値を、Pt層の膜厚に対してプロットした図である。 図8Aは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Bは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Cは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Dは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Eは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Fは、本発明の抵抗変化素子の製造方法について説明するための図である。 図8Gは、本発明の抵抗変化素子の製造方法について説明するための図である。 図9は、サンプルに対してX線反射率プロファイル測定により密度(屈折率)や膜厚、表面ラフネスの変化を調べた結果を示す図である。 図10Aは、改質工程における第1タンタル酸化物層に対するX線光電子分光(XPS)による測定結果を示す図である。 図10Bは、改質工程における第1タンタル酸化物層に対するX線光電子分光(XPS)による測定結果を示す図である。 図11は、本実施例における比較試料としての抵抗変化素子の構成を示す模式図である。 図12は、第1タンタル酸化物層の膜厚に対する初期抵抗値をプロットした図である。 図13Aは、抵抗変化素子10における抵抗値の変化を示す図である。 図13Bは、抵抗変化素子20における抵抗値の変化を示す図である。 図14Aは、ハードブレイクに至るまでの抵抗変化素子10の電流−電圧特性を示す図である。 図14Bは、ハードブレイクに至るまでの抵抗変化素子20の電流−電圧特性を示す図である。 図15Aは、ハードブレイクに至るまでの抵抗変化素子10の電流−電圧特性を示す図である。 図15Bは、ハードブレイクに至るまでの抵抗変化素子20の電流−電圧特性を示す図である。 図16Aは、第1タンタル酸化物層の膜厚に対する抵抗変化素子10のソフトブレイク電圧及びソフトブレイク電流の関係を示す図である。 図16Bは、第1タンタル酸化物層の膜厚に対する抵抗変化素子20のソフトブレイク電圧及びソフトブレイク電流の関係を示す図である。 図17Aは、第1タンタル酸化物層の膜厚に対する抵抗変化素子10のハードブレイク電圧及びハードブレイク電流を示す図である。 図17Bは、第1タンタル酸化物層の膜厚に対する抵抗変化素子20のハードブレイク電圧及びハードブレイク電流を示す図である。 図18は、サンプル3の抵抗変化素子の抵抗変化動作を示す図である。 図19は、比較試料2の抵抗変化素子の抵抗変化動作を示す図である。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
[抵抗変化素子の構成]
まず、本発明の抵抗変化素子の構成について説明する。
図1は、本発明の抵抗変化素子の構成の一例を示す模式図である。図1に示す抵抗変化素子10は、印加される電気的パルスの極性に応じて高抵抗状態と低抵抗状態とを遷移する、金属酸化物で構成される抵抗変化層、並びに前記抵抗変化層に接続された第1電極及び第2電極を備える不揮発性記憶素子であって、基板1と、基板1の上に形成された第1電極2と、第1電極2の上に形成された金属酸化物層3と、金属酸化物層3の上に形成された第2電極4とを備えている。金属酸化物層3は、第1金属酸化物層31と第2金属酸化物層32の積層構造で構成されていてもよい。このとき、第1金属酸化物層31の酸素含有率は第2金属酸化物層32の酸素含有率より高く構成される。このような構成とすることにより、第1金属酸化物層31において抵抗変化現象を選択的に発現させることができる。第1金属酸化物層31及び第2金属酸化物層32を構成する金属は、タンタルやハフニウム、ジルコニウム等の遷移金属であることが好ましい。これらの遷移金属酸化物を抵抗変化層として用いることにより、安定した動作を得ることができるからである。また、この抵抗変化素子10は、電流制御素子として例えば、トランジスタやダイオードを用いることができる。電流制御素子が導通状態(オン)の時、電流制御素子は抵抗変化素子10に対し負荷抵抗6となる。
基板1は、例えばシリコン基板により構成される。
第1電極2及び第2電極4は、金属酸化物層3と物理的に接合され、かつ電気的に接続されている。ここで、抵抗変化素子10が負荷抵抗6を備えている場合、負荷抵抗6は第1電極2または第2電極4の少なくともどちらか一方に直列に接続されている。また、第1電極2は第2電極4と同等のサイズでもよい。
また、第1電極2及び第2電極4は、例えば、Au(金)、Pt(白金)、Ir(イリジウム)、Pd(パラジウム)、Cu(銅)、Ag(銀)、TaN(窒化タンタル)、Ta(タンタル)、Ti(チタン)、TiN(窒化チタン)のうちの1つまたは複数の材料を用いて構成される。
具体的には、第1電極2は、第1金属酸化物層31と接するように配置される。第1電極2は、例えば、Au、Pt、Ir、Pd、Cu及びAg等である。金属酸化物層3を構成する遷移金属としてTaを用いた場合には、第1電極2は、Taの標準電極電位より標準電極電位が高い材料のうちの1つまたは複数の材料を用いて構成されるのが好ましい。一方、第2電極4は、第1電極2を構成する材料の標準電極電位に比べて、その標準電極電位が小さい材料(例えば、W(タングステン)、Ni(ニッケル)、Ta、またはTaN等)で構成されることが好ましい。換言すると、第1電極2の標準電極電位V、第2電極4の標準電極電位V2、タンタルの標準電極電位をVTaとすると、VTa<V、かつV<Vなる関係を満足することが好ましい。このような構成とすることにより、第1電極2と接する第1金属酸化物層31で抵抗変化現象を安定に起こすことができる。
なお、第1電極2は、Irまたは膜厚が1nm以上23nm以下のPtで構成されるのが好ましい。また、第1電極2がPtから構成される場合、その膜厚は、より好適には1nm以上13nm以下がよい。さらに好適には1nm以上10nm以下であり、最も好ましくは1nm以上8nm以下である。
金属酸化物層3は、酸素含有率の異なる複数の金属酸化物層(ここでは、タンタル酸化物層)が積層されてなる抵抗変化層である。具体的には、金属酸化物層3は、積層された第1金属酸化物層31及び第2金属酸化物層32から構成されている。ここで、第1金属酸化物層31の酸素含有率は、第2金属酸化物層32の酸素含有率よりも高くする。好ましくは、第1金属酸化物層31の組成をTaOとした場合にxが2.1以上であり、且つ、第2金属酸化物層32の組成をTaOとした場合にyが0.8以上1.9以下である。また、金属酸化物層3は、タンタル酸化物層以外の遷移金属酸化物層でもよく、たとえば、積層された第1ハフニウム酸化物層(第1金属酸化物層31)及び第2ハフニウム酸化物層(第2金属酸化物層32)から構成されている場合は、第1ハフニウム酸化物層の組成をHfOとした場合にxは1.8より大きく、且つ、第2ハフニウム酸化物層の組成をHfOとした場合にyが0.9以上1.6以下であることが望ましい。また、金属酸化物層3が、積層された第1ジルコニウム酸化物層(第1金属酸化物層31)及び第2ジルコニウム酸化物層(第2金属酸化物層32)から構成されている場合は、第1ジルコニウム酸化物層の組成をZrOとした場合にxが1.9より大きく、且つ、第2ジルコニウム酸化物層の組成をZrOとした場合にyが0.9以上1.4以下であることが望ましい。詳細は後述するが、x及びyが上記範囲内にある場合に、金属酸化物層3の抵抗値を安定して高速に変化させることができるからである。
また、金属酸化物層3の厚みは、好ましくは10nm以上であり、1μm以下、好ましくは200nm以下である。これは、金属酸化物層3の厚みが1μm以下であれば抵抗値の変化が認められるからである。また、200nm以下であることが好ましいのは、パターニングプロセスリソグラフィーを使用する場合に、加工し易く、しかも金属酸化物層3の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くすることができるからである。また、10nm以上が好ましいのは、電圧パルス印加時に抵抗変化素子10が破壊することをより確実に回避するという観点からである。
第1金属酸化物層31は、金属酸化物層3において実質的に抵抗変化現象を起こす層であり、また抵抗変化素子10が製造工程中にチャージアップ等により書き込まれたり、破壊したりするのを防止するために設けられている高抵抗層である。換言すると、第1金属酸化物層31は、抵抗変化素子10を安定して抵抗変化動作させるために極めて重要な役割を果たすものである。第1金属酸化物層31がタンタル酸化物の場合、その厚みは、1nm以上8nm以下程度が好ましい。第1金属酸化物層31がハフニウム酸化物の場合、その厚みは、4nm以上5nm以下程度が好ましい。また、第1金属酸化物層31がジルコニウム酸化物の場合、その厚みは、1nm以上5nm以下程度が好ましい。これは、第1金属酸化物層31の厚みが大きすぎると初期抵抗値が高くなりすぎる等の不都合がある一方で、小さすぎると安定した抵抗変化が得られないという不都合があるためである。
以上のように抵抗変化素子10は構成される。
なお、第1金属酸化物層31(高抵抗層)と第2金属酸化物層32(低抵抗層)との間には、第1金属酸化物層31よりも酸素含有率の大きい(高い抵抗を有する)改質層または中間層が形成されている。具体的には、改質層は、第1金属酸化物層31の少なくとも一部の酸素欠損を低減させる改質を行うことにより、第1金属酸化物層31の少なくとも一部に形成される。この改質層は、第1金属酸化物層31(高抵抗層)のすべてであってもよい。中間層は、第1金属酸化物層31よりも酸素欠損を低減された層が第1金属酸化物層31上に形成される。
また、上述したように、抵抗変化素子10の金属酸化物層3、すなわち抵抗変化層の材料には、遷移金属酸化物(好ましくはTa、Hf、またはZr酸化物等)が用いられる。特に第2金属酸化物層32は、酸素不足型の遷移金属酸化物が好ましい。酸素不足型の遷移金属酸化物とは、化学量論的な組成を有する酸化物と比較して酸素の含有量(原子比:総原子数に占める酸素原子数の割合)が少ない酸化物をいう。通常、化学量論的な組成を有する酸化物は、絶縁体、あるいは非常に高い抵抗値を有する。例えば遷移金属がTaの場合、化学量論的な酸化物の組成はTaであって、TaとOの原子数の比率(O/Ta)は2.5である。したがって、酸素不足型のTa酸化物は、TaとOの原子比は0より大きく、2.5より小さいことになる。本発明においては、酸素不足型の遷移金属酸化物は、酸素不足型のTa酸化物であることが好ましい。より好適には、第2金属酸化物層32は、上述したように、TaO(但し、0<y<2.5)で表される組成を有する第2タンタル含有層(第2金属酸化物層32)と、TaO(但し、y<x)で表される組成を有する第1タンタル含有層(第1金属酸化物層31)とが積層された積層構造を少なくとも有している。他の層、例えば第3タンタル含有層や他の遷移金属酸化物の層などを適宜配置しうることは言うまでもない。
次に、上述した第1電極2の膜厚の範囲が好適である理由等について説明する。
[抵抗変化素子の電極]
第1電極2は、第2金属酸化物層32に比べて酸素含有率が高い第1金属酸化物層31が接する電極である。この第1電極2を、例えば2nm以下の、好ましくは1nm以下の、より好ましくは0.5nm以下の微小な突起を有しない平らな形状を有する電極とした上で、後述する本願発明の第1金属酸化物層31の膜についての改質処理を行えば、ブレイクダウン電圧を低減できるほか、初期抵抗のばらつきを小さくできる。まず、この効果について詳しく説明する。
これまで、電気的特性(特に初期抵抗)の再現性や動作の信頼性(耐久性)を向上させることと、初期化処理におけるブレイクダウン電圧を低減することは、両立させることが困難であった。具体的には、電気的特性及び信頼性の観点からすれば、微小な突起を有しない平らな形状を有する電極(第1電極2)で初期の抵抗値が高抵抗の第1金属酸化物層31との界面を構成することが好ましかった。しかしながら、かかる電極では、初期化処理時に第1金属酸化物層31に均一にブレイクダウン電圧が印加されるため、初期抵抗値が高くなり、初期化処理におけるブレイクダウン電圧が高くなるという課題を有していた。一方、初期化処理におけるブレイクダウン電圧を下げる観点からすれば、微小な突起を有する電極が好ましかったが、かかる電極では、所望の電気的特性の実現や、信頼性の確保が難しいという課題を有しているため採用できない。
そのため、例えば2nm以下の、好ましくは1nm以下の、より好ましくは0.5nm以下の微小な突起を有しない平らな形状を有する電極(第1電極2)を用いて初期化処理におけるブレイクダウン電圧を下げるため、本願発明の第1金属酸化物層31の膜についての所定の改質処理を行う。それにより、初期化処理におけるブレイクダウン電圧が高くなるという課題を解決する。すなわち、微小な突起を有しない平らな形状を有する電極(第1電極2)を用いた場合でも所望の電気的特性及び信頼性を確保しつつ、ブレイクダウン電圧を下げることができる。
なお、第1電極2が微小な突起を有しない平らな形状を有する電極として構成されるためには、上述したように、第1電極2がIr電極であればよい。あるいは膜厚1nm以上23nm以下のPt電極であればよい。Pt電極は膜厚を薄くするほど応力が減少し、海面における突起の発生を抑制することができる。したがって、Pt電極(第1電極2)の膜厚は、より好適には1nm以上13nm以下がよい。さらに好適には1nm以上10nm以下であり、最も好ましくは1nm以上8nm以下である。
この第1電極2に関する知見は本発明者らが下記に述べる実験を行った結果、想到したものである。以下の実験1において、この想到に至った実験結果及びその実験結果に対する考察について述べる。
(実験1)
図2A及び図2Bは、抵抗変化層に酸素不足型タンタル酸化物、電極にPtを用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。図2Aはプロセス中の最高温度を400℃とした場合を示しており、図2Bはプロセス中の最高温度を100℃とした場合を示している。
図2Aに示す素子は、膜厚が約50nmであるPt層からなる第2電極層140aの上に、膜厚が約23nmである第2の酸素不足型タンタル酸化物層132aと、膜厚が約8nmである第1の酸素不足型タンタル酸化物層131aと、膜厚が約80nmであるPt層からなる第1電極層120aとをこの順に積層させている。また、第1の酸素不足型タンタル酸化物層131aの酸素含有量は、第2の酸素不足型タンタル酸化物層132aの酸素含有量よりも高い(ほぼTaの組成)。また、図2Aに示す素子は、半導体デバイスの製造にかかるプロセス技術を使用して作成され、プロセス中の加熱工程の最高温度は約400℃である。この400℃は、例えば銅やアルミニウムで構成される電極配線の形成(シンタリング)を行う際に必要となる温度である。
図2Aを詳細に検討すれば明らかなように、400℃の加熱を行った場合には、電極側から抵抗変化層側に向かって、Ptで構成される小さな突起(写真中丸で囲った部分、3nm以上の大きさ)が形成されていた。具体的には第2電極層140aから写真上方向(第2の酸素不足型タンタル酸化物層132aの方向)に向かって、Ptで構成される小さな突起が形成されていた。また、第1電極層120aから写真下方向(第1の酸素不足型タンタル酸化物層131aの方向)に向かって、Ptで構成される小さな突起が形成されていた。
この突起のほとんどは、上下のPt層の粒界(結晶粒界:grain boundary)付近から伸びていた。特に注目されるのは、第1電極層120aから延びた突起が、第1の酸素不足型タンタル酸化物層131aの厚みの半分程度にまで達していることである。
一方、図2Bに示す素子の製造方法は、図2Aの素子と同様の構成、すなわち、図2Bに示す素子は、膜厚が約50nmであるPt層で構成される第2電極層140bの上に、膜厚が約23nmである第2の酸素不足型タンタル酸化物層132bと、膜厚が約8nmである第1の酸素不足型タンタル酸化物層131bと、膜厚が約80nmであるPt層で構成される第1電極層120bとをこの順に積層させている。また、第1の酸素不足型タンタル酸化物層131bの酸素含有量は、第2の酸素不足型タンタル酸化物層132bの酸素含有量よりも高い(ほぼTaの組成)が、プロセス中の加熱工程の最高温度を100℃程度に抑えている。
この素子では、図2Bに示すように、Ptで構成される突起は発生していなかった。すなわち、第1電極層120bから第1の酸素不足型タンタル酸化物層131bに向かうような突起や、第2電極層140bから第2の酸素不足型タンタル酸化物層132bに向かうような突起は全く発生していなかった。
上述したそれぞれの素子(図2A及び図2Bに示す素子)についての初期抵抗すなわち加熱工程を含む試料作製工程が完了した直後における、第1電極層(120a、120b)と第2電極層(140a、140b)との間の抵抗値を測定した。その結果、図2Aに示す試料(Pt突起のある素子)では約10Ω程度であり、図2Bに示す試料(Pt突起なしの素子)では10Ω程度であった。このように、Pt突起が発生している場合には、初期抵抗が6桁も低くなっていた。
ところで、第1の酸素不足型タンタル酸化物層(131a、131b)は、図2Aまたは図2Bに示す素子の抵抗変化現象を発現させると同時に、抵抗変化素子の初期抵抗を高く調整するために設けたものであり、図2Aまたは図2Bに示す素子で構成される抵抗変化素子を安定して抵抗変化動作させるために極めて重要な役割を果たすものである。
そのため、図2Aに示すような突起が存在すれば、設計通りの初期抵抗が得られなくなる。すなわち突起部分では、第1の酸素不足型タンタル酸化物層131aの膜厚が実質的に薄くなり、素子突起のない場合に比べ全体の抵抗値が低くなる。なお、突起が発生したとしても、その再現性が高ければ、突起の寄与も考慮して抵抗値を設計できるが、突起の発生密度やその大きさ等を現実に高い再現性をもって制御することは困難である。したがって突起の発生は、素子の電気的特性の再現性を低下させる原因になる。
さらに、図2Aのような状態で第1電極層120aと第2電極層140aとの間に電圧を印加すると、電界ないし電流は突起部に集中する。このような状態で、繰り返し電圧を印加すれば、突起部周辺で第1の酸素不足型タンタル酸化物層131a及び第2の酸素不足型タンタル酸化物層132aが破壊され、第1電極層120aと第2電極層140aとがショートして、抵抗変化が起こらなくなる可能性もある。このように、突起の発生は、素子の信頼性(耐久性)を低下させる要因にもなり得る。
以上の事から、電極から酸素不足型タンタル酸化物層に向かう突起の発生を抑制することができれば、抵抗変化素子の電気的特性の再現性や動作の信頼性を向上できると期待される。
なお、突起形成のメカニズムについては例えば以下のように考えられている。すなわち、形成プロセスの加熱工程におけるPt層の変化が一つの要因であると考えられる。例えば、Pt層が高温になったときにPt原子がマイグレーションを起こせば、突起が発生しうるからである。また、突起がPt層の粒界から成長しているのは、マイグレーションがPt層の粒界に沿って生じやすいためと考えられる。
(実験2)
次に、本発明者らは、抵抗変化層に含まれる遷移金属としてタンタルの代わりにハフニウムを用いた場合でも同様な問題が生じるか否かを検証した。
図3A及び図3Bは、抵抗変化層に酸素不足型ハフニウム酸化物を用いた不揮発性記憶素子の断面を示す透過型電子顕微鏡(TEM)写真である。図3Aはプロセス中の最高温度を400℃とした場合を示しており、図3Bはプロセス中の最高温度を100℃とした場合を示している。
図3Aに示す素子は、膜厚が約150nmであるW(タングステン)層で構成される第2電極層240cの上に、膜厚が約30nmである酸素不足型ハフニウム酸化物層230cと、膜厚が約75nmであるPtで構成される第1電極層220cとをこの順に積層させている。また、図3Aに示す素子も、半導体デバイスの製造にかかるプロセス技術を使用して作成され、プロセス中の加熱工程の最高温度は約400℃とした。
図3Aを詳細に検討すれば明らかなように、400℃の加熱を行った場合には、第1電極層220cから写真下方向(酸素不足型ハフニウム酸化物層230cの方向)に向かって、すなわち、第1電極層220cから抵抗変化層側に向かって、Ptで構成される幅広の突起(写真中丸で囲った部分、3nm以上の大きさ)が形成されていた。
一方、図3Bに示す素子は、膜厚が約150nmであるW層で構成される第2電極層240dの上に、膜厚が約30nmである酸素不足型ハフニウム酸化物層230dと、膜厚が約75nmであるPt層で構成される第1電極層220dとをこの順に積層させている。図3Bに示す素子の製造方法は、図3Aの素子と同様であるが、プロセス中の加熱工程の最高温度を100℃程度に抑えている。そして、この素子では、図3Bに示すように、Ptで構成される突起は発生していなかった。
以上の結果から、膜厚が大きいPt層(電極層)と酸素不足型遷移金属酸化物とを構成要素として有する抵抗変化素子10(不揮発性記憶素子)では、構成する遷移金属の種類に関係なく、400℃程度の高温に曝されることによりPtの突起が形成されやすいと考えられる。
以上の実験結果から、抵抗変化素子10の形成時に加熱の工程を省略すれば、突起の形成が抑制できると考えられる、一般の半導体プロセスにおいて、配線の信頼性を向上させるため、数百度程度の加熱工程は必要不可欠であり、製造プロセス中の加熱温度の上限を100℃程度とすることは現実的でない。
(実験3)
かかる知見に基づき、さらに検討を加えた結果、本発明者らは、Ptを含む電極層の膜厚を薄くすることで突起の発生を抑制できることを見出した。以下、それについて説明する。
図4A〜図4Cは、本実施例における素子断面の透過型電子顕微鏡(TEM)写真である。図4Aは素子Aの断面、図4Bは素子Bの断面、図4Cは素子Cの断面を示している。
ここで、図4Aに示す素子AのPt層で構成される第1電極層320aの厚さは8nm、素子BのPt層で構成される第1電極層320bの厚さは13nm、素子CのPt層で構成される第1電極層320cの厚さは23nmであった。いずれの素子もPt層の厚さを除けば同一な構造を有している。すなわち、図4Aに示す素子Aは、第2電極層340aと、膜厚が約23nmである第2の酸素不足型タンタル酸化物層332aと、膜厚が約8nmである第1の酸素不足型タンタル酸化物層331aと、8nmのPt層で構成される第1電極層320aと、導電体層310aとがそれぞれこの順に積層されてなる。同様に、図4Bに示す素子Bは、第2電極層340bと、膜厚が約23nmである第2の酸素不足型タンタル酸化物層332bと、膜厚が約8nmである第1の酸素不足型タンタル酸化物層331bと、13nmのPt層で構成される第1電極層320bと、導電体層310bとがそれぞれこの順に積層されてなる。図4Cに示す素子Cは、第2電極層340cと、膜厚が約23nmである第2の酸素不足型タンタル酸化物層332cと、膜厚が約8nmである第1の酸素不足型タンタル酸化物層331cと、23nmのPt層で構成される第1電極層320cと、導電体層310cとがそれぞれこの順に積層されてなる。なお、以下では、Pt層で構成される第1電極層320a、320b、320cを包含して第1電極層320とも記載し、第2電極層340a、340b、340cを包含して第2電極層340とも記載する。
図4A〜図4Cを詳細に検討すれば分かるように、素子AではPt層で構成される第1電極層320aから突起が全く発生していない。素子BではPt層で構成される第1電極層320bに2nm程度の凹凸が生じており、突起が発生しつつあることが分かる。素子Cでは一部に第1の酸素不足型タンタル酸化物層331cの中央付近まで達する突起が発生している。ただし、図4Aの例(第1電極層の膜厚=80nm)と比較すれば、突起の形状は不明瞭である。
以上の結果から、Pt層(第1電極層)の膜厚を薄くすることで、突起の発生が大幅に抑制されることが分かる。また、Pt層(第1電極層)の膜厚が厚くなるにつれて、かかる抑制効果は弱まることが分かる。
図5は、本実施例における素子A、素子B、素子Cの初期抵抗をPt層の膜厚に対してプロットした結果を示す図である。比較例として、第1電極層としてPt層(80nm)のみを堆積させて作製した不揮発性記憶素子の初期抵抗もプロットしてある。
ここで、初期抵抗とは、素子形成直後の抵抗値(第1電極層320と第2電極層340との間の抵抗値)を意味する。すなわち、加熱処理を含めた製造工程を経た素子につき、1回も電気的パルス(抵抗値を変化させるような、電圧の大きな電気的パルス)が印加されていない状態で測定された抵抗値が初期抵抗となる。初期抵抗の測定は、第1電極層320と第2電極層340との間に50mVという微弱な電圧を印加し、流れる電流を測定することにより求めた。
図5に示す通り、素子A(Pt層の膜厚=8nm)の初期抵抗は非常に高く、10Ω程度となっており、上述の図2Bに示した素子(プロセス中の加熱工程を100℃程度に抑えて作製した素子)とほぼ同等の抵抗値であった。しかしながら初期抵抗は、素子B(Pt層の膜厚=13nm)では10Ωに低下し、素子C(Pt層の膜厚=23nm)では800Ω程度にまで減少した。一方で比較例として作製した素子(Pt層の膜厚=80nm)の初期抵抗は300Ω程度だった。つまり、比較例における初期抵抗は、素子Cの半分程度だった。
以上の結果から、Pt層の膜厚増加に伴う抵抗値の減少は、Pt層における突起ないし凹凸の形成と強い相関があると考えられる。すなわち、Pt層の膜厚が厚くなると、Ptの突起(凹凸)が第1の酸素不足型タンタル酸化物層の内部に向かって成長し、第1の酸素不足型タンタル酸化物層の膜厚が実効的に薄くなる部分が発生する。第1の酸素不足型タンタル酸化物層は第2の酸素不足型タンタル酸化物層よりも高抵抗である。このため、第1の酸素不足型タンタル酸化物層の中にPtの突起が入り込めば、素子の初期抵抗は大きく減少することになる。逆に、素子の初期抵抗が高いということは、それだけPtの突起発生が抑制されていることを示す。
図5からは、Pt層の膜厚が20nmを超えると初期抵抗がほぼ一定(数百Ω程度)となり、抵抗値の減少が飽和する傾向があるのがわかる。したがって、Ptの突起及び突起様の凹凸を抑制するには、Pt層の膜厚を20nm以下にするのが好ましいと考えられる。
なお、Pt層の膜厚を薄くした場合に突起の発生が抑制されるメカニズムは次のように考えられる。すなわち、上述したようにPtの突起は、Pt層に存在する粒界に沿ったPt原子のマイグレーションにより生じると推察される。もし粒界が存在しなければ、マイグレーションも起こりにくく、突起は発生しないと考えられる。
一般に金属等を基板上に堆積した場合、膜厚が厚くなればなるほど、結晶の粒(グレイン、結晶の塊)は大きく成長し、その結果、粒界は明確になる。一方、膜厚が薄い場合は粒の成長が不十分となり、粒界は明確には現れない。このことは、図4A及び図4Bにおいて図2Aや図2Bで見られたような明確な粒界が確認されないことにも表れている。それ故、素子AのようにPt層が非常に薄い(8nm程度)場合、400℃の高温に曝しても粒界に沿ったPtのマイグレーションがおこらず、突起は発生しない。しかし、素子Bや素子CのようにPt層の膜厚が厚くなるにつれて、粒界がしだいに明確になり、突起様の凹凸が徐々に形成されるようになる。
また、突起はPt原子のマイグレーションによって形成されるが、マイグレーションするPt原子自体が少なければ突起は形成されにくくなると推察される。つまり、Pt原子の量は、突起発生を抑制するもう一つの要因と考えられる。Pt層の膜厚を薄くする事は、Pt原子の量を減少させている事と同意である。それ故、素子A〜素子Cでは、マイグレーションするPt原子が少ないために突起の形成が抑えられたとも考えられる。
次に、素子A、素子B及び素子Cが抵抗変化動作するか否かを検証した。これについて説明する。図6Aは本実施例における素子Aの抵抗変化動作を示す図、図6Bは本実施例における素子Bの抵抗変化動作を示す図、図6Cは本実施例における素子Cの抵抗変化動作を示す図である。
ここで、電圧の正負を、第2電極層340を基準とした第1電極層320の電圧で表現する。具体的には、第2電極層340よりも高い電圧を第1電極層320に印加した場合の電圧を正とし、逆に、第2電極層340よりも低い電圧を第1電極層320に印加した場合の電圧を負とする。電圧の印加は、パルス幅が100nsの電気的パルスを用いて行った。また、抵抗値は、各回の電気的パルス印加前に、50mVという微弱な電圧を電極間(第1電極層320と第2電極層340との間)に印加した際の電流を測定して求めた。
図6Aにおいて、素子Aに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5Vである。そして、4回目以降は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図6Aでは、1回目のパルスを印加する前の抵抗値(初期抵抗値)が10Ω以上(装置の測定限界以上)であり、測定点は欄外となり図示されていない。また、図6Aに示すように、素子Aについては、パルス数が10回を越えると、+1.7Vを印加すれば約3000Ωの抵抗値で安定し、−1.5Vを印加すれば約100Ωの抵抗値で安定する。つまり、素子Aについては、パルス数が10回を越えると、安定した抵抗変化動作を示すことがわかる。
図6Bにおいて、素子Bに印加された電気的パルスの電圧は以下の通りである。1回目:−1.5V、2回目:+1.7V、3回目:−1.5Vである。そして、4回目以降は2回目以降と同様に、+1.7Vと−1.5Vとを交互に印加した。なお、図6Bでも、1回目のパルスを印加する前の抵抗値(初期抵抗値)が10Ω以上(装置の測定限界以上)であり、測定点は欄外となり図示されていない。また、図6Bに示すように、素子Bについてはパルス数が4回を越えると、+1.7Vを印加すれば約3000Ωの抵抗値で安定し、−1.5Vを印加すれば約100Ωの抵抗値で安定する。つまり、素子Bについてはパルス数が4回を越えると、安定した抵抗変化動作を示すことがわかる。
図6Cにおいて、素子Cに印加された電気的パルスの電圧は以下の通りである。1回目:+1.7V、2回目:−1.5V、3回目:+1.7Vである。そして、4回目以降下は2回目以降と同様に、−1.5Vと+1.7Vとを交互に印加した。なお、図6Cでは、1回目のパルスを印加する前の抵抗値(初期抵抗値)は約3000Ωであった。したがって、図6Bに示すように、素子Cについては、パルス数が3回を越えると、+1.7Vを印加すれば約3000Ωの抵抗値で安定し、−1.5Vを印加すれば約100Ωの抵抗値で安定する。つまり、素子Cについては、パルス数が3回を越えると、安定した抵抗変化動作を示すことがわかる。
なお、図示しないが、比較例(Pt層の膜厚=80nm)の素子でも、素子A〜素子Cとほぼ同等の抵抗変化動作が観測された。
以上の結果から、素子A〜素子Cが抵抗変化動作するか否かは、Pt層の膜厚にほとんど影響されないと結論付けることができる。
以上の実験結果及び検討結果から、抵抗変化現象には影響を与えないが、初期抵抗のばらつき低減や信頼性向上の観点において、Pt層の膜厚には、好ましい範囲(上限値)があることが導ける。
すなわち、まず、図4A〜図4Cに示すように、Pt層の膜厚を8nmにすればPtの突起は全く発生せず、Pt層の膜厚を13nm、23nmと増やすとPt界面の突起は増加した。しかし、図2Aの素子(Pt層の膜厚=80nm)に生じていた突起とは若干異なって、図4B、図4Cで見られた突起は、凹凸と表現すべきような形状をしていた。この事から、図4CのPt層の膜厚が23nmでも、ある程度は突起発生を抑制できていると考えられる。よって、突起発生を抑制するためには、Pt層の膜厚を23nm以下にすることが好ましいと言える。
次に、図5に示すように、23nm以下では、Pt層の膜厚の減少につれて、抵抗値が大きく増加する傾向が見られた。しかし、Pt層の膜厚が23nmを超えて増加しても、抵抗値はそれ以上低下せず、ほぼ一定となる傾向が見られた。そのため、初期抵抗値の大きさは、Pt突起の形成と非常に強い相関があり、抵抗値が低い程、大きな突起が形成されていると考えられる。つまり、電気抵抗の大きな第1の酸素不足型タンタル酸化物層の内部へ突起が成長し、実効的な第1の酸素不足型タンタル酸化物層の膜厚が減少した結果、図5に示す結果が得られたと考えられる。すなわち、図5の初期抵抗値の測定結果からは、Ptの膜厚が23nm以下の領域で突起形成の抑制効果が大きく、23nmを超える領域ではあまり強い突起形成の抑制効果はないと言える。したがって、Pt層の膜厚は23nm以下にすることがさらに好ましいと言える。
このように、図4A〜図4Cにおいて、機器分析的な観点から得られた結果と、図5において電気特性的な観点から得られた結果はほぼ一致しており、突起形成の抑制効果が現れるPt層の膜厚の上限値は23nm程度である。一方で、突起を完全になくすためには、図4A〜図4Cの断面TEM観察結果より、Pt層の膜厚を8nm以下にする必要があると結論できる。
次に、Ptの膜厚に下限値があるかどうかについて考察する。
Ptは、上述のように、標準電極電位が高いため、Ptに接する抵抗変化層が抵抗変化を起こしやすい(電気的パルスを印加した際に抵抗値が変化しやすい)材料である。そして、抵抗変化は電極と酸素不足型タンタル酸化物層との界面の近傍における酸素原子の移動によって起こっている可能性がある。一方で、一般に良く知られているように、Ptは酸化還元反応の触媒となる材料である。
これらの事から総合的に推測すると、本実施形態の抵抗変化素子10では、Ptが酸素不足型タンタル酸化物層に対して触媒的な作用を及ぼして酸素原子の移動を促進し、その結果、抵抗変化動作が起こりやすくなっているのではないかと考えられる。つまり、本実施形態の抵抗変化素子10では、抵抗値の上昇はPt層(第1電極2)と酸素不足型タンタル酸化物層(第1金属酸化物層31)の界面付近の酸化物層に酸素が供給されて(酸化)起こり、抵抗値の低下は界面付近の酸素不足型タンタル酸化物層(第1金属酸化物層31)から酸素が抜けて(還元)起こっていると考えられる。この際、Ptは、酸化物層の酸化還元反応が生じるための活性化エネルギーを低くする働き、すなわち、触媒作用をしていると考えられる。
このような観点からは、Pt層(第1電極2)は酸素不足型タンタル酸化物層(第1金属酸化物層31)の全面を隙間なく被覆している必要があると言える。もし、連続的に接触せず、島状に分離されたPt層(第1電極2)が酸素不足型タンタル酸化物層(第1金属酸化物層31)を部分的に被覆している場合、島状のPt層(第1電極2)それぞれの大きさや密度によって抵抗変化を示す領域も変化し、抵抗値がばらつく要因になってしまう。
そこで、Ptをどの程度堆積すれば全面を隙間なく覆う膜(連続膜)になるかについてX線光電子分光(XPS)を用いて調べた。
図7Aは、本実施例のPt層の換算膜厚と結合エネルギーとの関係を示す図である。
ここで、図7Aにおける詳細な実験方法は下記の通りである。
まず、基板上に酸素不足型タンタル酸化物層を堆積させ、表面を大気中で自然酸化した。次に、その上に、スパッタリング法によって膜厚を変えながらPt層を堆積させ、各膜厚においてXPSスペクトルを測定した。Pt層の膜厚は、スパッタリング時間により調整した。なお、「換算膜厚」とは、膜厚がスパッタリング時間に比例するとの仮定の下、スパッタリング時間から計算した仮想的な膜厚を言う。膜厚が厚くなると(連続膜となっていると)、換算膜厚と実際の膜厚とは一致する。膜厚が薄くなると、膜が一様な厚みを持たず、島状に分離するため、膜厚を定義することが困難となる。膜厚が薄い場合の「換算膜厚」は、島状に分離したPt層の平均的な膜厚にほぼ一致すると考えることができる。
また、図7Aは、Taの内殻に存在する4f電子のスペクトルが、Pt層の膜厚に応じてどのように変化するかを示している。図7Aでは各スペクトルを比較しやすくするため、換算膜厚毎に横軸を上下にずらしてプロットしてある。
図7Aに示すように、Taの4f電子のピークは、Pt層の膜厚が増加するにつれて、低エネルギー側にシフトしている。かかるシフトは、酸素不足型タンタル酸化物層の上にPtが堆積されることに起因したエネルギーバンド構造の変化(バンドベンディング)によると考えられる。シフトの程度は、酸素不足型タンタル酸化物層の表面がPt層により覆われる割合が増加するにつれ、大きくなる。酸素不足型タンタル酸化物層の全面がPt層で覆われると(連続膜となると)それ以上のピークシフトは起こらなくなる。このようなことを考慮にいれて図7Aを見ると、Pt層の換算膜厚が0nm〜1nmの範囲では、Taの4f電子のピークシフトが連続的に起こっていることが分かる。このことは、換算膜厚が1nm未満の範囲では、Pt層は連続膜ではなく、島状の不連続膜になっていることを意味する。一方で、換算膜厚1nm以上になると、Taの4f電子のピークシフトは起こらず、Pt層は連続的な膜になっていると考えられる。
図7Bは、図7Aの各スペクトルのメインピークの結合エネルギー値(27eV付近)の位置を、Pt層の膜厚に対してプロットした図である。そして、この図7Bからも、Pt層の換算膜厚が1nm以上ではピークシフトが生じていないのが見て取れる。
以上のように、酸素不足型タンタル酸化物上のPt層は、膜厚が1nm以上であれば連続膜となることがわかる。また、遷移金属の酸化物であれば、ほぼ性質は類似していることから、タンタル酸化物以外の遷移金属酸化物の上にPtを堆積させた場合でも、ほぼ同等の膜厚においてPt層が連続膜になると考えられる。
以上、本実施例によれば、Pt層の膜厚範囲は1nm以上23nm以下であり、より好適には1nm以上23nm以下である。さらに、より好適には1nm以上13nm以下であり、さらに好適には1nm以上10nm以下であり、最も好ましくは1nm以上8nm以下である。このように、Pt層で構成される第1電極2に好適な膜厚の範囲があるのがわかる。
なお、Pt以外にもパラジウム(Pd)もPtと同様の特性を示すことがわかっている。したがって、第1電極2にPdを用いても同様であるため、説明を省略する。
一方、第1電極2の材料として、イリジウム(Ir)を用いた場合は、電極形成後に400℃の熱処理を行っても、Irの膜厚に関わらず第1の金属酸化物層との界面でのIrの突起は発生しなかった。これは、Pt及びPdに比較して、Irの熱膨張係数は小さく、融点が高く、さらにヤング率が大きいため、アニールによる熱膨張が小さく、融点が高いため熱拡散しにくく、加えられた応力による変形度が小さいためと考えられる。
また、本実施例における実験では第2電極4上に、第2タンタル酸化物層(第2金属酸化物層32)、第1タンタル酸化物層(第1金属酸化物層31)及び第1電極2をこの順番に成膜し抵抗変化素子に相当する素子(試料)を形成した。しかし、図2A及び図2Bの結果から、第1電極2及び第2電極4の上下に関係なくPtのマイグレーションが起こっていることから、第1電極2上に第1タンタル酸化物層、第2タンタル酸化物層及び第2電極4をこの順番に成膜した場合においても、第1電極2のマイグレーションを抑制する効果は同様であると考えられる。
[抵抗変化素子の製造方法]
次に、以上のように構成された抵抗変化素子10の製造方法について説明する。
図8A〜図8Gは、本発明の抵抗変化素子10の製造方法について説明するための図である。
まず、基板1上に、スパッタリング法により、上述した好適な膜厚範囲で第1電極2(ここでは、80nmの膜厚のIr)を形成する(図8A)。
次に、高濃度の酸素含有率を有するタンタル酸化物(例えばTa)ターゲットを用いて、アルゴンガス中でRFスパッタリング法によって、第1電極2の上に第1タンタル酸化物層(第1金属酸化物層31)を形成する(図8B)。ここでの成膜条件は、成膜温度25℃、パワー1000W、成膜圧力0.05Pa、ガス流量Ar=50sccmとした。
次に、形成した第1タンタル酸化物層の表面部(図中の31a)を改質して改質層を形成する改質工程を行う(図8C)。ここで、改質工程は、次工程で第2タンタル酸化物層(第2金属酸化物層32)を形成するDCスパッタリング装置内において、不活性ガスと酸素ガスとの混合ガスが流され、かつ、シャッターを閉じた状態(スパッタによるタンタル酸化物の堆積は行われない状態)で、第1タンタル酸化物層の表面(表面部31a)を不活性ガスと酸素ガスとの混合ガスプラズマに所定時間以上暴露することにより行う。具体的には、DCスパッタリング装置内で、基板加熱なし、パワー1000W、圧力0.05Pa、ガス流量Ar/O=20/23sccmで、少なくとも5秒間、形成した第1タンタル酸化物層の表面を不活性ガスと酸素ガスとの混合ガスプラズマに暴露する。
なお、この改質工程は、次工程の第2タンタル酸化物層の形成開始までに、タンタルターゲットをスパッタリングする際の放電を安定させるための工程を利用(兼用)しているが、別の装置でおこなう酸化工程(具体的にはプラズマ酸化工程)を利用してもよい。詳細は後述するので省略する。
次に、その後、シャッターを開け、上記同じ条件すなわち基板加熱なし、パワー1000W、成膜圧力0.05Pa、ガス流量Ar/O=20/23sccmでタンタルターゲットをアルゴンガス及び酸素ガス中でスパッタリングする(反応性スパッタリング法)。それによって、第1タンタル酸化物層上に第2タンタル酸化物層を形成する(図8D)。ここで、第1タンタル酸化物層の酸素含有率は、第2タンタル酸化物層の酸素含有率よりも高くなっている。
なお、第2タンタル酸化物層における酸素含有率は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。また、基板温度は特に加熱することなく室温とすることができる。
このようにして、改質層を有する第1タンタル酸化物層(高抵抗層)及び第2タンタル酸化物層(低抵抗層)が積層されて、金属酸化物層3が構成されることになる。
次に、上記のようにして形成された金属酸化物層3の上に、スパッタリング法により、厚さ50nmの第2電極4を形成する(図8E)。
次に、第2電極4上にフォトレジスト工程によって、フォトレジストによるパターン7を形成し(図8F)、所望の領域(抵抗変化素子領域)を残すようドライエッチングする。
このようにして、抵抗変化素子10は製造される。
なお、抵抗変化素子領域の大きさ及び形状すなわち第1電極2、第2電極4及び金属酸化物層3の大きさ及び形状は、マスク及びリソグラフィによって調整することができる。本実施の形態では、第2電極4及び金属酸化物層3の大きさを0.5μm×0.5μm(面積0.25μm)とし、第1電極2と金属酸化物層3とが接する部分の大きさも0.5μm×0.5μm(面積0.25μm)となるように形成した。
また、本実施の形態では、第1タンタル酸化物層の組成をTaO(x=2.47)とし、第2タンタル酸化物層の組成をTaO(y=1.54)としている。
なお、x及びyの値は、x=2.47、y=1.54に限られるわけではない。上述したように、xの値が2.1以上(2.1≦x)であり、yの値が0.8以上1.9以下の範囲内(0.8≦y≦1.9)であればよい。この範囲なら本実施の形態での抵抗変化特性と同様に、安定した抵抗変化を実現できるからである。
(実験4)
次に、上述した改質工程により第1タンタル酸化物層(第1金属酸化物層31)の表面部31aが改質されることについて実験結果を用いて説明する。
まず、上記の第1タンタル酸化物層と同じ条件で形成した膜のサンプルに対して、シャッターを閉じた状態で、その他は第2タンタル酸化物層(第2金属酸化物層32)の成膜条件と同じ条件のプラズマ酸化を行い、膜質の変化を分析した。
まず、X線反射率法(Grazing Incidence X−ray Reflective Technique:GIXR)により膜構造の解析を行った。これは、X線をサンプルの表面に対して非常に浅い角度で入射させ、反射されたX線の強度を測定する方法(測定装置:Rigaku社製ATX−E)である。そして、このスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、膜厚、密度(屈折率)、表面ラフネスを評価する。このとき、フィッティングのパラメータとしては、屈折率、膜厚、表面ラフネスである。図9は、各サンプルに対してX線反射率プロファイル(X−ray reflectivity profile)を測定した結果である。ここではX線のサンプル表面との角度θとディテクタ角度(サンプル面に対し角度θ)を連動して変化させ、サンプル表面でのX線の反射率の推移を測定した。入射したX線の延長線からディテクタまでの角度が2θとなる。なお、図9における横軸は2θ/ω(X線の入射角度θの2倍を角度(degree)で表示)を、縦軸はX線の反射率(reflectivity)をそれぞれ示している。
図9では、プラズマ酸化条件を5秒としたサンプルa(図中の△印)と、プラズマ酸化条件を10秒としたサンプルb(図中の◇印)と、プラズマ酸化条件を20秒としたサンプルc(図中の×印)と、プラズマ酸化処理をしていないサンプルd(図中の○印)とのX線反射率プロファイルを比較している。
図9に示すように、プラズマ酸化処理の有無により2θ/ωが3度近傍のプロファイルが異なることがわかる。一方で、処理時間による依存性はほとんど見られないのがわかる。
ここで、図9に示す測定結果に対して、δ値、膜厚、表面ラフネスを最小二乗フィッティングにより求めた結果を表1に示す。フィッティングにはRigaku社製のX線反射率データ処理ソフトウェアを用いた。なお、δ値は、密度に比例する値であり、X線に対する物質の屈折率をnとするとδ=1−nで表される。また、表1中で処理なしは、サンプルdに相当し、処理あり(5s)はサンプルaに、処理あり(10s)はサンプルbに、処理あり(20s)はサンプルcに相当する。
表1に示すように、プラズマ酸化処理により膜厚は、3.55nmから3.58nmと微増した。また、プラズマ酸化処理により表面ラフネスは0.49nmから0.54nmとなり、0.05nmの増加が見られた。δ値(密度)は、処理時間が長くなるほど小さくなる傾向であった。
したがって、タンタル酸化物の場合、酸素組成が大きいほどδ値(密度)は小さくなることと、膜厚が微増していることから、プラズマ酸化によって第1タンタル酸化物層の酸素濃度が増加していると考えられる。
次に、上記各サンプル(サンプルa〜サンプルd)の酸素組成を調べるために、X線光電子分光によりTa4fスペクトルとO1sスペクトルの測定を行った。
図10A及び図10Bは、上記改質工程における第1タンタル酸化物層に対するX線光電子分光(XPS)による測定結果を示す図である。図10Aには、Ta4fスペクトルの測定結果が示されており、図10Bには、O1sスペクトルの測定結果が示されている。
そして、図10Aに示すTa4fピークと図10Bに示すO1sピークのそれぞれの積分強度から、おおよそのタンタルと酸素の組成比が相対的に変化しているかどうかを知ることができる。なお、組成比の絶対値は正確ではない。
ここで、表2に、各サンプルの組成比とその増加率を求めた結果を示す。
表2に示すように、最大2.1%の増加が見られ、処理時間が長いほど処理なしに比べて酸素組成が増加する傾向が見られる。
これはX線反射率測定におけるδ値の傾向とつじつまが合う結果となっている。このことから、プラズマ酸化によって第1タンタル酸化物層の酸素組成が大きくなったと考えられる。さらに厳密に言えば、第1タンタル酸化物層の表面部31aの酸素組成がより大きくなったといえる。
このように金属酸化物層3を構成することによって、第1タンタル酸化物層の膜質を酸素がより多く存在するように制御することができるのがわかる。
(実験5)
実験5では、上記のように形成された抵抗変化素子10の電気的特性について測定した。
まず、抵抗変化素子10のサンプルとして、金属酸化物層3の厚みをトータルで50nmとし、第1タンタル酸化物層(第1金属酸化物層31)と第2タンタル酸化物層(第2金属酸化物層32)との厚みが異なる3種類のサンプル(以下、サンプル1〜サンプル3と記載)を形成した。
具体的には、サンプル1は、第1タンタル酸化物層の厚みを3nm、第2タンタル酸化物層の厚みを47nmとした。サンプル2は、第1タンタル酸化物層の厚みを4nm、第2タンタル酸化物層の厚みを46nmとし、サンプル3は、第1タンタル酸化物層の厚みを5nm、第2タンタル酸化物層の厚みを45nmとした。
また、サンプル1〜サンプル3の比較例として、図11に示すような、膜構成が上下逆の抵抗変化素子20を3種類(以下、比較試料1〜比較試料3と呼ぶ)形成した。図11は、本実施例における比較試料としての抵抗変化素子の構成を示す模式図である。なお、図1と同様の要素には同一の符号を付している。
比較試料として上下逆の構成としたのは、抵抗変化素子10の構成では、第2タンタル酸化物層形成時に、第1タンタル酸化物層の表面がArと酸素の混合ガスプラズマに曝されるため、その影響を完全に除去できる比較試料を作成するためである。
ここで、比較試料としての抵抗変化素子20の製造方法について説明する。
まず、基板1上に、スパッタリング法により、厚さ50nmの第2電極4(ここでは、TaN膜)を形成する。
次に、タンタルターゲットをアルゴンガス及び酸素ガス中で反応性DCスパッタリング法によって、第2電極4上に第2タンタル酸化物層を形成する。ここでの成膜条件は基板加熱なし、パワー1000W、成膜圧力0.05Pa、ガス流量Ar/O=20/23sccmである。つまり、図8Bにおける工程と全く同じ成膜条件である。
次に、高濃度の酸素含有率を有するタンタル酸化物(例えばTa)ターゲットを用いて、アルゴンガス中でRFスパッタリング法によって、第2タンタル酸化物層の上に第1タンタル酸化物層を形成する。ここでの成膜条件は、基板加熱なし、パワー1000W、成膜圧力0.05Pa、ガス流量Ar=50sccmである。つまり、図8Dにおける工程と全く同じ成膜条件である。
このようにして、第2タンタル酸化物層及び第1タンタル酸化物層によって金属酸化物層30が構成されることになる。
次に、上記のようにして形成された金属酸化物層30の上に、スパッタリング法により、厚さ50nmの第1電極2(ここでは、Ir膜)を形成する。
最後に、第1電極2上にフォトレジスト工程によって、フォトレジストによるパターン7を形成し、所望の領域(素子領域)を残すようドライエッチングする。このようにして、抵抗変化素子20を製造できる。
なお、比較試料すなわち比較試料1〜比較試料3においても、サンプル1〜サンプル3と同様に、第2電極4及び金属酸化物層30の大きさを0.5μm×0.5μm(面積0.25μm)とし、第1電極2と金属酸化物層30とが接する部分の大きさも0.5μm×0.5μm(面積0.25μm)とした。
また、比較試料すなわち比較試料1〜比較試料3においても、サンプル1〜サンプル3と同様に、第1タンタル酸化物層の組成をTaO(x=2.47)とし、第2タンタル酸化物層の組成をTaO(y=1.54)としている。比較試料1〜比較試料3では、金属酸化物層30の厚みはトータルで50nmとし、第1タンタル酸化物層と第2タンタル酸化物層の厚みが異なる。具体的には、比較試料1は、第1タンタル酸化物層の厚みを4.5nm、第2タンタル酸化物層の厚みを45.5nmとし、比較試料2は、第1タンタル酸化物層の厚みを5.5nm、第2タンタル酸化物層の厚みを44.5nmとした。また、比較試料3は、第1タンタル酸化物層の厚みを6.5nm、第2タンタル酸化物層の厚みを43.5nmとした。
ところで、比較試料(比較試料1〜比較試料3)では、第1タンタル酸化物層の改質処理が全くはいらない膜構成になっている。すなわち、比較試料1〜比較試料3では、改質処理されていない第1タンタル酸化物層を有する膜構成になっている。
次に、以上のように作成されたサンプル1〜サンプル3と比較試料1〜比較試料3との電気的特性の比較について説明する。
まず、以下で用いる用語の定義を説明する。
金属酸化物層3(または金属酸化物層30)の抵抗値が所定の高い値(例えば、数10kΩ)にある場合を高抵抗状態といい、同じく所定の低い値(例えば、数kΩ)にある場合を低抵抗状態という。
また、図1に示す抵抗変化素子10では、電源5を用いて、第1電極2が第2電極4に対して相対的に負である電圧パルス(書き込み電圧パルスという)を第1電極2及び第2電極4の間に印加することにより、金属酸化物層3の抵抗値が減少し、金属酸化物層3が高抵抗状態から低抵抗状態へ変化する。これを書き込み過程という。
また、図1に示す抵抗変化素子10では、電源5を用いて、第1電極2が第2電極4に対して相対的に正である電圧パルス(消去電圧パルスという)を、第1電極2及び第2電極4の間に印加することにより、金属酸化物層3の抵抗値が増加し、金属酸化物層3が低抵抗状態から高抵抗状態へ変化する。これを消去過程という。
なお、図1に示す抵抗変化素子10では、金属酸化物層3が低抵抗状態にある場合に、書き込み電圧パルスと同極性である負の電圧パルスが第1電極2及び第2電極4間に印加されたとしても、金属酸化物層3は低抵抗状態のまま変化しない。同様に、金属酸化物層3が高抵抗状態にある場合に、消去電圧パルスと同極性である正の電圧パルスが第1電極2及び第2電極4間に印加されたとしても、金属酸化物層3は高抵抗状態のまま変化しない。ただし、金属酸化物層3の抵抗値が初期抵抗値(抵抗変化素子10を製造後、読み出し電圧以外の電圧が印加されていない状態の抵抗値で、通常上述した「高抵抗状態」における抵抗値よりも高い値、例えば、20MΩ、を有し、このまま書き込み電圧パルスまたは消去電圧パルスを印加しても抵抗変化しない状態の抵抗値)である場合、抵抗状態の変化(高抵抗状態から低抵抗状態への遷移、および低抵抗状態から高抵抗状態への遷移)を発現させるために通常の書き込み電圧パルスまたは消去電圧パルスよりも振幅の大きな電圧やパルス幅が長いパルスを電極間に加える過程を経なければならない。この過程を初期ブレイク(ダウン)と呼ぶ。
なお、上記用語は、図11に示す抵抗変化素子20に対しても同様に用いることができるので、詳細説明は省略する。
[抵抗変化素子の初期抵抗]
次に、サンプル1〜サンプル3及び比較試料1〜比較試料3の特性として、初期抵抗値を測定し、その結果について検討する。
図12は、第1タンタル酸化物層の膜厚に対する初期抵抗値をプロットした図である。ここでは、サンプル1〜サンプル3における第1電極2と第2電極4との間に、閾値電圧(例えば、1V程度)よりも低い0.4Vの微弱な電圧を印加し、流れる電流を測定することにより、サンプル1〜サンプル3(各抵抗変化素子)の初期抵抗を求めた。また、比較試料1〜比較試料3も、同様にして初期抵抗値を求めた。
図12に示すように、第1タンタル酸化物層(第1金属酸化物層31または第1金属酸化物層231)の膜厚が大きくなるほど初期抵抗値は高くなっている。したがって、初期抵抗の膜厚依存特性は、サンプル1〜サンプル3と比較試料1〜比較試料3とでほぼ一致しており(一対一の関係であり)、膜構成の違いによる違いは見られない。
また、第1タンタル酸化物層は、Taに近い高濃度の酸素含有率を有するタンタル酸化物であり半導体的な振る舞いをすることから、その抵抗は第1電極2との間のショットキー的な接合により決定されるものと考えられる。つまり、抵抗変化素子10及び抵抗変化素子20の初期抵抗は、第1電極2と第1タンタル酸化物層との界面抵抗が支配的であると言える。
以上により、初期抵抗値に関しては、サンプル1〜サンプル3と比較試料1〜比較試料3とが同一の曲線上に乗ることから、第1タンタル酸化物層(第1金属酸化物層31)及び第1電極2の界面も第1タンタル酸化物層(第1金属酸化物層231)と第1電極2の界面も同等のものが形成されていると考えられる。
[抵抗変化素子の初期ブレイク特性]
次に、サンプル1〜サンプル3及び比較試料1〜比較試料3の特性として、初期ブレイク特性について検討する。
図13Aは、抵抗変化素子10における抵抗値の変化を示す図である。図13Bは、抵抗変化素子20における抵抗値の変化を示す図である。具体的には、図13Aは、抵抗変化素子10すなわちサンプル1〜サンプル3の第1電極2及び第2電極4の間に、第1電極2が相対的に負となるような電圧パルスを0.1Vから0.1Vステップで徐々に増加させた場合における抵抗値の変化を示している。同様に、図13Bは、抵抗変化素子20すなわち比較試料1〜比較試料3の第1電極2及び第2電極4の間に、第1電極2が相対的に負となるような電圧パルスを0.1Vから0.1Vステップで徐々に増加させた場合における抵抗値の変化を示している。なお、ここでは、電流制御素子(オン抵抗:5kΩ)が抵抗変化素子10に直列に接続されている場合を想定して、5kΩの固定抵抗を負荷抵抗6として接続した場合の結果を示している。
図13A及び図13Bに示すように、電圧パルスの振幅が0.1Vから所定の閾値電圧(第1の電圧)に至るまでの間は、抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)の抵抗値は初期状態からほとんど変わらず、第1の電圧(抵抗変化素子を構成する金属酸化物層の種類や膜厚、抵抗値、電極材料等に依存する)を超えてから僅かに減少しはじめている。なお、この現象をソフトブレイク(ダウン)と呼び、この第1の電圧をソフトブレイク電圧と呼ぶ。そして、ソフトブレイク(ダウン)電圧が印加された抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)に流れる電流をソフトブレイク(ダウン)電流と呼ぶ。
そして、ソフトブレイクが始まると抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)の抵抗が減少するため、直列に接続された負荷抵抗6(負荷抵抗値5kΩ)に分配される電圧が増加し抵抗変化素子には電圧がかかりにくくなる。その結果、直列に接続された抵抗変化素子と負荷抵抗6の両端への印加電圧を増やしても、抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)にかかる電圧はほとんど変わらず、電流だけが増加する現象が起こっている。
さらに、印加電圧を増加させていくと、第2の電圧で急激に減少した。なお、この現象をハードブレイク(ダウン)と呼び、この第2の電圧をハードブレイク(ダウン)電圧と呼ぶ。そして、ハードブレイク電圧が印加された抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)に流れる電流をハードブレイク(ダウン)電流と呼ぶ。
なお、半導体のゲート酸化膜であるSiO薄膜においても直列抵抗負荷などで電流を制限した場合などで上記のような絶縁破壊の現象が見られる。すなわち、まずソフトブレイクが起こり、さらに高いストレス電圧を印加することによってハードブレイクに至る。これをプログレッシブブレイクと呼び、例えばV.L.Lo etc.、IEEE IRPS pp602、2005(非特許文献)などで報告されている。
ここで、図14Aは、ハードブレイクに至るまでの抵抗変化素子10(サンプル1〜サンプル3)の電流−電圧特性を示す図である。図14Bは、ハードブレイクに至るまでの抵抗変化素子20(比較試料1〜比較試料3)の電流−電圧特性を示す図である。ここで、横軸は、抵抗変化素子及び負荷抵抗の全体に対して印加される電圧を示している。また、図15Aは、ハードブレイクに至るまでの抵抗変化素子10(サンプル1〜サンプル3)の電流−電圧特性を示す図である。図15Bは、ハードブレイクに至るまでの抵抗変化素子20(比較試料1〜比較試料3)の電流−電圧特性を示す図である。ここで、横軸は、印加電圧から5kΩの負荷抵抗にかかる電圧(5kΩ×電流)を差し引いて抵抗変化素子のみにかかる電圧を示している。図15A及び図15Bから、直列に接続された抵抗変化素子と負荷抵抗6の両端への印加電圧を増やしても、抵抗変化素子(サンプル1〜サンプル3及び比較試料1〜比較試料3)にかかる電圧はほとんど変わらず、電流だけが増加する現象が起こっていることがわかり、抵抗変化素子への印加電圧が一定で、電流のみが増加し始める点をソフトブレイク点と呼ぶ。ソフトブレイク点における抵抗変化素子への印加電圧がソフトブレイク電圧であり、その時流れる電流がソフトブレイク電流である。
図13A及び図14Aにより抵抗変化素子10(サンプル1〜サンプル3)のハードブレイク電圧の値及びハードブレイク電流の値が読み取れる。同様に、図13B及び図14Bにより抵抗変化素子20(比較試料1〜比較試料3)のハードブレイク電圧の値及びハードブレイク電流の値が読み取れる。また、図15Aから抵抗変化素子10(サンプル1〜サンプル3)のソフトブレイク電圧の値及びソフトブレイク電流の値が読み取れる。同様に、図15Bから抵抗変化素子20(比較試料1〜比較試料3)のソフトブレイク電圧の値及びソフトブレイク電流の値が読み取れる。
続いて、図16A及び図16Bに、第1タンタル酸化物層(31、213)の膜厚に対する各抵抗変化素子のソフトブレイク電圧及びソフトブレイク電流をプロットした。
図16Aは、第1タンタル酸化物層(第1金属酸化物層31及び231)の膜厚に対する各抵抗変化素子10及び20(サンプル1〜サンプル3及び比較試料1〜比較試料3)のソフトブレイク電圧の関係を示す図である。また、図16Bは、第1タンタル酸化物層(第1金属酸化物層31及び231)の膜厚に対する抵抗変化素子10及び20(サンプル1〜サンプル3及び比較試料1〜比較試料3)のソフトブレイク電流の関係を示す図である。
図16A及び図16Bからわかるように、第1タンタル酸化物層の膜厚に対するソフトブレイク電圧またはソフトブレイク電流との関係は、同一の直線又は曲線上にあり、それぞれ一対一の関係にあることがわかる。つまり、抵抗変化素子10(サンプル1〜サンプル3)と抵抗変化素子20(サンプル1〜サンプル3及び比較試料1〜比較試料3)とでそのソフトブレイク点の特性に大きな違いは見られない。
なお、ソフトブレイク点とは、初期抵抗が僅かに変化し始める点、つまり第1タンタル酸化物層(31、213)と第1電極2との界面での第1タンタル酸化物層(31、213)の状態が変化し始める点とも言える。
したがって、抵抗変化素子10(サンプル1〜サンプル3)と抵抗変化素子20(比較試料1〜比較試料3)とについて、初期の状態では、第1タンタル酸化物層(31、213)と第1電極2との界面の状態はほぼ同じであると言える。
次に、図17A及び図17Bに、第1タンタル酸化物層(31、213)の膜厚に対する抵抗変化素子のハードブレイク電圧及びハードブレイク電流をプロットした。
図17Aは、第1タンタル酸化物層(第1金属酸化物層31及び231)の膜厚に対する抵抗変化素子10及び20(サンプル1〜サンプル3及び比較試料1〜比較試料3)のハードブレイク電圧を示す図である。また、図17Bは、第1タンタル酸化物層(第1金属酸化物層31及び231)の膜厚に対する抵抗変化素子10及び20(サンプル1〜サンプル3及び比較試料1〜比較試料3)のハードブレイク電流を示す図である。
図16A及び図16B並びに図17A及び図17Bに示すように、抵抗変化素子10(サンプル1〜サンプル3)と抵抗変化素子20(比較試料1〜比較試料3)とについて、ソフトブレイク点では、第1タンタル酸化物層(31、213)の膜厚依存性に大きな違いはなかったのに対して、ハードブレイクの場合は、膜厚依存性が大きく異なることがわかる。
具体的に、同じ第1タンタル酸化物層(31、213)の膜厚で比較すると、抵抗変化素子10は抵抗変化素子20に対し、ハードブレイク電圧は2分の1以下、ハードブレイク電流は約4分の1以下の小さい値となっている。例えば、第1のタンタル酸化物(31、213)の膜厚が5nmの場合、サンプル3ではハードブレイクが電圧3.4V、ハードブレイク電流が345μAであるのに対し、比較試料1では、ハードブレイク電圧8.6V、ハードブレイク電流1.4mAとなる。
したがって、初期状態(つまりソフトブレイク開始時点まで)では、第1タンタル酸化物層(第1金属酸化物層31及び231)と第1電極2との界面の状態は同様であると考えられるが、ソフトブレイクが起こりはじめると第1電極2との界面だけではなく、第1タンタル酸化物層の膜質や、第1タンタル酸化物層と第2タンタル酸化物層(第2金属酸化物層32)との界面の状態の影響が顕れる。抵抗変化素子10(サンプル1〜サンプル3)では、第1タンタル酸化物層(第1金属酸化物層31)を形成した後、第2タンタル酸化物層(第2金属酸化物層32)を形成する前にプラズマ酸化処理を行い、第1タンタル酸化物層を改質している。
それに対して、抵抗変化素子20(比較試料1〜比較試料3)では、第2タンタル酸化物層(第2金属酸化物層32)を形成した後、第1タンタル酸化物層(第1金属酸化物層231)を形成し、第1タンタル酸化物層の改質処理(プラズマ酸化処理)をしていないので、その界面は抵抗変化素子10の第1タンタル酸化物層(第1金属酸化物層31)に比べて酸素欠損の多い状態であると推測している。このため、ソフトブレイク後は、酸素欠損により比較的電流が流れやすい(抵抗が低い)状態となり、相対的に負荷抵抗にかかる電圧の割合が大きくなることで抵抗変化素子20に電圧がかかりにくくなり、ハードブレイクに至りにくくなると考えられる。その結果、ハードブレイク電圧及び電流が増加すると考えられる。
さらに、改質された第1タンタル酸化物層(第1金属酸化物層31)と第2タンタル酸化物層(第2金属酸化物層32)との界面近傍の、第2タンタル酸化物層の酸素濃度分布は、改質工程の影響を受けず、しかも第1タンタル酸化物層と第2タンタル酸化物層との界面近傍の第1タンタル酸化物層の酸素濃度が、第1電極2と第1タンタル酸化物層との界面近傍の酸素濃度より高いような濃度分布をしていると考えられる。
以上の結果から、本実施の形態における抵抗変化素子10のように、第1タンタル酸化物層(第1金属酸化物層31)と第2タンタル酸化物層(第2金属酸化物層32)との界面近傍の第1タンタル酸化物層の酸素欠損が低減され、かつ、第1タンタル酸化物層と第2タンタル酸化物層との界面近傍の、第2タンタル酸化物層の酸素濃度分布は改質工程の影響を受けないような第1タンタル酸化物層の改質処理を行うことにより、初期ブレイク時の電圧及び電流を低減できることがわかる。
[抵抗変化動作]
次に、初期ブレイク後の抵抗変化動作について、抵抗変化素子10としてサンプル3を例にとり、抵抗変化素子20として比較試料2を例にとり説明する。サンプル3と比較資料2の第1タンタル酸化物層の膜厚は5nm程度でほぼ同じである。
図18は、サンプル3の抵抗変化素子の抵抗変化動作を示す図である。ここでは、負荷抵抗6が直列接続されている場合を想定して、5kΩの負荷抵抗を接続した場合の結果を示している。
まず、抵抗変化素子10(サンプル3)の第1電極2及び第2電極4の間に、第1電極が相対的に負となるような電圧パルスとして−3.5Vを印加して初期ブレイク動作を行った。それにより、抵抗変化素子10(サンプル3)の抵抗値は、20MΩから14kΩまで減少した。
次に、第1電極2及び第2電極4の間に、第1電極が相対的に正となるような電圧パルスとして+3.1Vを印加すると抵抗値は54kΩまで増加した。
その後、さらに低い電圧として−1.5Vと+2.5Vとを繰り返し印加することにより、抵抗値が1.1kΩ程度に減少する低抵抗状態と、抵抗値が50〜150kΩ程度に増加する高抵抗状態とを繰り返し変化する動作を示した。
一方、図19は、比較試料2の抵抗変化素子の抵抗変化動作を示す図である。なお、図19も、図18と同様に、負荷抵抗6が直列接続されている場合を想定して、5kΩの負荷抵抗を接続した場合の結果を示している。
抵抗変化素子20(比較試料2)では第1電極2及び第2電極4の間に、第1電極が相対的に負となるような電圧パルスとしてサンプル3と同じ−3.5Vでは初期ブレイクできず、最終的に−7.0Vを印加して初期ブレイク過程を行った。それにより、抵抗変化素子20(比較試料2)の抵抗値は、33MΩから7kΩまで減少した。
次に、第1電極2及び第2電極4の間に、第1電極が相対的に正となるような電圧パルスとして+6.1Vを印加すると抵抗値は54kΩまで増加した。
その後、さらに低い電圧として−1.5Vと+2.5Vとを繰り返し印加することにより、抵抗値が1.2kΩ程度に減少する低抵抗状態と、抵抗値が40〜110kΩ程度に増加する高抵抗状態とを繰り返し変化する動作をした。
図18及び図19に示すように、抵抗変化素子10(サンプル3)及び抵抗変化素子20(比較試料2)において、どちらも通常動作時は−1.5V(低抵抗状態)と+2.5V(高抵抗状態)と比較的小さい電圧で動作している。一方、初期ブレイク時に必要な電圧の大きさは両者で大きく異なっており、抵抗変化素子10の方が初期ブレイク時に必要な電圧の大きさは小さい。
このように、本実施の形態の製造方法により、抵抗変化素子10を形成する場合に第1タンタル酸化物層に第1タンタル酸化物層の酸素欠損が低減されるような改質処理を行った場合には、初期ブレイク時の電圧及び電流が低減でき、かつ安定した抵抗変化動作を維持することができる。
以上のように、本発明によれば、初期ブレイク時の電流を低減することのできる抵抗変化型不揮発性記憶素子の製造方法を実現することができる。それにより、例えば抵抗変化素子などの抵抗変化型不揮発性記憶素子に負荷抵抗(選択トランジスタやダイオードのオン抵抗、或いは配線抵抗等)が接続されていても、初期ブレイク工程のための電圧が増大することがないため、トランジスタ等の大型化や高耐圧化をしなくても、高密度なメモリセルアレイを実現できる。
なお、上述した、第1タンタル酸化物層に第1タンタル酸化物層の酸素欠損が低減されるような改質処理は、図11に示す抵抗変化素子20に適用しても、同様の効果を奏することができる。図11は、図1の構成に対して、第1電極2と第2電極4の上下配置、および第1金属酸化物層231と第2金属酸化物層32との上下配置を入れ替えたものである。このような構成においては、第1金属酸化物層231について改質された第1金属酸化物領域は、第1金属酸化物層231と第1電極2の界面近傍に存在してもよく、もちろん第1金属酸化物層231全体に存在してもよい。
以上、本発明の抵抗変化型不揮発性記憶素子の製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
例えば、本発明では、第2金属酸化物層32の成膜開始直前に、スパッタ装置内でのプラズマ酸化によって、第1金属酸化物層31の膜の改質処理を行ったが、これ以外に酸素雰囲気中での熱酸化またはオゾン酸化などの酸化処理を用いても良く、第1金属酸化物層31及び231の膜質を酸素欠損が低減されるよう改質できれば、その方法にはとらわれない。
また、本実施の形態では、第1金属酸化物層31(高抵抗層)の膜の改質処理により、第1金属酸化物層31の少なくとも一部における酸素欠損を低減させることにより、第1金属酸化物層31の少なくとも一部を第1金属酸化物層31より酸素含有率の大きい(高い抵抗を有する)改質層に改質することについて説明したが、それに限らない。第1金属酸化物層31(高抵抗層)上に、第1金属酸化物層31より酸素含有率の大きい(高い抵抗を有する)中間層を形成し、中間層の上に第2金属酸化物層32(低抵抗層)を形成するとしてもよい。いずれにせよ、第1金属酸化物層31(高抵抗層)と第2金属酸化物層32(低抵抗層)との間において、第1金属酸化物層31(高抵抗層)より酸素含有率の大きい遷移金属酸化物層を形成すればよい。それにより、第1金属酸化物層31(高抵抗層)と第2金属酸化物層32(低抵抗層)との間において、酸素含有率のプロファイルの急峻な壁をつくることができるので、第1金属酸化物層31(高抵抗層)から第2金属酸化物層32(低抵抗層)へ酸素が拡散すること(酸素含有率のプロファイルがだれること)を防ぐことができる。すなわち、初期ブレイク時の電圧を低減することのできる効果を奏する。
また、本実施の形態では、抵抗変化素子に直列接続される負荷抵抗6として5kΩの固定抵抗を用いた場合を実施例として説明を行ったが、それに限られない。トランジスタやダイオードなどの電流制御素子を用いた場合でも同様で、それらのオン抵抗が負荷抵抗となる。また、電流制御素子は、正の印加電圧領域と負の印加電圧領域とにそれぞれ閾値電圧を有し、印加電圧の絶対値がそれぞれの閾値電圧の絶対値より大きい場合に導通(オン)状態となり、印加電圧の値がそれ以外の領域の場合(印加電圧の絶対値が対応するそれぞれの閾値の絶対値より小さい場合)に遮断(オフ)状態となるような非線形の特性を有するとしてもよい。本発明に係る不揮発性記憶素子の製造方法を用いれば、メモリセルの電流制御素子のオン抵抗が大きくても小さい印加電圧で初期ブレイクが可能である。また上記メモリセルをアレイ状に配置したメモリセルアレイにおいても本実施の形態の製造方法を応用することができる。
なお、本実施の形態において、金属酸化物層3は、タンタル酸化物の積層構造で構成されていたが、本発明の作用効果は、タンタル酸化物の場合に限って発現されるものではなく、これに限定されない。例えば、ハフニウム(Hf)酸化物の積層構造やジルコニウム(Zr)酸化物の積層構造などであってもよい。例えば、ハフニウム酸化物の積層構造を採用する場合は、第1のハフニウム酸化物の組成をHfOとし、第2のハフニウム酸化物の組成をHfOとすると、0.9≦y≦1.6程度であって、xが1.8<x<2.0程度で、第1のハフニウム酸化物の膜厚は3nm以上、4nm以下であることが好ましい。また、例えば、ジルコニウム酸化物の積層構造を採用する場合は、第1のジルコニウム酸化物の組成をZrOとし、第2のジルコニウム酸化物の組成をZrOとすると、0.9≦y≦1.4程度であって、xが1.9<x<2.0程度で、第1のジルコニウム酸化物の膜厚は1nm以上、5nm以下であることが好ましい。
また、ハフニウム酸化物の積層構造を採用する場合は、Hfターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第1電極2の上に第1のハフニウム酸化物層を形成する。第2のハフニウム酸化物層は、この第1のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第1のハフニウム酸化物層の表面を暴露することにより形成できる。第1のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板1の温度は特に加熱することなく室温とすることができる。
さらに、第2のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第1のハフニウム酸化物層の組成をHfO、第2のハフニウム酸化物層の組成をHfOと表した場合、0.9≦y≦1.6、1.8<x<2.0、第1のハフニウム酸化物層の膜厚は3nm以上4nm以下の範囲で安定した抵抗変化特性を実現できる。
一方、ジルコニウム酸化物の積層構造を採用する場合は、Zrターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、第1電極2の上に第1のジルコニウム酸化物層を形成する。第2のジルコニウム酸化物層は、この第1のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスのプラズマに第1のジルコニウム酸化物層の表面を暴露することにより形成できる。第1のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板1の温度は、上記同様に特に加熱することなく室温とすることができる。
さらに、第2のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整することができる。第1のジルコニウム酸化物層の組成をZrO、第2のジルコニウム酸化物層の組成をZrOと表した場合、0.9≦y≦1.4、1.9<x<2.0、第1のジルコニウム酸化物層の膜厚は1nm以上5nm以下の範囲で安定した抵抗変化特性を実現できる。
なお、上述したように、抵抗変化層としての遷移金属酸化物(金属酸化物層3)としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物で構成してもよいことを説明したが、それに限られない。上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できるからである。
したがって、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層を、MOで表される組成を有する第2の酸素不足型の遷移金属酸化物を含む第1の領域と、MO(但し、y<x)で表される組成を有する第1の酸素不足型の遷移金属酸化物を含む第2の領域とを有した構成とした場合、前記第1の領域及び前記第2の領域は、対応する組成の遷移金属酸化物のほかに、所定の不純物(例えば、抵抗値の調整のための添加物)を含むことを妨げない。
また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
本発明は、抵抗変化型不揮発性記憶素子の製造方法に利用でき、特にパーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる極性の異なる電気的信号に基づいて可逆的に抵抗値が変化するバイポーラ動作する抵抗変化型不揮発性記憶素子の製造方法として利用できる。
1 基板
2 第1電極
3、30 金属酸化物層
4 第2電極
5 電源
6 負荷抵抗
7 レジストパターン
10、20 抵抗変化素子
31、231 第1金属酸化物層
31a 表面部
32 第2金属酸化物層
120a、120b、220c、220d、320、320a、320b、320c 第1電極層
131a、131b、331a、331b、331c 第1の酸素不足型タンタル酸化物層
132a、132b、332a、332b、332c 第2の酸素不足型タンタル酸化物層
140a、140b、240c、240d、340、340a、340b、340c 第2電極層
310a、310b、310c 導電体層
230c、230d 酸素不足型ハフニウム酸化物層

Claims (22)

  1. 基板上に第1電極を形成する工程と、
    前記第1電極上に、遷移金属酸化物で構成される高抵抗層を形成する工程と、
    前記高抵抗層の少なくとも一部を、酸素欠損を低減させることによって、前記高抵抗層よりも酸素含有率の大きい改質層に改質する工程と、
    前記改質層上に、前記高抵抗層よりも小さい酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、
    前記低抵抗層の上に、第2電極を形成する工程とを含む、
    不揮発性記憶素子の製造方法。
  2. 基板上に第1電極を形成する工程と、
    前記第1電極上に、遷移金属酸化物で構成される低抵抗層を形成する工程と、
    前記低抵抗層上に、前記低抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、
    前記高抵抗層のすべてを、酸素欠損を低減させることによって、前記高抵抗層よりも酸素含有率の大きい改質層に改質する工程と、
    記改質層上に、前記第2電極を形成する工程とを含む、
    不揮発性記憶素子の製造方法。
  3. 前記改質する工程において、前記高抵抗層のすべてを改質層に改質する、
    請求項1に記載の不揮発性記憶素子の製造方法。
  4. 前記改質する工程において、前記高抵抗層の一部を改質層に改質し、
    前記不揮発性記憶素子は、前記低抵抗層と、前記高抵抗層と、前記低抵抗層および前記高抵抗層の間に介在する前記改質層とから構成される抵抗変化層を備える、
    請求項1に記載の不揮発性記憶素子の製造方法。
  5. 前記改質する工程は、前記高抵抗層を酸化する工程である、
    請求項1〜4のいずれか1項に記載の不揮発性記憶素子の製造方法。
  6. 前記酸化する工程は、前記高抵抗層をプラズマ酸化する工程である、
    請求項5に記載の不揮発性記憶素子の製造方法。
  7. 前記不揮発性記憶素子は、印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する、
    請求項1〜6のいずれか1項に記載の不揮発性記憶素子の製造方法。
  8. 前記高抵抗層は、TaO(但し、2.1≦x)で表される組成を有するタンタル酸化物で構成され、
    前記低抵抗層は、TaO(但し、0.8≦y≦1.9)で表される組成を有するタンタル酸化物で構成される、
    請求項1〜7のいずれか1項に記載の不揮発性記憶素子の製造方法。
  9. 前記抵抗変化層の厚みは、5nm以上、1μm以下であり、
    前記高抵抗層の厚みは、1nm以上、8nm以下である、
    請求項に記載の不揮発性記憶素子の製造方法。
  10. 前記第1電極は、前記高抵抗層または前記改質層との界面において、2nm以上の前記第1電極の突起を有さない平らな形状を有する、
    請求項1に記載の不揮発性記憶素子の製造方法。
  11. 前記第1電極は、膜厚が1nm以上8nm以下の白金から形成される、
    請求項10に記載の不揮発性記憶素子の製造方法。
  12. 前記第1電極は、イリジウムから形成される、
    請求項10に記載の不揮発性記憶素子の製造方法。
  13. 前記第2電極は、前記改質層との界面において、少なくとも2nm以上の前記第2電極の突起を有さない平らな形状を有する、
    請求項2に記載の不揮発性記憶素子の製造方法。
  14. 前記第2電極は、膜厚が1nm以上8nm以下の白金から形成される
    請求項13に記載の不揮発性記憶素子の製造方法。
  15. 前記第2電極は、イリジウムから形成される、
    請求項13に記載の不揮発性記憶素子の製造方法。
  16. 前記不揮発性記憶素子は、前記第1電極または前記第2電極に電気的に接続された電流制御素子をさらに備えるよう形成される、
    請求項1〜15のいずれか1項に記載の不揮発性記憶素子の製造方法。
  17. 前記電流制御素子はトランジスタである、
    請求項16に記載の不揮発性記憶素子の製造方法。
  18. 前記電流制御素子はダイオードである、
    請求項16に記載の不揮発性記憶素子の製造方法。
  19. 印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化層と、
    前記抵抗変化層に接続された第1電極および第2電極とを備え、
    前記抵抗変化層は、
    遷移金属酸化物で構成される高抵抗層と、
    前記高抵抗層より酸素含有率の小さい遷移金属酸化物で構成される低抵抗層と、前記高抵抗層および前記低抵抗層間に介在し、前記高抵抗層より酸素含有率の大きい遷移金属酸化物で構成される改質層とを含む、
    不揮発性記憶素子。
  20. 印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する、金属酸化物で構成される抵抗変化層、並びに前記抵抗変化層に接続された第1電極及び第2電極を備える不揮発性記憶素子の製造方法であって、
    基板上に前記第1電極を形成する工程と、
    前記第1電極上に、所定の酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、
    前記高抵抗層上に、前記高抵抗層を構成する遷移金属酸化物の酸素欠損を低減させた遷移金属酸化物であって、前記高抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される中間層を形成する工程と、
    前記中間層上に、前記高抵抗層よりも小さい酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、
    前記低抵抗層の上に、前記第2電極を形成する工程と、を含み、
    前記抵抗変化層は、前記高抵抗層と、前記中間層と、前記低抵抗層とで構成される、
    不揮発性記憶素子の製造方法。
  21. 印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する、金属酸化物で構成される抵抗変化層、並びに前記抵抗変化層に接続された第1電極及び第2電極を備える不揮発性記憶素子の製造方法であって、
    基板上に前記第1電極を形成する工程と、
    前記第1電極上に、所定の酸素含有率を有する遷移金属酸化物で構成される低抵抗層を形成する工程と、
    前記低抵抗層上に、前記低抵抗層よりも大きい酸素含有率を有する遷移金属酸化物で構成される中間層を形成する工程と、
    前記中間層上に、前記低抵抗層よりも大きい酸素含有率、かつ、前記中間層よりも小さい酸素含有率を有する遷移金属酸化物で構成される高抵抗層を形成する工程と、
    前記高抵抗層の上に、前記第2電極を形成する工程と、を含み、
    前記抵抗変化層は、前記高抵抗層と、前記中間層と、前記低抵抗層とで構成される、
    不揮発性記憶素子の製造方法。
  22. 印加される電気的パルスに応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化層と、
    前記抵抗変化層に接続された第1電極および第2電極とを備え、
    前記抵抗変化層は、
    遷移金属酸化物で構成される高抵抗層と、
    前記高抵抗層より酸素含有率の小さい遷移金属酸化物で構成される低抵抗層と、
    前記高抵抗層および前記低抵抗層間に介在し、前記高抵抗層より酸素含有率の大きい遷移金属酸化物で構成される中間層とを含む、
    不揮発性記憶素子。
JP2012536218A 2010-10-01 2011-09-30 不揮発性記憶素子の製造方法および不揮発性記憶素子 Active JP5270044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012536218A JP5270044B2 (ja) 2010-10-01 2011-09-30 不揮発性記憶素子の製造方法および不揮発性記憶素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010223818 2010-10-01
JP2010223818 2010-10-01
PCT/JP2011/005533 WO2012042897A1 (ja) 2010-10-01 2011-09-30 不揮発性記憶素子の製造方法および不揮発性記憶素子
JP2012536218A JP5270044B2 (ja) 2010-10-01 2011-09-30 不揮発性記憶素子の製造方法および不揮発性記憶素子

Publications (2)

Publication Number Publication Date
JP5270044B2 true JP5270044B2 (ja) 2013-08-21
JPWO2012042897A1 JPWO2012042897A1 (ja) 2014-02-06

Family

ID=45892386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012536218A Active JP5270044B2 (ja) 2010-10-01 2011-09-30 不揮発性記憶素子の製造方法および不揮発性記憶素子

Country Status (3)

Country Link
US (1) US20130082230A1 (ja)
JP (1) JP5270044B2 (ja)
WO (1) WO2012042897A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006825A (ko) 2012-04-26 2015-01-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 맞춤식 비선형 전기 장치
JP2014103326A (ja) 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
JP5650855B2 (ja) 2013-02-08 2015-01-07 パナソニックIpマネジメント株式会社 不揮発性記憶素子の製造方法、不揮発性記憶素子及び不揮発性記憶装置
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US9680095B2 (en) 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US8956939B2 (en) * 2013-04-29 2015-02-17 Asm Ip Holding B.V. Method of making a resistive random access memory device
JP2016015397A (ja) * 2014-07-02 2016-01-28 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体記憶装置の製造方法
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US10141507B2 (en) * 2015-05-27 2018-11-27 Macronix International Co., Ltd. Biased plasma oxidation method for rounding structure
JP7308026B2 (ja) * 2018-12-26 2023-07-13 ヌヴォトンテクノロジージャパン株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置
FR3097368B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de détermination d’un paramètre de fabrication d’une cellule de mémoire vive résistive
CN115064602B (zh) * 2022-06-29 2023-11-14 中国电子科技集团公司第四十四研究所 单光子雪崩光电二极管及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2007173515A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 電気素子,メモリ装置,および半導体集積回路
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693409B1 (ko) * 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100668348B1 (ko) * 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JPWO2010050094A1 (ja) * 2008-10-30 2012-03-29 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
JP2010251352A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 不揮発性記憶素子及びその製造方法
JP2013201271A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317976A (ja) * 2004-04-28 2005-11-10 Samsung Electronics Co Ltd 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2007173515A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 電気素子,メモリ装置,および半導体集積回路
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009135370A (ja) * 2007-12-03 2009-06-18 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
WO2009125777A1 (ja) * 2008-04-07 2009-10-15 日本電気株式会社 抵抗変化素子及びその製造方法
WO2010038423A1 (ja) * 2008-10-01 2010-04-08 パナソニック株式会社 不揮発性記憶素子並びにそれを用いた不揮発性記憶装置
WO2010064410A1 (ja) * 2008-12-04 2010-06-10 パナソニック株式会社 不揮発性記憶素子

Also Published As

Publication number Publication date
JPWO2012042897A1 (ja) 2014-02-06
WO2012042897A1 (ja) 2012-04-05
US20130082230A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
JP5270044B2 (ja) 不揮発性記憶素子の製造方法および不揮発性記憶素子
JP5170107B2 (ja) 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP5237993B2 (ja) 不揮発性記憶素子の製造方法
JP5400797B2 (ja) 不揮発性記憶素子
JP5488463B2 (ja) 半導体記憶装置及びその動作方法
US9006698B2 (en) Variable resistance element and method of manufacturing the same
JP5259435B2 (ja) 不揮発性記憶素子の製造方法
JP5036909B2 (ja) 抵抗変化型素子及びその製造方法
US8309946B2 (en) Resistance variable element
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
JP4975887B2 (ja) 不揮発性記憶素子およびその製造方法
JP5241962B2 (ja) 不揮発性記憶素子およびその製造方法
TW201143081A (en) Memory element and memory device
EP2652808A1 (fr) Element memristif et memoire electronique basee sur de tels elements.
US8610102B2 (en) Nonvolatile memory device and manufacturing method thereof
JP5572749B2 (ja) 不揮発性記憶素子及びその製造方法
JP4469022B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性記憶素子へのデータ書込方法
JP4655021B2 (ja) 可変抵抗素子
JP2010040957A (ja) 抵抗変化型素子および抵抗変化型素子製造方法
JP2013058792A (ja) 抵抗変化型メモリ
JP2010003827A (ja) 不揮発性記憶素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Ref document number: 5270044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250