KR20150006825A - 맞춤식 비선형 전기 장치 - Google Patents

맞춤식 비선형 전기 장치 Download PDF

Info

Publication number
KR20150006825A
KR20150006825A KR1020147026691A KR20147026691A KR20150006825A KR 20150006825 A KR20150006825 A KR 20150006825A KR 1020147026691 A KR1020147026691 A KR 1020147026691A KR 20147026691 A KR20147026691 A KR 20147026691A KR 20150006825 A KR20150006825 A KR 20150006825A
Authority
KR
South Korea
Prior art keywords
metal
oxide
layer
oxide layer
rectifying
Prior art date
Application number
KR1020147026691A
Other languages
English (en)
Inventor
민시안 맥스 장
지안화 양
길베르토 메데이로스 리베이로
알 스탠리 윌리암스
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20150006825A publication Critical patent/KR20150006825A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)

Abstract

한 예에서, 맞춤식 비선형 전기 장치는 제 1 전도성 층, 제 2 전도성 층, 및 제 1 전도성 층과 제 2 전도성 층 사이에 끼어서 금속-산화물 층과 제 1 전도성 층 사이의 제 1 정류 계면 및 금속-산화물 층과 제 2 전도성 층 사이의 제 2 정류 계면을 형성하는 박막 금속-산화물 층을 포함한다. 금속-산화물 층은 공존 금속과 금속 산화물의 전기 전도성 혼합물을 포함한다. 비선형 전기 장치를 제조하는 방법도 제공된다.

Description

맞춤식 비선형 전기 장치{CUSTOMIZABLE NONLINEAR ELECTRICAL DEVICES}
본 발명은 맞춤식 비선형 전기 장치 및 이의 형성 방법에 관한 것이다.
비선형 전기 장치는 선형 전류/전압 관계를 나타내지 않는다. 비선형 전기 장치의 예는 다이오드, 트랜지스터, 몇몇 반도체 구조체 및 다른 장치를 포함한다. 비선형 전기 장치는 증폭기, 발진기, 신호/동력 컨디셔닝, 컴퓨팅, 메모리 및 기타 용도를 비롯한 다양한 용도에 사용될 수 있다.
본 발명의 하나의 실시양태는, 제 1 전도성 층, 제 2 전도성 층, 및 제 1 전도성 층과 제 2 전도성 층 사이에 끼어서 금속-산화물 층과 제 1 전도성 층 사이의 제 1 정류 계면 및 금속-산화물 층과 제 2 전도성 층 사이의 제 2 정류 계면을 형성하는 박막 금속-산화물 층을 포함하는 맞춤식 비선형 전기 장치를 제공한다.
본 발명의 또 하나의 실시양태는 비선형 전기 장치를 제조하는 방법을 제공한다.
첨부 도면은 본원에 기재된 원리의 다양한 예를 예시하며 본 명세서의 일부이다. 예시된 예는 단순히 예일 뿐 특허청구범위의 영역을 한정하지 않는다.
도 1은 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치의 단면도 및 전기 배선도이다.
도 2는 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치의 비선형 전기 거동의 그래프이다.
도 3a 내지 도 3l은 본원에 기재된 원리중 하나의 예에 따른, 상이한 전압/전류 관계를 나타내도록 맞춰진 다수개의 비선형 전기 장치의 그래프이다.
도 4a는 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비대칭 비선형 전기 장치의 단면도이다.
도 4b는 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치의 비선형 전기 거동의 그래프이다.
도 5a 내지 도 5c는 본원에 기재된 원리중 하나의 예에 따른 멤리스터(memristor) 소자 및 멤리스터 장치의 전기 거동을 기재하는 그래프를 도시한다.
도 5d 내지 도 5f는 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치의 단면도 및 비선형 전기 장치의 전기적 특성을 기재하는 그래프를 도시한다.
도 5g 내지 도 5i는 본원에 기재된 원리중 하나의 예에 따른 조합 장치(combined device)의 단면도 및 조합 장치의 전기적 특성을 기재하는 그래프를 도시한다.
도 5j는 본원에 기재된 원리중 하나의 예에 따른 조합 장치의 성능의 전류 전압 그래프를 도시한다.
도 6은 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치를 혼입하는 나노와이어 크로스바(crossbar) 구조의 등각 투영도이다.
도 7a 및 도 7b는 본원에 기재된 원리중 하나의 예에 따른 크로스바 구조의 일부를 통한 전류 경로를 보여주는 예시적인 다이어그램이다.
도 8은 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 장치 및 멤리스터를 포함하는 조합 장치의 전기 배선도 및 단면도를 도시한다.
도 9는 본원에 기재된 원리중 하나의 예에 따른 맞춤식 비선형 전기 장치의 제조 방법을 기재하는 흐름도이다.
도면 전체에서, 동일한 참조 번호는 유사하지만 반드시 동일한 것은 아닌 요소를 지칭한다.
도체/산화물 계면은 저항성(비-정류) 계면 또는 정류[즉, 쇼트키(Schottky)] 계면일 수 있다. 그러나, 통상적인 쇼트키 계면은 높은 전류를 지속시킬 수 없다. 아래에 기재되는 신규의 정류기 디자인 및 원리는 도체/금속-산화물 접촉에 기초하는데, 여기에서 금속-산화물은 금속 원자, 금속 양이온 및 산소 음이온의 혼합물이다. 예를 들어, 제어되는 산소/아르곤 대기 중에서 탄탈(Ta)을 반응성 스퍼터링시킴으로써 비선형 금속-산화물 장치를 수득할 수 있다. Ta-Ta 산화물 혼합물은 또한 (Ta, TaO, TaO2, Ta2O5) 또는 (Ta, Ta+2, Ta+4, Ta+5 및 O-2)로 기재될 수도 있는데, 이 때 Ta는 탄탈 원자이고, Ta+2, Ta+4 및 Ta+5는 산소와 2, 4 또는 5개의 이온 결합을 갖는 Ta 양이온이며, O-2는 산소 음이온이다. 산소 유동을 제어하면, 금속-산화물 층을 도체로부터 반도체로의 또한 절연체로의 넓은 전기 전도율 범위에 걸쳐 맞출 수 있다. 따라서, 도체/금속-산화물 계면은 광범위한 정류 거동을 제공하며, 이는 맞춤식 요구에 대해 정류 거동을 조정하는데 유용할 수 있다. 이들 도체/금속-산화물 계면은 매우 높은 전류에서 정류성으로 유지되고 대칭 또는 비대칭 전압 전류 특징을 가질 수 있는 장치를 생성시키는데 이용될 수 있다. 탄탈은 금속-산화물 층을 형성시키는데 사용될 수 있는 전이금속의 예로서 사용된다. 텅스텐, 몰리브덴, 바나듐 및 니오브 같은 다양한 다른 전이 금속을 사용할 수 있다.
도체/금속-산화물 계면의 다른 이점은 멤리스터, 멤커패시터(memcapacitor) 및 멤인덕터(meminductor) 같은 박막 나노 장치 중으로 통합되어 성능을 개선할 수 있다는 것이다. 한 예에서는, 멤리스터 스위칭 산화물(TaOx)을 (Ta, Ta 산화물) 비선형 정류기에 연결시킨다. 이 조합 장치는 훨씬 개선된 비선형 스위칭 거동을 나타낸다. 또한, 멤리스터를 비선형 소자와 직렬로 연결하는 것은 멤리스터를 고정값 저항기와 직렬로 연결하는 것보다 이점을 갖는 것으로 밝혀졌다. 비선형 소자는 장치가 비-스위칭 모드에 있을 때 우세하다(비선형 I-V). 비선형 소자가 전도성이 되면, 비선형 소자를 가로지르는 전압이 낮아져서, 멤리스터에 전압을 인가하여 멤리스터 산화물의 상태를 변동시킬 수 있다.
하기 기재내용에서는, 설명을 위해, 본 시스템 및 방법을 완전히 이해시키기 위하여 다수의 구체적인 세부사항을 기재한다. 그러나, 당 업자는 이러한 구체적인 세부사항 없이도 본 장치, 시스템 및 방법을 실행할 수 있음을 알 것이다. 명세서에서 "예" 또는 유사한 단어를 인용하는 것은 이 예와 관련하여 기재된 특정 특징부, 구조 또는 특징이 적어도 한 예에 포함되지만 반드시 다른 예에 포함되는 것은 아님을 의미한다.
도 1은 전도성 상부 층(105), 금속-산화물 중간 층(110) 및 전도성 하부 층(115)을 포함하는 맞춤식 비선형 전기 장치(100)의 단면도이다. 전도성 상부 층(105) 및 전도성 하부 층(115)은 다양한 금속 또는 비-금속 도체로부터 제조될 수 있다. 예를 들어, 전도성 층은 금속, 금속 합금, 전도성 산화물, 전도성 탄화물, 전도성 질화물 및 다른 적절한 전도성 물질로부터 제조될 수 있다. 금속-산화물 층(110)은 다양한 금속 및 금속 산화물로부터 제조될 수 있다. 금속-산화물 층은 거의 순수한 금속으로부터 과량의 산소 음이온을 갖는 완전 산화된 금속에 이르는 공존 금속 및 금속 산화물의 조성 범위를 포함할 수 있다. 몇몇 예에서, 금속-산화물 층은 제 1 금속 및 제 2 금속의 산화물을 포함할 수 있다.
구체적인 예로서, 전도성 상부 층(105) 및 전도성 하부 층(115)은 백금으로부터 제조될 수 있고, 금속-산화물 층은 탄탈 및 산화탄탈을 포함할 수 있다.
전도성 층(105, 115) 및 금속-산화물 층(110)은 상이한 전기적 특성을 갖는다. 이들 전기적 차이는 층 사이에 형성되는 전기 계면의 유형을 결정한다. 두 가지 일반적인 계면 유형이 있다: 저항 계면 및 정류 계면. 저항 계면은 비-정류성이고, 오옴의 법칙에 개략적으로 기재되는 선형 전압-전류 관계를 그 특징으로 한다. 예를 들어, 고도로 도핑된 반도체 층과 접촉하는 금속 층은 저항 계면을 형성한다.
정류 계면은 전기적 비선형 또는 차단 거동을 그 특징으로 한다. 계면에서의 정류 거동은 금속의 일함수와 인접 물질의 전자 친화도 사이의 차이에 따라 달라진다. 이들 차이를 향상시키거나 약화시킴으로써, 정류 거동을 맞출 수 있고 제어할 수 있다. 상기 논의된 바와 같이, 금속-산화물 층은 금속 층과 경계를 이룰 수 있다. 금속-산화물 층은 금속 원자, 금속 양이온 및 산소 음이온의 혼합물로 구성될 수 있다. 예를 들어, 금속-산화물 층은 탄탈 금속, 및 TaO, TaO2 및 Ta2O5를 비롯한 산화탄탈의 다수개의 형태를 포함할 수 있다. 금속-산화물 층에 공존 금속 원자 및 금속 산화물은 완전히 결정질이거나, 완전히 비정질이거나, 또는 부분적으로 결정질이고 부분적으로 비정질일 수 있다. 비정질인 금속-산화물 층은 준안정성이고, 비정질 상태로부터 더욱 안정한 결정질 상태로의 변형 속도는 주위 조건에 근접한 온도에서 느리다. 따라서, 금속-산화물 층을 구성하는 금속 및 금속 산화물은 층의 준안정성 상태를 반영하기 위하여 "평형상태"에 있기보다는 "공존하는" 것으로 기재된다. 금속 원자 또는 금속 산화물중 하나 이상이 결정질인 경우, 금속-산화물 층은 매트릭스(연속) 상 및 산재된(불연속) 상을 갖는 것으로 기재될 수 있다. 예를 들어, 금속 산화물은 매트릭스일 수 있고, 금속은 매트릭스 내에 산재될 수 있다.
장치에 사용되는 금속 및 금속-산화물 층의 조성을 변화시킴으로써, 계면 거동을 매우 저항성과 강력한 정류성 사이에서 변하는 범위 전체에서 맞출 수 있다. 이들 계면은 높은 전류를 지속시킬 수 있고, 넓은 정류 범위에 걸쳐 맞춰질 수 있다. 비선형 장치가 2개의 정류 계면을 갖는 경우, 계면이 반드시 동일하지 않을 수 있다. 두 계면이 동일한 경우, 비선형 장치는 대칭 비선형 거동을 나타낼 수 있다. 두 계면이 동일하지 않은 경우, 비선형 장치는 비대칭 비선형 거동을 나타낼 수 있다. 이들 비선형 장치는 나노장치 내로 혼입될 수 있는 박막 도구(implementation)를 비롯한 다양한 용도에 통합될 수 있다. 그러므로, 금속-산화물 층은 스위칭 층이 아니고, 금속 및 산화물의 침착 조성의 결과 장치의 계면 및 정류 거동을 맞추는데 사용될 수 있는 층이다. 금속-산화물 층의 조성은 제조 후에도 실질적으로 안정하게 유지된다.
적정 전압에서, 하나의 정류 계면은 전류가 한 방향으로만 흐르도록 하고 반대 방향에서는 전류를 차단한다. 정류 계면을 가로지르는 전압이 증가함에 따라, 계면 특징은 다이오드 같은 차단 거동에서 더욱 전도성 거동으로 변화한다. 정류 거동에서의 이러한 파괴는 가역적이고 계면을 손상시키지 않는다. 파괴는 특성 전압("파괴 전압")에서 또는 광범위한 전압("파괴 범위")에 걸쳐 점진적으로 일어나는 것으로 기재될 수 있다. 이 정류 거동은 다이오드로서 전기적으로 표현될 수 있다. 맞춤식 비선형 전기 장치(100)의 전기 배선도가 장치의 왼쪽에 도시되어 있다. 이 예에서, 금속-산화물 층(110)의 조성은 층 전체에 걸쳐 실질적으로 균일하고 상당량의 산화물을 포함한다. 그러므로, 금속-산화물 층(110)과 금속 도체 층(105, 115) 사이의 계면(122, 124)은 정류성이다. 예를 들어, 금속 도체 층(105, 115)은 백금 또는 백금 합금일 수 있다. 정류 계면(122, 124)은 도면에서 대향(head-to-head) 다이오드(120, 126)로 도시되어 있다.
도 2는 광범위한 전압에 걸친 장치(100)의 전기적 거동을 도시하는 그래프이다. 그래프의 수평 축은 장치를 가로질러 인가되는 전압을 보여주고, 수직 그래프는 장치를 통해 통과하는 전류(A)를 보여준다. 적정한 전압(약 -1볼트 내지 +1볼트)에서, 장치(100)는 상당량의 전류를 전도하지 않는다. 인가되는 전압이 이 범위를 지나 증가하거나 감소됨에 따라, 계면중 하나가 파괴되기 시작하고 전류가 장치를 통해 흐르기 시작한다. 예를 들면, -2.5볼트에서는, -0.1A의 전류가 장치를 통해 흐른다. 아래에 기재되는 것들을 비롯한 다수의 용도에 이 고도의 비선형 거동을 이용할 수 있다.
다수의 침착 시스템은 제어된 산화 대기 하에서 박막을 침착시키는데 다양한 기법을 이용할 수 있다. 예를 들어, 침착 시스템은 스퍼터링 표적 및 기판을 포함하는 스퍼터링 시스템일 수 있다. 표적 및 기판을 부분적으로 배기되는 챔버에 장착한다. 스퍼터링 기체를 챔버 중으로 도입한다. 스퍼터링 기체는 불활성이고 전형적으로는 아르곤이다. 아르곤은 이온화될 수 있고, 이온은 전기장에 의해 스퍼터링 표적을 향해 가속화되어 표적과 충돌하고 물질을 방출시킬 수 있다. 이 방출된 물질중 일부가 침착된 필름으로서 기판 상에 침착된다. 다수의 인자가 침착된 필름의 특징에 영향을 끼칠 수 있다. 예를 들어, 제어되는 산소 유동을 챔버 중으로 도입하면, 스퍼터 표적으로부터의 금속의 적어도 일부가 기판 상의 침착된 필름으로서 산화물을 형성한다. 스퍼터링 기체의 조성을 변화시켜, 금속의 목적하는 산화 상태 또는 침착된 필름 중의 산화된 금속 대 산화되지 않은 금속의 비를 달성할 수 있다. 다량의 금속 산화물을 갖는 필름을 생성시키기 위하여, 더 많은 산소를 아르곤과 함께 챔버 중으로 도입할 수 있다. 산소는 표적으로부터 방출된 금속과 반응하고 기판 상에 금속 산화물 층을 생성시킨다. 기판 상에 더욱 금속성인 필름을 생성시키기 위해서는, 스퍼터링 기체에 산소를 적게 포함시킨다. 스퍼터링 동안 반응성 기체(산소)를 포함시키는 것을 "반응성 스퍼터링"이라고 부른다.
일반적으로, 반응성 스퍼터링은 세 가지 체제로 나뉠 수 있다: 낮은 O2 유동, 중간 O2 유동 및 높은 O2 유동. 산소는 반응성 기체 물질의 한 예일 뿐이고, 용어 "낮은", "중간" 및 "높은"은 상대적이다. 낮은 O2 유동에서, 침착된 물질은 금속성이고 산소로 도핑된 금속을 포함한다. 생성되는 필름은 전도성 층과의 계면에서 정류 효과 없이 전도성이다.
높은 O2 체제에서, 침착되는 물질은 산화물이다. 생성되는 산화물 필름은 전도성 층과 경계를 이룰 때 정류 거동을 생성시킨다. 낮은 전류에서, 계면은 정류성이고 휘발성이다. 더 높은 전류에서, 계면은 전도성이지만 비휘발성인 "온 상태(on state)"로 변동된다.
중간 O2 유동을 사용하여 반응성 스퍼터링을 수행하는 경우, 침착되는 물질은 공존 금속과 금속 산화물의 혼합된 조성을 생성시킨다. 공존 금속과 금속 산화물은 전기 전도성이기 위하여 도핑되어야 하는 물질과는 대조적으로 전기 도체이다. 이 공존 금속과 금속 산화물은 전도성 층과의 계면에서 맞춤식 정류 거동을 형성한다. 계면의 파괴 전압이 초과될 때에는, 계면의 저항이 극적으로 감소되고 전류가 계면을 가로질러 전도성의 공존 금속과 금속 산화물을 통해 흐를 수 있다. 이는 메모리 장치의 프로그래밍/판독 전압과 전류 거동을 매치시킬 수 있는 제어되는 휘발성 비선형 전류/전압 거동을 제공한다.
다른 침착 기법을 또한 이용하여 공존 금속과 금속 산화물을 형성할 수 있다. 예를 들어, 공존 금속과 금속 산화물을 형성하는 다른 방법은 동시 침착이다. 동시 침착에서는, 금속 표적으로부터의 물질 및 산화물 표적으로부터의 물질을 동시에 스퍼터링시키고 함께 침착시키다. 동시 침착을 이용하면, 금속과 산화물이 상이한 금속 원소일 수 있다. 이를 이용하여 (N, MOx)(여기에서, N은 제 1 금속이고, MOx는 제 2 금속 M의 산화물임) 같은 금속-산화물 층을 생성시킬 수 있다.
반응성 스퍼터링 또는 동시 침착을 비롯한 다양한 기법을 이용하여, 도 1에 도시된 장치를 제조할 수 있다. 반응성 스퍼터링을 이용하여 장치(100)를 제조하기 위해서는, 임의의 다양한 기법을 이용하여 백금 같은 전도성 물질로 기판을 먼저 코팅한다. 이어, 코팅된 기판을 스퍼터링 챔버에 위치시킨다. 챔버에 적절한 금속 표적을 위치시키고 스퍼터링 기체를 챔버 중으로 도입함으로써, 목적하는 금속-산화물 층을 침착시킬 수 있다. 도 1에 도시된 예를 제조하기 위하여, 표적은 탄탈이고, 스퍼터링 기체는 아르곤과 산소를 포함한다.
도 3a 내지 도 3l은 도 1에서 상기 기재된 백금/산화탄탈/백금 장치의 성능을 도시한다. 금속-산화물 층을 상기 기재된 바와 같이 침착시켰다. 스퍼터링 기체중의 산소 농도를 변화시켜 상이한 전기적 거동을 갖는 상이한 장치를 생성시켰다. 상이한 장치의 성능을 다양한 전압 범위에 걸쳐 시험하였다. 그래프 사이의 비선형 거동에서의 변화는 스퍼터링 기체중 산소의 양을 변화시킴으로써 전기 장치의 성능을 맞추는 능력을 예시한다. 그래프의 윗 열(도 3a 내지 도 3c)은 스퍼터링 기체에 3.4sccm(표준입방센티미터/분)의 산소를 포함시켰을 때 장치의 성능을 도시한다. 이용되는 특정 장치에 대해 산소 유속을 제공한다. 다른 침착 시스템을 유사하게 조정하여 동일한 금속-산화물 조성을 갖는 층을 획득할 수 있다. 도 3a 내지 도 3c에 나열된 비교적 소량의 산소는 더욱 소량의 산화물 및 더욱 다량의 금속을 갖는 금속-산화물 층을 생성시킨다. 결과적으로, 장치는 비교적 높은 전기 전도율을 갖는다. 윗 열의 왼쪽 그래프에서, 약 -0.3볼트의 전압은 -1×10-3A의 전류를 생성시킨다. 중간 그래프는 약 -0.6볼트의 전압이 -10×10-3A의 전류를 생성시킴을 보여준다. 오른쪽 그래프에 도시된 바와 같이, 장치를 가로질러 전압을 -1.5볼트까지 증가시키면 약 -100×10-3A의 전류를 생성시킨다. 윗 열의 곡선의 형상은 약 0.0볼트에 중심을 두고 양쪽으로 짧은 거리만큼 연장된 편평한 부분을 가지며, 이어 전압의 절대값이 증가함에 따라 전도율이 증가한다.
그래프의 제 2 열(도 3d 내지 도 3f)은 3.6sccm의 산소 유속으로 제조된 금속/산화물 층을 포함하는 장치에서의 결과를 보여준다. 생성된 금속-산화물 층은 더 많은 금속 산화물과 더 적은 산화되지 않은 금속을 함유하고; 결과적으로, 금속-산화물 층은 더 낮은 전도율을 갖는다. 이 예에서, 비선형 전압 전류 곡선은 약 -0.2볼트 내지 +0.2볼트 사이에서 연장되는 큰 편평한 영역을 갖는다. 상기 논의된 바와 같이, 이는 정류 계면의 파괴를 개시하는데 더 큰 전압 절대값이 필요함을 나타낸다. 왼쪽에서 오른쪽으로의 그래프에서 보여지는 바와 같이, -0.5볼트를 인가하면 장치를 통해 통과하는 1×10-3A의 전류가 생성되고, -1.2볼트를 인가하면 -10×10-3A의 전류가 생성되며, -2.4볼트를 인가하면 -100×10-3A의 전류가 생성된다.
그래프의 다음 열(도 3g 내지 도 3i)은 4.0sccm의 산소 유속으로 제도된 금속-산화물 층을 포함하는 장치의 거동을 보여준다. 이들 장치는 더 낮은 전기 전도율 및 0.0볼트에 중심을 둔 더 큰 편평한 부분 또는 차단 부분을 갖는다. 왼쪽으로부터 오른쪽으로의 그래프에 도시된 바와 같이, -0.8볼트를 인가하면 장치를 통해 통과하는 1×10-3A의 전류가 생성되고, -2볼트를 인가하면 -10×10-3A의 전류가 생성되며, -3.4볼트를 인가하면 -100×10-3A의 전류가 생성된다.
그래프의 마지막 열(도 3j 내지 도 3l)은 4.4sccm의 산소 유속으로 제조된 금속-산화물 층을 포함하는 장치의 거동을 도시한다. 이들 장치는 가장 낮은 전기 전도율 및 0.0볼트에 중심을 둔 가장 큰 편평한 부분 또는 차단 부분을 갖는다. 크고 편평한 선형 부분은 정류 계면의 더 높은 파괴 전압으로부터 야기된다. 왼쪽으로부터 오른쪽으로의 그래프에 도시된 바와 같이, 약 -3.2볼트를 인가하면 장치를 통해 통과하는 1×10-3A의 전류가 생성되고, -6볼트를 인가하면 -10×10-3A의 전류가 생성되며, -8볼트를 인가하면 -100×10-3A의 전류가 생성된다. 이들 시험은 적어도 100밀리암페어 정도로 높은 전류를 지속시키는 다양한 맞춰진 비선형 장치의 능력을 예시한다. 도 3a 내지 도 3l의 장치 전압 데이터는 아래 표 1에 요약된다.
장치 전압
산소 유속 인가된 전류(A)
1×10-3 10×10-3 100×10-3
3.4 -0.3V -0.6V -1.5V
3.6 -0.5V -1.2V -2.4V
4 -0.8V -2V -3.4V
4.4 -3.2V -6V -8V
그러므로, 스퍼터링 기체중 산소 함량을 변화시킴으로써, 목적하는 정류 거동을 수득할 수 있도록 금속-산화물 층의 조성을 조정할 수 있다. 도 3a 내지 도 3l에 도시된 그래프는 실질적으로 대칭적이다. 이 결과는 두 금속/산화물 계면이 실질적으로 유사하기 때문이다. 도 4a는 비대칭적인 비선형 거동을 나타내는 장치(400)의 단면도 및 상응하는 전기 배선도를 도시한다. 이 비대칭 장치(400)는 상부 백금 도체(405) 및 하부 백금 도체(420)를 포함한다. 두 백금 도체 사이에는 두 금속-산화물 층(410, 415)이 끼워진다. 고 산소 금속-산화물 층(410)은 스퍼터링 기체중 높은 산소 수준을 이용하여 침착되었으며, 결과적으로 다량의 산화물 및 비교적 낮은 전기 전도율을 갖는다. 백금 층(405) 및 고 산소 층(410)의 전기적 특성은 매우 상이하고 비교적 강력한 정류 계면(430)을 형성한다. 이 강력한 정류 계면(430)은 전기 배선도에서 큰 다이오드 기호(420)로 표시된다.
스퍼터링 기체중 더 낮은 산소 함량으로 더 낮은 산소 금속-산화물 층(415)을 형성시켰으며, 그 결과 이 층은 더욱 다량의 산화되지 않은 금속을 함유하고 더 높은 전기 전도율을 갖는다. 예를 들어, 고 산소 금속-산화물 층(410)보다 더 낮은 산소 유속을 이용하여 저 산소 금속-산화물 층을 형성시킬 수 있다. 이 저 산소 금속-산화물 층은 백금 층(420)과 더욱 유사한 전기적 특성을 갖고, 더 작은 다이오드 기호(425)로 표시되는 비교적 더 약한 정류 계면(435)을 형성시킨다. 이 비대칭 장치는 전류가 하부 백금 전극(420)으로부터 상부 백금 전극(405)으로 흐를 수 있는 것보다 더욱 용이하게 전류가 상부 백금 전극(405)에서 하부 백금 전극(420)으로 흐르도록 한다.
이 비대칭은 도 4b에 도시된다. 양의 전압이 인가되는 경우, 전류는 상부 백금 전극(405)으로부터 하부 백금 전극(420)으로 흐른다. 하부 계면(430)의 정류 거동은 강력한 정류 계면(435)보다 더 낮은 전압에서 파괴된다. 따라서, 동일한 절대 크기를 갖는 음의 전압이 인가될 때보다 양의 전압이 인가될 때 더 많은 전류가 장치(400)를 통해 흐른다. 예를 들어, +1.0볼트에서는, 1.5×10-6A보다 많은 전류가 장치를 통해 흐른다. 장치를 가로질러 -1.0볼트가 인가되면, 1.1×10-6A만 장치를 통해 흐른다. 이 비대칭은 아래에 기재되는 크로스바 메모리 어레이를 비롯한 다수의 용도에서 조정될 수 있고 유용할 수 있다.
상기 원리를 이용하여 제조된 비선형 장치는 멤리스터, 멤커패시터 및 멤인덕터 같은 메모리 장치를 비롯한 다수의 전기 소자와 조합될 수 있다. 메모리 장치의 유형은 회로의 필요에 따라 선택될 수 있다. 아래 예는 비선형 장치와 함께 혼입되어 조합 장치를 형성하는 멤리스터 장치를 기재한다. 도 5a 내지 도 5j는 멤리스터 장치(500), 비선형 장치(520), 및 비선형 장치와 멤리스터 장치 둘 다를 포함하는 조합 장치(528)를 도시한다. 장치의 단면도 아래의 그래프는 개별적인 장치의 전기 거동을 보여준다.
도 5a는 탄탈 층(505), 산화탄탈 층(510) 및 백금 층(522)을 포함하는 멤리스터 장치(500)를 도시한다. 산화탄탈 층(510)은 멤리스터 매트릭스로서 작용한다. 프로그래밍 문턱값보다 높은 전압이 인가될 때 이동성 도판트는 멤리스터 매트릭스를 통해 이동한다. 이동성 도판트의 이동은 산화탄탈 층(510)의 전도율을 변화시킨다. 문턱값보다 높은 프로그래밍 전압을 사용하여 매트릭스의 전도율을 변화시킬 수 있고, 프로그래밍 문턱값보다 낮은 전압을 사용하여 매트릭스의 상태를 변화시키지 않으면서 매트릭스의 전도율을 감지할 수 있다. 예를 들어, 가장 간단한 경우, 멤리스터 매트릭스는 두 가지 상태를 가질 수 있다: 전도성 상태 및 비전도성 상태. 전도성 상태는 이진법 "1"을 나타낼 수 있고, 비전도성 상태는 이진법 "0"을 나타낼 수 있거나, 또는 그 역도 가능하다. 프로그래밍 전압을 사용하여 전도성 상태를 변화시킴으로써 이진법 데이터를 매트릭스에 기록할 수 있다. 이어, 판독 전압을 인가하고 멤리스터 장치를 통해 흐르는 전류의 양을 감지함으로써 이진법 데이터를 되살릴 수 있다. 판독 전압은 프로그래밍 문턱값 미만이다. 높은 전류는 전도성 상태를 나타내고, 낮은 전류는 저항성 상태를 나타낸다.
도 5b의 전압/전류 그래프는 이 거동을 나타낸다. 약 -0.4볼트 내지 +0.4볼트 사이에서, 멤리스터 장치의 거동은 선형이다. 선 A는 -0.4볼트와 +0.4볼트 사이에서 거의 수평이고 멤리스터 장치의 높은 저항 상태를 나타낸다. 선 B는 더 큰 기울기를 갖고 장치의 낮은 저항 상태를 나타낸다. 수평인 선 A에서 시작하여, 점점 더 큰 양의 전압을 멤리스터 장치를 가로질러 인가한다. 멤리스터 장치의 거동은 약 +0.5볼트까지는 높은 저항 상태(선 A)를 유지하다가 갑자기 낮은 저항 상태(선 B)로 변화한다. 이는 장치가 그의 상태를 오프(OFF)(높은 저항)에서 온(ON)(낮은 저항)으로 변동함을 나타낸다. 전압 수준이 0볼트를 향해 되돌아가고 음으로 됨에 따라, 장치가 그의 상태를 온에서 오프(선 A)로 변동시킬 때 약 -0.5V까지는 전도성 거동(선 B)을 유지한다. 오프 및 온 상태 둘 다에서, 멤리스터 장치는 -0.4V와 +0.4V 사이에서 그의 실질적인 선형 거동을 유지한다. 결과적으로, 멤리스터 장치의 상태를 판독하기 위해서는, -0.4와 +0.4 사이의 전압을 인가할 수 있다. 전류가 높으면, 장치가 그의 고 전도 상태에 있는 것으로 결정될 수 있다. 전류가 낮으면, 장치가 그의 저 전도 상태에 있는 것으로 판단될 수 있다. -0.4볼트와 +0.4볼트 사이의 전압을 인가하는 것은 장치의 상태를 변화시키지 않는다. 양의 전압이 +0.4볼트를 넘어서까지 계속 증가하면, 멤리스터 장치의 상태는 선 A에 의해 표시되는 그의 저 전도성 상태로 되돌아온다.
도 5c는 상태 및 인가된 전압의 함수로서의 메모리 장치의 전기 저항을 도시한다. 그의 저 저항 상태에서, 장치의 전기 저항은 곡선의 수평 부분에 의해 보여지는 바와 같이 0에 가깝게 유지된다. 멤리스터가 고 저항 상태로 변동될 때, 저항은 약 10,000Ω의 최대치까지 상승한다.
상기에서 주어진 멤리스터 장치의 구조 및 조성은 단지 하나의 예이다. 다양한 다른 구조 및 물질을 이용할 수 있다. 예를 들면, 산화티탄을 멤리스터 매트릭스로서 사용할 수 있다. 추가적인 층을 또한 멤리스터 장치에 포함시킬 수 있다.
도 5d는 상부 백금 층(522), 금속-산화물 층(524) 및 하부 백금 층(526)을 포함하는 비선형 장치(520)를 도시한다. 한 예에서, 금속-산화물 층은 공존하는 전이금속 산화물과 산화되지 않은 전이금속으로 구성되는 스퍼터링된 필름이다. 상기 논의된 바와 같이, 금속-산화물 스퍼터링된 필름의 금속은 결정질 또는 비정질일 수 있다. 유사하게, 금속-산화물 층의 금속 산화물은 결정질 또는 비정질일 수 있다. 예를 들어, 스퍼터링된 필름은 완전히 결정질, 완전히 비정질일 수 있거나, 또는 하나의 상은 결정질일 수 있는 반면 다른 하나의 상은 비정질이다.
상기 기재된 바와 같이, 이 비선형 소자는 증가하는 전압 크기의 함수로서 비선형으로 증가하는 전기 전도율을 갖는다. 비선형 소자(520)의 거동은 그의 전기적 특성이 멤리스터 장치(500)의 특징에 매치되도록 맞춰졌다. 도 5e에 도시된 바와 같이, ±0.6볼트에서 ±1.0×10-3A의 전류는 ±0.6볼트가 인가될 때 고 전도 상태의 멤리스터 장치(500)를 통해 통과하는 전류에 가깝게 매치된다. 반응성 스퍼터링을 이용하여 금속-산화물 층을 형성하는 동안 목적하는 산소 유속을 선택 및 제어함으로써 비선형 소자의 특성의 이러한 맞춤을 달성한다. 금속-산화물 층 및 인접하는 금속 접촉부와의 계면은 멤리스터 장치(500)의 요구에 매치되는 목적하는 전류-전압 특징을 생성시킨다. 일반적으로, 멤리스터 장치는 상태를 변동시키기 위한 특정 문턱 전압 및/또는 문턱 전류를 가질 수 있다. 비선형 정류 장치는 문턱 전압 및/또는 문턱 전류에 대해 최적화되거나 매치되어 조합 장치의 비선형성 및 온/오프 비를 개선할 수 있다.
도 5f는 인가된 전압의 함수로서의 비선형 장치(520)의 전기 저항을 도시한다. 이 예에서, 비선형 장치의 전기 저항은 약 0볼트에 중심을 둔 3000Ω의 최대치 및 ±0.5볼트에서의 500Ω의 최소 저항을 갖는 대칭형이다. 도 5c와 도 5f의 그래프를 비교하면, 메모리 장치의 저항은 비선형 장치의 저항에 의해 방해되지 않음을 보여준다. 예를 들어, 메모리 장치를 가로질러 -0.5볼트를 또한 비선형 장치를 가로질러 -0.5볼트를 인가하는 이론적인 판독 전압에 있어서, 비선형 장치의 저항은 약 500Ω이고, 저 저항 상태에서의 메모리 장치의 저항은 약 0Ω이고, 고 저항 상태에서의 메모리 장치의 저항은 약 4000Ω이다.
도 5g는 멤리스터 장치(500)와 비선형 장치(520)의 조합인 조합 장치(528)를 도시한다. 이 예에서, 조합 장치는 상부 탄탈 층(505), 산화탄탈로 구성된 멤리스터 매트릭스(510), 중간 백금 층(522), 탄탈-산화탄탈 층(524) 및 하부 백금 층을 포함한다. 멤리스터 매트릭스(510)는 도판트로서 작용하는 산소 결핍을 갖는 산화탄탈을 포함한다. 대조적으로, 탄탈-산화탄탈 층(524)은 상당한 도판트를 포함하지 않지만, 산화되지 않은 과량의 금속 몇%를 포함할 수 있다.
조합 장치의 전기 거동은 장치의 전류/전압 거동을 도시하는 도 5h 및 인가된 전압의 함수로서의 조합 장치의 저항을 도시하는 도 5i에 도시되어 있다. 도 5h에서, 파선은 장치의 전류 전압 거동을 나타낸다. 파선의 중심부(530)는 -0.6볼트에서 +0.6볼트까지 실질적으로 평탄하다. 이 차단 영역(530)은 조합 장치 내에서의 멤리스터 매트릭스의 상태와 무관하게 -0.6볼트와 +0.6볼트 사이에서 장치(528)를 통해 전류가 거의 또는 전혀 전도되지 않음을 보여준다. 전압이 더욱 음 또는 양이 됨에 따라, 전류가 장치를 통해 흐르기 시작한다. 더 큰 크기의 전압은 금속-산화물 층(524)과 백금 층(522, 526) 사이의 정류 계면을 파괴한다. 멤리스터 층(510)은 장치의 우세한 저항이 되고, 멤리스터 층의 상태는 장치를 통해 흐르는 전류의 양에 상당한 영향을 갖는다. 예를 들어, 멤리스터 매트릭스(510)를 갖는 조합 장치(528)의 저 전도 상태에서 이 장치에 -1.2볼트를 인가하는 경우, 장치를 통해 흐르는 전류는 1×10-3A 미만이다. 이는 점선 상의 점 C에 의해 표시된다. 조합 장치(528)의 고 전도 상태에서 이 장치에 -1.2볼트가 인가되는 경우, 장치를 통해 흐르는 전류는 2×10-3A보다 크다. 이는 점선 상의 점 D에 의해 표시된다. 따라서, -1.2볼트가 조합 장치의 적절한 판독 전압일 수 있다. 유사하게, 장치를 가로질러 1.2볼트를 인가하는 경우, 그의 저 전도 상태에서는 1×10-3A 미만의 전류가 장치를 통해 흐르고, 그의 고 전도 상태에서는 2×10-3A보다 큰 전류가 장치를 통해 흐른다.
멤리스터 장치와 맞춤식 비선형 장치를 함께 조합하는 것은 온-상태 저항을 증가시키는 것을 비롯하여 다수의 이점을 가질 수 있다. 몇몇 실행에서는, 온 상태 저항이 멤리스터 장치 자체에 비해 3배 이상으로 증가한다. 따라서, 멤리스터가 그의 전도 상태(온)에 있는 경우, 조합 장치(528)의 전체 저항은 상당히 증가한다. 이 증가된 저항은 도 5h에 도시된 큰 차단 영역(530)을 생성시킨다. 이는 소정 판독 전압에서 장치를 통해 흐르는 전류를 감소시키고 누출 경로 전류를 감소시키며 전력 소비를 감소시키고 장치의 내부 가열을 감소시킬 수 있다.
조합 장치(528)에서는, 도 5j에 도시된 바와 같이 멤리스터 매트릭스의 아날로그 스위칭 특성이 유지된다. 극성, 전압 및 지속시간의 적절한 조합을 이용하여 멤리스터 매트릭스의 저항을 목적하는 비저항 수준으로 프로그래밍시킬 수 있다. 도 5j는 조합 장치(528)의 멤리스터 매트릭스의 네 가지 상이한 프로그래밍된 저항 상태의 네 전류/전압 곡선을 도시한다. 제 1 고 저항 상태는 제 1 파선-점선(540)에 의해 도시되는 거동을 생성시킨다. 제 2 및 제 3 중간 저항 상태는 제 2 파선(542) 및 제 3 실선(544)을 생성시킨다. 최저 저항 상태는 제 4 파선(546)에 의해 도시되는 전류/전압 거동을 야기한다. 도 5d에 도시된 상태 및 곡선은 예시일 뿐이다. 멤리스터 장치의 저항은 광범위한 전류/전압 거동을 야기하는 저항의 연속 범위 전체에서 변화될 수 있다.
낮은 전압에서 조합 장치(528)의 실질적인 비전도성 특성은 조합 장치가 메모리 어레이에 사용되는 경우 다수의 이점을 제공할 수 있다. 도 6은 대략 평행한 나노와이어의 제 1 층(608) 및 대략 평행한 나노와이어의 제 2 층(606) 사이에 배치된 중간 층(610)을 드러낸 나노와이어 메모리 어레이(600)의 사시도이다. 하나의 예시적인 예에 따라, 중간 층(610)은 유전체 층일 수 있다. 상부 층(606)의 와이어(602)와 하부 층(608)의 와이어(604) 사이의 교차점에서 다수개의 조합 장치(612 내지 618)를 중간 층(610)에 형성시킨다. 와이어는 조합 장치의 상부 전도성 층 및 하부 전도성 층으로서의 역할을 할 수 있다. 예를 들어, 도 5c에 도시된 예와 유사한 조합 장치를 제조하는 경우, 상부 층(606)의 와이어는 탄탈로부터 제조될 수 있고, 하부 층(608)의 와이어는 백금으로부터 제조될 수 있다. 상부 와이어는 탄탈 층(505, 도 5c)으로서의 역할을 하고, 하부 와이어는 하부 백금 층(526, 도 5c)으로서의 역할을 한다. 예시하기 위하여, 몇 개의 조합 장치(612 내지 618)만이 도 6에 도시된다. 조합 장치(612 내지 618) 각각을 이용하여 데이터의 하나 이상의 비트를 나타낸다. 예를 들어, 가장 간단한 경우, 조합 장치는 두 상태를 가질 수 있다: 전도성 상태 및 비전도성 상태. 전도성 상태는 이진법 "1"을 나타낼 수 있고, 비전도성 상태는 이진법 "0"을 나타낼 수 있거나, 또는 그 역도 가능하다. 이진법 데이터는 조합 장치 내의 멤리스터 매트릭스의 전도성 상태를 변화시킴으로써 나노와이어 메모리 어레이(600) 내로 기록될 수 있다. 이어, 조합 장치(612 내지 618)의 전도성 상태를 감지함으로써 이진법 데이터를 되살릴 수 있다.
상기 예는 나노와이어 메모리 어레이(600)의 하나의 예시적인 예일 뿐이다. 다양한 다른 구성을 이용할 수 있다. 예를 들어, 메모리 어레이(600)는 상이한 구조를 갖는 조합 소자를 혼입할 수 있다. 상이한 구조는 상기 기재된 것과 상이한 조성을 갖는 더 많거나 적은 층, 및 상기 기재된 예에 도시된 것과는 상이한 방식으로 정렬된 층을 포함할 수 있다. 예를 들어, 메모리 어레이는 멤리스터, 멤커패시터, 멤인덕터 또는 다른 메모리 소자를 포함할 수 있다. 또한, 메모리 어레이는 크로스바를 형성시키는데 광범위한 도체를 사용할 수 있다.
조합 장치의 전류 차단 중심 영역(530, 도 5h)은 나노와이어 메모리 어레이(600) 내에서의 누전을 상당히 감소시킬 수 있다. 도 7a는 나노와이어 메모리 어레이(700)를 도시하는 다이어그램이다. 예시하기 위하여, 크로스바 구조(700)의 일부만 도시하였고, 나노와이어(702, 704, 714, 716)는 선으로 도시하였다. 나노와이어 A 및 B(702, 704)는 나노와이어의 상부 층에 있고, 나노와이어 C 및 D(714, 716)는 나노와이어의 하부 층에 있다. 조합 장치(706 내지 712)는 교차점에서 다양한 나노와이어를 연결한다.
한 예에 따라, 와이어 B(704)에 음의(또는 기저) 판독 전압을, 또한 와이어 C(716)에 양의 전압을 인가함으로써 와이어 B(704)와 와이어 C(716) 사이의 조합 장치(712)의 상태를 판독할 수 있다. 예를 들어, -0.6볼트를 와이어 B(704)에 인가할 수 있고, +0.6볼트를 와이어C(712)에 인가할 수 있다. 그러므로, 총 1.2볼트의 전압이 이 조합 장치(712)를 가로질러 존재한다. 도 5h에 도시된 그래프를 다시 참조하면, 1.2볼트를 인가하는 경우 멤리스터 매트릭스의 상태가 점(E, F)에 의해 보여지는 바와 같이 결정될 수 있다. 와이어 B(704)에 부착된 장치의 나머지는 -0.6볼트에만 노출되고, 와이어 C에 부착된 장치의 나머지는 +0.6볼트에만 노출된다. 판독 전압의 일부에만 노출되는 장치는 "반선택(half selected)" 장치로 불린다. 이상적으로, 판독 전압이 인가될 때 전류(724)가 장치(712)를 통해 유동하면, 판독 회로는 장치(712)가 그의 전도성 상태에 있음을 확인할 수 있다. 상당하지 않은 전류 또는 낮은 전류가 장치(712)를 통해 흐르는 경우, 판독 회로는 장치(712)가 그의 저항 상태에 있음을 확인할 수 있다.
그러나, 나노와이어 사이의 접합 소자가 특성상 순수하게 저항성인 경우에는(즉, 낮은 저항은 전도성 상태이고, 높은 저항은 저항성 상태임), 다수의 누전이 또한 다른 경로["스니크(sneak) 경로"]를 통해 이동할 수 있다. 이들 누전은 접합 소자(712)의 목적하는 판독을 방해하는 "암전류"로 생각될 수 있다. 또한, 일련의 선형 레지스터를 포함하는 접합 소자는 선형 레지스트를 가로질러 전압 강하가 상당하기 때문에 판독하기가 훨씬 더 어렵다. 이는 멤리스터의 프로그래밍가능한 저항을 방해할 수 있고, 멤리스터의 프로그래밍을 더 어렵게 만들 수 있다.
도 7b는 와이어 C(716)와 와이어 B(704) 사이의 다른 경로를 통해 이동하는 누전(726)을 도시한다. 도 7b의 예는 접합 소자가 선형 저항을 갖는다고 추정한다. 누전(726)은 3개의 접합 소자(710, 708, 706)를 통해 이동하고 선 B(704)에 존재한다. 상상할 수 있는 바와 같이, 도 7b에 도시된 것보다 더 큰 크기의 어레이에서는, 다양한 누전이 다수의 다른 경로를 통해 이동할 수 있고 판독 회로에 의해 감지될 때 선 B(704)에 존재할 수 있다. 이들 누전은 접합 소자(712)의 상태의 목적하는 판독을 방해하는 바람직하지 못한 전류를 상당량 생성시킬 수 있다.
그러나, 도 7b에 도시된 접합 소자가 조합 소자인 경우에는, 반선택 장치 및 선택되지 않은 장치가 낮은 전압에서 무시할만한 전류를 전도시키기 때문에 누전이 차단된다. 예를 들어, 장치가 도 5c에 기재된 전기적 특성을 갖는 조합 장치인 경우, 누전(726)은 차단된다. 2개의 반선택 장치(710, 선 C에 연결됨; 706, 선 B에 연결됨)는 ±0.6볼트에 노출될 때 최소한의 전류를 전도한다. 선 B 또는 선 C에 연결되지 않은 선택되지 않은 장치(708)는 조합 장치의 정류 거동 때문에 어떠한 전류도 전도하지 않는다. 그러므로, 이 누전(726) 및 다른 경로를 따르는 다른 누전은 차단된다. 이는 메모리 어레이에서 신호 노이즈를 감소시키고, 표적 장치의 전도성 상태가 더욱 정확하게 판독되도록 한다. 또한, 메모리 어레이에 비선형 장치를 사용하면 전력 소비 및 가열을 감소시킬 수 있다. 낮은 전력 소비는 메모리 어레이가 배터리로 작동되는 컴퓨팅 장치에 사용될 때 특히 유리할 수 있다. 장치가 비대칭 정류 거동을 갖는 경우, 더 강한 정류 특징을 갖는 계면을 위치시켜 누전을 우선적으로 차단할 수 있다.
상기 기재된 실행은 예일 뿐이다. 다양한 다른 구성, 구조 및 물질을 사용할 수 있다. 예를 들어, 도 8은 조합 장치(800)의 다른 구성을 도시한다. 이 예에서는, 탄탈 층(820)이 산화탄탈 멤리스터 층(825)과 경계를 이룬다. 산화탄탈 멤리스터 층(825)은 세 면에서 상부 백금 층(830)을 둘러싼다. 이 구성은 세 전극(820, 830, 840) 사이의 단락을 방지하는 이점을 갖는다. 탄탈 금속-산화물 층(835)은 상부 백금 층(830)과 강력한 정류 계면을 형성하고, 하부 백금 층(840)과 더 약한 정류 계면을 형성한다. 도 4a에 도시된 방법에서 이 비대칭 정류 거동을 달성할 수 있다. 하부 백금 층(840)은 도시되지 않은 기판 상에 배치될 수 있다.
조합 장치(800)는 다양한 다른 구성을 가질 수 있다. 예를 들어, 인접 전극 둘레에 멤리스터 층(825) 랩을 갖기보다는 모든 층이 동일한 면적을 차지하고 간단한 적층체를 형성할 수 있다. 전극 사이의 바람직하지 못한 단락이 일어나지 않도록 이 적층체를 형성시키고 사용할 수 있다. 또한, 다양한 산화물 및 금속을 사용하여 다양한 층을 형성시킬 수 있다.
조합 장치(800)의 단면도 왼쪽에는 전기 배선도가 도시된다. 탄탈 층(820), 산화탄탈 멤리스터 층(825) 및 중간 백금 층(830)이 멤리스터(805)를 형성한다. 상부 백금 층(830)과 탄탈 금속-산화물 층(835) 사이의 계면은 큰 다이오드 기호(810)에 의해 표시되는 강력한 정류 계면을 형성한다. 탄탈 금속-산화물 층(835)과 하부 백금 층(840) 사이의 계면은 더 작은 다이오드 기호(815)에 의해 표시되는 더 약한 정류 계면을 형성한다
따라서, 맞춤식 비선형 전기 장치(800)는 제 1 전도성 층(840)과 제 2 전도성 층(830), 및 제 1 전도성 층과 제 2 전도성 층 사이에 끼워진 금속-산화물 층(835)을 포함한다. 금속-산화물 층은 공존 금속 원자와 금속 산화물의 혼합물이다. 이는 금속 산화물 층과 제 1 전도성 층 사이의 제 1 정류 계면 및 금속-산화물 층과 제 2 전도성 층 사이의 제 2 정류 계면을 형성한다.
멤리스터의 전기적 특성을 다양한 방식으로 매치시키기 위하여 금속-산화물 층의 전기적 특성을 맞출 수 있다. 예를 들어, 정류 계면의 파괴를 조정하여 멤리스터의 판독 전압을 매치시킬 수 있다. 이를 위하여, 정류 계면중 하나 이상이 판독 전압 미만의 전류를 차단하고 정류 계면중 하나 이상이 파괴되어 전류가 판독 전압에서 멤리스터를 통해 흐르도록 금속 원자 및 금속 산화물의 혼합물을 선택할 수 있다. 또한 또는 다르게는, 판독 전압 또는 프로그래밍 전압이 장치를 가로질러 인가될 때 목적하는 전기 저항을 나타내도록 정류 계면 및 금속-산화물 층을 맞출 수 있다. 일반적으로, 정류 계면 및 금속-산화물 층의 저항은 판독 전압 미만일 때 커야 하고(차단해야 하고) 판독 전압 이상일 때 상당히 더 작아야 한다. 정류 계면 및 금속-산화물 층의 전류 운반능도 멤리스터 또는 다른 메모리 장치의 전류 운반능에 맞춰질 수 있다. 예를 들어, 멤리스터가 100mA를 유지시킬 수 있다면, 100mA 이상의 전류 수준을 작동시키도록 계면 및 금속-산화물 층의 전류 운반능 및 정류 거동을 디자인할 수 있다.
전류가 특정 체제에서 한 방향으로만 조합 장치를 통해 흐르도록 하고자 할 때 비대칭 장치가 유용할 수 있다. 예를 들어, 도 7b에서는, 판독 작업 동안 전류가 하부 전극에서 상부 전극으로 조합 장치를 통해 흐르는 것이 바람직할 수 있다. 훨씬 더 높은 프로그래밍 전압이 인가될 때까지 반대 방향으로 흐르는 전류를 차단하는 강력한 정류 계면을 갖도록 조합 장치를 맞출 수 있다.
이 예 및 다른 예에서는, 도금, 스퍼터링, 증착, 석판술, 레이저 삭마 및 다른 기법을 비롯한 다수의 기법을 이용하여 층을 침착 및 형성시킬 수 있다. 또한, 다양한 상이한 유형의 금속 및 금속 산화물을 사용할 수 있다. 예를 들어, 백금 및 코발트 같은 일 함수가 높은 금속을 n-형 금속 산화물과 함께 사용할 수 있는 한편, 텅스텐, 금, 알루미늄, 티탄 및 티탄 니켈 같은 일 함수가 낮은 금속을 p-형 금속 산화물과 합칠 수 있다.
도 9는 맞춤식 비선형 전기 장치의 제조 방법을 기재하는 흐름도이다. 제어된 산화 대기 중에서 필름을 형성시켜, 제 1 전도성 층 위에 금속-산화물 층을 형성시킴으로써 제 1 정류 계면을 형성한다(블록 905). 예를 들어, 금속-산화물 층을 전도성 층 상에 바로 형성시킬 수 있거나, 또는 전도성 층으로부터 부분적으로 또는 완전히 분리시킬 수 있다. 도 5g에서, 금속-산화물 층(510)은 다수의 개입 층에 의해 전도성 층(526)으로부터 분리되어 있다. 도 8에서는, 금속-산화물 층(835)이 전도성 층(522) 상에 바로 형성되어 있다. 금속-산화물 층 위에 제 2 전도성 층을 배치하여 제 2 정류 계면을 형성시킨다(블록 910).
금속-산화물 층은 다양한 조성을 가질 수 있고, 다양한 방식으로 형성될 수 있다. 하나의 실행에서, 박막 침착 챔버는 스퍼터링 챔버이고, 금속-산화물 층은 스퍼터링된 박막이다. 스퍼터링된 금속-산화물 층의 조성은 생성되는 비선형 전기 장치의 하나 이상의 특징이 메모리 장치 및/또는 메모리 어레이와의 작업에 맞춰지도록 선택된다. 멤리스터 소자 또는 멤리스터 소자의 일군의 특징을 금속-산화물 층의 형성 전에 결정하여 금속-산화물 층이 적절하게 맞춰지도록 할 수 있다. 예를 들어, 스퍼터링된 금속-산화물 층이 목적하는 금속 산화물과 산화되지 않은 금속 비로 침착되어, 정류 계면중 하나 이상이 메모리 장치의 프로그래밍 전압 문턱값 미만의 전압에서 비선형 전기 장치를 통해 전류가 흐르게 하도록, 스퍼터링 기체중 산소의 유속을 선택할 수 있다.
몇몇 예에서, 스퍼터링 기체중 산소 농도는 금속-산화물 층의 침착 동안 변할 수 있다. 상기 기재된 바와 같이, 이를 이용하여 비대칭 비선형 장치를 생성시킬 수 있다. 다른 맞춤은 스퍼터링된 금속-산화물 층의 전류 용량이 메모리 장치 이상이도록 하고 또한 정류 계면이 파괴될 때 비선형 장치의 전기 저항이 메모리 장치의 전기 저항 미만이도록 함을 포함할 수 있다. 스퍼터링 기체중 산소 농도를 변화시킴에 덧붙여, 다양한 다른 매개변수를 선택하여 비선형 장치를 맞출 수 있다. 예를 들어, 금속-산화물 층의 침착 속도, 기판 온도, 및 금속-산화물 층의 두께, 금속 전도성 층의 유형 및 금속-산화물에 사용되는 금속의 유형을 모두 선택하여 비선형 장치의 목적하는 맞춤을 생성시킬 수 있다.
제 2 전도성 층을 금속-산화물 층 위에 배치하여 제 2 정류 계면을 형성시킨다(블록 915). 한 실행에서, 전도성 층은 금속으로부터 형성될 수 있다. 메모리 장치를 제 2 전도성 층 위에 배치한다(블록 920). 메모리 장치는 프로그래밍 전압 문턱값을 갖는다. 프로그래밍 전압 문턱값보다 더 큰 전압은 메모리 장치의 저항 특징을 변화시킨다. 프로그래밍 전압 문턱값 미만의 전압은 메모리 장치의 저항의 변화를 야기하지 않는다. 일부 실행시, 프로그래밍 전압 문턱값은 하나의 전압이 아닐 수 있고 전압 범위일 수 있다. 정류 계면중 하나 이상은 파괴되어 전류가 프로그래밍 전압 문턱값 미만의 전압에서 비선형 전기 장치를 통해 흐르도록 한다.
결론적으로, 본원에 기재된 원리에 따라 제조된 비선형 장치는 넓은 정류 거동 범위, 매우 높은 전류를 지속시킬 수 있는 강건한 정류 거동, 독특한 회로의 요구에 맞춰질 수 있는 정류 거동을 비롯한 다수의 이점을 갖고, 박막 나노 장치 제조와 용이하게 통합될 수 있다. 비선형 장치는 특정 용도에 맞춰질 수 있고, 회로의 기능 및 효율을 개선하도록 조정되는 스위칭, 증폭 및 전류 차단 기능을 제공할 수 있다. 파괴 전압, 컨덕턴스, 및 차단 영역 같은 비선형 장치의 특징은 적절한 금속 및 박막중 산소의 양의 선택을 비롯한 다수의 방식으로 맞춰질 수 있다. 멤리스터 같은 메모리 장치를 비롯한 다수의 다른 장치와 비선형 장치를 통합할 수 있다. 비선형 장치를 나노와이어 멤리스터 메모리 어레이에 포함시키는 경우에는, 누전을 차단하거나 상당히 감소시킬 수 있다. 이는 메모리 어레이의 누전을 감소시키고 표적 메모리 소자의 전도성 상태가 더욱 정확하게 판독될 수 있도록 한다. 비선형 장치는 또한 비-스위칭 모드에서 멤리스터를 보호한다. 또한, 메모리 어레이에서의 비선형 장치의 사용은 전력 소비 및 가열을 감소시킬 수 있다.
선행 기재내용은 기재된 원리의 예를 예시하고 기재할 목적으로만 제공되었다. 이 기재내용은 모든 것을 망라하거나 이들 원리를 개시된 임의의 정확한 형태로 한정하고자 하지 않는다. 상기 교시내용에 비추어 다수의 변형 및 변화가 가능하다.

Claims (15)

  1. 제 1 전도성 층;
    제 2 전도성 층; 및
    스퍼터링된 금속-산화물 층
    을 포함하는 맞춤식(customizable) 비선형 전기 장치로서, 이때
    상기 금속-산화물 층의 스퍼터링은, 상기 금속-산화물 층이 공존 금속 원자와 금속 산화물의 전기 전도성 혼합물을 포함하도록 제어되는 산소 수준을 이용하고,
    상기 금속-산화물 층이 제 1 전도성 층과 제 2 전도성 층 사이에 끼어서, 금속-산화물 층과 제 1 전도성 층 사이의 제 1 정류(rectifying) 계면 및 금속-산화물 층과 제 2 전도성 층 사이의 제 2 정류 계면을 형성하는, 장치.
  2. 제 1 항에 있어서,
    상기 금속-산화물 층이 제 1 정류 계면에서 산화물의 제 1 농도 및 제 2 정류 계면에서 산화물의 제 2 농도를 포함하고, 상기 산화물의 제 1 농도가 산화물의 제 2 농도보다 더 높고, 상기 제 1 정류 계면이 제 2 정류 계면보다 더 강한 정류 거동 및 더 높은 파괴 전압을 나타내는, 장치.
  3. 제 1 항에 있어서,
    상기 금속-산화물 층이 결정질 필름, 비정질 필름, 또는 하나의 결정질 상과 하나의 비정질 상을 갖는 필름중 하나를 포함하는, 장치.
  4. 제 1 항에 있어서,
    상기 금속-산화물 층이, 전이금속 산화물 매트릭스 및 전이금속 산화물 매트릭스에 산재된 산화되지 않은 전이금속을 포함하는 스퍼터링된 필름을 포함하는, 장치.
  5. 제 1 항에 있어서,
    상기 제 1 전도성 층 및 제 2 전도성 층이 상이한 금속을 포함하는, 장치.
  6. 제 1 항에 있어서,
    상기 금속 원자가 제 1 금속 원소를 포함하고, 상기 금속 산화물이 제 2 금속 원소를 포함하는, 장치.
  7. 제 1 항에 있어서,
    상기 장치가 메모리 장치를 추가로 포함하고, 상기 메모리 장치가 멤리스터(memristor), 멤커패시터(memcapacitor) 또는 멤인덕터(meminductor)중 하나인, 장치.
  8. 제 7 항에 있어서,
    상기 메모리 장치가 탄탈 층, 산화탄탈 멤리스터 매트릭스 및 백금 층을 포함하고, 상기 산화탄탈 멤리스터 매트릭스가 탄탈 층과 백금 층 사이에 끼어 있는, 장치.
  9. 제 7 항에 있어서,
    상기 메모리 장치가 멤리스터 매트릭스 및 인가되는 프로그래밍 전압에 응답하여 멤리스터 매트릭스를 통해 이동하는 이동성 도판트를 포함하고, 상기 프로그래밍 전압이 프로그래밍 전압 문턱값(threshold)보다 큰, 장치.
  10. 제 9 항에 있어서,
    상기 제 1 정류 계면이 파괴되어 프로그래밍 전압 문턱값보다 더 낮은 판독 전압에서 전류가 비선형 전기 장치를 통해 흐르게 하도록, 상기 제 1 정류 계면의 전기적 특성이 메모리 장치의 전기적 특성에 매치되는, 장치.
  11. 제 7 항에 있어서,
    상기 메모리 장치 상태가 결정될 수 있도록, 제 1 판독 전압에서 금속-산화물 층 및 금속-산화물 층과의 계면의 전기 저항이 상기 제 1 판독 전압에서 메모리 장치를 통한 전기 저항에 매치되는, 장치.
  12. 제 1 항에 있어서,
    상기 맞춤식 비선형 전기 장치가 판독 전압 미만의 전압에서 전류 차단 영역을 나타내고, 판독 전압보다 더 큰 프로그래밍 전압이 인가될 때 전기 저항 범위 전체에서 프로그래밍가능한 아날로그 스위칭(analog switching) 거동을 나타내는, 장치.
  13. 제어된 산화 대기 중에서 금속-산화물 층을 제 1 전도성 층 위에 스퍼터링시켜 제 1 정류 계면을 형성하고;
    상기 금속-산화물 층 위에 제 2 전도성 층을 배치시켜 제 2 정류 계면을 형성하며;
    제 2 전도성 층 위에 메모리 장치를 형성함
    을 포함하는, 비선형 전기 장치의 제조 방법으로서, 이때
    상기 금속-산화물 층이 공존 금속 원자와 금속 산화물의 전기 전도성 혼합물을 포함하고,
    상기 메모리 장치가 프로그래밍 전압 문턱값을 가지며,
    상기 정류 계면들 중 하나 이상이 파괴되어 프로그래밍 전압 문턱값보다 낮은 전압에서 비선형 전기 장치를 통해 전류가 흐르도록 하는, 방법.
  14. 제 13 항에 있어서,
    정류 계면들 중 하나 이상이 파괴되어 프로그래밍 전압 문턱값보다 낮은 전압에서 금속-산화물 층을 통해 전류가 흐르도록, 공존 금속 원자와 금속 산화물의 전기 전도성 혼합물을 갖는 금속-산화물 층을 생성시키기 위해, 제어된 산화 대기 중에서 산소 유동을 제어하는 것을 추가로 포함하는 방법.
  15. 제 1 전도성 층;
    제 2 전도성 층;
    스퍼터링된 금속-산화물 층; 및
    멤리스터
    를 포함하는 맞춤식 비선형 전기 장치로서,
    상기 금속-산화물 층의 스퍼터링은, 상기 금속-산화물 층이 공존 금속 원자와 금속 산화물의 전기 전도성 혼합물을 포함하도록 제어되는 산소 수준을 이용하고,
    상기 금속 산화물 층이 제 1 전도성 층과 제 2 전도성 층 사이에 끼어서, 금속-산화물 층과 제 1 전도성 사이의 제 1 정류 계면 및 금속-산화물 층과 제 2 전도성 층 사이의 제 2 정류 계면을 형성하며,
    상기 금속-산화물 층은 공존 금속 원자와 금속 산화물의 전기 전도성 혼합물을 포함하고,
    정류 계면들 중 하나 이상은 판독 전압 미만의 전류를 차단하고 정류 계면들 중 하나 이상은 파괴되어 전류가 판독 전압에서 멤리스터를 통해 흐르게 되도록, 상기 금속-산화물 층의 전기적 특성이 멤리스터의 판독 전압에 매치되도록 맞춰지는, 장치.
KR1020147026691A 2012-04-26 2012-04-26 맞춤식 비선형 전기 장치 KR20150006825A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/035187 WO2013162574A1 (en) 2012-04-26 2012-04-26 Customizable nonlinear electrical devices

Publications (1)

Publication Number Publication Date
KR20150006825A true KR20150006825A (ko) 2015-01-19

Family

ID=49483675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026691A KR20150006825A (ko) 2012-04-26 2012-04-26 맞춤식 비선형 전기 장치

Country Status (5)

Country Link
US (1) US9224821B2 (ko)
EP (1) EP2842165A4 (ko)
KR (1) KR20150006825A (ko)
CN (1) CN104205343A (ko)
WO (1) WO2013162574A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8848337B2 (en) * 2011-02-01 2014-09-30 John R. Koza Signal processing devices having one or more memristors
KR20150006825A (ko) * 2012-04-26 2015-01-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 맞춤식 비선형 전기 장치
WO2015072958A1 (en) * 2013-11-12 2015-05-21 Hewlett-Packard Development Company, L.P. Nonlinear memristor devices with three-layer selectors
US9812639B2 (en) * 2014-09-10 2017-11-07 Toshiba Memory Corporation Non-volatile memory device
WO2016068745A1 (en) * 2014-10-31 2016-05-06 Nokia Technologies Oy Memory apparatus and method of production thereof
US20170271406A1 (en) * 2015-02-27 2017-09-21 Hewlett Packard Enterprise Development Lp Superlinear selectors
WO2016153516A1 (en) * 2015-03-26 2016-09-29 Hewlett-Packard Development Company, L.P. Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes
WO2017019070A1 (en) * 2015-07-29 2017-02-02 Hewlett Packard Enterprise Development Lp Non-volatile resistance memory devices including a volatile selector with copper and silicon dioxide
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10636552B2 (en) * 2017-03-20 2020-04-28 Gwangju Institute Of Science And Technology Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same
US10305054B2 (en) * 2017-04-25 2019-05-28 International Business Machines Corporation Memristive device based on tunable schottky barrier
US10930343B2 (en) * 2018-08-21 2021-02-23 Hewlett Packard Enterprise Development Lp Symmetric bipolar switching in memristors for artificial intelligence hardware
EP3680906B1 (en) * 2018-11-05 2022-08-31 Shenzhen Goodix Technology Co., Ltd. Memcapacitor and programming method for same and capacitive memory
CN110379860B (zh) * 2019-07-12 2023-04-25 中国科学院合肥物质科学研究院 一种实现电极化整流效应的方法
US11527712B2 (en) * 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies
CN113206194B (zh) * 2021-04-30 2023-07-04 华中科技大学 一种自整流忆阻器、制备方法及其应用

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003042721A2 (en) * 2001-11-09 2003-05-22 Coventor, Incorporated Trilayered beam mems device and related methods
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
WO2008062734A1 (en) 2006-11-20 2008-05-29 Panasonic Corporation Nonvolatile storage element, nonvolatile storage element array and its fabrication process
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
US7929335B2 (en) 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
JP5072967B2 (ja) 2007-07-18 2012-11-14 パナソニック株式会社 電流制限素子とそれを用いたメモリ装置およびその製造方法
JP5198146B2 (ja) 2008-05-22 2013-05-15 株式会社東芝 不揮発性記憶装置
US8344348B2 (en) 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
JP2011199197A (ja) 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
US20130082230A1 (en) 2010-10-01 2013-04-04 Koji Katayama Method of manufacturing nonvolatile memory element, and nonvolatile memory element
KR20150006825A (ko) * 2012-04-26 2015-01-19 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 맞춤식 비선형 전기 장치

Also Published As

Publication number Publication date
US9224821B2 (en) 2015-12-29
US20150041751A1 (en) 2015-02-12
EP2842165A4 (en) 2015-10-14
EP2842165A1 (en) 2015-03-04
CN104205343A (zh) 2014-12-10
WO2013162574A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
KR20150006825A (ko) 맞춤식 비선형 전기 장치
KR101783086B1 (ko) 저항-전환층들을 가진 메모리 셀의 구성
EP2583323B1 (en) Composition of memory cell with resistance-switching layers
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
KR101607820B1 (ko) 저항 변화 소자 및 그 제조 방법
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
WO2009015298A2 (en) Nonvolatile memory elements
KR20110085885A (ko) 기억 소자 및 기억 장치
TW201212319A (en) Composition of memory cell with resistance-switching layers
WO2011028210A1 (en) Switchable junction with an intrinsic diode formed with a voltage dependent resistor
US11043533B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
US9425389B2 (en) Doped ternary nitride embedded resistors for resistive random access memory cells
US10263184B2 (en) Switching device and non-volatile memory device including the same
JP2013191662A (ja) 不揮発性記憶装置及びその製造方法
JP2020161723A (ja) 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
JP2011155159A (ja) 抵抗変化型メモリとその制御方法及び製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid