JP2013191662A - 不揮発性記憶装置及びその製造方法 - Google Patents

Abstract

【課題】第２電極層と半導体層との密着性の向上を図る不揮発性記憶装置及びその製造方法を提供すること。
【解決手段】実施形態に係る不揮発性記憶装置は、第１電極層と、第２電極層と、半導体層と、を含む機能層を備える。前記第２電極層は、前記第１電極層と対向する。前記半導体層は、前記第１電極層と、前記第２電極層と、の間に設けられ、抵抗状態が遷移する。前記第２電極層は、金属粒を含む第１導電部と、前記金属粒を覆う第２導電部と、を含む。
【選択図】図１

Description

本発明の実施形態は、不揮発性記憶装置及びその製造方法に関する。

抵抗変化を利用した不揮発性記憶装置として、金属陽イオンを析出させて電極間に架橋（コンダクティングブリッジ）を形成したり、析出した金属をイオン化して架橋を破壊したりすることで抵抗値を変化させるＣＢＲＡＭ（Conductive Bridging RAM）が知られている。

ＣＢＲＡＭは、第１電極層と、第２電極層と、第１電極層と第２電極層との間に設けられた半導体層と、を備える。このような素子構造において、第１電極層と第２電極層との間に電圧を印加すると、第２電極層から金属イオンが伝導して、半導体層に金属フィラメントができ伝導パスが形成され、低抵抗状態になる。一方、逆方向の電圧を印加すると、金属イオンが逆に伝導することで半導体層に形成された金属フィラメントが崩れ、高抵抗状態になる。
このような不揮発性記憶装置においては、第２電極層と半導体層との密着性の向上を図ることが製造上及び特性上、重要である。

特表２００２−５３６８４０号公報

本発明の実施形態は、第２電極層と半導体層との密着性の向上を図る不揮発性記憶装置及びその製造方法を提供する。

実施形態に係る不揮発性記憶装置は、第１電極層と、第２電極層と、半導体層と、を含む機能層を備える。
前記第２電極層は、前記第１電極層と対向する。
前記半導体層は、前記第１電極層と、前記第２電極層と、の間に設けられ、抵抗状態が遷移する。
前記第２電極層は、金属粒を含む第１導電部と、前記金属粒を覆う第２導電部と、を含む。

第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。 不揮発性記憶装置の構成例を示す模式的斜視図である。 不揮発性記憶装置のクロスポイント構造を例示する模式的斜視図である。 （ａ）〜（ｃ）は、機能層の状態を例示する模式的断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、第３の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。 （ａ）及び（ｂ）は、第４の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、第５の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。

以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る不揮発性記憶装置１１０は、第１電極層１０と、第２電極層２０と、半導体層３０と、を含む機能層１００を備える。

第１電極層１０は、例えば半導体材料または導電性の金属を含む。半導体材料には、例えば多結晶シリコンが用いられる。半導体材料として多結晶シリコンを用いる場合、多結晶シリコンにｐ形またはｎ形の不純物がドーピングされ、低抵抗化されており、導電性の金属を用いる場合、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及び窒化タングステン（ＷＮ）のうち選択された少なくとも１つが含まれる。

第２電極層２０は、第１電極層１０と対向して配置される。第２電極層２０の構成については後述する。

半導体層３０は、第１電極層１０と、第２電極層２０と、の間に設けられる。半導体層３０は、例えば第２電極層２０から半導体層３０に拡散する金属原子（例えば、金属イオン）のフィラメントによって電気抵抗の状態が遷移する機能を有する。すなわち、半導体層３０は、第２電極層２０から金属原子が拡散するイオン拡散層として機能する。半導体層３０は、例えば非晶質シリコン、酸化シリコン及び窒化シリコンのうち選択された少なくとも１つを含む。

第２電極層２０は、金属粒２１ｇを含む第１導電部２１と、金属粒２１ｇを覆う第２導電部２２と、を含む。金属粒２１ｇは、例えば銀（Ａｇ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）のうち選択された少なくとも１つを含む。金属粒２１ｇは、半導体層３０の第２電極層２０側の主面３０ａに沿って複数設けられている。すなわち、複数の金属粒２１ｇは、主面３０ａに沿って分散して設けられている。

複数の金属粒２１ｇは、例えば単層に設けられる。本実施形態においては、例えばＡｇを凝集させることにより、複数の金属粒２１ｇを単層に形成している。金属粒２１ｇの断面（主面３０ａに垂直な切断面。以下同様。）の大きさは、例えば、高さ１ナノメートル（ｎｍ）以上２５ｎｍ以下程度、幅５ｎｍ以上３０ｎｍ以下程度である。金属粒２１ｇの大きさは、第１導電部２１の製造条件によって制御される。

第２導電部２２は、金属粒２１ｇを覆うように設けられる。これにより、第２導電部２２内に金属粒２１ｇが埋め込まれる状態になる。また、主面３０ａに沿って複数の金属粒２１ｇが分散されている場合、第２導電部２２は、複数の金属粒２１ｇの隙間に埋め込まれて半導体層３０と接する部分２２ｃを有する。

第２導電部２２と半導体層３０との密着力は、第１導電部２１と半導体層３０との密着力よりも強い。例えば、第１導電部２１としてＡｇが用いられた場合、第２導電部２２には、Ｔｉ及びＴｉＮのうち選択された少なくとも１つを含む材料が用いられる。Ｔｉ及びＴｉＮは、Ａｇよりも半導体層３０との密着性が高い。第２導電部２２は、Ｔｉ及びＴｉＮの多層構造であってもよい。

このような第２電極層２０では、金属粒２１ｇ及び第２導電部２２が半導体層３０の主面３０ａに接しているとともに、第２導電部２２によって金属粒２１ｇを封止する状態になる。半導体層３０の主面３０ａと接している金属粒２１ｇは、半導体層３０に金属イオンを拡散させるイオン源になる。また、半導体層３０の主面３０ａと接している第２導電部２２によって第２電極層２０と半導体層３０との十分な密着性を得る。

第２電極層２０において、主面３０ａの単位面積当たりの金属粒２１ｇの占める割合は、例えば４０％以上８０％以下、好ましくは５０％以上７０％以下である。これにより、第２電極層２０のイオン源としての機能と、第２電極層２０と半導体層３０との十分な密着性との両立が達成される。

図２は、不揮発性記憶装置の構成例を示す模式的斜視図である。
図２では、後述する３次元クロスポイント構造のうち、一つのクロスポイントでの構造を模式的に示している。
図２に表したように、不揮発性記憶装置１１０は、第１の方向に延びる第１配線Ｌ１と、第１配線Ｌ１と離間して設けられ第１の方向と交差する第２の方向に延びる第２配線Ｌ２と、第１配線Ｌ１と、第２配線Ｌ２と、の間に設けられる機能層１００と、を備える。積層構造体ＳＴＳは、第１配線Ｌ１、第２配線Ｌ２及び機能層１００を有する。

第１配線Ｌ１は、後述するビット線ＢＬまたはワード線ＷＬである。一方、第２配線Ｌ２は、後述するワード線ＷＬまたはビット線ＢＬである。図２には、各々１本の第１配線Ｌ１及び第２配線Ｌ２が示されている。実際には、並行する複数本の第１配線Ｌ１と、複数本の第１配線Ｌ１とは異なる方向に延在し、それぞれ並行する複数本の第２配線Ｌ２と、が離間した状態で配置される。

機能層１００は、先に説明した第１電極層１０と、第１電極層１０と対向する第２電極層２０と、これらの間に設けられた半導体層３０と、を有する。半導体層３０は、第１電極層１０及び第２電極層２０のそれぞれに接している。図１に例示した機能層１００では、第１配線Ｌ１から第２配線Ｌ２に向けて、第１電極層１０、半導体層３０及び第２電極層２０の順に設けられているが、この反対の順に設けられていてもよい。

なお、第１電極層１０と半導体層３０との間や、第２電極層２０と半導体層３０との間に、図示しない他の層が介在していてもよい。他の層は、便宜上、第１電極層１０、第２電極層２０及び半導体層３０のいずれかに含まれるものとする。

機能層１００は、異なる抵抗状態の間を遷移する機能（以下、単に「遷移機能」と言う。）と、電流を整流する機能（以下、単に「整流機能」と言う。）と、を有する。抵抗状態には、相対的に高い抵抗状態（高抵抗状態）と、相対的に低い抵抗状態（低抵抗状態）と、がある。機能層１００は、所定の電圧が印加されることによって、高抵抗状態と、低抵抗状態と、の間を遷移する。

次に、不揮発性記憶装置１１０のクロスポイント構造について説明する。
図３は、不揮発性記憶装置のクロスポイント構造を例示する模式的斜視図である。
図３に表したように、本実施形態に係る不揮発性記憶装置１１０においては、シリコン基板１０１が設けられている。シリコン基板１０１の上層部分には、不揮発性記憶装置１１０の駆動回路（図示せず）が形成されている。シリコン基板１０１の上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜１０２が設けられている。層間絶縁膜１０２の上には、クロスポイント構造のメモリセル部１０３が設けられている。メモリセル部１０３に含まれる積層構造体ＳＴＳは、同一層となる複数のワード線ＷＬと、同一層となる複数のビット線ＢＬと、これらのクロスポイントに設けられた複数の機能層１００と、を備えた構成になる。

メモリセル部１０３においては、シリコン基板１０１の上面に平行な一方向（以下、「ワード線方向」という）に延びる複数本のワード線ＷＬを含むワード線配線層１０４と、シリコン基板１０１の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向（以下、「ビット線方向」という）に延びる複数本のビット線ＢＬを含むビット線配線層１０５と、が絶縁層（図示せず）を介して積層されている。

ワード線ＷＬ及びビット線ＢＬのうち一方は第１配線Ｌ１であり、他方は第２配線Ｌ２である。なお、本実施形態では、一例として、ビット線を第１配線Ｌ１、ワード線ＷＬを第２配線Ｌ２として説明する。

ワード線ＷＬ及びビット線ＢＬは、例えば、Ｗにより形成されている。また、ワード線ＷＬ同士、ビット線ＢＬ同士、ワード線ＷＬとビット線ＢＬとは、相互に接していない。

そして、各ワード線ＷＬと各ビット線ＢＬとの最近接点には、シリコン基板１０１の上面に対して垂直な方向（以下、「上下方向」という）に延びる機能層１００が設けられている。機能層１００は、ワード線ＷＬとビット線ＢＬとの間にピラー状に形成されている。１つの機能層１００により、１つのメモリセルが構成されている。ワード線ＷＬとビット線ＢＬとの最近接点毎にメモリセルが配置されることで、不揮発性記憶装置１１０はクロスポイント構造になる。

なお、本実施形態に係る不揮発性記憶装置１１０は、上記のクロスポイント構造に限定されない。例えば、不揮発性記憶装置１１０は、第１配線Ｌ１と、第１配線Ｌ１と離間し第１配線Ｌ１に対して平行または非平行に設けられた第２配線Ｌ２と、を備えていてもよい。この構成では、第１配線Ｌ１は第１電極層１０と電気的に導通し、第２配線Ｌ２は第２電極層２０と電気的導通する。

次に、メモリセルの動作について説明する。
図４（ａ）〜（ｃ）は、機能層の状態を例示する模式的断面図である。
図４（ａ）には、本実施形態に係る不揮発性記憶装置１１０のメモリセル構造が表されている。このようなメモリセル構造において、例えば、第２電極層２０を正極、第１電極層１０を負極として、第１電極層１０と第２電極層２０との間に順方向の電圧を印加すると、第２電極層２０から半導体層３０に金属原子（金属イオン）が伝導する。これにより、図４（ｂ）に表したようなフィラメントＦＬＭが半導体層３０内に形成される。このフィラメントＦＬＭが伝導パスとなって、半導体層３０は低抵抗状態（オン状態）になる。

一方、第１電極層１０と第２電極層２０との間に逆方向の電圧を印加すると、図４（ｃ）に表したように、金属イオンが逆に伝導して、フィラメントＦＬＭによる伝導パスが途切れる。これにより、半導体層３０は高抵抗状態（オフ状態）になる。このような半導体層３０の抵抗状態の遷移によって、機能層１００はスイッチング素子として機能することになる。

上記のように、本実施形態に係る不揮発性記憶装置１１０においては、電界により半導体層３０内の伝導パスを制御する電圧動作型の素子であり、原理的に動作電流が小さく、また物理的に伝導パスが切断されるのでデータ保持性も高い。

なお、第１導電部２１の材料として、Ａｇ、Ｃｕ、Ｃｏ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ−Ｔｉ合金、Ａｇ−ハフニウム（Ｈｆ）合金、Ａｇ−Ｗ合金、Ａｇ−パラジウム（Ｐｄ）合金等が挙げられるが、その中でも動作電圧が低く、かつ伝導パスのオン・オフの繰り返し特性(Endurance)に優れたＡｇ、Ｃｏ、Ｎｉのうちいずれかを用いることが好ましく、Ａｇを用いることがより好ましい。

本実施形態に係る不揮発性記憶装置１１０では、イオン源になる金属粒２１ｇの大きさによって半導体層３０内に形成されるフィラメントＦＬＭの大きさ（例えば、径）が制御される。したがって、複数のメモリセル間において、金属粒２１ｇの大きさが均一化されるほど、複数のメモリセル間の特性のばらつきが抑制される。本実施形態では、金属粒２１ｇを第２導電部２２によって覆うため、大きさの制御された金属粒２１ｇが半導体層３０に接触した状態で、確実に保持される。

また、半導体層３０との密着性に優れた第２導電部２２は、複数の金属粒２１ｇの間に入り込み、半導体層３０と確実に密着する。これにより、第２電極層２０の半導体層３０からの剥がれが抑制され、不揮発性記憶装置１１０の製造歩留まりが向上する。また、第２電極層２０の剥がれが抑制されることから、製造装置内への第２電極層２０の材料（例えば、Ａｇ）の飛び散りが防止され、製造装置内の汚染など製造装置への影響も抑制される。

次に、本実施形態に係る不揮発性記憶装置の製造方法について説明する。

（第２の実施形態）
図５（ａ）〜（ｃ）は、第２の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
先ず、図５（ａ）に表したように、第１電極層１０を下地（図示せず）の上に形成し、第１電極層１０の上に半導体層３０を形成する。次に、半導体層３０の上に第２電極層材料２０Ａを形成する。第１電極層１０には、例えば多結晶シリコンにｎ形またはｐ形の不純物をドーピングしたもの、またはＴｉ、ＴｉＮ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ａｌ、ＷＮが用いられる。半導体層３０は、非晶質シリコン、酸化シリコン及び窒化シリコンのうち選択された少なくとも１つを含む。

第２電極層材料２０Ａには、Ａｇ、Ｃｕ、Ｃｏ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ−Ｔｉ、Ａｇ−Ｈｆ、Ａｇ−Ｗ、Ａｇ−Ｐｄのうち選択された少なくとも１つを用いる。本実施形態では、不揮発性記憶装置の動作電圧が低く、伝導パスのオン・オフの繰り返し特性（Endurance）に優れたＡｇを用いる。

第２電極層材料２０Ａは、半導体層３０の上に例えばメタルスパッタプロセスによって形成される。本実施形態では、半導体層３０の上に、Ａｇを５ｎｍの厚さで形成する。成膜時の装置（例えば、メタルスパッタ装置）のチャンバ内の圧力は、例えば１パスカル（Ｐａ）以下の低圧が望ましい。

次に、図５（ｂ）に表したように、第２電極層材料２０Ａの形成する一連のプロセスにおいて、チャンバ内の温度を高めて第２電極層材料２０Ａを加熱する。例えば、チャンバ内の温度を約２５０℃にする。チャンバ内の圧力は、例えば１Ｐａ以下の低圧を維持する。

低圧のチャンバ内において、第２電極層材料２０ＡであるＡｇは、室温（外部から加熱も冷却もしていない状態）では５ｎｍ厚程度の膜状になっているが、２５０℃程度に加熱した環境下では、例えば断面の高さ１０ｎｍ、幅２０ｎｍ程度の粒状になる。これにより、半導体層３０の上にＡｇの金属粒２１ｇを有する第１導電部２１が形成される。

次に、Ａｇの金属粒２１ｇを形成した後、チャンバ内の低圧状態を維持したまま、図５（ｃ）に表したように第２導電部２２を形成する。第２導電部２２は、例えばスパッタにより成膜される。第２導電部２２には、Ｔｉ及びＴｉＮのうち選択された少なくとも１つが用いられる。本実施形態では、例えばＴｉＮを用いる。これにより、第１導電部２１及び第２導電部２２を含む第２電極層２０が形成され、不揮発性記憶装置１１０が完成する。

ここで、第２導電部２２は、Ａｇの金属粒２１ｇを覆うとともに、複数の金属粒２１ｇの隙間にも入り込むように形成される。複数の金属粒２１ｇの隙間に入り込んだ第２導電部２２は、この部分で半導体層３０と接する。

Ａｇの金属粒２１ｇは、半導体層３０との密着力が弱く、半導体層３０から剥がれやすい。一方、ＴｉＮ等の第２導電部２２は、半導体層３０との密着力がＡｇ等の第１導電部２１よりも強い。そこで、本実施形態のように、金属粒２１ｇを第２導電部２２で覆い、複数の金属粒２１ｇの隙間に入り込んで半導体層３０と接触させることで、金属粒２１ｇの剥がれが防止される。

また、第２導電部２２により金属粒２１ｇを覆うことで、製品を低圧のチャンバから大気中へ取り出しても、Ａｇによる金属粒２１ｇの大きさが、低圧のチャンバ内と同じ大きさに保たれる。これにより、イオン源としての特性が安定化する。

さらに、第２電極層２０の半導体層３０からの剥がれが抑制されることから、チャンバ内への第２電極層２０の材料（例えば、Ａｇ）の飛び散りが防止され、製造装置内の汚染など製造工程への影響が抑制される。

なお、本実施形態では、Ａｇによる第２電極層材料２０Ａの成膜においてチャンバ内の温度を約２５０℃にしてＡｇを粒状にしているが、チャンバ内の温度を、室温以上２５０℃以下程度の間で制御してもよい。この温度の制御によって、Ａｇの粒の大きさが制御される。

（第３の実施形態）
図６（ａ）〜（ｃ）は、第３の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
先ず、図６（ａ）に表したように、第１電極層１０を下地（図示せず）の上に形成し、第１電極層１０の上に半導体層３０を形成する。第１電極層１０及び半導体層３０の形成は、第２の実施形態と同様である。

次に、半導体層３０の上に第２電極層材料２０Ａを形成する。第２電極層材料２０Ａには、Ａｇ、Ｃｕ、Ｃｏ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ−Ｔｉ、Ａｇ−Ｈｆ、Ａｇ−Ｗ、Ａｇ−Ｐｄのうち選択された少なくとも１つを用いる。本実施形態では、第２電極層材料２０ＡとしてＡｇを用いる。

第２電極層材料２０Ａは、半導体層３０の上に例えばメタルスパッタプロセスによって形成される。本実施形態では、半導体層３０の上に、Ａｇを５ｎｍの厚さで形成する。成膜時のチャンバ内の温度は室温であり、圧力は、例えば１Ｐａ以下である。

次に、第２電極層材料２０Ａを成膜した後、図６（ｂ）に表したように、チャンバ内の圧力を大気圧まで上昇させるか、サンプルを装置から取り出して大気圧の環境下に置く。室温において、第２電極層材料２０ＡであるＡｇは、低圧の環境下では５ｎｍ厚程度の膜状になっているが、大気圧の環境下に置くことで、例えば断面の高さが２５ｎｍ、幅３０ｎｍ程度の粒状になる。これにより、半導体層３０の上にＡｇの金属粒２１ｇを有する第１導電部２１が形成される。

次に、Ａｇの金属粒２１ｇを形成した後、サンプルを再びチャンバ内に入れて、低圧環境下にする。そして、図６（ｃ）に表したように第２導電部２２を形成する。第２導電部２２は、例えばスパッタにより成膜される。第２導電部２２には、Ｔｉ及びＴｉＮのうち選択された少なくとも１つが用いられる。本実施形態では、例えばＴｉＮを用いる。これにより、第１導電部２１及び第２導電部２２を含む第２電極層２０が形成され、不揮発性記憶装置１１０が完成する。

第３の実施形態に係る不揮発性記憶装置の製造方法では、第２の実施形態と同様に、金属粒２１ｇの剥がれの防止、イオン源としての特性の安定化及び製造装置内の汚染などの影響の抑制が達成される。また、第３の実施形態では、室温で第２電極層２０を形成するため、温度管理が容易である。

なお、本実施形態では、Ａｇによる第２電極層材料２０Ａの成膜を行った後、圧力を大気圧にしてＡｇを粒状にしているが、Ａｇによる第２電極層材料２０Ａの成膜を行った後、第２導電部２２の成膜前に、サンプルが置かれるチャンバ内の圧力を１×１０^−２Ｐａ以下の低圧から大気圧までの範囲で制御してもよい。この圧力の制御によって、Ａｇの粒の大きさが制御される。

（第４の実施形態）
図７（ａ）及び（ｂ）は、第４の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
先ず、図７（ａ）に表したように、第１電極層１０を下地（図示せず）の上に形成し、第１電極層１０の上に半導体層３０を形成する。第１電極層１０及び半導体層３０の形成は、第２の実施形態と同様である。

次に、半導体層３０の上に第２電極層材料２０Ａを形成する。第２電極層材料２０Ａには、Ａｇ、Ｃｕ、Ｃｏ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ−Ｔｉ、Ａｇ−Ｈｆ、Ａｇ−Ｗ、Ａｇ−Ｐｄのうち選択された少なくとも１つを用いる。本実施形態では、第２電極層材料２０ＡとしてＡｇを用いる。

第２電極層材料２０Ａは、半導体層３０の上に例えばメタルスパッタプロセスによって形成される。本実施形態では、半導体層３０の上に、Ａｇを１ｎｍの厚さで形成する。成膜時のチャンバ内の温度は室温であり、圧力は、例えば１Ｐａ以下である。

先に説明した第２及び第３の実施形態では、低圧、室温下でＡｇの厚さを５ｎｍにすることで第２電極層材料２０Ａを膜状に形成しているが、本実施形態では低圧、室温下でＡｇの厚さ１ｎｍ程度を目標にした条件で成膜する。この条件においては、Ａｇは膜になりきれず、例えば断面の高さが１ｎｍ、幅５ｎｍ程度の粒状になる。これにより、半導体層３０の上にＡｇの金属粒２１ｇを有する第１導電部２１が形成される。

次に、Ａｇの金属粒２１ｇを形成した後、チャンバ内の低圧状態を維持したまま、図７（ｂ）に表したように第２導電部２２を形成する。第２導電部２２は、例えばスパッタにより成膜される。第２導電部２２には、Ｔｉ及びＴｉＮのうち選択された少なくとも１つが用いられる。本実施形態では、例えばＴｉＮを用いる。これにより、第１導電部２１及び第２導電部２２を含む第２電極層２０が形成され、不揮発性記憶装置１１０が完成する。

第４の実施形態に係る不揮発性記憶装置の製造方法では、第２の実施形態と同様に、金属粒２１ｇの剥がれの防止、イオン源としての特性の安定化及び製造装置内の汚染などの影響の抑制が達成される。また、第４の実施形態では、室温で、かつ圧力の変更なく第２電極層２０を形成するため、温度及び圧力の管理が容易である。

なお、本実施形態では、Ａｇによる第２電極層材料２０Ａの成膜時において、Ａｇの厚さ１ｎｍ程度を目標にした条件で成膜しているが、Ａｇの厚さを１ｎｍ以上５ｎｍ以下の間で変更することで、Ａｇの粒の大きさが制御される。

（第５の実施形態）
図８（ａ）〜（ｃ）は、第５の実施形態に係る不揮発性記憶装置の製造方法を例示する模式的断面図である。
先ず、図８（ａ）に表したように、第１電極層１０を下地（図示せず）の上に形成し、第１電極層１０の上に半導体層３０を形成する。第１電極層１０及び半導体層３０の形成は、第２の実施形態と同様である。

次に、半導体層３０の上に第２電極層材料２０Ａを形成する。第２電極層材料２０Ａには、Ａｇ、Ｃｕ、Ｃｏ、Ｎｉ、Ａｌ、Ｔｉ、Ａｇ−Ｔｉ、Ａｇ−Ｈｆ、Ａｇ−Ｗ、Ａｇ−Ｐｄのうち選択された少なくとも１つを用いる。本実施形態では、第２電極層材料２０ＡとしてＡｇを用いる。

第２電極層材料２０Ａは、半導体層３０の上に例えばメタルスパッタプロセスによって形成される。本実施形態では、半導体層３０の上に、Ａｇを３ｎｍの厚さで形成する。成膜時のチャンバ内の温度は室温であり、圧力は、例えば１Ｐａ以下である。この条件においては、Ａｇは膜になりきれず、例えば断面の高さが３ｎｍ、幅１０ｎｍ程度の粒状になる。

次に、図８（ｂ）に表したように、第２電極層材料２０Ａを形成する一連のプロセスにおいて、チャンバ内の温度を高めて第２電極層材料２０Ａを加熱する。例えば、チャンバ内の温度を２５０℃にする。チャンバ内の圧力は、例えば１Ｐａ以下の低圧を維持する。これにより、半導体層３０の上の粒状のＡｇは、例えば断面の高さ７ｎｍ、幅１５ｎｍ程度の金属粒２１ｇになる。

次に、Ａｇの金属粒２１ｇを形成した後、チャンバ内の低圧状態を維持したまま、図５（ｃ）に表したように第２導電部２２を形成する。第２導電部２２は、例えばスパッタにより成膜される。第２導電部２２には、Ｔｉ及びＴｉＮのうち選択された少なくとも１つが用いられる。本実施形態では、例えばＴｉＮを用いる。これにより、第１導電部２１及び第２導電部２２を含む第２電極層２０が形成され、不揮発性記憶装置１１０が完成する。

第５の実施形態に係る不揮発性記憶装置の製造方法では、第２の実施形態と同様に、金属粒２１ｇの剥がれの防止、イオン源としての特性の安定化及び製造装置内の汚染などの影響の抑制が達成される。また、第５の実施形態では、粒状の第２電極層材料２０Ａを形成した後、加熱によって金属粒２１ｇの大きさを制御するため、金属粒２１ｇの大きさの制御が容易になる。

なお、本実施形態では、Ａｇによる第２電極層材料２０Ａの成膜時において、Ａｇの厚さ３ｎｍ程度を目標にして、チャンバ内の温度を約２５０℃、チャンバ内圧力を１Ｐａ以下の低圧としてＡｇの粒を作成しているが、（１）Ａｇの厚さを１ｎｍ以上５ｎｍ以下の間で変更すること、（２）Ａｇによる第２電極層材料２０Ａの成膜を行った後、第２導電部２２の成膜前に、サンプルが置かれるチャンバ内の圧力を１×１０^−２Ｐａ以下の低圧から大気圧までの範囲で制御すること、（３）Ａｇによる第２電極層材料２０Ａの成膜時のチャンバ内の温度を、第２電極層材料２０Ａの成膜前から、または第２電極層材料２０Ａの成膜後から第２導電部２２の成膜までの間に、室温以上２５０℃以下程度の間で制御すること、の（１）〜（３）のパラメータを組み合わせることで、Ａｇの粒の大きさを制御してもよい。

以上説明したように、実施形態に係る不揮発性記憶装置及びその製造方法によれば、第２電極層と半導体層との密着性を向上することができる。

なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、本実施形態では、第２電極層２０が用いられる装置として不揮発性記憶装置１１０を例に説明したが、他の装置にも適用可能である。すなわち、金属粒２１ｇを含む第１導電部２１と、金属粒２１ｇを覆う第２導電部２２と、を含む第２電極層２０の構成は、配線、電極パッド、バンプ電極、整流素子等、各種装置に適用することができる。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１電極層、２０…第２電極層、２１…第１導電部、２１ｇ…金属粒、２２…第２導電部、３０…半導体層、３０ａ…主面、１００…機能層、１１０…不揮発性記憶装置、ＦＬＭ…フィラメント

Claims (13)

1. 半導体材料を含む第１電極層と、前記第１電極層と対向する第２電極層と、前記第１電極層と前記第２電極層との間に設けられ前記第２電極層から拡散する金属原子のフィラメントによって電気抵抗の状態が遷移する半導体層と、を含む機能層を備え、
   前記第２電極層は、
   第１導電部と、
   第２導電部と、
   を含み
   前記第１導電部は、前記半導体層に沿って分散して設けられた銀を含む複数の金属粒を含み、
   前記第２導電部は、チタン及び窒化チタンのうち選択された少なくとも１つを含み、前記複数の金属粒を覆い、前記複数の金属粒の隙間に埋め込まれて前記半導体層と接する不揮発性記憶装置。
2. 第１電極層と、前記第１電極層と対向する第２電極層と、前記第１電極層と前記第２電極層との間に設けられ抵抗状態が遷移する半導体層と、を含む機能層を備え、
   前記第２電極層は、金属粒を含む第１導電部と、前記金属粒を覆う第２導電部と、を含む不揮発性記憶装置。
3. 前記第１導電部は、複数の前記金属粒を含み、
   前記複数の金属粒は、前記半導体層に沿って分散して設けられ、
   第２導電部は、前記複数の金属粒の隙間に埋め込まれて前記半導体層と接する部分を有する請求項２記載の不揮発性記憶装置。
4. 前記金属粒は、銀、コバルト及びニッケルのうち選択された少なくとも１つを含む請求項２または３に記載の不揮発性記憶装置。
5. 前記第２導電部は、チタン及び窒化チタンのうち選択された少なくとも１つを含む請求項２〜４のいずれか１つに記載の不揮発性記憶装置。
6. 前記第１電極層は、半導体材料を含む請求項２〜５のいずれか１つに記載の不揮発性記憶装置。
7. 前記半導体層の前記抵抗状態は、前記第２電極層から前記半導体層に拡散する金属原子のフィラメントによって電気抵抗の状態が遷移する請求項２〜６のいずれか１つに記載の不揮発性記憶装置。
8. 第１の方向に延びる第１配線と、
   前記第１配線と離間して設けられ、前記第１の方向と交差する第２の方向に延びる第２配線と、
   をさらに備え、
   前記機能層は、前記第１配線と、前記第２配線と、の間に設けられた請求項２〜７のいずれか１つに記載の不揮発性記憶装置。
9. 前記第１電極層と導通する第１配線と、
   前記第２電極層と導通する第２配線と、
   をさらに備えた請求項２〜７のいずれか１つに記載の不揮発性記憶装置。
10. 第１電極層の上に、抵抗状態が遷移する半導体層を形成する工程と、
    前記半導体層の上に金属粒を含む第１導電部を形成する工程と、
    前記第１導電部の前記金属粒を覆うように第２導電部を形成する工程と、
    を備えた不揮発性記憶装置の製造方法。
11. 前記第１導電部を形成する工程は、前記半導体層の上に金属層を形成し、前記金属層を加熱して前記金属粒を形成することを含む請求項１０記載の不揮発性記憶装置の製造方法。
12. 前記第１導電部を形成する工程は、前記半導体層の上に金属層を形成し、前記金属層を加圧して前記金属粒を形成することを含む請求項１０記載の不揮発性記憶装置の製造方法。
13. 前記第１導電部を形成する工程は、第１の圧力以下の環境で前記半導体層の上に前記金属粒を形成した後、前記第１の圧力以下の環境を維持することを含み、
    前記第２導電部を形成する工程は、前記第１の圧力以下の環境で前記金属粒を覆うように前記第２導電部を形成することを含む請求項１０または１１に記載の不揮発性記憶装置の製造方法。

Images