JP5634426B2 - 記憶装置 - Google Patents

Description

本発明の実施形態は、記憶装置に関する。

ＤＲＡＭ（Dynamic Random Access Memory）やフラッシュメモリを代替するメモリとして、抵抗変化メモリ（ＲｅＲＡＭ：Resistance Random Access Memory）が注目され、開発が進められている。ＲｅＲＡＭのセル構造は、抵抗変化膜を２枚の金属電極で挟んだ単純キャパシタ構造であり、パルス電圧を印加して電流を流すことにより、抵抗変化膜の抵抗を１０から１００００程度のオン／オフ比で変化させ、これによって情報を記憶することができる。

ＲｅＲＡＭの一種として、電圧を印加することにより金属をイオン化させ、この金属イオンを絶縁性の抵抗変化膜中に拡散・析出させることで金属の細線を形成し、抵抗を変化させる金属フィラメント形成型のＲｅＲＡＭがある。金属フィラメント形成型のＲｅＲＡＭは、絶縁膜中に金属イオンを拡散・析出させることによりフィラメントを形成するため、比較的低電流での動作が可能であり、メモリセルの微細化に伴いフィラメントの本数も減少するため、１本のフィラメントに流れる電流量を確保しつつ、メモリセル全体に流れる電流量を低減することができる。これにより、メモリセルの微細化と共に電流量をスケーリングすることができる。

しかし、金属フィラメント形成型のＲｅＲＡＭは、低電流動作（高抵抗動作）であるがゆえにフィラメント自体が細くて分解しやすい。このため、状態の保持特性が劣るという問題がある。

「CMOS Compatible Nanoscale Nonvolatile Resistance Switching Memory」Sung Hyun Jo and Wei Lu, NANO LETTERS 2008 Vol.8, No.2 p.392-397

本発明の目的は、状態の保持特性が良好な記憶装置を提供することである。

実施形態に係る記憶装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に接続された抵抗変化膜と、を備える。前記第１電極においては、マトリクス中に金属が含有されている。前記第１電極の幅方向端部における前記金属の濃度は、前記第１電極の幅方向中央部における前記金属の濃度よりも高い。前記マトリクスの材料と前記金属との組合せは、前記マトリクスの材料が不純物が導入されたシリコンであり、前記金属が銀であるか、前記マトリクスの材料がタングステン、モリブデン、チタン及びタンタルからなる群より選択された１種以上の材料であり、前記金属がリチウム、クロム、鉄、銅、インジウム、テルル、カルシウム、ナトリウム、銀、コバルト及び金からなる群より選択された１種以上の材料であるか、前記マトリクスの材料がクロムであり、前記金属がリチウム、カルシウム、ナトリウム及び銀からなる群より選択された１種以上の材料であるか、又は、前記マトリクスの材料がニッケルであり、前記金属がリチウム、銅、カルシウム、ナトリウム及び銀からなる群より選択された１種以上の材料である。

（ａ）は第１の実施形態に係る記憶装置を例示する断面図であり、（ｂ）は横軸に上部電極の幅方向における位置をとり、縦軸に銀濃度をとって、上部電極内における銀濃度プロファイルを例示するグラフ図である。 （ａ）〜（ｄ）は、第１の実施形態に係る記憶装置の製造方法を例示する工程断面図である。 （ａ）は第１の実施形態に係る記憶装置の動作を例示する模式的断面図であり、（ｂ）は第１の実施形態に係る記憶装置の動作を例示する模式的平面図である。 （ａ）及び（ｂ）は第１の実施形態に係る記憶装置の動作を例示する図であり、（ｃ）及び（ｄ）は比較例に係る記憶装置の動作を例示する図である。 横軸に動作時間をとり、縦軸に電流をとって、抵抗変化膜１２の電気抵抗値の経時変化を例示するグラフ図である。 横軸に上部電極中の銀濃度をとり、縦軸にメモリセルの動作確率をとって、上部電極中の銀濃度がスイッチング動作の安定性に及ぼす影響を例示するグラフ図である。 シリコン−銀混合物の結晶構造を示す図である。 横軸に上部電極の上面を基準とした上下方向の位置（深さ）をとり、縦軸に銀濃度をとって、上下方向に沿った銀濃度プロファイルを例示するグラフ図である。 横軸に電圧をとり縦軸に電流をとって、ドーズ量が電流電圧特性に及ぼす影響を例示するグラフ図である。 （ａ）は、横軸にイオンソース金属の凝集エネルギーをとり、縦軸にメモリセルのセット電圧をとって、イオンソース金属の凝集エネルギーとメモリセルのセット電圧との関係を例示するグラフ図であり、（ｂ）は、マトリクス材料とイオンソース金属との組み合わせの例を示す図である。 第２の実施形態に係る記憶装置を例示する斜視図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１（ａ）は本実施形態に係る記憶装置を例示する断面図であり、（ｂ）は横軸に上部電極の幅方向における位置をとり、縦軸に銀濃度をとって、上部電極内における銀濃度プロファイルを例示するグラフ図である。
本実施形態に係る記憶装置は、２端子型の不揮発性メモリであり、特に、金属フィラメント形成型のＲｅＲＡＭである。

図１（ａ）及び（ｂ）に示すように、本実施形態に係る記憶装置１においては、第１方向に延びる下部電極１１が設けられており、下部電極１１上には抵抗変化膜１２が設けられている。また、抵抗変化膜１２上には、第２方向に延びる上部電極１３が設けられている。これにより、抵抗変化膜１２は、下部電極１１と上部電極１３との間に接続されている。第２方向は第１方向に対して交差、例えば直交しており、抵抗変化膜１２は第１方向及び第２方向に沿って平面状に拡がっている。また、抵抗変化膜１２の上面における上部電極１３に接していない領域及び上部電極１３の側面を覆うように、ライナー膜１４が設けられており、上部電極１３及びライナー膜１４を覆うように、層間絶縁膜１５が設けられている。

下部電極１１は、金属等の導電性材料によって形成されている。下部電極１１は、例えば、タングステン、モリブデン、チタン、クロム、タンタル及びニッケルからなる群より選択された１種以上の金属を含み、例えば、タングステンによって形成されている。なお、下部電極１１を構成する導電性材料は、不純物が導入された半導体材料、例えば、ホウ素がドープされたシリコンであってもよい。

抵抗変化膜１２は、絶縁性材料によって形成されている。抵抗変化膜１２は、例えば、アモルファスシリコン、ポリシリコン、酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化モリブデン、酸化ニッケル、酸化チタン、酸化ニオブ、酸化タングステン、硫化ゲルマニウム、硫化銅、硫化クロム、硫化銀、硫化チタン、硫化タングステン、硫化ニッケル、硫化タンタル、硫化モリブデン、硫化亜鉛、ゲルマニウム−セレン化合物、ゲルマニウム−テルル化合物、ゲルマニウム−アンチモン−テルル化合物、ヒ素−テルル−ゲルマニウム−シリコン化合物からなる群より選択された１種以上の材料を含む。抵抗変化膜１２は、例えば、ノンドープのアモルファスシリコンによって形成されている。また、抵抗変化膜１２の膜厚は、例えば１０ｎｍである。なお、抵抗変化膜１２は、積層膜であってもよい。例えば、アモルファスシリコン層と酸化シリコン層との積層膜であってもよく、酸化シリコンよりも誘電率が高い高誘電率層と酸化シリコン層との積層膜であってもよい。すなわち、所望の抵抗値が得られるように、抵抗変化膜１２の材料構成及び膜厚を設定すればよい。

上部電極１３においては、導電性材料からなるマトリクス中に、イオンソースとなる金属が含有されている。マトリクスを形成する導電性材料（マトリクス材料）は、例えば、タングステン、モリブデン、チタン、クロム、タンタル及びニッケルからなる群より選択された１種以上の金属材料であってもよく、又は、不純物が導入された半導体材料であってもよい。マトリクス材料は、例えば、リンがドープされたシリコンである。この場合、リン濃度は、例えば１×１０^２１ｃｍ^−３以上であることが好ましい。

イオンソースとなる金属（イオンソース金属）は、その凝集エネルギーがマトリクス材料の凝集エネルギーよりも低い金属であって、抵抗変化膜１２の材料と反応せずに、抵抗変化膜１２中を拡散できる金属である。「凝集エネルギー」とは原子間に働く引力であり、液体又は固体を構成している原子又はイオンを、無限遠まで引き離すために必要なエネルギーである。凝集エネルギーが低い原子ほどイオン化しやすい。イオンソースとなる金属は、例えば、リチウム、クロム、鉄、銅、インジウム、テルル、カルシウム、ナトリウム、銀、コバルト及び金からなる群より選択された１種以上の金属であり、例えば、銀である。

すなわち、記憶装置１の材料の一例を示すと、下部電極１１はタングステンからなり、抵抗変化膜１２はノンドープのアモルファスシリコンからなる。また、上部電極１３においては、リンドープシリコンからなるマトリクス中にイオンソース金属として銀が導入されている。また、ライナー膜１４は例えば窒化シリコンからなり、層間絶縁膜１５は例えば酸化シリコンからなる。

そして、図１（ｂ）に示すように、上部電極１３の幅方向（第１方向）に沿った上部電極１３中の銀の濃度プロファイルＰ_Ａｇは、上部電極１３の幅方向両端部においてそれぞれ極大値Ｃ_ｍａｘ１及び極大値Ｃ_ｍａｘ２をとる。極大値Ｃ_ｍａｘ１と極大値Ｃ_ｍａｘ２とは、相互に異なる値でもよいが、なるべく近い値であることが好ましい。上部電極１３の幅方向に沿った位置のうち、プロファイルＰ_Ａｇが極大値Ｃ_ｍａｘ１をとる位置Ｘ_ｍａｘ１及び極大値Ｃ_ｍａｘ２をとる位置Ｘ_ｍａｘ２は、上部電極１３の幅方向両端のそれぞれから、上部電極１３の幅Ｌの０．２倍未満の距離にある。すなわち、上部電極１３の幅方向における一方の端部を原点としたときに、位置Ｘ_ｍａｘ１の座標は０以上０．２Ｌ未満の範囲にあり、位置Ｘ_ｍａｘ２の座標は０．８Ｌより大きくＬ以下の範囲にある。また、プロファイルＰ_Ａｇは、上部電極１３の幅方向中央部、すなわち、座標が０．２Ｌ以上０．８Ｌ以下の範囲において、上部電極１３の幅方向両端部の極大値Ｃ_ｍａｘ１及び極大値Ｃ_ｍａｘ２の双方の値よりも小さい。従って、上部電極１３の幅方向両端部における銀濃度は、上部電極１３の幅方向中央部における銀濃度よりも高い。また、極大値Ｃ_ｍａｘ１及びＣ_ｍａｘ２は、１×１０^２２ｃｍ^−３以上である。

次に、本実施形態に係る記憶装置１の製造方法について説明する。
図２（ａ）〜（ｄ）は、本実施形態に係る記憶装置の製造方法を例示する工程断面図である。

先ず、図２（ａ）に示すように、半導体基板（図示せず）上にタングステンを堆積させて、タングステン膜を成膜する。タングステン膜の成膜方法は特に限定されないが、例えば、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等のガス源を用いた堆積方法でもよく、スパッタ法でもよい。次に、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）により、タングステン膜を選択的に除去して、第１方向に延びる複数本の下部電極１１を形成する。次に、下部電極１１間に電極間絶縁膜（図示せず）を形成する。

次に、図２（ｂ）に示すように、下部電極１１及び電極間絶縁膜上に、抵抗変化膜１２を形成する。抵抗変化膜１２の厚さは、例えば１０ｎｍとする。抵抗変化膜１２の成膜方法は特に限定されないが、例えば、ＣＶＤ法等のガス源を用いた堆積方法でもよく、スパッタ法でもよい。

次に、図２（ｃ）に示すように、抵抗変化膜１２上に、例えばシリコンを堆積させてシリコン膜を形成する。シリコン膜の成膜方法は特に限定されないが、例えば、ＣＶＤ法等のガス源を用いた堆積方法でもよく、スパッタ法でもよい。次に、例えばイオン注入法により、シリコン膜に対してリンを導入することにより、シリコン膜をリンドープシリコン膜１３ａとする。リンドープシリコン膜１３ａ中のリン濃度は、例えば、１×１０^２１ｃｍ^−３以上とする。次に、例えばＲＩＥ法によってリンドープシリコン膜１３ａを選択的に除去し、第２方向に延びる複数本の配線形状に加工する。

次に、図２（ｄ）に示すように、直下方向に対して第１方向側に傾斜した方向に、銀イオンを照射する。これにより、リンドープシリコン膜１３ａの両側面から、リンドープシリコン膜１３ａ中に、銀をイオン注入する。このとき、銀イオンの加速電圧や角度を調整して、銀がリンドープシリコン膜１３ａの幅方向両端部に多く注入されるようにする。また、抵抗変化膜１２中には、銀イオンがなるべく注入されないようにする。これにより、リンドープシリコン膜１３ａ中における銀の分布は、図１（ｂ）に示す銀濃度プロファイルＰ_Ａｇによって表されるような分布となる。また、このとき、銀濃度の極大値Ｃ_ｍａｘ１及びＣ_ｍａｘ２を１×１０^２２ｃｍ^−３以上とし、上部電極１３の幅方向に沿った位置のうち、銀濃度が極大値Ｃ_ｍａｘ１及びＣ_ｍａｘ２をとる位置Ｘ_ｍａｘ１及びＸ_ｍａｘ２を、上部電極１３の幅方向両端のそれぞれから０．２Ｌ未満の位置とする。これにより、リンドープシリコン膜１３ａが上部電極１３となる。

次に、図１（ａ）に示すように、上部電極１３を覆うように、例えば窒化シリコンからなるライナー膜１４を形成する。次に、全面に酸化シリコンを堆積させて、上部電極１３間を埋め込む。次に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を施して、上部電極１３の上面上から酸化シリコン及びライナー膜１４を除去し、上部電極１３を露出させる。次に、更に酸化シリコンを堆積させることにより、層間絶縁膜１５を形成する。このようにして、記憶装置１が製造される。記憶装置１においては、下部電極１１と上部電極１３の最近接点ごとにメモリセルが形成される。これにより、記憶装置１には、多数のメモリセルが形成され、第１方向及び第２方向に沿った２次元マトリクス状に配列される。

次に、本実施形態に係る記憶装置の動作について説明する。
図３（ａ）は、本実施形態に係る記憶装置の動作を例示する模式的断面図であり、（ｂ）は、本実施形態に係る記憶装置の動作を例示する模式的平面図である。
図３（ａ）には、図１（ｂ）に示す銀の濃度プロファイルＰ_Ａｇ及び幅方向の座標も重ねて示す。
抵抗変化膜１２中に銀が拡散していない初期状態においては、アモルファスシリコン等の絶縁性材料からなる抵抗変化膜１２は、高い抵抗値を示す。

この状態から、図３（ａ）に示すように、下部電極１１と上部電極１３の間に、下部電極１１が負極となり、上部電極１３が正極となるような順電圧を印加していく。これにより、上部電極１３中の銀原子がイオン化し、正の銀イオンとなる。なお、このとき、上部電極１３のマトリクス材料であるシリコンは、凝集エネルギーが銀の凝集エネルギーよりも高いため、実質的にイオン化しない。そして、下部電極１１と上部電極１３との間に形成される電界により、銀イオンが上部電極１３から抵抗変化膜１２中に拡散し、抵抗変化膜１２中において、下部電極１１から供給された電子と結合して銀原子となり、析出する。これにより、抵抗変化膜１２中に、下部電極１１と上部電極１３とを繋ぐように、銀からなるフィラメント１６が形成される。この結果、抵抗変化膜１２の抵抗値が低くなる。

一方、下部電極１１と上部電極１３の間に、下部電極１１が正極となり、上部電極１３が負極となるような逆電圧を印加すると、フィラメント１６を形成する銀原子がイオン化して正の銀イオンとなり、上部電極１３に向けて移動する。これにより、フィラメント１６が分断され、抵抗変化膜１２の抵抗値が高くなる。以上のスイッチング動作により、抵抗変化膜１２の抵抗値を切り替えることができる。そして、抵抗変化膜１２の抵抗値に対応させて、情報を記憶することができる。

そして、図３（ａ）及び（ｂ）に示すように、本実施形態においては、上部電極１３内において、幅方向両端部Ｒ_Ｅの銀濃度が幅方向中央部Ｒ_Ｃの銀濃度よりも高いため、銀イオンは、上部電極１３の主として幅方向両端部Ｒ_Ｅから抵抗変化膜１２内に供給される。従って、フィラメント１６は、抵抗変化膜１２内における上部電極１３の幅方向両端部Ｒ_Ｅの直下域に形成される。また、図３（ｂ）に示すように、下部電極１１及び上部電極１３の双方において、電界はエッジ部、すなわち、幅方向両端部に集中する。このため、上方から見て、下部電極１１の両端部と上部電極１３の両端部とが重なる４ヶ所の角領域Ｒ_Ｐにおいて、特にフィラメント１６が形成されやすい。

次に、本実施形態の効果について説明する。
図４（ａ）及び（ｂ）は本実施形態に係る記憶装置の動作を例示する図であり、（ｃ）及び（ｄ）は比較例に係る記憶装置の動作を例示する図である。図４（ａ）及び（ｃ）は模式的断面図であり、（ｂ）及び（ｄ）は横軸に電圧をとり縦軸に電流をとって電流電圧特性を例示するグラフ図である。なお、図４（ａ）は図３（ａ）と同様な図である。
図５は、横軸に動作時間をとり、縦軸に電流をとって、抵抗変化膜１２の電気抵抗値の経時変化を例示するグラフ図である。

図４（ｂ）及び（ｄ）は、下部電極１１と上部電極１３との間の電圧を、ゼロから上部電極１３が正極となるように増加させていき、電流量が急激に増加したら、電圧を減少させていき、ゼロまで戻した場合の電流電圧特性を示している。電圧を徐々に増加させたときに電流が急激に増加する電圧を「セット電圧」といい、このときに抵抗変化膜１２中にフィラメント１６が形成されるものと考えられる。なお、セット電圧に達した後、メモリセルに過大な電流が流れないように、電流値に制限を設けている。一旦フィラメントが形成されると、その後電圧を低下させても、抵抗変化膜１２の抵抗値は低いままであるため、昇圧中よりも大きな電流が流れる。このため、電流電圧特性はヒステリシス曲線を描く。

図４（ａ）に示すように、本実施形態に係る記憶装置１においては、上部電極１３内において銀が幅方向両端部に偏在しているため、フィラメント１６が抵抗変化膜１２内における上部電極１３の幅方向両端部の直下域のみに形成される。このため、１つのメモリセルに形成されるフィラメントの本数が少なく、その分、個々のフィラメントが太く強靱である。このため、上下電極間にフィラメントが繋がった場合の抵抗値が低い。一例では、図３（ｂ）に示すように、各メモリセルに形成されるフィラメント１６の本数は、下部電極１１と上部電極１３とが重なる領域の四隅に相当する角領域Ｒ_Ｐにそれぞれ１本ずつ、合計４本である。

この結果、図４（ｂ）に示すように、抵抗値のオン／オフ比を大きくすることができ、スイッチング動作において大きなヒステリシスを得ることができるため、スイッチング動作が安定する。また、フィラメントを太く形成することにより、一旦形成されたフィラメントが熱分解によって分解されにくくなり、状態の保持特性が向上する。

これに対して、図４（ｃ）に示すように、上部電極１３内に銀が均一に含まれている場合には、抵抗変化膜１２内において、下部電極１１と上部電極１３とが重なる正方形の領域全体にフィラメントが形成される。このため、１つのメモリセルに形成されるフィラメントの本数が多く、その分、各フィラメントが細く脆弱である。このため、上下電極間にフィラメントが繋がっていても、抵抗値が比較的高い。

この結果、図４（ｄ）に示すように、抵抗値のオン／オフ比が小さくなり、スイッチング動作においてヒステリシスが小さくなるため、スイッチング動作が不安定である。また、個々のフィラメントが細いため、フィラメントが比較的短時間で熱分解されてしまい、状態の保持特性が低い。

この点について、単純なモデルを用いて定量的に考察する。メモリセルに形成されるフィラメントの本数は、フィラメントが形成可能な領域の面積に比例する。また、１本のフィラメントの断面積は、各メモリセルに形成されるフィラメントの本数に反比例する。そして、各フィラメントの半径は、断面積の平方根に比例する。一方、フィラメントの周囲のシリコンが拡散によってフィラメントの中心に到達したときに、フィラメントが分断されるとすると、フィラメントの寿命は、シリコンの拡散距離がフィラメントの半径と等しくなるまでの時間に比例する。そして、拡散係数をＤ、時間をｔとしたときに、拡散距離は√（Ｄｔ）に比例する。上述の関係をまとめると、｛１／√（フィラメントが形成可能な領域の面積）｝∝｛１／√（フィラメントの本数）｝∝｛√（フィラメントの断面積）｝∝（フィラメントの半径）＝（拡散距離）∝｛√（フィラメントの寿命）｝となり、フィラメントの寿命は、フィラメントが形成可能な領域の面積に反比例する。

図４（ｃ）及び（ｄ）に示す比較例においては、上方から見て、フィラメントが形成される領域は、上部電極１３と下部電極１１とが重なる正方形の領域であり、面積は（Ｌ×Ｌ）である。これに対して、図４（ａ）及び（ｂ）に示す本実施形態においては、フィラメントが形成される領域は、上部電極１３の幅方向両端部と下部電極１１とが重なる長方形の領域であり、仮に、この長方形の領域に銀が均一に分布しているとすると、面積は（２×０．２Ｌ×Ｌ）である。このため、本実施形態は、比較例に対して、フィラメントが形成される領域の面積は０．４倍であり、従って、フィラメントの寿命は（１／０．４）＝２．５倍となる。特に、図３（ｂ）に示すように、下部電極１１の両端部と上部電極１３の両端部とが重なる４ヶ所の角領域Ｒ_Ｐのみにフィラメント１６が形成されるとすると、４ヶ所の角領域Ｒ_Ｐの面積は合計で（４×０．２Ｌ×０．２Ｌ）＝０．１６Ｌ×Ｌであるため、フィラメントの寿命は（１／０．１６）＝６．２５倍となる。

図５に示すように、抵抗変化膜１２内にフィラメントを形成して低抵抗状態としたメモリセルに一定の読出電圧を印加して、下部電極１１と上部電極１３との間に流れる電流の大きさの経時変化をシミュレーションした。その結果、本実施形態のメモリセル及び比較例のメモリセルは、共に時間の経過に伴って電流が低減するが、本実施形態に係る記憶装置は、比較例に係る記憶装置と比較して、電流の変化が緩やかであった。これは、本実施形態においては、比較例よりも、フィラメントが消失しにくいためと推定される。
このように、図４（ａ）及び（ｂ）に示す本実施形態によれば、図４（ｃ）及び（ｄ）に示す比較例と比較して、状態保持特性が良好になる。

一般に、ＲｅＲＡＭにおいては、配線を細くするほど、上下の配線が重なる領域、すなわち、フィラメントが形成される領域の面積が小さくなり、これにより、各メモリセルに形成されるフィラメントの本数が少なくなり、この結果、個々のフィラメントが太く強靱になり、状態保持特性が改善する。しかしながら、配線の微細化は、露光技術等によって制約されており、露光技術が画期的な進歩を遂げない限り、短期間で大幅な微細化を実現することは困難である。しかしながら、上述の如く、本実施形態によれば、イオンソース金属を上部電極１３の幅方向両端部に偏在させることにより、フィラメント１６が形成される領域が限定されるため、配線、すなわち、下部電極１１及び上部電極１３を微細化した場合と同様な効果を得ることができる。換言すれば、将来、配線を微細化したときに得られるメリットを、先取りすることができる。

次に、銀濃度が極大値をとる位置を、上部電極１３の幅方向両端のそれぞれから０．２Ｌ未満の位置とする効果について説明する。
上述の如く、上部電極１３は第２方向に延びる配線状に加工されている。そして、一般に、配線に電位を印加したときには、そのエッジ部に電界が集中するため、配線の幅方向中央部よりも幅方向両端部における電界が強くなる。このため、配線の幅方向両端部にイオンソース金属である銀を偏在させることにより、銀イオンにより強い電界をかけることができ、フィラメントをより効果的に形成することができる。これにより、フィラメントが強靱になり、メモリセルの状態保持特性が向上する。

また、一般に、配線の側面には不可避的にラフネスが形成され、また、配線表面においては電子が非弾性散乱されるため、配線の幅方向両端部にはほとんど電流が流れない。すなわち、配線の幅方向中央部が実質的な電流経路となる。このため、銀濃度が極大値をとる位置を配線の幅方向両端部に配置することにより、配線間、すなわち、下部電極１１と上部電極１３との間に電圧が印加されたときに、フィラメント１６には、電界は印加されるものの、電流は流れにくくなる。この結果、フィラメント１６が分解しにくくなり、メモリセルの状態保持特性がより一層向上する。

上部電極１３の側面のラフネスの大きさは、例えば、両側面合計で２〜３ｎｍ程度である。一方、上部電極１３の配線幅Ｌは、２０ｎｍ以下に微細化されることが望ましい。この場合、Ｌ＝２０ｎｍであり、０．２Ｌ＝４ｎｍであるから、位置Ｘ_ｍａｘを、上部電極１３の幅方向両端のそれぞれから０．２Ｌ未満の位置とすることにより、上述のフィラメント１６に流れる電流を抑制する効果を得ることができる。この効果は、上部電極１３の幅を２０ｎｍ以下とする場合に、特に大きい。

なお、下部電極１１と上部電極１３との間に電圧を印加したときに、上部電極１３のマトリクス材料（シリコン）がイオン化して上部電極１３間にフィラメントが形成されることが考えられるが、シリコンは凝集エネルギーが高く、イオン化しにくいため、フィラメントは形成されにくい。

次に、上部電極１３におけるイオンソース金属の濃度の極大値Ｃ_ｍａｘ１及びＣ_ｍａｘ２を１×１０^２２（原子／ｃｍ^３）以上とする効果について説明する。
図６は、横軸に上部電極中の銀濃度をとり、縦軸にメモリセルの動作確率をとって、上部電極中の銀濃度がスイッチング動作の安定性に及ぼす影響を例示するグラフ図であり、
図７は、シリコン−銀混合物の結晶構造を示す図であり、
図８は、横軸に上部電極の上面を基準とした上下方向の位置（深さ）をとり、縦軸に銀濃度をとって、上下方向に沿った銀濃度プロファイルを例示するグラフ図であり、
図９は、横軸に電圧をとり縦軸に電流をとって、ドーズ量が電流電圧特性に及ぼす影響を例示するグラフ図であり、
図１０（ａ）は、横軸にイオンソース金属の凝集エネルギーをとり、縦軸にメモリセルのセット電圧をとって、イオンソース金属の凝集エネルギーとメモリセルのセット電圧との関係を例示するグラフ図であり、（ｂ）は、マトリクス材料とイオンソース金属との組み合わせの例を示す図である。

上部電極１３中の銀濃度がメモリセルの動作の安定性に及ぼす影響について説明する。
高抵抗状態にあるメモリセルに対して２Ｖの電圧を印加して、電流量を測定した。次に、電圧をセット電圧まで増加させてセットし、その後、電圧を２Ｖに戻し、再び電流量を測定した。そして、セット前の電流量に対してセット後の電流値が１０倍以上であれば「スイッチした」と判定し、１０倍未満であれば「スイッチしていない」と判定し、全メモリセルに対する「スイッチした」メモリセルの割合を、「動作確率」とした。

図６に示すように、上部電極中の銀濃度が１×１０^２１（原子／ｃｍ^３）であると、メモリセルの動作確率は０．１程度であるが、銀濃度が６×１０^２１（原子／ｃｍ^３）になると、動作確率は０．１よりも若干増加する。そして、銀濃度が１×１０^２２（原子／ｃｍ^３）になると、動作確率は急激に増加し、ほぼ１になる。なお、一般に金属の原子密度は約７×１０^２２（原子／ｃｍ^３）であり、図６に示す銀濃度が７×１０^２２（原子／ｃｍ^３）のプロットは、上部電極が純銀からなる場合に相当する。

銀濃度が６×１０^２１（原子／ｃｍ^３）から１×１０^２２（原子／ｃｍ^３）に増加したときに動作確率が急激に増加する理由は、以下のように推定される。
図７に示すように、上部電極１３は、リンドープシリコンからなるマトリクス中に、イオンソースとなる銀が含有されている。このため、上部電極１３の結晶構造は、シリコン原子と銀原子が混在した構造となる。このような構造において、ある銀原子が他の銀原子と接していれば、その銀原子は固体の銀として存在することができる。これにより、銀の凝集エネルギーよりも高いエネルギーを印加すれば、銀原子をイオン化することができ、メモリセルの動作に寄与するものと考えられる。これに対して、銀原子が他の銀原子に接していないと、銀原子の周囲はシリコン原子のみとなり、その銀原子は単独の原子として存在する。これにより、銀原子は固体の銀としては存在できず、イオン化させることが困難になるため、メモリセルの動作に寄与しにくくなるものと考えられる。

そして、上部電極１３中の銀濃度が１×１０^２２（原子／ｃｍ^３）以上であると、確率的に、銀原子同士が接するものと推定される。この理由は、以下のように考えられる。ある銀原子から見て、任意の一方向において両隣に配置された２個の原子のうち、少なくとも１個の原子が銀原子であるためには、ある原子が銀原子である確率が（１／２）以上であることが必要である。そして、直交座標を構成するＸ方向、Ｙ方向、Ｚ方向のいずれかの方向において、隣り合う原子のうち少なくとも１個が銀原子であるためには、ある原子が銀原子である確率は（１／２）^３＝（１／８）以上であればよい。上部電極１３中の銀濃度が１×１０^２２（原子／ｃｍ^３）以上であると、純銀の場合の銀濃度である７×１０^２２（原子／ｃｍ^３）の（１／８）以上となるため、確率的に銀原子同士が接するものと考えられる。これは、マトリクスがシリコンの場合だけでなく、金属である場合も同様である。また、イオンソース金属が銀の場合だけでなく、他の金属である場合も同様である。

図８に示すように、図２（ｄ）に示す工程においてイオン注入する銀イオンのドーズ量を増加させると、上部電極１３中における銀濃度の最大値も増加する。そして、銀イオンのドーズ量を１×１０^１６（イオン／ｃｍ^２）とすると、銀濃度の最大値は１×１０^２２（原子／ｃｍ^３）以上となる。なお、上部電極１３に注入された銀イオンの一部は、抵抗変化膜１２中を拡散し、抵抗変化膜１２と下部電極１１との界面において析出する。

図９に示すように、銀のドーズ量が高いほど、すなわち、上部電極１３における銀濃度が高いほど、スイッチング動作時のヒステリシス量が大きくなり、スイッチング動作が安定する。銀イオンのドーズ量を１×１０^１６（イオン／ｃｍ^２）にすると、ヒステリシス量は極めて大きくなり、スイッチング動作がより安定する。図８より、このときの銀濃度の最大値は、１×１０^２２（原子／ｃｍ^３）以上である。この銀濃度の最大値が、図１（ｂ）に示す極大値Ｃ_ｍａｘ１及びＣ_ｍａｘ２に相当する。

また、図１０（ａ）に示すように、イオンソース金属として銀を用いることにより、メモリセルのセット電圧を低減することができる。これにより、記憶装置１において、駆動の自由度が向上すると共に、メモリセルを微細化することができる。図１０（ａ）に示すように、イオンソース金属の凝集エネルギーが低いほど、セット電圧が低くなる。これは、イオンソース金属の凝集エネルギーが低いほど、イオンソース金属はイオン化しやすくなり、フィラメントが形成されやすいためと考えられる。

なお、上部電極１３におけるマトリクス材料とイオンソース金属との組み合わせは、シリコンと銀には限定されず、イオンソース金属の凝集エネルギーがマトリクス材料の凝集エネルギーよりも低くなるような組み合わせであればよい。これにより、適当な電圧を印加したときに、マトリクス材料をイオン化させずに、イオンソース金属だけをイオン化させることができる。この結果、イオンソース金属だけがフィラメントの形成に寄与し、マトリクス材料は安定した配線材料として機能する。

マトリクス材料とイオンソース金属との可能な組み合わせの例を、図１０（ｂ）に示す。図１０（ｂ）において、マトリクス材料を示す行と、イオンソース金属を示す列との交差部分に位置する欄に「○」が記載されている場合は、そのマトリクス材料とイオンソース金属との組み合わせが可能であることを示しており、「×」が記載されている場合は、その組み合わせが不可能であることを示している。

次に、第２の実施形態について説明する。
図１１は、本実施形態に係る記憶装置を例示する斜視図である。
本実施形態は、前述の第１の実施形態に係る記憶装置を、クロスポイント構造に集積させた例である。

図１１に示すように、本実施形態に係る記憶装置２においては、シリコン基板２１が設けられており、シリコン基板２１の上層部分及び上面上には、記憶装置２の駆動回路（図示せず）が形成されている。シリコン基板２１上には、駆動回路を埋め込むように、例えば酸化シリコンからなる層間絶縁膜２２が設けられており、層間絶縁膜２２上にはメモリセル部２３が設けられている。

メモリセル部２３においては、シリコン基板２１の上面に平行な一方向（以下、「ワード線方向」という）に延びる複数本のワード線ＷＬを含むワード線配線層２４と、シリコン基板２１の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向（以下、「ビット線方向」という）に延びる複数本のビット線ＢＬを含むビット線配線層２５とが、層間絶縁膜１５（図１（ａ）参照）を介して交互に積層されている。また、ワード線ＷＬ同士、ビット線ＢＬ同士、ワード線ＷＬとビット線ＢＬとは、相互に接していない。

ワード線配線層２４とビット線配線層２５との間には、抵抗変化膜１２が設けられている。なお、図１１においては、抵抗変化膜１２がワード線ＷＬとビット線ＢＬとの最近接点毎に分断されている例を示しているが、前述の第１の実施形態のように、抵抗変化膜１２は１枚の連続膜であってもよい。抵抗変化膜１２は、各ワード線ＷＬと各ビット線ＢＬとの間に接続されている。そして、記憶装置２においては、ワード線ＷＬとビット線ＢＬとの最近接点毎に、メモリセルが構成されている。

記憶装置２における各メモリセルの構成は、前述の第１の実施形態に係る記憶装置１と同様である。すなわち、本実施形態におけるワード線ＷＬが第１の実施形態における下部電極１１に相当し、ビット線ＢＬが上部電極１３に相当する。従って、ビット線ＢＬにおいては、例えばリンドープシリコンからなるマトリクス中に、イオンソース金属として例えば銀が含有されている。銀はビット線ＢＬの幅方向両端部に偏在している。すなわち、ビット線ＢＬの幅方向両端部における銀の濃度は、幅方向中央部における銀の濃度よりも高い。これにより、多数のメモリセルが、ワード線方向、ビット線方向及び上下方向に沿って３次元マトリクス状に配列されている。

本実施形態によれば、クロスポイント構造をとることにより、メモリセルを３次元的に集積させることができる。これにより、メモリセルの集積度を向上させることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

なお、本実施形態においては、ワード線ＷＬが第１の実施形態における下部電極１１に相当し、ビット線ＢＬが上部電極１３に相当する例を示したが、ワード線ＷＬと下部電極１１は別部材であってもよい。この場合、ワード線ＷＬ上における各メモリセルに相当する位置に下部電極１１を形成する。同様に、ビット線ＢＬと上部電極１３が別部材であってもよい。また、ワード線ＷＬ及び下部電極１１からなる組と、ビット線ＢＬ及び上部電極１３からなる組のうち、一方が共通の部材で、他方が別部材であってもよい。

また、前述の第１の実施形態及び本実施形態においては、上部電極１３の幅方向両端部にイオンソース金属である銀を偏在させる例を示したが、銀は、上部電極１３の幅方向両端部のうち、一方の端部のみに偏在していてもよい。これにより、フィラメントを形成する領域をより狭くし、フィラメントの本数を減らし、各フィラメントを強靱にすることができる。この結果、メモリセルの状態の保持特性がより一層向上する。

以上説明した実施形態によれば、状態の保持特性が良好な記憶装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。

１、２：記憶装置、１１：下部電極、１２：抵抗変化膜、１３：上部電極、１４：ライナー膜、１５：層間絶縁膜、１６：フィラメント、２１：シリコン基板、２２：層間絶縁膜、２３：メモリセル部、２４：ワード線配線層、２５：ビット線配線層、ＢＬ：ビット線、ＷＬ：ワード線、Ｃ_ｍａｘ１、Ｃ_ｍａｘ２：濃度の極大値、Ｒ_Ｃ：幅方向中央部、Ｒ_Ｅ：幅方向両端部、Ｒ_Ｐ：角領域、Ｘ_ｍａｘ１、Ｘ_ｍａｘ２：位置、Ｐ_Ａｇ：銀の濃度プロファイル

Claims (5)

1. 第１電極と、
   第２電極と、
   前記第１電極と前記第２電極との間に接続された抵抗変化膜と、
   を備え、
   前記第１電極においては、リンドープシリコンからなるマトリクス中に銀が含有されており、
   前記第１電極の幅方向両端部における銀の濃度は、前記第１電極の幅方向中央部における銀の濃度よりも高く、
   前記第１電極の幅方向における銀の濃度プロファイルは、前記第１電極の幅方向両端のそれぞれから、前記第１電極の幅の０．２倍未満の距離にある位置において、１×１０^２２（原子／ｃｍ^３）以上の極大値をとる記憶装置。
2. 第１電極と、
   第２電極と、
   前記第１電極と前記第２電極との間に接続された抵抗変化膜と、
   を備え、
   前記第１電極においては、マトリクス中に金属が含有されており、
   前記第１電極の幅方向端部における前記金属の濃度は、前記第１電極の幅方向中央部における前記金属の濃度よりも高く、
   前記マトリクスの材料と前記金属との組合せは、
   前記マトリクスの材料が不純物が導入されたシリコンであり、前記金属が銀であるか、
   前記マトリクスの材料がタングステン、モリブデン、チタン及びタンタルからなる群より選択された１種以上の材料であり、前記金属がリチウム、クロム、鉄、銅、インジウム、テルル、カルシウム、ナトリウム、銀、コバルト及び金からなる群より選択された１種以上の材料であるか、
   前記マトリクスの材料がクロムであり、前記金属がリチウム、カルシウム、ナトリウム及び銀からなる群より選択された１種以上の材料であるか、又は、
   前記マトリクスの材料がニッケルであり、前記金属がリチウム、銅、カルシウム、ナトリウム及び銀からなる群より選択された１種以上の材料である記憶装置。
3. 前記第１電極の幅方向における前記金属の濃度プロファイルは、幅方向両端部においてそれぞれ極大値をとり、前記幅方向中央部においては、前記幅方向両端部の極大値の双方の値よりも小さい請求項２記載の記憶装置。
4. 前記極大値は、１×１０^２２（原子／ｃｍ^３）以上である請求項３記載の記憶装置。
5. 前記濃度プロファイルにおける前記極大値をとる位置は、前記第１電極の幅方向両端のそれぞれから、前記第１電極の幅の０．２倍未満の距離にある請求項３または４に記載の記憶装置。