JP6007701B2 - 抵抗変化型メモリ及びその駆動方法 - Google Patents
抵抗変化型メモリ及びその駆動方法 Download PDFInfo
- Publication number
- JP6007701B2 JP6007701B2 JP2012208085A JP2012208085A JP6007701B2 JP 6007701 B2 JP6007701 B2 JP 6007701B2 JP 2012208085 A JP2012208085 A JP 2012208085A JP 2012208085 A JP2012208085 A JP 2012208085A JP 6007701 B2 JP6007701 B2 JP 6007701B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- impurity
- doped region
- resistance change
- type memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
第1実施形態による抵抗変化型メモリ及びその製造方法について図1乃至図5を用いて説明する。
第2実施形態による抵抗変化型メモリ及びその製造方法について図6及び図7を用いて説明する。図1乃至図5に示す第1実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
第3実施形態による抵抗変化型メモリ及びその製造方法について図8及び図9を用いて説明する。図1乃至図7に示す第1及び第2実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
第4実施形態による抵抗変化型メモリ及びその製造方法について図10及び図11を用いて説明する。図1乃至図9に示す第1乃至第3実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
上記実施形態に限らず種々の変形が可能である。
12…第1の電極
14…第2の電極
16…不純物ドープ領域
18…電圧源
20…水素パッシベーション領域
Claims (5)
- 半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、
前記不純物ドープ領域の一端部に接続された水素を含有する第1の電極と、
前記不純物ドープ領域の他端部に接続された第2の電極とを有し、
前記第1の電極と前記第2の電極との間の電気抵抗は、前記第1の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化することにより、低抵抗状態から高抵抗状態に変化し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第1の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化することにより、高抵抗状態から低抵抗状態に変化する
ことを特徴とする抵抗変化型メモリ。 - 請求項1記載の抵抗変化型メモリにおいて、
前記半導体層は、シリコンにより形成されており、
前記不純物ドープ領域は、硼素を含有する
ことを特徴とする抵抗変化型メモリ。 - 請求項1又は2記載の抵抗変化型メモリにおいて、
前記第1の電極は、多結晶シリコンにより形成されている
ことを特徴とする抵抗変化型メモリ。 - 請求項1乃至3のいずれか1項に記載の抵抗変化型メモリにおいて、
前記第2の電極は、金属材料により形成されている
ことを特徴とする抵抗変化型メモリ。 - 半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、前記不純物ドープ領域の一端部に接続された水素を含有する第1の電極と、前記不純物ドープ領域の他端部に接続された第2の電極とを有する抵抗変化型メモリの駆動方法であって、
前記第1の電極に前記第2の電極よりも高い電圧を印加し、前記第1の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化させることにより、前記第1の電極と前記第2の電極との間の電気抵抗を低抵抗状態から高抵抗状態に変化し、
前記第1の電極に前記第2の電極よりも低い電圧を印加し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第1の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化させることにより、前記第1の電極と前記第2の電極との間の電気抵抗を高抵抗状態から低抵抗状態に変化する
ことを特徴とする抵抗変化型メモリの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208085A JP6007701B2 (ja) | 2012-09-21 | 2012-09-21 | 抵抗変化型メモリ及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208085A JP6007701B2 (ja) | 2012-09-21 | 2012-09-21 | 抵抗変化型メモリ及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014063877A JP2014063877A (ja) | 2014-04-10 |
JP6007701B2 true JP6007701B2 (ja) | 2016-10-12 |
Family
ID=50618851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012208085A Expired - Fee Related JP6007701B2 (ja) | 2012-09-21 | 2012-09-21 | 抵抗変化型メモリ及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6007701B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101721162B1 (ko) * | 2015-03-23 | 2017-03-29 | 포항공과대학교 산학협력단 | 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07245338A (ja) * | 1994-03-03 | 1995-09-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP4575837B2 (ja) * | 2005-05-19 | 2010-11-04 | シャープ株式会社 | 不揮発性記憶素子及びその製造方法 |
KR101438468B1 (ko) * | 2008-07-31 | 2014-09-05 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 다층의 재구성가능한 스위치 |
JP2012513686A (ja) * | 2008-12-23 | 2012-06-14 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | メモリスタデバイス、及び同デバイスを作成、及び使用する方法 |
-
2012
- 2012-09-21 JP JP2012208085A patent/JP6007701B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014063877A (ja) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9613689B1 (en) | Self-selecting local bit line for a three-dimensional memory array | |
US9105838B2 (en) | Nonvolatile variable resistive device | |
TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
JP5542550B2 (ja) | 抵抗変化メモリ | |
US20170098683A1 (en) | Switch device and storage unit | |
JP5537524B2 (ja) | 抵抗変化メモリ | |
US10971685B2 (en) | Selective device, memory cell, and storage unit | |
JP5477281B2 (ja) | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 | |
JP2008010836A (ja) | n+界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
JP2007235142A (ja) | 不揮発性メモリ素子及びそれを備えるメモリアレイ | |
JP2007116166A (ja) | ナノドットを具備する不揮発性メモリ素子及びその製造方法 | |
TW200426827A (en) | Memory cell, memory device and manufacturing method of memory cell | |
JP2010245143A (ja) | 記憶素子とその製造方法および半導体記憶装置 | |
US11659779B2 (en) | Memory cell and method of forming the same | |
US9865809B2 (en) | Nonvolatile resistance change element | |
US8963275B2 (en) | Resistive-switching device capable of implementing multiary addition operation and method for multiary addition operation | |
US20120099363A1 (en) | Resistance change type memory | |
JP5269395B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
WO2013078791A1 (zh) | 存储器件、存储器阵列及其制造方法 | |
JP6196623B2 (ja) | 抵抗変化メモリ素子 | |
JP6007701B2 (ja) | 抵抗変化型メモリ及びその駆動方法 | |
JP5755782B2 (ja) | 不揮発性抵抗変化素子 | |
JP6092696B2 (ja) | 可変抵抗素子を用いたメモリセル | |
JP5634426B2 (ja) | 記憶装置 | |
JP5798052B2 (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |