JP6007701B2

JP6007701B2 - 抵抗変化型メモリ及びその駆動方法

Info

Publication number: JP6007701B2
Application number: JP2012208085A
Authority: JP
Inventors: 金田　千穂子; 千穂子金田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-09-21
Filing date: 2012-09-21
Publication date: 2016-10-12
Anticipated expiration: 2032-09-21
Also published as: JP2014063877A

Description

本発明は、抵抗変化型メモリ及びその駆動方法に関する。

抵抗変化型メモリは、情報をセルの抵抗値の違いとして記憶する不揮発性メモリである。セルの抵抗値は電流印加或いは電圧印加によって大きく変化し、変化後の抵抗値は電源を切っても維持されるため、待機時の消費電力はゼロにできる。また、セル構造が単純であるため微細化や集積化が容易であること、一桁以上の大きな抵抗変化が得られるため多値化も可能であることなどから、超高密度化も期待されている。原理的には、ＤＲＡＭ並の高密度記憶容量を有する不揮発性メモリの実現が可能である。また、書き込み・消去は５ｎｓ以下のパルス電圧で実現されるため、高速動作が可能であり、消費電力も小さい。

このような優れた特徴を有する抵抗変化型メモリは、フラッシュメモリの後継として注目されている。また、高温動作の信頼性が高いため、自動車用のメモリとしても期待されている。また、ロジックＬＳＩへの混載も容易であり、混載用メモリとしても有望視されている。

特開平０７−２４５３３８号公報

抵抗変化型メモリの基本的なセルは、抵抗変化材料である金属酸化物を一対の電極で挟持したキャパシタ構造を有している。金属酸化物としては、ＣＭＯＳプロセスとの親和性が高いＮｉＯ、ＴｉＯ_２、Ｃｕ_２Ｏ、Ｔａ_２Ｏ_５、ＣｏＯなどの遷移金属酸化物を用いることが多い。

しかしながら、これら遷移金属酸化物の抵抗変化型メモリは、フォーミング処理が必要、遷移金属がシリコン半導体製造ラインの汚染源になる、動作原理が明らかでないために抵抗変化を定量的に制御するための指針が得られていない、などの欠点がある。また、酸化物を用いたメモリには酸化に対する耐性の強い貴金属電極を用いることが多く、低コスト化、省資源化が求められていた。

本発明の目的は、半導体製造ラインの汚染が少なく低コスト化・省資源化が可能な抵抗変化型メモリ及びその駆動方法を提供することにある。

実施形態の一観点によれば、半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、前記不純物ドープ領域の一端部に接続された水素を含有する第１の電極と、前記不純物ドープ領域の他端部に接続された第２の電極とを有し、前記第１の電極と前記第２の電極との間の電気抵抗は、前記第１の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化することにより、低抵抗状態から高抵抗状態に変化し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第１の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化することにより、高抵抗状態から低抵抗状態に変化する抵抗変化型メモリが提供される。

また、実施形態の他の観点によれば、半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、前記不純物ドープ領域の一端部に接続された水素を含有する第１の電極と、前記不純物ドープ領域の他端部に接続された第２の電極とを有する抵抗変化型メモリの駆動方法であって、前記第１の電極に前記第２の電極よりも高い電圧を印加し、前記第１の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化させることにより、前記第１の電極と前記第２の電極との間の電気抵抗を低抵抗状態から高抵抗状態に変化し、前記第１の電極に前記第２の電極よりも低い電圧を印加し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第１の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化させることにより、前記第１の電極と前記第２の電極との間の電気抵抗を高抵抗状態から低抵抗状態に変化する抵抗変化型メモリの駆動方法が提供される。

開示の抵抗変化型メモリによれば、遷移金属酸化物や耐酸化性の電極材料を用いることなく抵抗変化型メモリを実現することができる。これにより、半導体製造ラインの汚染を抑制するとともに、低コスト化及び省資源化を図ることができる。

図１は、第１実施形態による抵抗変化型メモリの構造を示す概略断面図である。図２は、第１実施形態による抵抗変化型メモリの駆動方法を示す概略図である。図３は、シリコンの電気抵抗率と不純物濃度との関係を示すグラフである。図４は、第１実施形態による抵抗変化型メモリの書き込み動作を示す概略図である。図５は、第１実施形態による抵抗変化型メモリの製造方法を示す工程断面図である。図６は、第２実施形態による抵抗変化型メモリの構造を示す概略断面図（その１）である。図７は、第２実施形態による抵抗変化型メモリの構造を示す概略断面図（その２）である。図８は、第３実施形態による抵抗変化型メモリの構造を示す概略断面図（その１）である。図９は、第３実施形態による抵抗変化型メモリの構造を示す概略断面図（その２）である。図１０は、第４実施形態による抵抗変化型メモリの構造を示す平面図及び概略断面図（その１）である。図１１は、第４実施形態による抵抗変化型メモリの構造を示す平面図及び概略断面図（その２）である。

［第１実施形態］
第１実施形態による抵抗変化型メモリ及びその製造方法について図１乃至図５を用いて説明する。

図１は、本実施形態による抵抗変化型メモリの構造を示す概略断面図である。図２は、本実施形態による抵抗変化型メモリの駆動方法を示す概略図である。図３は、シリコンの電気抵抗率と不純物濃度との関係を示すグラフである。図４は、本実施形態による抵抗変化型メモリの書き込み動作を示す概略図である。図５は、本実施形態による抵抗変化型メモリの製造方法を示す工程断面図である。

はじめに、本実施形態による抵抗変化型メモリの構造について図１を用いて説明する。

本実施形態による抵抗変化型メモリは、抵抗変化層としての半導体層１０と、半導体層１０の一端部に設けられた第１の電極１２と、半導体層１０の他端部に設けられた第２の電極１４とを有している。半導体層１０内には、第１の電極１２と第２の電極１４とを接続するように、不純物ドープ領域１６が設けられている。

半導体層１０は、不純物の添加によって浅いエネルギー準位を形成しうる半導体材料であれば特に限定されるものではなく、例えば、Ｓｉ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、Ｇｅ等により形成することができる。半導体層１０は、半導体基板であってもよい。

不純物ドープ領域１６は、半導体層１０に浅いエネルギー準位を形成するドーパント不純物が添加された領域である。半導体層１０がＳｉの場合、アクセプター不純物としてはＢ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ等を適用することができ、ドナー不純物としてはＰ，Ａｓ，Ｓｂ等を適用することができる。半導体層１０がＧａＡｓの場合、アクセプター不純物としてはＢｅ，Ｍｇ，Ｃｄ，Ｚｎ，Ｃ等を適用することができ、ドナー不純物としてはＳｉ，Ｇｅ，ＳｎＳ，Ｓｅ，Ｔｅ等を適用することができる。半導体層１０がＡｌＧａＡｓの場合、アクセプター不純物としてはＳｉ，Ｍｇ等を適用することができ、ドナー不純物としてはＳｉ，Ｓｅ，Ｔｅ等を適用することができる。半導体層１０がＧａＰの場合、アクセプター不純物としてはＣｄ，Ｚｎ，Ｃ等を適用することができる。半導体層１０がＧｅの場合、アクセプター不純物としてはＢ等を適用することができ、ドナー不純物としてはＰ，Ａｓ等を適用することができる。

不純物ドープ領域１６の不純物濃度は、所望の電気抵抗率の変化が得られるように、半導体層１０の材料やドーパント不純物の種類に応じて適宜設定することが望ましい。例えば、シリコンに硼素をドープする場合では、１×１０^１５ｃｍ^−３程度以上の不純物濃度とすることが望ましい。

不純物ドープ領域１６は、必ずしも一定の幅である必要はなく、例えば、第１の電極１２側の幅が狭く第２の電極１４側の幅が広いテーパ形状としてもよい。また、半導体層１０の電極１２，１４の形成部分の全体を不純物ドープ領域１６としてもよい。

第１の電極１２は、水素を含有した導電性材料により形成されたものであり、特に限定されるものではないが、例えば、結晶粒界に水素を含有する多結晶シリコン膜により形成することができる。膜中の水素濃度は、ドーパント不純物濃度よりも十分に高いことが望ましい。例えば、シリコンに１×１０^１９ｃｍ^−３程度の硼素をドープする場合では、１×１０^２０ｃｍ^−３程度以上とすることが望ましい。

第２の電極１４を形成する導電性材料は、特に限定されるものではないが、例えばＡｌ、Ｃｕ、ＴｉＮ、Ｐｔ等の金属材料により形成することができる。第２の電極１４の形成材料には、遷移金属酸化物を用いた抵抗変化型メモリに使用されるような耐酸化性の導電性材料、例えばＰｔ等の貴金属材料を用いる必要はない。

第２の電極１４の膜中の水素濃度は、不純物ドープ領域１６のドーパント不純物濃度よりも十分に低いことが望ましい。例えば、シリコンに１×１０^１９ｃｍ^−３程度の硼素をドープする場合では、１×１０^１８ｃｍ^−３程度以下とすることが望ましい。

なお、半導体層１０の一端部及び他端部とは、半導体層１０の互いに離間する部分であり、典型的には互いに対向する部分である。例えば、一端部は半導体層１０の表面であり、他端部は半導体層１０の裏面である。或いは、一端部は半導体層１０の一の側面であり、他端部は当該一の側面に対向する半導体層１０の他の側面である。

次に、本実施形態による抵抗変化型メモリの動作について図２乃至図４を用いて説明する。

ここでは、シリコンよりなる半導体層１０に硼素をドープして不純物ドープ領域１６を形成した場合を例にして説明するが、上述の半導体材料とドーパント不純物との組み合わせのいずれにおいても、同様の抵抗変化が生じることが実際に観測されている。なお、上述の組み合わせの中では、シリコンと硼素とを組み合わせた系が最も抵抗変化の効果が大きかった。

本実施形態による抵抗変化型メモリの駆動は、例えば図２に示すように、第１の電極１２に電圧源１８を接続し、第２の電極１４を基準電圧（例えば、接地電位）を接続することにより行う。第１の電極１２を基準電圧に接続し、第２の電極１４に電圧源を接続するようにしてもよい。

硼素がドープされた不純物ドープ領域１６は、硼素がドープされていない半導体層１０の他の領域と比較して、電気抵抗率が小さくなる。シリコンの電気抵抗率の値は、図３に示すように、アクセプター不純物の濃度が高くなるほどに減少する（Grove著、「Physics and Technology of Semiconductor Devices」より）。シリコンの電気抵抗率は約４０Ωｃｍ程度以上であるので、１×１０^１５ｃｍ^−３程度以上のドーピングを行うことにより、電気抵抗率を１／４程度以下まで下げることができる。１×１０^２０ｃｍ^−３程度のドーピングを行えば、電気抵抗率の変化は４桁以上にもなる。

ここで、初期状態として、図４（ａ）に示す状態を想定する。図４（ａ）は、第２の電極１２内に系内の総ての水素が存在された状態である。初期状態では、第１の電極１２と不純物ドープ領域１６との間、及び、第２の電極１４と不純物ドープ領域１６との間に、電気的経路を阻害するものは存在せず、第１の電極１２と第２の電極１４との間の素子抵抗は低い状態である（低抵抗状態）。なお、本明細書では、素子が低抵抗状態のときをｏｎ状態と定義する。不純物ドープ領域１６の不純物濃度が例えば〜１×１０^２０ｃｍ^−３程度の場合、ｏｎ状態における半導体層１０の電気抵抗率は、〜１０^−３Ω・ｃｍ程度となる。

この状態で、第１の電極１２側に、第２の電極１４側よりも高い電圧を印加する。例えば、図２の駆動回路の例では、第２の電極１４に基準電圧を印加し、第１の電圧１２に電圧源１８から絶対値２ｅＶ程度の正のパルス電圧を印加する。すると、ホールとの衝突及び電流により発生したジュール熱によって、第１の電極１２を形成する多結晶シリコン膜内の水素が解離して水素イオン（Ｈ^＋）が発生する。第１の電極１２内で発生した水素イオン（Ｈ^＋）は、第１の電極１２と第２の電極１４との間の電界によって不純物ドープ領域１６へ移動する（図４（ｂ））。

不純物ドープ領域１６へ移動した水素イオン（Ｈ^＋）は、不純物ドープ領域１６内の硼素と結合してＢ−Ｈ複合体を形成する。これにより、ドーパントである硼素が電気的に不活性となり、不純物ドープ領域１６内に水素パッシベーション領域２０が形成される（図４（ｃ））。これにより、第１の電極１２と第２の電極１４との間の電気抵抗率が増大し、素子抵抗が高い状態になる（高抵抗状態）。なお、本明細書では、素子が高抵抗状態のときをｏｆｆ状態と定義する。ｏｆｆ状態における半導体層１０の電気比抵抗は、１０Ω・ｃｍ〜程度となる。

すなわち、第１の電極１２側に第２の電極１４側よりも高い電圧を印加することにより、ｏｎ状態からｏｆｆ状態へと変化することができる（リセット動作）。

一方、素子を高抵抗状態から低抵抗状態へと変化するときには、第１の電極１２側に、第２の電極１４側よりも低い電圧を印加する。例えば、図２の駆動回路の例では、第２の電極１４に基準電圧を印加し、第１の電圧１２に電圧源１８から絶対値２ｅＶ程度以上の負のパルス電圧を印加する。すると、ホールとの衝突及び電流により発生したジュール熱によって、水素パッシベーション領域２０内のＢ−Ｈ複合体が解離して水素イオン（Ｈ^＋）が発生する。不純物ドープ領域１６内で発生した水素イオン（Ｈ^＋）は、第１の電極１２と第２の電極１４との間の電界によって第１の電極１２へ移動する（図４（ｄ））。これにより、不純物ドープ領域１６内の水素パッシベーション領域２０が消滅して電気抵抗率が低下し、低抵抗状態に戻る。

すなわち、第１の電極１２側に第２の電極１４側よりも低い電圧を印加することにより、ｏｆｆ状態からｏｎ状態へと変化することができる（セット動作）。

このように、本実施形態による抵抗変化型メモリでは、電圧の印加によって低抵抗状態と高抵抗状態とを可逆的に変化することができる。

本実施形態による抵抗変化型メモリでは、不純物ドープ領域１６への水素の吸収・放出を利用して、ｏｎ／ｏｆｆ動作を行う。軽元素である水素は他の元素に比べて高速で移動するため、ｏｎ／ｏｆｆ動作が高速であり、動作に要する消費電力も少なくてすむ（パルス電圧の間隔が短くてすむ）。この結果、高速化及び低消費電力化を実現することができる。

次に、本実施形態による抵抗変化型メモリの製造方法について図５を用いて説明する。

まず、フォトリソグラフィ及びイオン注入により、シリコンよりなる半導体層１０の所定領域に硼素イオンをイオン注入し、不純物濃度が例えば１０^２０ｃｍ^−３程度の不純物ドープ領域１６を形成する（図５（ａ））。

次いで、不純物ドープ領域１６を形成した半導体層１０上に、ＳｉＨ_４ガスなど、水素を多く含むシリコン原料ガスを用いて、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、多結晶シリコン膜を堆積する。これにより、水素がを含有した多結晶シリコン膜よりなる第１の電極１２を形成する（図５（ｂ））。

次いで、半導体層１０の裏面側に金属薄膜を形成し、第２の電極１４を形成する（図５（ｃ））。例えば、スパッタリング法によりＡｌ膜を堆積し、Ａｌよりなる第２の電極１４を形成する。この際、水素の外拡散を防ぐために、成膜は３００℃以下で行うことが望ましい。Ａｌの下地材料として、ＴｉＮ等のバリアメタル膜を形成するようにしてもよい。

なお、半導体層１０には酸素が含まれていないので、第２の電極１４の材料には、耐酸化性のある導電性材料（例えば貴金属材料）を用いることを要しない。このため、Ａｌ等の安価な電極材料を用いることができ、低コスト化及び省資源化を図ることができる。

このようにして、本実施形態による抵抗変化型メモリを完成する。

このように、本実施形態によれば、不純物ドープ領域への水素の吸収と放出とにより不純物ドープ領域の抵抗値が変化することを利用して抵抗変化型メモリを構築するので、抵抗変化層として遷移金属酸化物を用いる必要はない。これにより、遷移金属酸化物による半導体製造ラインの汚染を抑制することができる。また、電極を耐酸化性の導電性材料で形成する必要はなく、低コスト化及び省資源化を図ることができる。

［第２実施形態］
第２実施形態による抵抗変化型メモリ及びその製造方法について図６及び図７を用いて説明する。図１乃至図５に示す第１実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図６及び図７は、本実施形態による抵抗変化型メモリの構造を示す概略断面図である。

本実施形態による抵抗変化型メモリは、図６に示すように、不純物ドープ領域１６の幅が、第１の電極１２側から第２の電極１４側に向かうにつれて徐々に広がっているほかは、第１実施形態による抵抗変化型メモリと同様である。

不純物ドープ領域１６は、第１の電極１２から第２の電極１４まで途切れなく繋がっていればよく、不純物ドープ領域１６の幅は、必ずしも第１実施形態による抵抗変化型メモリの場合のように一定である必要はない。不純物ドープ領域１６の幅は、連続的に変化するようにしてもよいし、段階的に変化するようにしてもよい。

不純物ドープ領域１６の幅は、必ずしも第１の電極１２側において狭くする必要はないが、第１の電極１２側の幅が狭いほど水素イオンが集中して水素パッシベーション領域２０が形成されやすくなり制御性が向上するため、第１の電極１２側が狭い方が好ましい。

図７は、不純物ドープ領域１６内に水素パッシベーション領域２０が形成された高抵抗状態の一例を示す図である。

本実施形態による抵抗変化型メモリの不純物ドープ領域１６は、例えば、半導体層１０の第２の電極１４側の表面から、順テーパ形状の開口部を有するレジスト膜をマスクとしてイオン注入を行うことにより形成することができる。

［第３実施形態］
第３実施形態による抵抗変化型メモリ及びその製造方法について図８及び図９を用いて説明する。図１乃至図７に示す第１及び第２実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図８及び図９は、本実施形態による抵抗変化型メモリの構造を示す概略断面図である。

本実施形態による抵抗変化型メモリは、図８に示すように、半導体層１０内に一様に不純物ドープ領域１６が形成されているほかは、第１実施形態による抵抗変化型メモリと同様である。

不純物ドープ領域１６は、必ずしも半導体層１０内に局所的に形成する必要はなく、例えば本実施形態による抵抗変化型メモリのように、第１の電極１２と第２の電極１４との間の領域に一様に形成するようにしてもよい。

図８は、不純物ドープ領域１６内に水素パッシベーション領域２０が形成された高抵抗状態の一例を示す図である。本実施形態による抵抗変化型メモリでは、水素パッシベーション領域２０は、半導体層１０と第１の電極１２との界面領域に一様に形成される。

本実施形態による抵抗変化型メモリでは、不純物ドープ領域１６の形成にあたり微細なフォトリソグラフィ工程が不要なため、製造コストを低廉化することができる。

［第４実施形態］
第４実施形態による抵抗変化型メモリ及びその製造方法について図１０及び図１１を用いて説明する。図１乃至図９に示す第１乃至第３実施形態による抵抗変化型メモリ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。

図１０及び図１１は、本実施形態による抵抗変化型メモリの構造を示す平面図及び概略断面図である。

はじめに、本実施形態による抵抗変化型メモリの構造について図１０を用いて説明する。図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）のＡ−Ａ′線断面図である。

半導体層１０の表面部には、深さが例えば３ｎｍ程度の不純物ドープ領域１６が形成されている。不純物ドープ領域１６の一端部上には、第１の電極１２が形成されている。不純物ドープ領域１６の他端部上には、第２の電極１４が形成されている。

このように、本実施形態による抵抗変化型メモリは、第１実施形態による抵抗変化型メモリの基本構成をそのままにプレーナ型構造としたものである。プレーナ型構造とすることにより、一般的な半導体装置及びその製造プロセスとの整合性が高くなり、他の半導体素子、例えば抵抗変化型メモリセルを選択するために用いる選択トランジスタなどとの集積化が容易になる。

図１１は、不純物ドープ領域１６内に水素パッシベーション領域２０が形成された高抵抗状態の一例を示す図である。図１１（ａ）は平面図であり、図１１（ｂ）は図１１（ａ）のＡ−Ａ′線断面図である。本実施形態による抵抗変化型メモリでは、水素パッシベーション領域２０は、第１の電極１２下の不純物ドープ領域１６内に形成される。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、半導体層１０をシリコンにより、不純物ドープ領域１６を硼素により形成した例について主に説明したが、半導体層１０及び不純物ドープ領域１６には、第１実施形態に記載した種々の材料の組み合わせを適用することができる。

また、上記実施形態では、第１の電極１２を水素を含有した多結晶シリコン膜により形成した例について説明したが、第１の電極１２を形成する材料は、膜中に高濃度に水素を含有し得る導電性材料であればよく、必ずしも多結晶シリコン膜である必要はない。

また、上記実施形態に記載した抵抗変化型メモリの各構成部分の断面形状、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。

１０…半導体層
１２…第１の電極
１４…第２の電極
１６…不純物ドープ領域
１８…電圧源
２０…水素パッシベーション領域

Claims

半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、
前記不純物ドープ領域の一端部に接続された水素を含有する第１の電極と、
前記不純物ドープ領域の他端部に接続された第２の電極とを有し、
前記第１の電極と前記第２の電極との間の電気抵抗は、前記第１の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化することにより、低抵抗状態から高抵抗状態に変化し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第１の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化することにより、高抵抗状態から低抵抗状態に変化する
ことを特徴とする抵抗変化型メモリ。
請求項１記載の抵抗変化型メモリにおいて、
前記半導体層は、シリコンにより形成されており、
前記不純物ドープ領域は、硼素を含有する
ことを特徴とする抵抗変化型メモリ。
請求項１又は２記載の抵抗変化型メモリにおいて、
前記第１の電極は、多結晶シリコンにより形成されている
ことを特徴とする抵抗変化型メモリ。
請求項１乃至３のいずれか１項に記載の抵抗変化型メモリにおいて、
前記第２の電極は、金属材料により形成されている
ことを特徴とする抵抗変化型メモリ。
半導体層内にドーパント不純物を添加して形成された不純物ドープ領域と、前記不純物ドープ領域の一端部に接続された水素を含有する第１の電極と、前記不純物ドープ領域の他端部に接続された第２の電極とを有する抵抗変化型メモリの駆動方法であって、
前記第１の電極に前記第２の電極よりも高い電圧を印加し、前記第１の電極内の水素をイオン化して前記不純物ドープ領域内に移動し、前記不純物ドープ領域を形成する不純物を不活性化させることにより、前記第１の電極と前記第２の電極との間の電気抵抗を低抵抗状態から高抵抗状態に変化し、
前記第１の電極に前記第２の電極よりも低い電圧を印加し、前記不純物ドープ領域内において前記不純物と結合された前記水素をイオン化して前記第１の電極内に移動し、前記不純物ドープ領域の前記不純物を活性化させることにより、前記第１の電極と前記第２の電極との間の電気抵抗を高抵抗状態から低抵抗状態に変化する
ことを特徴とする抵抗変化型メモリの駆動方法。