JP5477281B2 - 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 - Google Patents
抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 Download PDFInfo
- Publication number
- JP5477281B2 JP5477281B2 JP2010503900A JP2010503900A JP5477281B2 JP 5477281 B2 JP5477281 B2 JP 5477281B2 JP 2010503900 A JP2010503900 A JP 2010503900A JP 2010503900 A JP2010503900 A JP 2010503900A JP 5477281 B2 JP5477281 B2 JP 5477281B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- electrode
- electrodes
- resistance change
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims description 70
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims description 49
- 150000002500 ions Chemical class 0.000 claims description 43
- 230000007547 defect Effects 0.000 claims description 35
- 230000005684 electric field Effects 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 61
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 239000012212 insulator Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 230000007812 deficiency Effects 0.000 description 17
- 230000007246 mechanism Effects 0.000 description 15
- 229910044991 metal oxide Inorganic materials 0.000 description 13
- 150000004706 metal oxides Chemical class 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 230000007704 transition Effects 0.000 description 12
- 230000015654 memory Effects 0.000 description 11
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical group [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 5
- 235000002639 sodium chloride Nutrition 0.000 description 5
- 239000011780 sodium chloride Substances 0.000 description 5
- 239000007784 solid electrolyte Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- -1 Silicon Oxide Nitride Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910001428 transition metal ion Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法に関するものである。
現在、市場で主流となっている不揮発性メモリは、フラッシュメモリやSONOS（Silicon Oxide Nitride Oxide Silicon）積層構造を有するメモリが挙げられる。これらのメモリは、半導体トランジスタのチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現している。
半導体トランジスタの大容量化を推進するためには微細化が不可欠である。しかし、電荷蓄積機能のない半導体トランジスタ単体の微細化でさえ困難になってきているのが現状である。そこで、半導体トランジスタは、読み書きするメモリセルを選択するスイッチ機能だけを担い、DRAM(Dynamic Random Access Memory)と同様に記憶素子を分離し、それぞれに微細化を進め、半導体トランジスタの大容量化を継続させる検討が進められている。
なお、情報記憶機能を継続的に微細化するにあたっては、電気抵抗を何らかの電気的刺激により2値以上に切り替えられる電子素子を用いた抵抗変化素子を記憶素子として用いることが検討されている。DRAMのような容量（キャパシタンス）に電荷を蓄積する方式では、微細化により蓄積電荷量が減少し、信号電圧の低下が不可避である。しかし、電気抵抗は超伝導状態にならない限り微細化しても有限の値をとるので、抵抗値を変化させる原理と材料があれば微細化を継続するには有利と考えられている。
電気抵抗を電気的刺激により変化させる技術には、複数の既存技術が挙げられる。その中で最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流し、結晶相（アモルファス化結晶）を切り替え、それぞれの結晶相の電気抵抗に2〜3桁の差があることを利用した記憶装置であり、一般的には相変化メモリと呼ばれている。
一方、金属酸化物を電極で挟んだ金属/金属酸化物/金属（以下MIM型と呼ぶ）構造でも大きな電圧や電流を印加し、抵抗変化を起こすことが知られている。本発明は、主に、このMIM型抵抗変化素子に関するものである。
図１は、MIM型抵抗変化素子の模式図である。図１に示す１は、MIM型抵抗変化素子における上部の第１の電極を示す。2は、金属酸化物からなる抵抗変化材料を示す。3は、MIM型抵抗変化素子における下部の第２の電極を示す。
なお、非特許文献１には、ニッケル酸化物（Ni O）を用いた抵抗変化素子について報告されており、1950〜1960年代には、電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。
図１に示すMIM型抵抗変化素子の電流電圧特性を図２に示す。抵抗変化素子は、電源を切っても高抵抗なオフ状態、または、低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて所定の電圧・電流刺激を印加することで抵抗状態を切り替えることができる。図２にオン状態、および、オフ状態の電流電圧特性の一例を示す。
高抵抗なオフ状態の素子にVt1以上の電圧を印加すると、低抵抗なオン状態に変化し、図２（b）の電気特性を示すようになる。次に、図２（b）のオン状態の素子にVt2以上の電圧を印加すると、高抵抗なオフ状態に変化し、図２（a）の電気特性に戻る。MIM型抵抗変化素子は、図２（a）と図２（b）との間を繰り返し切り替えることが可能であり、この特性を回路切替え用の不揮発性メモリセル、あるいは、不揮発性スイッチとして利用することができる。なお、高抵抗、または、低抵抗と判断する判断基準となる基準値は、特に限定するものではなく、相対的に、高抵抗と低抵抗とを切り替えることが可能であれば、あらゆる基準値を適用することが可能である。なお、基準値としては、例えば、10kΩが好ましい。
なお、金属酸化物を含むMIM型抵抗変化素子において、低抵抗状態を担う電流経路は、図３に模式的に示すように、電極面内全体に形成されるわけではなく、およそ数nm、大きくても数10nm程度の直径を有する局所的な電流経路4となる。
図４は、平行平板型のMIM型抵抗変化素子における低抵抗状態の抵抗値の電極面積依存特性を示す。なお、図４の依存特性は、電流経路4の抵抗変化材料として非特許文献１と同様にNi Oを用いた場合を示す。図４に示すように、低抵抗状態の抵抗値は電極面積にほとんど依存せず、局所的に形成された電流経路4により低抵抗状態が担われていることがわかる。従って、MIM型抵抗変化素子を記憶素子として応用する場合は、微細化に伴い高抵抗状態の電気抵抗はより高く、低抵抗状態の電気抵抗はほとんど変化せず、各状態の抵抗比はより高くすることができる。このため、MIM型抵抗変化素子は、微細化に適した記憶素子と言える。
しかし、図５に模式的に示すように、2端子型のMIM型抵抗変化素子は、低抵抗状態の電気抵抗が低くなるほど高抵抗状態に切り替える際に必要な電流がより多く必要となるという問題がある。このため、複数回の抵抗状態の切り替えが可能なフューズ・アンチフューズ型のスイッチ素子を実現する場合には、上述した問題が大きな課題となる。
また、2端子型のMIM型抵抗変化素子は、低抵抗状態から高抵抗状態に切り替える際に、大容量の電源回路（ドライバ）が必要となり、消費電力の観点からも、チップ面積の増大に伴う製造コストの増大という点でも大きな問題となる。
なお、3つ以上の端子を有する抵抗変化素子は、半導体トランジスタともいえる。例えば、金属・酸化物・半導体（MOS)型のゲート端子をもつMOSトランジスタは、ゲート端子に電圧を印加することでゲート下の半導体界面の空乏層幅、つまり、絶縁体・半導体界面に誘起されるキャリア密度を制御し、ソース・ドレイン間のコンダクタンスを調整することが可能である。このとき誘起されるキャリア量は、体積密度にして10^18（cm^-3）〜10^20（cm^-3）程度となる。
金属酸化物を半導体材料に置換した形の3端子型の素子としては、例えば、特許文献１、２に開示されている。特許文献１、２には、MOS型半導体トランジスタの半導体部を金属酸化物に置換した構造の素子が提案されている。何れも、ソース・ドレイン・ゲートの半導体トランジスタと同様の多端子配置を有している。
なお、抵抗変化素子は、ゲート端子で発生させる電界で金属酸化物・絶縁体界面に電荷を誘起させる点では、半導体トランジスタと同様である。しかし、抵抗変化素子は、誘起電荷により酸化物材料の金属・絶縁体転移を引き起こし、ゲート電極下全面のコンダクタンスを変化させることが動作原理である点で半導体トランジスタとは大きく異なる。抵抗変化素子は、金属・絶縁体転移を引き起こすために、体積密度にして10^21〜10^22（cm^-3）以上の電荷量を変化させる必要があり、MOS型半導体トランジスタを駆動するのに必要な電荷密度の100倍にも及ぶことになる。
このため、抵抗変化素子は、極めて高い電界をゲート直下に発生させることが必要で、界面準位密度が低いことはもちろんのこと、ゲート端子下の絶縁体には非常に高い絶縁破壊電圧を有する材料を用いる必要があり、実現のための大きな障壁となる。
本発明では、ソース・ドレインに対応する電極間に極めて断面積の小さなフィラメント状の電流経路4を形成し、これらが電源を切っても維持される不揮発性を有している点が、特許文献１、２の発明とは大きく異なる。この電流経路4は、後述するように結晶中の金属もしくは酸素のわずかな移動に伴う微細領域の構造変化に起因するものであり、いわゆる材料内の電荷量制御による金属絶縁体転移ではない。
この微小な電流経路4の形成・もしくは破断を別の付加的な電極によって制御もしくは補助するものであるから、金属絶縁体転移を誘起するほどの高い電界を必要としない。また、特許文献１には、MOS型トランジスタにおけるソース、ドレイン電極と金属絶縁体転移材料との間にトンネル絶縁体が存在するが、本発明では、トンネル絶縁体は必要としない点も構造上大きく異なる点である。
また、本発明よりも先に出願された技術文献として、イオン伝導層を備える不揮発性半導体メモリ装置について開示された文献がある（例えば、特許文献３参照）。
上記特許文献３では、基板と、前記基板に形成されたスイッチング素子と、スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、ストレージノードは、スイッチング素子に連結され、イオンソースとして使われる下部電極と、下部電極上に形成され、その一部は下部電極と離隔されたデータ保存層と、下部電極から離隔された前記データ保存層の部分に側面が連結され、下部電極と離隔されている側部電極と、データ保存層上に形成された上部電極と、を備えるようにしている。
特開２００６−３１９３４２号公報
特開平９−１２９８３９号公報
特開２００７−５９９１４号公報
J.F.GIBBONS and W.E.BEADLE ‘SWITCHING PROPERTIES OF THIN NiOFILMS’ Solid−State Electronics,Vol.7,P.785-797,1964.
上記特許文献３では、基板と、前記基板に形成されたスイッチング素子と、スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、ストレージノードは、スイッチング素子に連結され、イオンソースとして使われる下部電極と、下部電極上に形成され、その一部は下部電極と離隔されたデータ保存層と、下部電極から離隔された前記データ保存層の部分に側面が連結され、下部電極と離隔されている側部電極と、データ保存層上に形成された上部電極と、を備えるようにしている。
なお、上記特許文献３には、イオン伝導層を備える不揮発性半導体メモリ装置について開示されている。しかし、上記特許文献３には、３つ以上の電極を有する抵抗変化素子において、どの電極からも抵抗変化材料へのイオン供給がなされない抵抗変化素子については何ら記載もその必要性についても示唆されていない。
本発明は、上記事情に鑑みてなされたものであり、上述した課題である、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能な抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法を提供することを目的とする。
かかる目的を達成するために、本発明は、以下の特徴を有することとする。
＜抵抗変化素子＞
本発明にかかる抵抗変化素子は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子であって、
１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置され、前記１つの電極以外の２つの電極に電流経路が形成されていることを特徴とする。
本発明にかかる抵抗変化素子は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子であって、
１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置され、前記１つの電極以外の２つの電極に電流経路が形成されていることを特徴とする。
＜半導体記憶装置＞
また、本発明にかかる半導体記憶装置は、
上記記載の抵抗変化素子を含んで構成することを特徴とする。
また、本発明にかかる半導体記憶装置は、
上記記載の抵抗変化素子を含んで構成することを特徴とする。
＜製造方法＞
また、本発明にかかる製造方法は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子の製造方法であって、
１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料を配置し、前記１つの電極以外の２つの電極に電流経路を形成することを特徴とする。
また、本発明にかかる製造方法は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子の製造方法であって、
１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料を配置し、前記１つの電極以外の２つの電極に電流経路を形成することを特徴とする。
＜駆動方法＞
また、本発明にかかる駆動方法は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われず、１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置された抵抗変化素子の駆動方法であって、
前記１つの電極以外の２つの電極に電流経路を形成することを特徴とする。
また、本発明にかかる駆動方法は、
３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われず、１つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置された抵抗変化素子の駆動方法であって、
前記１つの電極以外の２つの電極に電流経路を形成することを特徴とする。
本発明によれば、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
＜本実施形態の抵抗変化素子の概要＞
まず、図２３、図３を参照しながら、本実施形態の抵抗変化素子の概要について説明する。
本実施形態の抵抗変化素子は、図２３に示すように、３つ以上の電極（204,207,202）を有し、どの電極からも抵抗変化材料（205）へのイオン供給が行われない抵抗変化素子である。そして、１つの電極（207）と、抵抗変化材料（205）と、の間に抵抗変化を示さない材料（206）が配置され、その１つの電極（207）以外の２つの電極（204）に、図３に示す電流経路（4）が形成されていることを特徴とする。これにより、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。以下、添付図面を参照しながら、本実施形態の抵抗変化素子について詳細に説明する。
まず、図２３、図３を参照しながら、本実施形態の抵抗変化素子の概要について説明する。
本実施形態の抵抗変化素子は、図２３に示すように、３つ以上の電極（204,207,202）を有し、どの電極からも抵抗変化材料（205）へのイオン供給が行われない抵抗変化素子である。そして、１つの電極（207）と、抵抗変化材料（205）と、の間に抵抗変化を示さない材料（206）が配置され、その１つの電極（207）以外の２つの電極（204）に、図３に示す電流経路（4）が形成されていることを特徴とする。これにより、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。以下、添付図面を参照しながら、本実施形態の抵抗変化素子について詳細に説明する。
まず2端子型素子における、高抵抗状態と低抵抗状態との伝導機構について簡単に説明する。
高抵抗状態と低抵抗状態との伝導機構では、金属酸化物層に金属、もしくは酸素欠損がパーセントオーダーの密度で含まれていることが重要である。本実施形態では、Ni Oを例として説明する。Ni Oは、理想的には、NiとOとの数比が1：1で岩塩構造の結晶を形成するが、実際にはNiの欠損が生じやすい。Ni O結晶に生じたNi欠損の周囲を（001）面で割った状態を図６に模式的に示す。
Ni欠損は、実効的に2価の負電荷（アクセプタ）のように機能する。ここで、例えば、Fe Oのような材料においては、欠損導入によって生じる電荷のアンバランスを補償するため、図６に示すように金属イオンに余剰電荷が誘起されると考えられている。
一方、Ni O、Co O、Mn O等の材料は、電荷移動型絶縁体に分類され、図７にその概念的なバンド構造を示す。バンドギャップは、酸素の2p軌道より上位の遷移金属のd軌道に電荷を移動するのに必要なエネルギーで決まり、価電子帯の頂上付近の電子軌道は、遷移金属イオンのd軌道との混成はあるものの、酸素2p軌道の特徴が強いと考えられる。
従って、金属欠損の電荷補償のため生じる正孔は、図８に示すように金属欠損の周囲に6配位で存在する酸素の2p軌道に主に入ると考えられる。誘起された正孔は、格子歪みを伴って金属欠損の周囲に局在し易いことが知られており、この状態は、図９に示すように『正孔の衣をまとった金属欠損』として模式的に描くことができる。
白金族金属電極で上下電極を形成したNi Oは、図１０に示すようにNi O内には『正孔の衣をまとったNi欠損』がパーセントオーダーの密度でランダムに分散された状態と考えられる。なお、図１０において、301,303は、電極を示す。302は、遷移金属酸化物を示す。304は、電子を示す。
この図１０に示す状態において、室温付近の電気伝導は、図１１に示すように『1』:電極界面におけるポテンシャル障壁をのりこえる機構、『2』:Ni欠損間を正孔がホッピングする機構に制限される。
低温においては熱活性型の『1』、『2』以外に、『3』:ほとんど熱励起を必要としない欠損間のトンネリングに伴う伝導が支配的になると考えられる。Ni Oを半導体としてとらえ、図１１の『1』〜『3』に対応する伝導のイメージを示すと、図１２に示すようになる。
低抵抗状態への遷移後においては、図１３に示すように電気抵抗の温度依存性は極めて小さくなる。これは、図１１、図１２に示した『3』の機構が強調された状態であり、バンド図で示すと図１４に示すようにNi欠損が一次元的な鎖に対応する状態に並んでいると考えると説明がつく。このNi欠損が一次元的な鎖を形成することが、抵抗変化現象制御の鍵であり、この形成機構について後述する。
ここで、電極にイオンソースを伴わない抵抗変化素子の比較対象として、本実施形態で用いる原理とは別原理で動作する抵抗変化素子（ナノブリッジ）について図１５〜図１８を参照しながら説明する。抵抗変化素子（ナノブリッジ）は、2端子型のMIM型抵抗変化素子である電極にイオンソースを伴うものである。なお、抵抗変化素子（ナノブリッジ）についての説明は、あくまで本実施形態の比較のために説明する。
図１５に示す101は、電極である。電極101は、CuやAgといったイオンが固体電解質102内を移動することが可能な元素で構成している。対向電極103は、Pt等のイオン化し難い元素を用いることが多い。ここで、図１５に示したように電源を繋ぐと、電極101側の電子104が電線側へ移動すると共に電極101と固体電解質102との界面において電極101の金属元素がイオン化され、正電荷を帯びたイオン105が負極である対向電極103側に移動し始める。次に、図１６に示すように負極である対向電極103と固体電解質102との界面において、イオン105は電子104を授受し、イオン105に電子104が還元されることで、図１７に示すように金属元素106として析出する。その金属元素106と電極101との間には周囲より電界が集中し易くなり、また、析出金属の中を電子104は自由に移動できるため、図１８に示すように、金属元素106の先端においてイオン105の還元反応が優先的に行われ、金属元素106の先端が成長するように、金属元素106の架橋が成長し、金属元素106の架橋先端が電極101に到達した時点で、抵抗変化素子が低抵抗状態に遷移する。イオン105の移動と金属析出の過程において金属元素106の酸化・還元が必要不可欠なプロセスである。なお、この状態を再び高抵抗状態に戻すためには、電池を逆に接続し、固体電解質102内の電界の向きを逆にすればよい。
次に、本実施形態の全ての電極にイオン化しても抵抗変化を示す酸化物材料内部を移動しにくい元素、例えば、PtやRu等の白金族元素を用いた場合、つまり、電極にイオンソースを伴わない2端子型のMIM型抵抗変化素子の動作原理について述べる。膜厚を10nm以下に薄くするか、もしくは表面ラフネスを大きくしない限りにおいて、処女試料のNi O素子の初期抵抗は、高抵抗状態にある。この高抵抗状態から低抵抗状態に遷移するためには、一般的に『フォーミング』と呼ばれる図３に示した断面積の極めて小さい電流経路4を最初に作る操作（電界印加）が必要になる。この『フォーミング』により図１４に示したNi欠損の一次元的な配列構造が形成されるが、抵抗変化材料に予め含まれるイオン105のミクロスコピックな挙動が重要である。繰り返しになるが、電極から抵抗変化材料内にイオン105が供給されることはないことに留意する必要がある。
まず、フォーミングの際、電流経路4が優先的に開始されるポイントが必要で、これは処女試料中にランダムに分布しており、素子面積が大きいほどその核が含まれる確率が高くなる。
図１０においてNi欠損が隣接して存在している箇所（点線で囲んだ位置）を図１９に示す。孤立したNi欠損の周囲に局在した正孔は、熱活性化されないと移動できないが、Ni欠損が隣接し合い、欠損の複合体となっている場合、その内部に限って、正孔は移動し易いと考えられる。片方の電極301から図１０に示すようにNi欠損が繋がっていれば、この状態において電界を印加すると電極301と接した核の先端までは正孔は容易に移動でき、電界は対向電極303と核の先端に集中して印加されることになる。このような箇所が電流経路4の生成核として機能する。
ここで、生成核先端と1つもしくは数個のNiイオンを挟んでNi欠損が存在していたと仮定する。このとき、電界が印加されると、まず電荷担体である正孔がホッピング機構によって隣接するNi欠損から対向電極303に移動を開始する。このNi欠損周囲への正孔の移動は、欠損周囲が還元（電子還元）されたことに等しい。正孔は正極側の電極から生成核を伝ってNi欠損を介して次々に供給されるから、今注目しているNi欠損周囲は酸化・還元が繰り返し起こることになる。
更に電界を強くしていくと、正孔移動はホッピング機構であり、この伝導機構の電界依存性は電界強度の平方根に比例するから、ホッピング確率（移動度）の増加率は徐々に小さくなる。
ここで注目すべき点は、生成核先端と隣接するNi欠損間にあるNiイオンにも電界が印加されていることである。Niイオンの移動確率は電界強度に比例するから、電界に対する正孔およびNiイオンのそれぞれの移動確率をプロットすると模式的に図２０に示すようになると考えられる。従って、図２０中にEthで示した閾値電界以上では、正孔の移動（ホッピング）よりもむしろNiイオンが隣接するNi欠損に移動し易くなる。
図１９の『P』で示した領域の電界の時間変化を図２１に模式的に示す。図２１において、『1』は、正孔が成長したフィラメント伝導経路から隣接欠損へ供給（低電界）する場合を示す。また、『2』は、フィラメント−隣接欠損の間隙にあるNiイオンが隣接欠損へ移動した場合（閾値電界Ef以上）を示す。また、『A』、『A’』は、隣接欠損から正孔が逃げた（還元された）瞬間（欠損周囲が実効的に強く負に帯電）を示す。また、『B』は、フィラメントから正孔が隣接欠損にホッピングした瞬間を示す。また、『C』は、間隙のNiイオンが隣接欠損に移動した瞬間を示す。
低電界では欠損間のホッピング伝導が優勢であり、次々に隣接欠損には正孔が供給されるため電界は元に戻る。しかし、高電界状態においては、一旦、隣接欠損が還元されると、図２１の『C』で示すように、間隙のNiイオンが隣接欠損に移動する。
この過程は、元のNi欠損で、最初に正孔が奪われ（電子が供給され）、続いてNiイオンが移動する過程であり、前述した電極にイオンソースを伴う抵抗変化素子の対向電極における金属イオンの還元過程に対応するものである。つまり、電極にイオンソースを持つ素子と共通性が高いが、本実施形態で用いる抵抗変化素子は、金属酸化物中の格子欠損位置で起こるため、実イオンの移動距離が少なくてすみ、このタイプの抵抗変化素子の抵抗変化速度が数桁高い原因となっている。
ここで、格子位置にあるNiイオンが格子間に吐き出され、格子間欠陥を形成する確率は極めて小さいことに注意しておく必要がある。その理由は、Ni Oは岩塩型の結晶構造を有しており、これはOとNiとのそれぞれの面心立方構造が（1/2, 0,0）だけずれた入れ子構造であるため、イオン充填率が高いからである。実際、Ni Oにおいて格子間欠陥は発生しないと考えられており、格子位置にあるNiイオンの優先的かつ支配的な移動先はNi欠損位置のみである。
以上のNiイオンの局所的な移動過程は、Ni欠損に着目してみれば生成核先端に新たにNi欠損が発生した（接続された）と捉えることができ、これは、接続されたNi欠損鎖の長さが伸びた、つまり、電流経路4である酸素2p軌道のようにバンド幅が広い軌道により正孔移動が容易なフィラメントが対向電極に向かって成長したということを意味するのである。
さらに、フィラメント先端と対向電極との間の電界はNiイオン移動前よりさらに強くなり、加速度的にフィラメント先端が成長してゆくものと考えられる。もちろん、この際に先端近傍にNi欠損が存在していることが成長のための必要条件であり、これが満たされないフィラメントにおいては途中で成長が停止するが、必要条件を満たすフィラメントが選択的に成長を続け、最終的に対向電極に接続される。このような過程で電極間を欠損が接続された経路が架橋すると、低抵抗状態に遷移するのである。
一般的には金属酸化物においては酸素欠損の移動度が高く、金属欠陥の移動が問題とされない場合が多い。しかし、Ni OやCo O、Cu O等の場合、酸素と金属との結合様式が純粋なイオン結合ではなく、共有結合的な要素を有しており、単原子あたりの酸素との反応生成エネルギーは相変化メモリで用いられるSやSe化合物の約10倍程度にとどまる。従って、図２１に示したような高電界が印加された状態で隣接する欠損があれば、十分にイオン移動が起こる。
この状態における素子断面のエネルギー状態を半導体的バンド構造で模式的に描くとすると図１４に示すようになる。相互接続された金属欠損が、本来のNi Oのバンド中に新たな伝導バンドを形成するのに等しくなる。このため、電極界面に存在するエネルギー障壁も同時に解消され、キャリアである正孔の移動度、および、経路中の正孔の密度も共に極めて高くなる。その結果、その積で表される電気伝導度は、数桁に及んで増大（電気抵抗が低下）することになる。
次に、ここまでに述べた電流経路4の性質に基づいて、本実施形態に重要な低抵抗状態から高抵抗状態への遷移機構について述べる。
一次元的なフィラメント内部では、正孔の移動度が高く、抵抗の温度依存性も縮退した半導体から金属に近いものを示すようになるが、それでもなお有限の電気抵抗を有している。
従って、この状態においてある一定値以上の電流値を流したとすると、図２２に示すようにフィラメントは電流値の2乗およびそれ自体の抵抗値に比例する量のジュール熱を生じる。低抵抗状態は、構造的にNi欠損が一次元的に並んだ状態で安定であるが、温度上昇に伴い格子振動が強くなり、熱的に隣接するNiイオンがフィラメント上のNi欠損に移動（拡散）する確率が高くなる。図２２に示すように経路上のNi欠損が一部でもNiイオンで埋められてしまうと、経路上の正孔移動は寸断箇所のホッピング移動で制限され、抵抗値は高くなってしまう。これはまさに経路の破断であり、この経路分断が起こり易い位置は電極界面近傍であることが多いことがわかっている。
上記のメカニズムは、Ti OxやW Oxなど酸素欠損を生じ易くn型伝導を示す酸化物においては、酸素欠損の挙動としてとらえればよい。つまり、フォーミングにおいては一次元的な酸素欠損の配列が形成され、周囲のTiやWのd軌道に誘起される電子により伝導が担われると考えられる。
本実施形態では、上述したような機構により2つの電極間に低抵抗フィラメントを形成するが、高抵抗状態への遷移過程において、フィラメントの成長方向とは平行でない方向に電界を印加できる、第３の電極を抵抗変化材料との間の絶縁体を介して設置する。これにより、フィラメントで発生したジュール熱による格子欠陥の移動度増加と、第３の電極により発生する電界の複合効果により、高抵抗状態への遷移を効率化、必要電流の低減を実現することが可能となる。
なお、本実施形態の抵抗変化素子の基本的な構造を図２３に示す。本実施形態の抵抗変化素子は、第４の電極202の上に絶縁体203を有し、その絶縁体203の上に抵抗変化材料205を有している。また、抵抗変化材料205の上には、第１、第２の電極204と、絶縁体206と、を有し、絶縁体206の上には、第３の電極207を有して構成している。また、絶縁体203、抵抗変化材料205、第１、第２の電極204の両端には、層間絶縁膜201を有して構成している。
本実施形態の抵抗変化素子は、図２３に示す構造を構成することで、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
本実施形態の抵抗変化素子は、図２３に示す構造を構成することで、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
（抵抗変化素子の第１の構造）
次に、図２４〜図２７を参照しながら、本実施形態の抵抗変化素子の第１の構造について説明する。なお、図２４〜図２７は、本実施形態の抵抗変化素子の第１の構造の製造工程を説明するための図であり、完成模式図が図２７となる。
次に、図２４〜図２７を参照しながら、本実施形態の抵抗変化素子の第１の構造について説明する。なお、図２４〜図２７は、本実施形態の抵抗変化素子の第１の構造の製造工程を説明するための図であり、完成模式図が図２７となる。
図２４は、ロジック回路、電源回路等を含むSi基板からなるウェハ上に、層間絶縁膜201中に可能な限り平坦になるように第４の電極202を形成した場合の断面図である。
この図２４に示す構造に対し、図２５に示すように、Mg O（Ni Oと同じNa Cl型構造で格子定数も近い）やAl2 O3といった絶縁体203を堆積し、電流経路4がその間に形成される第１・第２の電極204を堆積した後、第４の電極202の上部をドライエッチング等の方法で開口する。
次に、図２６に示すように、開口部を埋めるように抵抗変化材料（Ni O）205を数〜20nm堆積する。更にその上にMg O等のゲート絶縁体206、続いて第３の電極（Ru等白金族、Ta N、Ti N、W）207を堆積し、図２７に示すように、第３の電極207をドライエッチング法等の方法を用いて加工する。なお、抵抗変化材料205には、Ni O等の純粋な金属酸化物の他、AlやTi、Taを1〜10%の範囲で添加しておくことが可能である。
次に、Si N等のストッパ絶縁体に続き、層間絶縁膜を堆積した後、コンタクトホールをドライエッチングで開口し、S/Dとなる部分はプラズマ酸化等で表面を過剰酸化、もしくは、Liイオンを注入することでS/D部分を低抵抗化させ、コンタクト内をWやTi N等の金属で埋める。
（抵抗変化素子の第２の構造）
次に、図２８を参照しながら、本実施形態の抵抗変化素子の第２の構造について説明する。なお、図２８は、本実施形態の抵抗変化素子の第１の構造の製造工程を説明するための図であり、完成模式図を示している。第２の構造は、図２８に示すように、抵抗変化材料205を２つの電極204間に埋め込んだ場合を示している。
次に、図２８を参照しながら、本実施形態の抵抗変化素子の第２の構造について説明する。なお、図２８は、本実施形態の抵抗変化素子の第１の構造の製造工程を説明するための図であり、完成模式図を示している。第２の構造は、図２８に示すように、抵抗変化材料205を２つの電極204間に埋め込んだ場合を示している。
まず、図２４に示す構造に対し、図２５に示すように、Mg O（Ni Oと同じNa Cl型構造で格子定数も近い）やAl2 O3といった絶縁体203を堆積し、電流経路4がその間に形成される第１・第２の電極204を堆積した後、第４の電極202の上部をドライエッチング等の方法で開口する。次に、開口部を埋めるように抵抗変化材料（Ni O）205を数〜20nm堆積する。更にその上にMg O（Ni Oと同じNa Cl型構造で格子定数も近い）やAl2 O3といった絶縁体206を堆積する。続いて第３の電極（Ru等白金族、Ta N、Ti N、W）207を堆積し、図２８に示すように、第３の電極207をドライエッチング法等の方法を用いて加工する。
（抵抗変化素子の駆動方法）
次に、図２９を参照しながら、本実施形態の抵抗変化素子の駆動方法について説明する。
基板に平行な面に配置された2つの電極間に、2端子型素子と同様にフォーミングにて低抵抗フィラメントを形成する。このフィラメントを切断する操作において、まずV1を印加し、フィラメントに電流を流すことでフィラメント周囲を加熱する。このとき流す電流iは、2端子型素子でフィラメント切断に必要な電流Iより小さくすることができる（i<I）。その後、ある一定時間、最も好ましくは10nsecから100nsec後にV2を第３、あるいは第３と第４の電極間に印加し、フィラメントと平行でない角度の電界を発生させる。これにより、フィラメントを形成していた格子欠陥が移動し、フィラメントが切断される。
次に、図２９を参照しながら、本実施形態の抵抗変化素子の駆動方法について説明する。
基板に平行な面に配置された2つの電極間に、2端子型素子と同様にフォーミングにて低抵抗フィラメントを形成する。このフィラメントを切断する操作において、まずV1を印加し、フィラメントに電流を流すことでフィラメント周囲を加熱する。このとき流す電流iは、2端子型素子でフィラメント切断に必要な電流Iより小さくすることができる（i<I）。その後、ある一定時間、最も好ましくは10nsecから100nsec後にV2を第３、あるいは第３と第４の電極間に印加し、フィラメントと平行でない角度の電界を発生させる。これにより、フィラメントを形成していた格子欠陥が移動し、フィラメントが切断される。
＜本実施形態の抵抗変化素子の作用・効果＞
以上の説明より明らかなように、本実施形態の抵抗変化素子は、抵抗変化材料に直接接する2つの電極以外に、抵抗変化材料との間に絶縁性が高い材料を介して接する付加的な電極を有する素子構造にしている。これにより、抵抗変化材料に直接接する2つの電極間に大電流を流すことなく、第３、もしくは第４の電極を利用して電流経路に平行にならない角度で電界を印加できる機構を実現することが可能となる。その結果、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
以上の説明より明らかなように、本実施形態の抵抗変化素子は、抵抗変化材料に直接接する2つの電極以外に、抵抗変化材料との間に絶縁性が高い材料を介して接する付加的な電極を有する素子構造にしている。これにより、抵抗変化材料に直接接する2つの電極間に大電流を流すことなく、第３、もしくは第４の電極を利用して電流経路に平行にならない角度で電界を印加できる機構を実現することが可能となる。その結果、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
例えば、上述した抵抗変化素子を含む半導体記憶装置であれば、その構造については特に限定するものではなく、あらゆる構造の半導体記憶装置を構成することは可能である。
なお、この出願は、２００８年３月１９日に出願した、日本特許出願番号２００８−０７０７９５号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１ 第１の電極
２ 金属酸化物からなる抵抗変化材料
３ 第２の電極
４ 電流経路
１０１ 電極
１０２ 固体電解質
１０３ 対向電極
１０４ 電子
１０５ イオン化した電極構成元素（イオン）
１０６ 対向電極界面で還元された電極構成元素（金属元素）
２０１ 層間絶縁膜
２０２ 第４の電極
２０３ 絶縁体
２０４ 第１、第２の電極
２０５ 抵抗変化材料
２０６ 絶縁体
２０７ 第３の電極
３０１ 電極
３０２ 遷移金属酸化物
３０３ 対向電極
３０４ 電子
２ 金属酸化物からなる抵抗変化材料
３ 第２の電極
４ 電流経路
１０１ 電極
１０２ 固体電解質
１０３ 対向電極
１０４ 電子
１０５ イオン化した電極構成元素（イオン）
１０６ 対向電極界面で還元された電極構成元素（金属元素）
２０１ 層間絶縁膜
２０２ 第４の電極
２０３ 絶縁体
２０４ 第１、第２の電極
２０５ 抵抗変化材料
２０６ 絶縁体
２０７ 第３の電極
３０１ 電極
３０２ 遷移金属酸化物
３０３ 対向電極
３０４ 電子
Claims (6)
- ３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子であって、
１つの前記電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置され、前記１つの電極以外の２つの前記電極に電流経路が形成されており、
前記電流経路は、格子欠陥によって形成されたフィラメント状のものであることを特徴とする抵抗変化素子。 - 請求項１記載の抵抗変化素子を含んで構成することを特徴とする半導体記憶装置。
- ３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子の製造方法であって、
１つの前記電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料を配置し、前記１つの電極以外の２つの前記電極に電流経路を形成し、
前記電流経路は、格子欠陥によって形成されたフィラメント状のものであることを特徴とする抵抗変化素子の製造方法。 - ３つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われず、１つの前記電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置された抵抗変化素子の駆動方法であって、
前記１つの電極以外の２つの前記電極に電流経路を形成し、
前記電流経路は、格子欠陥によって形成されたフィラメント状のものであることを特徴とする駆動方法。 - 前記電流経路に電流を流しながら、前記１つの電極に電圧を印加し、前記電流経路を切断することを特徴とする請求項４記載の駆動方法。
- 前記２つの電極に電界を印加しつつ、前記電流経路を切断した時と逆向きの電圧を前記１つの電極に印加し、前記電流経路を形成することを特徴とする請求項５記載の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010503900A JP5477281B2 (ja) | 2008-03-19 | 2009-03-18 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008070795 | 2008-03-19 | ||
| JP2008070795 | 2008-03-19 | ||
| PCT/JP2009/055265 WO2009116564A1 (ja) | 2008-03-19 | 2009-03-18 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
| JP2010503900A JP5477281B2 (ja) | 2008-03-19 | 2009-03-18 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009116564A1 JPWO2009116564A1 (ja) | 2011-07-21 |
| JP5477281B2 true JP5477281B2 (ja) | 2014-04-23 |
Family
ID=41090963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010503900A Active JP5477281B2 (ja) | 2008-03-19 | 2009-03-18 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8391050B2 (ja) |
| JP (1) | JP5477281B2 (ja) |
| WO (1) | WO2009116564A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5604844B2 (ja) * | 2009-10-02 | 2014-10-15 | 日本電気株式会社 | 記憶装置、及び記憶装置の動作方法 |
| WO2011058947A1 (ja) | 2009-11-11 | 2011-05-19 | 日本電気株式会社 | 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法 |
| JP5320601B2 (ja) * | 2010-04-23 | 2013-10-23 | シャープ株式会社 | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 |
| US8735858B2 (en) * | 2010-04-30 | 2014-05-27 | Hewlett-Packard Development Company, L.P. | Ionic devices with interacting species |
| JP5849577B2 (ja) * | 2011-09-30 | 2016-01-27 | 日本電気株式会社 | 抵抗変化素子及びそのプログラミング方法 |
| US8737114B2 (en) * | 2012-05-07 | 2014-05-27 | Micron Technology, Inc. | Switching device structures and methods |
| WO2016040792A1 (en) * | 2014-09-11 | 2016-03-17 | Massachusetts Institute Of Technology | Voltage-controlled resistive devices |
| US10460804B2 (en) | 2014-03-14 | 2019-10-29 | Massachusetts Institute Of Technology | Voltage-controlled resistive devices |
| WO2015139033A1 (en) | 2014-03-14 | 2015-09-17 | Massachusetts Institute Of Technology | Voltage regulation of device functional properties |
| JP2017168661A (ja) | 2016-03-16 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US20170317141A1 (en) * | 2016-04-28 | 2017-11-02 | HGST Netherlands B.V. | Nonvolatile schottky barrier memory transistor |
| US20170365641A1 (en) * | 2016-06-16 | 2017-12-21 | HGST Netherlands B.V. | Non-volatile double schottky barrier memory cell |
| US10469395B2 (en) * | 2017-08-31 | 2019-11-05 | Hewlett Packard Enterprise Development Lp | Packet transmission credit allocation |
| US10192161B1 (en) * | 2017-12-13 | 2019-01-29 | International Business Machines Corporation | Lithium-drift based resistive processing unit for accelerating machine learning training |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120702A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 可変抵抗素子および半導体装置 |
| JP2006319342A (ja) * | 2005-05-12 | 2006-11-24 | Samsung Electronics Co Ltd | 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3664785B2 (ja) | 1995-11-01 | 2005-06-29 | 株式会社東芝 | スイッチング素子 |
| KR101100427B1 (ko) | 2005-08-24 | 2011-12-30 | 삼성전자주식회사 | 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법 |
-
2009
- 2009-03-18 US US12/919,459 patent/US8391050B2/en active Active
- 2009-03-18 WO PCT/JP2009/055265 patent/WO2009116564A1/ja active Application Filing
- 2009-03-18 JP JP2010503900A patent/JP5477281B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120702A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 可変抵抗素子および半導体装置 |
| JP2006319342A (ja) * | 2005-05-12 | 2006-11-24 | Samsung Electronics Co Ltd | 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009116564A1 (ja) | 2009-09-24 |
| JPWO2009116564A1 (ja) | 2011-07-21 |
| US8391050B2 (en) | 2013-03-05 |
| US20110007555A1 (en) | 2011-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5477281B2 (ja) | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 | |
| JP5526776B2 (ja) | 抵抗変化素子及び該抵抗変化素子を含む半導体装置 | |
| JP6750507B2 (ja) | 選択素子およびメモリセルならびに記憶装置 | |
| KR101357178B1 (ko) | 개선된 스위칭을 갖는 ｐｃｍｏ 비휘발성의 저항성 메모리 | |
| US7599216B2 (en) | Phase change memory devices and fabrication methods thereof | |
| CN104969374B (zh) | 具有开关层和中间电极层的电阻开关器件及其形成方法 | |
| US9040948B2 (en) | Nanoscale switching device | |
| US9082973B2 (en) | Resistance random access memory device | |
| JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
| CN103907192A (zh) | 具有合金化电极的电阻切换器件及其形成方法 | |
| US7449360B2 (en) | Phase change memory devices and fabrication methods thereof | |
| JP2013534723A (ja) | 抵抗スイッチング層を備えるメモリセルの組成 | |
| JP2008522400A (ja) | 熱電プログラマブル装置のアンチヒューズ | |
| JP2006165553A (ja) | 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法 | |
| BRPI0719055A2 (pt) | Memória correlacionada de elétrons | |
| KR102465179B1 (ko) | 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| US20140097398A1 (en) | Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same | |
| WO2009114796A1 (en) | Correlated electron material with morphological formations | |
| TW201209825A (en) | Memory element and drive method for the same, and memory device | |
| US8866118B2 (en) | Morphology control of ultra-thin MeOx layer | |
| US8630145B2 (en) | Integrated circuitry and switches | |
| JP2004342843A (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
| TWI569419B (zh) | 含有金屬硫屬化物之裝置 | |
| US8526225B2 (en) | Non-volatile memory device | |
| TWI443820B (zh) | 二極體記憶體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5477281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |