BRPI0719055A2 - Memória correlacionada de elétrons - Google Patents

Memória correlacionada de elétrons Download PDF

Info

Publication number
BRPI0719055A2
BRPI0719055A2 BRPI0719055-7A BRPI0719055A BRPI0719055A2 BR PI0719055 A2 BRPI0719055 A2 BR PI0719055A2 BR PI0719055 A BRPI0719055 A BR PI0719055A BR PI0719055 A2 BRPI0719055 A2 BR PI0719055A2
Authority
BR
Brazil
Prior art keywords
memory
state
resistive
resistive switching
voltage
Prior art date
Application number
BRPI0719055-7A
Other languages
English (en)
Inventor
Carlos A Paz De Araujo
Matthew D Brubaker
Jolanta Celinska
Original Assignee
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Symetrix Corp filed Critical Symetrix Corp
Publication of BRPI0719055A2 publication Critical patent/BRPI0719055A2/pt

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

Relatório Descritivo da Patente de Invenção para "MEMÓRIA CORRELACIONADA DE ELÉTRONS".
1. Campo da Invenção
A presente invenção refere-se, em geral, a memórias de circuito integrado e, em particular, à formação de memórias de circuito integrado não-voláteis contendo materiais que exibem uma mudança de resistência.
2. Antecedentes da Invenção
As memórias não-voláteis são uma classe de circuitos integra- dos em que a célula ou elemento de memória não perde seu estado após a energia fornecida ao dispositivo ser desligada. As memórias de computador mais antigas, feitas com anéis de ferrita que podiam ser magnetizadas em duas direções, eram não-voláteis. Conforme evoluiu a tecnologia de semi- condutores para níveis mais altos de miniaturização, os dispositivos de ferri- ta foram deixados de lado pelas memórias voláteis mais comumente conhe- cidas como DRAMs (memórias do tipo Dynamic Random Access) e SRAMs (RAMs estáticas).
A necessidade por memórias não-voláteis nunca desapareceu. Assim, nos últimos quarenta anos, muitos dispositivos foram criados para preencher esta necessidade. No final dos anos 70, foram feitos dispositivos com uma camada de metalização que conectava ou desconectava uma célu- la. Assim, na fábrica, era possível atribuir valores de uma forma não-volátil. Uma vez que estes dispositivos deixassem a fábrica, eles não podiam ser regravados. Eles eram chamados ROMs (Read Only Memories). Em 1967, Khang e SZE1 Bell Laboratories, propuseram dispositivos que eram feitos usando transistores de efeito de campo (FETs - Field Effect Transistors) que tinham dentre camadas de materiais na porta, a capacidade de aprisionar carga. No final dos anos 70 e início dos anos 80, os dispositivos que podiam ser gravados pelo usuário e apagados pelo desaprisionamento dos elétrons via luz ultravioleta, tiveram muito êxito. A UV precisava tanto que o dispositi- vo fosse removido da placa do circuito quanto fosse colocado sob uma lâm- pada UV por mais de 15 minutos. Estas memórias não-voláteis foram cha- madas PROMs ou ROMs programáveis. O processo de gravação envolvia forçar a corrente oriunda do substrato abaixo até estes sítios de aprisiona- mento. Este processo de fazer os elétrons passarem através de camadas de materiais que tinham uma barreira de energia potencial oposta é conhecido como tunelamento de quantum, um fenômeno que só ocorre por causa de dualidade da partícula de onda do eletron. Muitos tipos de sanduíches de materiais para a pilha da porta destes FETs foram tentados e a tecnologia recebeu muitos nomes como MNOS (MetaI-Nitride-Oxide-Semicondutor), - SNOS ([Poly]Silicon-Gate Plus MNOS), SONOS (Sílicon-Oxide Plus MNOS) e PS/O/PS/S (Polysilicon Contrai Gate - Silicon Dioxide - Polysilicon Floa- ting Gate - e um fino oxido de tunelamento no topo do substrato de silício). Este tipo de dispositivo não-volátil apagável e, deste modo, de leitu- ra/gravação, era conhecido como EEPROMs para PROMs apagáveis eletri- camente, uma designação incorreta infeliz já que eles não são apenas de leitura. Tipicamente, as EEPROMs têm áreas de célula grandes e requerem uma grande voltagem (de 12 a 21 volts) na porta para gravar/apagar. Além disso, o tempo de apagar ou gravar é da ordem de décimos de microsse- gundos. No entanto, o pior fator Iimitante é o número limitado de ciclos de apagar/gravar para não mais do que ligeiramente acima de 600.000 - ou da ordem de 105 - 106. A indústria de semicondutores eliminou a necessidade de um transistor de comutação de porta de passagem entre os transistores não-voláteis de EEPROMs ao setorizar o arranjo de memória de tal maneira que "páginas" (subarranjos) podiam ser apagadas em um momento nas memórias chamado memórias flash. Nas memórias flash, a capacidade de manter o acesso aleatório (bits simples de apagar/gravar) foi sacrificada pela velocidade e densidade de bits mais alta.
O desejo por ter baixa potência, alta velocidade, alta densidade e indestrutibilidade, tem mantido os pesquisadores trabalhando na memória não-volátil pelos últimos quarenta anos. As FeRAMs (RAMs Ferro-eletricas) proporcionam baixa potência, alta velocidade de gravação/leitura e resistên- cia para ciclos de leitura/gravação que excedam 10 bilhões de vezes. As memórias magnéticas (MRAMs) proporcionam alta velocidade de grava- ção/leitura e resistência, mas com um alto custo e consumo mais alto de e- nergia. Nenhuma destas tecnologias atinge a velocidade do flash e, assim, o flash permanece na memória não-volátil de escolha. No entanto, é geralmen- te reconhecido que o flash não reduzirá facilmente abaixo de 65 nanômetros; assim, as novas memórias não-voláteis que sejam menores estão sendo ativamente procuradas.
Para isto, tem havido muita pesquisa nos últimos dez a vinte a- nos em memórias baseadas em certos materiais que exibam uma mudança - de resistência associada a uma mudança de fase do material. Em um tipo de memória com resistência variável chamada PCM (memória com mudança de fase), ocorre uma mudança na resistência quando o elemento de memória é brevemente fundido e então resfriado para um estado cristalino condutor ou um estado amorfo não-condutor. Os materiais típicos variam e incluem GeSbTe, onde Sb e Te podem ser trocados com outros elementos com as mesmas propriedades na tabela periódica. Com freqüência, estes materiais são referidos como calcogenídeo. Veja, por exemplo, Stephan Lai, "Current Status of the Phase Change Memory and Its Future", Intel Corporation, Re- search Note RN2-05 (2005); Patente U.S. No. 7.038.935, expedida para Dar- rell Rinerson et al., 2 de maio de 2006; patente U.S. No. 6.903.361, expedida para Terry L. Gilton em 7 de junho de 2005 e patente U.S. No. 6.841.833, expedida para Sheng Teng Hsu et al., 11 de janeiro de 2005. No entanto, estas memórias baseadas em resistência não se provaram úteis do ponto de vista comercial porque sua transição do estado condutor para o estado iso- Iante depende de um fenômeno da estrutura física, isto é, fusão (a mais de 600 °) e retorno para um estado sólido que não pode ser controlado o sufici- ente para uma memória que possa ser utilizada.
Recentemente, foi descrito um transistor de efeito de campo de comutação de resistência usando um isolador Mott-Brinkman, como LaTiO3. Neste material, de acordo com a teoria proposta, a adição de orifícios, via uma interface conforme é mostrado uma camada de Ba(i-X)SrxTi03, muda o material de um isolante para um condutor. Veja a patente U.S. No. 6.624.463, expedida para Hyun-Tak Kim et al., em 23 de setembro de 2003. Este FET utiliza o isolador Mott-Brinkman-Rice como o canal no FET. No entanto, não é dado nenhum exemplo de fabricação de dispositivos reais.
Uma outra categoria de memória de resistência variável inclui materiais que requerem uma alta voltagem e corrente de "formação" inicial para ativar a função de resistência variável. Estes materiais incluem Prx.
CayMnzOe, com x, y, ζ e ε de estequiometria variante, óxidos de metal de ^ transição como CuO, CoO, VOx, NiO, TiO2, Ta2O5 e alguns perovsquitas como Cr; SrTi03. Veja, por exemplo, "Resistive Switching Mechanisms of - TiO2 Thin Films Grown By Atomic-Layer Deposition", B. J. Choi et al., Journal ofApplied Physics 98, 033715 (2005), "Reproducible Resistive Switching in Nonstoichiometric Nickel Oxide Films Grown By RF Reactive Sputtering For Resistive Random Access Memory Applications", Jae-Wan Park, et al., J. Vac. Sei. Technoi A 23(5), Set/Out 2005, "lnfluence of Oxygen ContentO η Electrical Properties of NiO Films Grown By RF Reactive Sputtering", Jae- Wan Park et al., Jae-Wan Park, et al., J. Vac. Sei. Teehnol B 24(5), set/out 2006, "Nonpolar Resistance Switching Of Metal/Binary-Transition-Metal Oxi- des/Metal Sandwiches: Homogeneous/inhomogeneous Transition of Current Distribution", I. H. Inone et al., arXiv:Condição-Mat/0702564 v.1 26 de fev de 2007, e publicação de pedido de patente U.S. No. 2007/0114509 A1, Me- mory Cell Comprising Niekel-Cobalt Oxide Switehing Element, em um pedido de S. Brad. Herner. Estas memórias são referidas como ReRAMs, para dis- tingui-las das memórias tipo calcogenídeo. Estes artigos postulam que a comutação da resistência se deve à formação de estreitos caminhos ou fila- mentos condutores que conectam os eletrodos superior e inferior pelo pro- cesso de eletroformação, embora a presença de tais filamentos condutores ainda seja uma matéria controversa no que diz respeito ao real mecanismo físico. Os requerentes acreditam que quando se usa a eletroformação, o cerne da região não-filamentosa não proporciona comutação de memória verdadeira, mas sim um armazenamento meta-estável de elétrons, o que se deve ao aprisionamento e desaprisionamento de carga nas vacâncias de oxigênio. Isso é adicionalmente evidenciado pelo fato de que nenhum destes artigos demonstra estados condutores e isolantes que sejam estáveis no intervalo de temperatura necessário para uma memória comercial. Adicio- nalmente, a comutação de resistência tende a sofrer fadiga em muitos ciclos de memória. Além do mais, com base na técnica de ReRAM até a data, tem que se dizer que o uso de tais materiais é especulativo, já que a etapa de eletroformação com alta voltagem e alta corrente, simplesmente não é com- patível com densa arquitetura de chip. Na verdade, a referência ao pedido de patente de Herner meramente especula que uma combinação de óxidos de níquel e de cobalto irá eliminar os pulsos necessários de alta amplitude, - sem fornecer um exemplo real para demonstrar isso.
Em resumo, tem havido literalmente centenas, se não milhares, de artigos e de pedidos de patente escritos sobre memórias resistivas nos últimos dez anos, sendo que a maioria deles é especulativa. No entanto, nunca foi feita uma memória com comutação de resistência com a qual se possa trabalhar, porque ninguém sabe como fazer um material de comuta- ção de resistência em película fina que seja estável no tempo e com a tem- peratura. Adicionalmente, todos os mecanismos de comutação de resistên- cia desenvolvidos até agora têm sido inerentemente inadequados para me- mória, devido a altas correntes, eletroformação, nenhuma janela de memória mensurável em um intervalo razoável de temperaturas e de voltagens e mui- tos outros problemas. Assim, permanece a necessidade por uma memória não-volátil que tenha baixa potência, alta velocidade, alta densidade e esta- bilidade e, em particular, que tal memória possa ser reduzida a tamanhos bem abaixo de 65 nanômetros. Sumário da Invenção
A invenção soluciona os problemas acima e outros problemas ao incorporar um Material Correlacionado a Elétron (CEM - Correlated Electron Material) em uma memória, de preferência, uma memória não-volátil. CEMs são materiais que exibem uma abrupta transição condutora/isolante devdo a correlações de elétron, ao invés de mudanças de fase estruturais do estado sólido, isto é, mudanças de fase cristalina/amorfa ou filamentares. Devido ao fato destes materiais nunca terem sido usados antes em uma memória, a- queles que são versados na técnica de memória, em geral, não estão famili- arizados com eles. Logo, será dada uma descrição mais completa destes materiais na descrição detalhada da invenção, abaixo
Uma característica da invenção é que os materiais CEM são formados no estado condutor e não é necessária nenhuma voltagem ou cor- rente de formação para transformá-los em um material com resistência vari- ável.
Uma outra característica da modalidade preferida da invenção é que os materiais de elétron correlacionado da invenção são essencialmente - homogêneos. Por "essencialmente homogêneos" pretende-se dizer que a estrutura do cristal é uniforme através do volume do material, embora possa haver efeitos superficiais que criem estruturas diferentes nas superfícies.
Uma outra característica da invenção é que a transição condu- tor/isolante pode ser induzida simplesmente pela aplicação de uma pequena voltagem ou corrente ao material, isto é, uma voltagem da ordem da volta- gem aplicada a uma DRAM, ou seja, não mais do que cinco volts e, mais preferivelmente, não mais do que alguns volts.
A transição condutor/isolante na memória, de acordo com a in- venção, é um fenômeno puramente quantum mecânico, ao contrário da for- mação de filamento ou fusão/solidificação, que são fenômenos físicos clás- sicos. A transição do quantum mecânico pode ser entendida de diversas maneiras. Uma maneira é em termos de estrutura de banda. Quando os ma- teriais são formados, os orbitais de elétrons relevantes, isto é, as bandas que estão sendo preenchidas pelo aumento de elétrons em cada elemento sucessivo na tabela periódica, se sobrepõem. Nos óxidos de metal de transi- ção, estes são os orbitais d. Isso cria uma banda dupla parcialmente preen- chida que é condutora, da mesma maneira que um metal é condutor. Quan- do uma pequena voltagem ou corrente é aplicada, elétrons móveis são adi- cionados às bandas. Quando as bandas se tornam cheias o suficiente para que a repulsão de coulomb se torne grande o suficiente, as bandas parcial- mente preenchidas se dividem, com o orbital ρ preenchido entre elas. Isso cria uma banda preenchida e uma banda vazia separadas por uma energia significativa, que é a estrutura de banda para um isolante de transferência de carga Mott (veja a figura 14). Quando o campo elétrico aplicado ao material se torna grande o suficiente para causar a transição entre os orbitais dividi- dos, os elétrons começam a saltar da banda inferior para a banda superior, o que reduz a repulsão de coulomb, fazendo com que o sistema de elétron correlacionado volte para o estado original em que os orbitais se sobrepõem. A transição do quantum mecânico pode ser entendida também em termos de uma transição de Mott. Em uma transição de Mott, um material muda de um estado condutor paramagnético para um estado isolante antiferromagnético quando a condição de transição de Mott (núcleo)1/3a = 0,26, é atingida, onde núcleo é a concentração de elétrons e "a" é o raio de Bohr. Isso é explicado, às vezes, como um fenômeno "elevador congestionado": quando um eleva- dor tem apenas algumas pessoas nele, as pessoas podem se movimentar facilmente, o que é análogo ao estado condutor, mas quando o elevador a- tinge uma determinada concentração de pessoas, as pessoas não podem mais se movimentar, o que é análogo ao estado isolante. No entanto, deve- se entender que esta explicação clássica, como todas as explicações clássi- cas, de fenômeno quantum, é apenas uma analogia incompleta. Na transi- ção de Mott, os spins dos elétrons também desempenham um papel signifi- cativo. No estado paramagnético, os spins desordenados, enquanto no es- tado ferro-magnético, são antialinhados, ou seja, os spins de elétrons se ali- nham em um padrão regular com spins vizinhos apontando em direções o- postas.
Os materiais CEM preferidos, de acordo com a invenção, apre- sentam passivação de coordenação de vacância e passivação de coordena- ção de vacância de oxigênio, em particular. Conforme é conhecido na técni- ca, os óxidos e os óxidos de metal de transição em particular, são densa- mente povoados com vacâncias. A esfera de coordenação de vacância é a região em torno de um íon ou elétron em que as vacâncias podem afetar o íon ou elétron. As vacâncias dentro desta esfera de coordenação de vacân- cia podem soltar termicamente e o elétron pode se mover para o sítio da va- cância. Isso desestabiliza o estado de alta resistência. Esta é a razão princi- pal para a instabilidade dos materiais com resistência variável da técnica anterior. Nos materiais de acordo com a invenção, o efeito das vacâncias de oxigênio é cancelado, de preferência, pela nova estrutura de ligação dos ma- teriais CeRAM, de acordo com a invenção.
Conforme mencionado acima, uma característica da modalidade preferida da invenção é a presença de Iigantes extrínsecos que estabilizam o material CeRAM. Conforme é conhecido na técnica, os óxidos de metal de transição incluem um Iigante intrínseco, a saber, oxigênio. Um Iigante extrín- seco é um elemento ou composto diferente de oxigênio que participa na es- , fera de coordenação do íon do metal de transição. De preferência, a estabili- zação é via uma ligação de Iigante metal-extrinseca direta, embora a ligação do Iigante extrínseco também possa ser com um Iigante intrínseco. O carbo- no é um exemplo de um elemento Iigante extrínseco e a amônia é um exem- plo de um composto Iigante extrínseco. O carbono é o Iigante extrínseco pre- ferido. Todas as melhores películas de comutação de memória feitas pelos inventores, inclusive todas as que cristalizaram no estado ON, incluíram um Iigante extrínseco.
São descritos métodos preferidos para fazer CEMs e circuitos integrados utilizando CEMs. Em particular, métodos de deposição (CSD), de preferência que utilizem um precursor metalorgânico, e, mais preferível men- te, octano, são descritos. De preferência, a solução química fornece o ele- mento carbono. Estes métodos incluem, de preferência, uma reação em um gás contendo os elementos Iigantes extrínsecos que estabilizam o CEM ou um gás contendo o anion ao qual o Iigante se liga ou ambos. Ou a reação pode acontecer em um bombardeamento iônico reativo em um gás contendo o ligante, o anion ou ambos. A descrição também inclui novas arquiteturas preferidas para
memórias CEM, arquiteturas estas que também podem ser aplicadas a ou- tros materiais com resistência variável (VRMs), que incluem calcogenídeos, materiais RRAM e outros materiais. Também são descritas arquiteturas de memória e métodos preferidos. Estas arquiteturas de memória e métodos incluem uma memória em que o elemento de memória compreende um ma- terial com resistência variável e um diodo em série que, em uma modalida- de, o elemento de memória é lido pela medição de sua capacitância. A arqui- tetura de memória também inclui um JFET com resistência variável em que um material com resistência variável controla o fluxo de corrente em e/ou a voltagem através do canal JFET.
A invenção fornece uma memória de circuito integrado com co- mutação resistiva compreendendo: uma célula de memória de comutação resistiva incluindo um material de elétron correlacionado (CEM); um circuito de gravação para colocar a célula de memória de comutação resistiva em - um primeiro estado resistivo ou um segundo estado resistivo, dependendo da informação inserida na memória, onde a resistência do CEM é mais alta no segundo estado de resistência do que no primeiro estado de resistência; e um circuito de leitura para perceber o estado da célula da memória e for- necer um sinal elétrico correspondente ao estado percebido da célula da memória. De preferência, o CEM é essencialmente homogêneo. De prefe- rência, a memória é capaz de ser lida 108 vezes com menos de 50% de fa- diga. De preferência, a memória tem uma janela de memória que muda me- nos de 50% em um intervalo de temperatura de menos 50°c a 75°c. De prefe- rência, a resistência do CEM no segundo estado de célula de memória é mais de 200 vezes a resistência no segundo estado de célula de memória. De preferência, o CEM comuta para estados resistivos devido a uma transi- ção de Mott na maior parte do volume do CEM. De preferência, o CEM com- preende um material selecionado a partir do grupo que consiste em alumí- nio, cádmio, cromo, cobalto, cobre, ouro, manganês, mercúrio, molibdênio, níquel, paládio, rênio, rutênio, prata, estanho, titânio, vanádio e zinco, que, de preferência, é ligado a um cátion, como oxigênio ou outros tipos de Iigan- tes. De preferência, a memória é uma memória não-volátil. De preferência, a memória é uma memória de acesso aleatório. De preferência, a memória é uma memória do tipo cross-tie. De preferência, a memória compreende uma pluralidade das células de memória dispostas em fileiras e colunas. De pre- ferência, as células de memória compreendem uma pilha de me- tal/CEM/metal (M/CEM/M) formada sobre um semicondutor. De preferência, a pilha M/CEM/M é formada sobre um diodo. De preferência, o diodo é sele- cionado a partir do grupo que consiste em um diodo de junção e de um dio- do Schottky.
A invenção também proporciona um método de formar uma memória de comutação resistiva, sendo que o método compreende: propor- cionar um substrato, formar um óxido de metal de transição sobre o substra- to cristalizando-o diretamente em um estado condutor sem um processo de eletroformação, e completar a memória de comutação resistiva para incluir o óxido do metal de transição em um elemento ativo na memória. De preferên- cia, a formação compreende um processo de deposição líquida. De prefe- rência, a formação compreende um recozimento.
Em um aspecto adicional, a invenção proporciona um método de gravar em um elemento de memória com película fina de comutação resisti- va, o método compreendendo a aplicação de um campo elétrico ou voltagem à película fina para fazer com que a concentração de elétrons, nc em uma banda de energia na maior parte do volume do material, aumente ou seja maior do que um valor dado por (nc)1/3a = 0,26, onde "a" é o raio de Bohr.
Ainda em um outro aspecto, a invenção proporciona um método de fazer uma memória de circuito integrado não-volátil, o método compreen- dendo: depositar um material com elétron correlacionado (CEM), e completar a memória para incluir o CEM em um elemento ativo na memória. De prefe- rência, o CEM é essencialmente homogêneo. De preferência, a deposição compreende um selecionado a partir do grupo que consiste em: um proces- so de deposição de solução química (CSD), depositar um metal e oxidá-lo; e bombeamento iônico.
Além disso, a invenção proporciona um método de gravar em um elemento de memória de película fina de comutação resistiva não-volátil, o método compreendendo: proporcionar uma célula de memória incluindo uma película fina de material de elétron correlacionado (CEM); e aplicar um campo elétrico ou voltagem à película fina para fazer com que a concentra- ção de elétrons, nc, em uma banda de energia na maior parte do volume do material, aumente ou seja maior do que um valor dado por (nc)1/3a = 0,26, onde "a" é o raio de Bohr.
A invenção também proporciona uma memória de circuito inte- grado com comutação resistiva compreendendo: uma célula de memória com comutação resistiva incluindo um material de comutação resistiva com- preendendo um composto de metal de transição contendo um Iigante extrín- seco; um circuito de gravação para colocar a célula de memória de comuta- ção resistiva em um primeiro estado resistivo ou um segundo estado resisti- vo dependendo da informação inserida na memória, onde a resistência do material de comutação de resistência é mais alta no segundo estado de re- sistência do que no primeiro estado de resistência; e um circuito de leitura para perceber o estado da célula da memória e fornecer um sinal elétrico correspondente ao estado percebido da célula de memória. De preferência, o composto de metal de transição é um óxido de metal de transição. De pre- ferência, o Iigante extrínseco compreende carbono ou amônia.
Ainda em um outro aspecto, a invenção proporciona um método de fazer uma memória com circuito integrado com comutação resistiva não- volátil, o método compreendendo: proporcionar um substrato de circuito in- tegrado; formar um material de comutação resistiva sobre o substrato, o ma- terial de comutação resistiva compreendendo um óxido de metal de transi- ção e um Iigante extrínseco capaz de passivar vacâncias de oxigênio no óxi- do de metal de transição em pelo menos uma região de coordenação em torno de cada átomo do metal de transição; e completar o circuito integrado para incluir o material de comutação resistiva em um elemento ativo no cir- cuito integrado. De preferência, o Iigante extrínseco é selecionado a partir do grupo que consiste em carbono e amônia.
Ainda em um outro aspecto, a invenção proporciona um método de fazer uma memória de circuito integrado com comutação resistiva não- volátil, o método compreendendo: proporcionar um substrato de circuito in- tegrado; formar um material com comutação resistiva sobre o substrato, o material com comutação resistiva compreendendo um composto de metal de transição capaz de comutar entre um estado condutor e um estado isolante; estabilizar as vacâncias no composto de metal de transição; e completar o circuito integrado para incluir o material de comutação resistiva em um ele- mento ativo no circuito integrado. De preferência, a estabilização compreen- de utilizar um Iigante extrínseco que é selecionado do grupo consistindo de carbono e amônia.
Em um outro aspecto, a invenção proporciona um precursor para fazer um material com comutação resistiva capaz de comutar entre um esta- do condutor e um estado isolante, o precursor compreendendo um metal de transição e um Iigante capaz de estabilizar o estado isolante, tal que o mate- rial tenha uma janela de memória que mude menos de 50% em um intervalo de temperatura de menos 50°c a 75°c De preferência, o metal de transição é selecionado a partir do grupo que consiste em alumínio, cádmio, cromo, co- balto, cobre, ouro, manganês, mercúrio, molibdênio, níquel, paládio, rênio, rutênio, prata, estanho, titânio, vanádio e zinco e combinações dos mesmos. De preferência, o Iigante é selecionado do grupo que consiste em carbono, compostos de carbono e amônia. De preferência, o Iigante compreende um ou mais elementos selecionados do grupo que consiste em oxigênio, hidro- gênio, flúor, carbono, nitrogênio, cloro, bromo, enxofre e iodo.
Em um outro aspecto, a invenção proporciona uma memória de circuito integrado de comutação resistiva compreendendo: uma célula de memória com comutação resistiva incluindo um material com comutação resistiva compreendendo um metal de transição e carbono; um circuito de gravação para colocar a célula de memória de comutação resistiva em um primeiro estado resistivo ou um segundo estado resistivo, dependendo da informação inserida na memória, onde a resistência do material com comu- tação resistiva é mais alta no segundo estado resistivo do que no primeiro estado resistivo; e um circuito de leitura para perceber o estado da célula de memória e fornecer um sinal elétrico correspondente ao estado percebido da célula de memória. De preferência, o material com comutação resistiva com- preende um composto de metal de transição contendo carbono.
Ainda em um outro aspecto, a invenção proporciona um método de fazer uma memória com circuito integrado com comutação resistiva, o método compreendendo: proporcionar um substrato e um precursor metalor- gânico incluindo uma porção de metal adequada para a formação de um ma- terial com resistência variável desejado (VRM); aplicar o precursor ao subs- trato para formar uma película fina do precursor; aquecer o precursor sobre o substrato para formar o VRM; e completar o circuito integrado para incluir o VRM como um elemento ativo no circuito integrado. De preferência, o pre- cursor inclui octano. De preferência, a aplicação compreende um processo selecionado do grupo que consiste em: revestimento por giro, imersão, de- posição por névoa de fonte líquida, deposição a vapor química e deposição de camada atômica. De preferência, o aquecimento compreende o recozi- mento em oxigênio. De preferência, a porção de metal compreende níquel. De preferência, o método compreende adicionalmente moldar o material com comutação resistiva usando ataque com água forte. De preferência, o ataque com água forte compreende íon milling.
A invenção também proporciona um método de fazer um materi- al com resistência variável, o método compreendendo: proporcionar um pre- cursor metalorgânico incluindo uma porção de metal adequada para formar um material com resistência variável desejado (VRM); aplicar o precursor a um substrato para formar uma película fina do precursor; e aquecer o pre- cursor sobre o substrato para formar o VRM.
A invenção também proporciona um precursor para fazer um material com resistência variável (VRM), sendo que o precursor compreende um solvente metalorgânico e um ou mais metais. De preferência, o solvente metalorgânico compreende octano. De preferência, o metal compreende um metal de transição. De preferência, o metal de transição compreende níquel.
Em um aspecto adicional, a invenção proporciona uma memória com circuito integrado tendo uma célula de memória que inclui: um semicon- dutor tendo uma primeira área ativa, uma segunda área ativa e um canal entre as áreas ativas; e uma camada de material com resistência variável (VRM) diretamente acima do canal. De preferência, o material com resistên- cia variável compreende um material com elétron correlacionado (CEM). De preferência, a célula de memória inclui adicionalmente uma primeira camada condutora entre o VRM e o canal. De preferência, a primeira camada condu- tora compreende uma pluralidade de camadas condutoras. De preferência, a célula de memória inclui adicionalmente uma camada de um material isolan- te entre o VRM e o canal. De preferência, a célula de memória compreende uma transição de efeito de campo (FET), como estrutura JFWT, uma estrutu- ra MESFET ou uma estrutura MOSFET.
Ainda em um outro aspecto, a invenção proporciona memória de comutação resistiva compreendendo: uma pluralidade de células de memó- ria dispostas em fileiras e colunas, sendo que cada uma das células de me- mória é uma célula de memória com comutação resistiva incluindo um mate- - rial com comutação resistiva e cada uma das células de memória compreen- dendo uma pilha de condutor/material com resistência variável/condutor (M/VRM/M) formada em um canal em um semicondutor; um circuito de gra- vação para colocar células selecionadas dentre as células de memória com comutação resistiva em um primeiro estado resistivo de célula de memória ou um segundo estado resistivo de célula de memória dependendo da infor- mação inserida na memória, onde a resistência do material é mais alta no segundo estado resistivo do que no primeiro estado resistivo; e um circuito de leitura para perceber o estado da célula de memória e fornecer um sinal elétrico correspondente ao estado percebido da célula de memória. De pre- ferência, cada uma das células compreende uma transição de efeito de campo (FET). De preferência, cada uma das células compreende um JFET. A invenção também proporciona um método de operação de
uma memória de circuito integrado, o método compreendendo: proporcionar uma célula de memória incluindo um semicondutor que tem uma primeira área ativa, uma segunda área ativa e um canal entre as áreas ativas; e con- trolar a condutância do canal usando um material com resistência variável. De preferência, o controle compreende controlar uma voltagem através do canal ou uma corrente no canal usando o material com resistência variável. De preferência, o método compreende adicionalmente ler uma voltagem a- través do canal, uma corrente no canal ou uma resistência no canal.
A invenção também proporciona um método de leitura de uma célula de memória com resistência variável não-volátil, o método compreen- dendo: medir a capacitância da célula de memória; e usando a capacitância medida, determinar o estado de lógica da célula de memória. A invenção também proporciona um método de fazer uma me- mória de circuito integrado não-volátil, o método compreendendo: depositar um material com resistência variável (VRM) sobre um semicondutor, direta- mente acima de um canal no semicondutor e completar a memória para in- cluir o VRM em um elemento ativo na memória. De preferência, depositar compreende formar uma pilha de condutor/VRM/condutor. De preferência, formar compreende formar a pilha sobre um canal JFET. De preferência, a - deposição compreende depositar um material de elétron correlacionado (CEM).
A invenção proporciona arranjos de memória mais densos e ci-
clos de programar e apagar mais rápidos, ao eliminar a dependência de inje- ção de portador quente e o tunelamento de Fowler-Norheim do substrato de silício, como na memório flash convencional. Adicionalmente, a invenção proporciona uma memória não-volátil com ciclos de apagamento e programa com voltagem mais baixa do que as memórias da técnica anterior, como o flash, permitindo, assim, operação com potência mais baixa. A invenção também proporciona resistência mais alta dos ciclos de programa e apaga- mento, por exemplo, ao eliminar a interrupção do óxido usado como um oxi- do de tunelamento na memório flash. A invenção também proporciona redu- ção continuada do elemento de memória, ao eliminar a programação via tu- nelamento, a partir do substrato, e ao ser afetada pelos aspectos deletérios do encolhimento do comprimento do canal. Inúmeras outras características, objetivos e vantagens da invenção se tornarão aparentes a partir da descri- ção detalhada quando lidas em conjunto com os desenhos anexos. Breve Descrição dos Desenhos
A figura 1 mostra a corrente em amperes versus a voltagem de polarização em volts para um resistor NiO de acordo com a invenção;
A figura 2 é a mesma curva mostrada na figura 1, exceto pela escala logarítmica que mostra resolução mais alta nos valores menores de corrente;
A figura 3 ilustra uma bolacha de silício com "elementos" CEM compreendendo um material CEM de acordo com a invenção, intercalado a dois eletrodos;
A figura 4 mostra uma vista em corte transversal de um dos ele- mentos da figura 3 tomada através da linha 4-4 da figura 3;
A figura 5 é um gráfico de voltagem versus corrente ilustrando as funções SET e RESET para um elemento NiO tendo um diâmetro de 50 mi- crons;
A figura 6 é um gráfico de voltagem versus corrente ilustrando as - funções SET e RESET para um elemento NiO com o material CEM dopado com cobalto a 5% e tendo um diâmetro de 50 microns; A figura 7 mostra gráficos de voltagem versus corrente ilustrando
as funções SET e RESET para três elementos NiO tendo diferentes diâme- tros ilustrando como a janela de memória muda com o diâmetro do elemen- to;
A figura 8 mostra gráficos de voltagem versus corrente no esta- do resistivo alto para quatro sanduíches NiO tendo diferentes diâmetros;
A figura 9 mostra gráficos de voltagem versus densidade de cor- rente no estado resistivo alto para os quatro elementos da figura 8;
A figura 10 mostra um gráfico de corrente em amperes versus voltagem polarizada em volts para os estados LIGADO e DESLIGADO após o CEM NiO ser mantido a 150°c por cinco minutos;
A figura 11 mostra um gráfico de resistência em ohms versus temperatura em graus centígrados para os estados LIGADO e DESLIGADO ilustrando a estabilidade destes estados a temperaturas mais altas;
A figura 12 mostra uma curva idealizada de corrente versus vol- tagem para uma película de comutação resistiva com comutação unipolar, ilustrando os modos LIGADO, DESLIGADO, RESET e SET/;
A figura 13 é uma ilustração das bandas de energia de um iso- Iante de Mott-Hubbard tirada de Introduction to the Electron Theory of Me- tals, Uichiro Mizutani; A figura 14 é uma ilustração das bandas de energia de um iso-
Iante do tipo transferência de carga tirada de Introduction to the Electron Theory of Metals, Uichiro Mizutani; A figura 15 é uma vista em corte transversal de uma célula de comutação de diodo η-p M/CEM/M;
A figura 16 é um diagrama de circuito equivalente para a célula de comutação de diodo p-n M/CEM/M da figura 15;
A figura 17 é uma vista em corte transversal de uma célula de comutação M/CEM/M-metal/semicondutor ou de diodo Schottky de acordo com a invenção;
A figura 18 é uma vista em corte transversal de uma célula de comutação M/CEM/M-MESFET, de acordo com a invenção;
A figura 19 é uma vista em corte transversal de uma célula de comutação M/CEM/M-JFET, de acordo com a invenção;
A figura 20 é um diagrama de circuito equivalente de M/CEM/M- JFET da figura 19;
A figura 21 é uma vista em corte transversal de uma célula de comutação M/VRM/M-MOSFET de acordo com a invenção;
A figura 22 é uma vista em corte transversal de uma célula de comutação CEM de 1 transistor/1 resistor, de acordo com a invenção;
A figura 23 é um diagrama de circuito equivalente da célula de comutação CEM de 1 transistor/1 resistor da figura 22;
A figura 24 é uma vista em corte transversal de um transistor de comutação M/VRM-MESFET de acordo com a invenção em que o VRM fo- mra uma barreira de Schottky com o canal semicondutor;
A figura 25 ilustra o diagrama de circuito equivalente em corte transversal para uma memória CEM em uma arquitetura cross-tie;
A figura 26 ilustra o diagrama de circuito equivalente em corte transversal para uma memória CEM alternativa em uma arquitetura cross-tie;
A figura 27 ilustra uma arquitetura de célula em cadeia para uma memória CEM de acordo com a invenção;
A figura 28 ilustra uma vista em corte transversal mostrando a estrutura de uma modalidade de uma célula de memória da memória da figu- ra 27;
A figura 29 ilustra uma memória exemplar que utiliza qualquer uma das células de memória descritas aqui;
A figura 30 é um gráfico que compara as curvas de voltagem versus corrente para a parte de diodo da figura 15 e as funções SET e RE- SET da célula de comutação da figura 15 com óxido de níquel como o CEM;
A figura 31 é um gráfico que compara a voltagem versus corren-
te nos estados LIGADO e DESLIGADO para a célula de comutação da figura 30;
A figura 32 é um gráfico que compara a capacitância versus vol- tagem para o diodo apenas parte da estrutura da figura 15 e a célula de co- mutação M/CEM/M-diodo da figura 15 com um CEM de óxido de níquel;
A figura 33 é um gráfico que compara as curvas de dissipação versus voltagem para os estados LIGADO e DESLIGADO da célula de co- mutação da figura 15 e o diodo apenas estrutura;
A figura 34 é um gráfico que compara as curvas de voltagem versus corrente par a parte apenas JFET da estrutura da figura 19 com as funções SET e RESET da célula de comutação da figura 19 com óxido de níquel como o CEM;
A figura 35 é um gráfico que mostra o tempo versus voltagem para pulsos de voltagem aplicados à porte e fonte da célula de comutação da figura 19, com óxido de níquel como o CEM;
A figura 36 é um gráfico que mostra a voltagem medida no dreno da célula de comutação da figura 19 em resposta aos pulsos de voltagem aplicados, conforme é mostrado na figura 35;
A figura 37 da resistência do CEM e resistência parasítica das interconexões em série versus voltagem polarizada para os estados SET e RESET mostrando que alta resistência parasítica irá criar uma condição ins- tável;
A figura 38 é um fluxograma que mostra o processo de fabrica- ção dos "capacitores" CEM das figuras 3 e 4; A figura 39 é uma curva de Arrhenius do Iog de 1/Tau versus 1/T
(1/K) para NiO bombardeado ionicamente da técnica anterior (sem carbono) ilustrando que a transição do estado de alta resistência para o estado de baixa resistência é causada pelo desaprisionamento de elétrons das vacân- cias de oxigênio no NiO bombardeado ionicamente;
A figura 40 mostra um gráfico da temperatura Kelvin versus a resistência em Ohms para os estados LIGADO e DESLIGADO para uma película fina CEM de acordo com a invenção de para uma película fina da técnica anterior que cristaliza no estado DESLIGADO e requer formação an- tes de exibir resistência variável; e
A figura 41 é um gráfico do número de ciclos de leitura versus resistência em Ohms para os estados LIGADO e DESLIGADO para uma película fina de CEM de acordo com a invenção, demonstrando que existe pouca ou nenhuma fadiga. Descrição Detalhada da Invenção
O presente relatório proporciona óxidos de metal de transição como materiais de elétrons correlacionados exemplificativos (CEM), embora a invenção seja aplicável e outros materiais CEM também. O oxido de ní- quel, NiO1 é descrito como o óxido de metal de transição exemplificativo. Os materiais NiO exemplificativos discutidos aqui são dopados com Iigantes ex- trínsecos que estabilizam as propriedades de resistência variável. Em geral, isso pode ser escrito como NiO(Lx), onde Lx é um elemento ou composto Iigante e χ indica o número de unidades do Iigante para uma unidade de Ni- O. Alguém que seja versado na técnica pode determinar o valor de χ para qualquer Iigante específico e qualquer combinação específica de Iigante com NiO ou qualquer outro metal de transição, simplesmente equilibrando as va- lências. Os materiais de resistência variável NiO preferidos descritos aqui incluem ao menos um Iigante contendo carbono, que podem ser indicados por NiO(Cx).
Os materiais de resistência variável preferidos discutidos aqui são Materiais de Elétron Correlacionado. Um Material de Elétron Correlacio- nado (CEM) é um material que comuta de um primeiro estado resistivo para um segundo estado resistivo, com o segundo estado resistivo tendo uma resistência pelo menos cem vezes mais alta do que o primeiro estado resis- tivo e a mudança na resistência se deve principalmente a correlações entre os elétrons. De preferência, o material CEM muda de um estado condutor paramagnético para um estado isolante antiferromagnético quando a condi- ção de transição de Mott (nc)1/3a = 0,26 é atingida, onde nc é a concentração de elétrons e "a" é o raio de Bohr. Mais preferivelmente, a resistência do se- gundo estado é pelo menos duzentas vezes a resistência do primeiro estado e, mais preferivelmente, quinhentas vezes. Geralmente, estes materais in- cluem qualquer óxido de metal de transição, como perovskitas, isolantes de - Mott, isolantes de troca de carga e isolantes de desordem de Anderson. Di- versas modalidades que representam materiais de comutação são óxido de níquel, óxido de cobalto, óxido de ferro, óxido de ítrio e perovskites, como titanato de estrondo dopado com Cr, titanato de lantânio e a família de man- ganato, incluindo manganato de cálcio praesídio e manganato de lantânio praesídio. Em geral, os óxidos que incorporam elemento com envoltório de orbitais d e f incompletos, exibem propriedades de comutação resistiva CEM. De preferência, a resistência pode ser mudada por ajuste em uma voltagem e reajuste em uma segunda voltagem. De preferência, não é necessária ne- nhuma eletroformação para preparar um CEM. A invenção contempla que muitos outros compostos de metal de transição podem ser usados na inven- ção. Por exemplo, {M(chxn)2Br}Br2, onde M pode ser Pt, Pd ou Ni e chxn é 1R,2R-ciclo-hexanodiamina e outros tais metais complexos podem ser usa- dos.
É uma característica da invenção que a condução dos materiais CEM seja independente da área. Isso é porque a condução é um fenômeno de quantum mecânico e está relacionada à probabilidade de transição atra- vés da película. Esta condução, G, é dada por
G = (q2pmpMjo/hm)T, onde q é a carga do elétron, pm é a densidade de estados no eletrodo, pN,o é a densidade de estados no óxido de níquel, m é a massa do portador de carga e T é a probabilidade de transmissão através da película. A figura 1 mostra a corrente em curvas de amperes (amps) ver-
sus voltagem de polarização em volts para um CEM NiO(Cx) de acordo com a invenção. A figura 2 mostra as mesmas curvas, exceto que o valor absolu- to da corrente é plotado de maneira logarítmica para mostrar mais detalhes nos valores baixos de corrente. Como se tornou a nomenclatura na técnica, o ponto no qual o CEM tem mudança de resistência de um condutor para um isolante é chamado ponto RESET1 enquanto o ponto no qual a resistência muda de um isolante para um condutor é chamado ponto SET. Ao contrário de outros materiais com resistência variável, os CEMs são cristalizados no estado condutor. Faz-se referência a isso como o estado ON e o estado iso- - Iante será chamado o estado DESLIGADO. A linha sólida 40 é a curva de estado LIGADO para voltagens positivas e a linha sólida 60 é a curva LIGA- DO para voltagens negativas. A linha pontilhada 54 é a curva de DESLIGA- DO para voltagens positivas, enquanto a linha pontilhada 62 é a curva de DESLIGADO para voltagens negativas. Conforme a voltagem é aumentada, a corrente aparece em 47, até a voltagem RESET ser atingida, que é cerca de 0,65 volt, que também é o ponto na qual a densidade de elétron crítica é atingida, então, no ponto 48 o material repentinamente se torna isolante e a corrente cai abruptamente ao longo da curva 49. A corrente fica baixa ao longo da linha 52 conforme a voltagem aumenta até a voltagem SET ser a- tingida a cerca de 1,65 volt, o que corresponde à temperatura Neel para es- tes materiais, ponto em que o material novamente se torna condutor e a cor- rente aumenta ao longo da linha 54. Se a voltagem é retornada para zero, e então é elevada novamente quando o CEM está no estado isolante, a cor- rente segue a linha 44, enquanto, se a voltagem for retornada para zero a- pós o material se tornar condutor, ou seja, após o ponto Vset, a corrente se- gue a linha 47. É evidente, das figuras 1 e 2, que existe a janela de memória de gravação entre Vreset e Vset, enquanto a janela de memória de leitura existe entre o nível de corrente de estado LIGADO e DESLIGADO. Também é evidente das figuras 1 e 2 que estas janelas de memória são facilmente grandes o suficiente para uma memória comercial viável. Assim, pode-se ver que um CEM é um VRM preferível, embora as arquiteturas descritas aqui possam ser usadas com qualquer material de comutação resistiva variável.
Voltando agora para as figuras 3 e 4, uma bolacha de silício 1 tendo elementos de circuito integrado CEM, como 77 e 80, formados sobre ela, é mostrada. A figura 4 mostra uma seção transversal através do elemen- to 80 tirada através da linha 4-4 da figura 3. O elemento 80 é formado sobre um substrato de silício 82 tendo um revestimento de dióxido de silício 84. Opcionalmente, uma fina camada 86 de titânio ou de óxido de titânio, pode ser formada sobre a camada de óxido 84, embora os elementos relatados aqui não tenham tal camada. Uma camada 88, de preferência de platina, é formada sobre a camada 86 ou diretamente sobre a camada de óxido 84. A camada 86 é uma camada de adesão para ajudar a platina a aderir à cama- da de dióxido de silício 84. O material CEM 90 é formado sobre o eletrodo inferior de platina 88, de preferência, por um processo de deposição líquida, como revestimento rotativo, deposição por nevoa, CVD ou deposição de camada atômica. Então, o eletrodo superior 92, de preferência de platina, é formado sobre a camada CEM 90. Os elementos 77, 80, etc., são então moldados por ataque com água forte até o eletrodo inferior 88. Os diversos elementos 77, 88 podem então ser testados fixando-se uma sonda à super- fície de platina 88 e tocando-se uma sonda fina no eletrodo de topo, como 92, do elemento a ser testado, como 80. As diversas curvas discutidas abai- xo foram geradas desta maneira.
Deve-se entender que as figuras como as figuras 3, 4, 15, 17-19, 22 e 24, que ilustram dispositivos de circuito integrado, não devem ser con- sideradas como vistas em plano real ou em seção transversal de qualquer porção particular de dispositivos de circuito integrado reais. Nos dispositivos reais, as camadas não serão tão regulares e as espessuras podem ter dife- rentes proporções. As diversas camadas nos dispositivos reais são, com freqüência, curvas e possuem bordas sobrepostas. As figuras, ao invés dis- so, mostram representações idealizadas que são empregadas para explicar mais claramente e completamente o método da invenção do que seria pos- sível de outra maneira. Além disso, as figuras representam apenas uma de inúmeras variações de dispositivos que podem ser fabricados usando os desenhos e métodos da invenção. Conforme é convencional na técnica, o termo "metal", quando se referindo a um eletrodo ou outra camada de fios, significa um condutor. Conforme é conhecido na técnica, tais eletrodos de "metal" e/ou camadas de fio podem ser feitos de polissilicio ou outro material condutor e não são feitos necessariamente de metal.
A figura 5 é um gráfico de voltagem versus corrente ilustrando as funções SET e RESET para um resistor NiO tendo um diâmetro de 50 mi- crons e a figura 6 é um gráfico de voltagem versus corrente ilustrando as funções SET e RESET para um capacitor NiO dopado com cobalto a 5% e tendo um diâmetro de 50 microns. A figura 5 é similar à curva da figura 1 discutida acima e é apresentada para facilitar a comparação com a figura 6. O formato geral das curvas de LIGADO 110e112e114e130 permanecem essencialmente iguais ao formato das curvas de DESLIGADO 112 e 127. Ao comparar as curvas das figuras 31 e 32, observa-se que o ponto RESET 115 para o CEM NiO(Cx) está a cerca de 0,8 volt, enquanto o ponto RESET 125 do CEM dopado com cobalto está a cerca de 1,15 volt. Adicionalmente, o ponto SET 116 para o CEM NiO(Cx) está a cerca de 2,5 volts, enquanto o ponto SET 129 do CEM dopado com cobalto está a cerca de 3 volts. Adicio- nalmente, a largura W da janela 120 está a cerca de 1,75 volt, enquanto a largura W da janela 132 está a cerca de 1,85 volt. Assim, o começo do esta- do isolante foi deslocado, com a janela total W se alargando. Estas figuras indicam que com dopagem seletiva, o começo dos estados e a largura da janela de voltagem podem ser ajustados.
A figura 7 mostra gráficos 136, 137, e 138 de voltagem versus corrente ilustrando as funções SET e RESET para três elementos de sandu- íche NiO tendo diâmetros de 50 microns, 150 microns e 250 microns, res- pectivamente, ilustrando como a janela de memória muda com o diâmetro do elemento. A figura 8 mostra gráficos 140, 142, 144 e 146 de voltagem versus corrente no estado de resistência alta para quatro elementos de sanduíche NiO tendo diâmetros de 250 microns, 150 microns, 100 microns e 50 mi- crons, respectivamente e a figura 9 mostra gráficos 148, 150, 152 e 154 de voltagem versus densidade de corrente no estado de alta resistência para os quatro elementos, respectivamente, da figura 8.
A figura 10 mostra um gráfico de corrente em amps versus vol- tagem polarizada em volts após o material de elétron correlacionado NiO ser mantido a 150 c por cinco minutos. Este gráfico não mostra nenhuma degra- dação do estado LIGADO 156 ou do estado DESLIGADO 158 que indique a estabilidade da temperatura do fenômeno de mudança de resistência de a- cordo com a invenção. A figura 11 mostra um gráfico de resistência em ohms versus a temperatura de placa quente em graus C. Para gerar esta curva, os elementos CEM foram colocados sobre uma placa quente e aque- cidos até a temperatura mostrada. Este gráfico mostra que o estado DESLI- GADO 160 degrada acima de 150°c, conforme é mostrado pela curva em declínio 164, mas o estado LIGADO 162 não degradou. Acima de 410°c, a capacidade de comutação não foi obtida novamente para o estado DESLI- GADO e só foi obtida novamente com dificuldade do estado LIGADO. Este gráfico demonstra que as memórias feitas com o material CEM, de acordo com a invenção, devem ser estáveis em todas as temperaturas razoáveis.
A figura 12 mostra uma curva idealizada de corrente versus vol- tagem para uma película de comutação resistiva com comutação unipolar, para ilustrar melhor os modos LIGADO, DESLIGADO, RESET e SET. o ma- terial é cristalizado no estado LIGADO e a corrente cresce ao longo da curva de LIGADO conforme a voltagem é aumentada até Vreset- Então, a corrente cai até a curva de DESLIGADO e aumenta gradualmente ao longo da curva de DESLIGADO até Vset ser atingido, ponto em que aumenta na direção da curva de LIGADO. No entanto, em dispositivos, a corrente é limitada à linha pontilhada, lset, para impedir sobrecorrente. As margens de leitura e de gra- vação são mostradas na figura. Conforme é mostrado pelas figuras 6 e 7, as películas de NiO(Cx), de acordo com a invenção, seguem estas curvas idea- lizadas melhor do que qualquer material da técnica anterior.
Tipicamente, os CEMs são óxidos formados de elementos que têm uma banda 3d parcialmente preenchida com bandas 3f parcialmente preenchidas na tabela periódica. Os mais bem conhecidos destes óxidos são óxido de vanádio e óxido de níquel. Os materiais com bandas 3d parcialmen- te preenchidas ou bandas 3f parcialmente preenchidas são descritos, às ve- zes, também como materiais de transição de fase metal/isolante. No entanto, tal transição de metal para isolante também pode ocorrer na combinação de metais de transição com outros materiais de sistemas como sulfetos, iodos, telurídios e outros que não envolvem oxigênio. Em tais materiais, que inclu- em os grupos IIIB até e incluem o grupo IIB (a partir da coluna três a doze na tabela periódica - para materiais 3d preenchidos pela metade) e os elemen- tos 57 a 71 e 89 a 103 para a banda 3f preenchida pela metade, ainda falta a descrição clara das bandas eletrônicas devido à forte correlação coulombica entre os elétrons. No entanto, os orbitais 3d estreitos e 3f estreitos causam . fortes correlações de elétron e tais correlações são responsáveis por um mecanismo de comutação que podem ser ativados por voltagem. Para en- tender a invenção, é importante separar este processo de comutação que é ativado por uma população crítica de elétrons, de outros processos de comu- tação, como mudanças de fase no estado sólido. Aqui, devemos fazer refe- rência a materiais que empregam o processo de comutação descrito acima como "Materiais de Elétron Correlacionado" (CEMs) e a unidade básica de eletrodo/CEM/eletrodo como uma "Comutação de Mott-Bardeen" (MBS). A descrição conceituai mais fácil de tais materiais é que, no estado isolante, a energia de interação entre os elétrons é tão forte que a massa efetiva (m8) é muito mais pesada do que a massa do elétron na fase de gás do elétron, que é conhecida como a descrição de Rice-Brickman. Deste modo, uma co- mutação entre massas (causada pela sobreposição das funções de onda do elétron em sub-bandas 3d (ou sub-bandas 3f) a uma certa voltagem opera- cional, ajusta o estado do material de isolante para metal (e vice versa) ao aumentar ou diminuir a energia de interação relativa ao espaço de energia. No passado, tal mudança na massa de elétron era atingida principalmente por uma mudança na temperatura e estes materiais foram estudados por suas propriedades termodinâmicas, o que implica uma mudança na estrutura física. No entanto, conforme explicado aqui, as transições eletrônicas devi- das a elétrons correlacionados, ocorrem a temperatura ambiente ou acima de uma região de temperatura útil para operação do dispositivo e, em ambas as polaridades da voltagem aplicada. Assim, quando o termo "mudança de fase" é usado aqui com respeito a um CEM, ele se refere à mudança de uma fase eletrônica. Além disso, a transição causa uma histerese da característi- ca de corrente versus voltagem, levando a dois estados resistivos que são estáveis por um período de tempo indeterminado, produzindo um comporta- mento de memória não-volátil. Tais memórias são muito promissoras porque elas não apenas são não-voláteis como a mudança de fase eletrônica é re- sistente a dano por radiação e as memórias podem ser muito densas.
Um CEM com um único eletrodo condutor e a outra superfície contatada por um isolante ou um outro CEM, será chamado "Barreira de Bardeen Metal/CEM" ou uma "barreira MCB", melhor descrita pelo que é conhecido na literatura como uma "Transferência de Bardeen Hamiltoniana" que, quando usada com diferentes tensores de massa efetivos através do metal até a barreira CEM, com ou sem a ajuda de vacâncias, descreve bem o metal para tunelamento CEM com uma comutação de massa efetiva ocor- rendo conforme o elétron entra no CEM oriundo do eletrodo de metal comum e uma transição de fase eletrônica é causada, o que produz a ação de co- mutação; e quando tal barreira MCB está em contato com um material semi- condutor, como poli-silicio, que é um material de porta flutuante comum, isso deve ser chamado de "MCB para comutação de porta flutuante". Estas defi- nições se tornarão úteis conforme as complexidades das muitas modalida- des desta invenção são descritas abaixo. Se as descrições teóricas estive- rem se referindo a um comutador na massa efetiva ou abertura e fechamen- to de sub-bandas na densidade de estados do CEM, ou ao alcance de uma densidade crítica de elétrons, a utilidade da ação de comutação e a estabili- dade do estado final (metal ou isolante) e o controle de tal ação, é um ponto central da invenção para aplicações de memórias não-voláteis. No CEM preferido descrito aqui, os dopantes de formação de
Iigante extrínsecos são adicionados aos compostos de metal de transição. No entanto, deve-se entender que a comutação de elétron correlacionado pode ocorrer em materiais outros que não os materiais que incluam ligantes. Os ligantes extrínsecos estabilizam os metais nos compostos em um estado de valência estável. Com tal estabilização, não é mais necessária a eletro- formação. Aqui, estabilizado significa com referência tanto ao tempo quanto à temperatura. Em particular, significa que as propriedades elétricas críticas para operação confiável da memória, incluindo a voltagem RESET, a volta- gem SET e a janela de memória, isto é, a diferença de voltagem ou de capa- citância entre os estados não-condutores e condutores, não muda mais do que trinta por cento no período de tempo operacional e intervalo de tempera- tura, isto é, em um período de tempo de três anos e, mais preferivelmente, cinco anos e, mais preferivelmente, dez anos e um intervalo de temperatura de 0°c a 60°c, mais preferivelmente, de -20°c a 80 °c e, mais preferivelmente, de - 50°c a 100°c. Mais preferivelmente, estes parâmetros eletrônicos não mudam mais do que vinte e cinco por cento e, mais preferivelmente, eles não mudam mais do que vinte por cento.
Alguns Iigantes podem ser menos úteis do que outros porque eles não estão estabilizando sob todas as circunstâncias. De preferência, a invenção utiliza Iigantes que estabilizam os estados de valência orbital e, particularmente, os estados orbitais 3d. Por exemplo, o complexo [Ti(H20)6]3+ não é estabilizante para processamento CMOS convencional porque quando ele é recozido, a água evapora deixando titânio não com- pensado, o que pode tomar muitos estados diferentes de valência. Tal mate- rial irá requerer eletroformação. No entanto, ele pode ser estabilizante em outros processos.
Os Iigantes preferidos compreendem um ou mais elementos se- lecionados a partir do grupo que consiste em oxigênio, hidrogênio, flúor, car- bono, nitrogênio, cloro, bromo, enxofre e iodo. Alguns Iigantes úteis para di- versos metais são mostrados na tabela 1. Nesta tabela, o metal de interesse está em negrito, seguido pela fórmula para o complexo que o metal forma com o Iigante de interesse. Alumínio [AI(OH)4]- [AIF6]3" cadimio [Cd(CN)4]2" CZs-Cd(NH3)4CI2 trans-Cd(NH3)iCi2 Cromo Crfacacfe
[Cr(CN)6]4"
[Cr(en)3]3+
[CrF6J4-
[Cr(NH9)s]3*
[Cr(OH2)6]3+
ECrO4]2-
c/s-Cr(acac)2(OH2)2
?rans-Cr(acac)2(OH2)2
CZs-[Cr(NH3)4CI2]+
Jrans-[Cr(NH3)4CI2]+
[Cr(NH3)5Br]2+
[Cr(NH3)5CI]2+
[Cr(NH3)5(OSO3)]+
Cis-[Cr(OH2)4CI2]+
Jrans-[Cr(OH2)4CI2]+
[Cr(OH2)5Br]2+
[Cr(OH2)5CI]2+
[Cr2O7]2"
Cobalto
[CoBr4]2"
[CoBr6]4'
[CoCI4]2'
[Co(CN)e]3"
[Co(en)3]3+
[CoFef
[Co(NH3)6]2+
[Co(NH3)6]3+
[Co(OH2)6]2+
[Co(O3C)3]3"
Cis[ Co(en)2CI2]+
írans-[Co(en)2CI2]+
Cis-[Co(OH2)4(SCN)2]+
Jrans-[Co(OH2)4(SCN)2]+
CiS-[Co(NH3)4CI2]+
Jrans-[Co(NH3)4CI2]»
Cfs-Co(NH3)4(NO2)2 Jrans-Co(NH3)4(NO2)2
c/s-Co(NH3)4(ONO)2
Jrans-Co(NH3)4(ONO)2 C/S-[Co(ox)2(OH2>2]· írans-[Co(ox)2(OH2)2r
c;s-[Co(en J2(NO2)CI]*
írans-ICo{en)2(N02)CI]+
[Co(NH3)5CIft
[Co(NH3)5(NO2)]2+
cís-[Co(NH3)Br(en)2]2*
frans-[Co(NH3)Br(en)2f*
Cobre
[Cu(CN)2]"
[Cu(NH3)4]2*
[Cu(OH2)6P
c/s-[Cu(en)2(0H2)2]2*
frans-[Cu(en J2(OH2)2]2"
Ouro
[Au(CN)2]"
Ferro IFe(CU)"
[FeKCN)ef
[Fe(CN)f,]"-
Fe(CO)5
[FeíEDTA]2
[Fe(en)J:i*
[FetOH^]2*
[Fe(OH2)Sf*
Ife(OX)sI3*
(FetSCNfef
cís-[Fe(en>2{N02)2]*
frans-[Fe(en)2(NO^M'
[Fe(OH)COHrf*
Manganês
[MnCle]4-
[Mrs(CNW3-
(MN(CNfef"
[Μη(βη)3Γ
IMn(OH2)5]2*
[MnOtf
Mercúrio
[HgS2]2' [HgCi3] [Hgitf1'
Molibdênio JMoO4]' Níquel
[NiBr4]2'
CNi(CN)Ja-
Nl(CQ)lt
ίΝϊ(βη)ι]'"
INi(NH3)4P
INitNHjíftf*
INKOHjM2*
INi(OX)2Ii'
INi(Penten)J**
as-Ni(en)^CI2
Paládio
ÍPdCUf"
Platina
IPtci4]2'
IRCIef-
IPtCIe]4-
JPtUf-
IPtId2t
IR(NH3)4P
R(en)Cl2
CfS-R(NH3)2Ciz
ZrartS-Pt(NH3)2CI2
Cis-Pt(NH3)2CI4
Jrans-Pt(NH3)jiCL,
R(NH3)2(OX)
IR(NH5)uBf]'
lrans-{R(N H3^ChP
CTS-IPt(NHj)^Cy2t
OS-IPt(NH1)J2J1"
(TartS-IR(NH3)4Iif*
Rênio
[ReO4]
Ródio
IRhClr.]3"
IRhb(CO)2]'
CfsIRh(Phen)2Cbr
Rutênio [Ru(NH3)eIa*
[Ry(Phen)3]2* [Rti(NH3)5CI]2*
Prata
IAg(S2O3)2]3-
[Αβ<ΝΗ3)*Γ
Estanho
[SnCl6Jz'
[Sn(OH)*]2' [Sn(OH)3]-
i
Titânio
[Tiop
Vanádio MenJ3I9t (VO]2* JVO2J* [VOCUf
Zinco
[Zn(CN)4Ji"
JZn(NH3)4]2* Tabela 1
Com base nas descobertas acima, os requerentes aplicaram, pela primeira vez, a teoria do campo Iigante à compreensão de um meca- nismo de comutação de resistência nos compostos de metal de transição. A teoria do campo Iigante foi desenvolvida nos anos 30 e 40 como uma exten- são da teoria de campo de cristal. Veja, por exemplo, "Ligand Field Theory", em Wikipedia, a enciclopédia livre em http://en.wikipedia.org/wik/Ligand_field theory, que é incorporada ao contexto à guisa de referência. Conforme expli- cado aqui, a diferença de energia entre certos orbitais moleculares (MOs) é chamada Δ0, onde "O" significa octa-hedro. Este tamanho de diferença de energia Δσ, determina a estrutura eletrônica de orbitais d. Descobriu-se que, no regime de película fina usado na fabricação dos dispositivos, de acordo com a invenção, a estabilidade da janela de memória entre o estado DESLI- GADO e o estado LIGADO é substancialmente proporcional à estabilidade de Δ0. Assim, os Iigantes dopantes preferidos são aqueles que resultam em um grande e estável Δ0. Alguns Iigantes dopantes úteis em ordem decres- cente do tamanho do A0 que eles criam são: CO, CONVENCIONAL", PPh3, NO2", fen(1,10-fenantrolina, bibby(2,2'-bipiridina), en(entilenodiamina), NH3, pi(piridina), CH3CN1 NCS", H2O1 C2O42", OH", F", N3', NO3", Cl", SCN", S2", Br- e I". Teoricamente, a energia de divisão de campo de cristal (Δ0) não está diretamente relacionada à barreira de transferência de carga Mott ou à mas- sa de Rice-Brickman. Mas a estabilidade da esfera de coordenação de Iigan- te metal-nativo permite que ocorram as correlações elétron-elétron indutoras t destas transição em um metal particular conforme as nuances das estruturas de ligação e de cristal são postas no lugar. Em qualquer caso, o efeito técni- co relevante é controlar ou estabilizar o número de oxidação (ou esfera de coordenação) de uma tal maneira que a estequiometria local é "nominal" ou adequada para induzir as condições necessárias de correlação de elétron.
"Ligante extrínseco" ou "ligante dopante" é definido aqui como sendo o material ligante adicionado aos complexos de metal de transição para estabilizar os múltiplos estados de valência dos metais de transição. O ligante divide os orbitais d. É usado o termo "extrínseco" ou "dopante" por- que o complexo ligante é um material extrínseco adicionado à matriz que não é intrínseca à estrutura da matriz do composto de metal de transição. Por exemplo, em NiO, o oxigênio é um ligante intrínseco e (CO)4, na forma- ção de Ni(CO4) é o ligante extrínseco. De modo similar, outras variantes co- mo Ni5(CO)12 (carbonato de níquel) incluem uma forma de CO como Iigantes extrínsecos à matriz de NiO básica. Isso é análogo ao uso do termo dopante em tecnologia de semicondutores. Ou seja, em tecnologia de semiconduto- res, adicionar um dopante ao silício, por exemplo, não muda o silício tanto para que se refira a ele como um outro composto. Do mesmo modo, o ligan- te dopante adicionado ao óxido de níquel, não muda o fato de que o material é óxido de níquel. Mas, a correção local dos muito possíveis números de oxidação (valências) de Ni1 como vacâncias de Ni, vacâncias intersticiais e de oxigênio que modificam o valor de valência nominal "+2", é conseguida com Iigantes que mediam com ligante intrínseco, dando um número de oxi- dação de rede estabel e eliminam a mudança induzida por defeito no estado da carga. A estrutura de banda de materiais de elétron correlacionados, de acordo com a invenção, é complexa e depende não apenas dos orbitais d dos metais de transição, mas também dos orbitais ρ dos átomos vizinhos de oxigênio. Isso é explicado em detalhes em Introduction to the Electron The- ory of Metals, Uichiro Mizutani, Cambridge University Press, Cambridge, UK1 2001, particularmente as páginas 444 - 447. As figuras 14.9(a) e 14.9(b), da página 446 deste livro são reproduzidas aqui nas figuras 13 e 14. O Δ usado « nesta seção é diferente do discutido acima, então deve-se fazer referência a ele como At, já que é a energia de transferência de carga, isto é, a energia para transferir de elétrons 3d para o átomo de oxigênio. Nestas figuras, U é a energia de coulomb no orbital d, às vezes referida como a energia de cor- relação e Ef é o nível de Fermi do metal de transição.
Tanto no isolante de Mott-Hubbard da figura 13 quanto do iso- Iante do tipo transferência de carga da figura 14, quando a densidade de elétrons é pequena, U é pequeno e os orbitais d 183, 192 e 184, 193 se so- brepõem formando uma banda d larga com poucos elétrons, enquanto o or- bital ρ preenchido 182, 191 é separado de e abaixo da banda d. Assim, o orbital d se comporta como um metal e o material está conduzindo. Confor- me a densidade de elétrons se torna grande, ocorrem diferenças. Quando At é maior do que U, como na figura 13, os orbitais ρ se separam em um par de bandas separadas 189 e 190 e o orbital ρ 188 permanece abaixo das ban- das do orbital d.
Quando At é menor do que U, o orbital ρ do Iigante intrínseco separa o orbital d, o que tende a estabilizar a valência do orbital d, levando a um estado de oxidação líquido de zero, por exemplo, Ni+2O"2. Em tais condi- ções, o isolante é um isolante de transferência de carga, que leva a volta- gens de operação mais baixas. Assim, os sistemas de elétron correlaciona- dos em que At < U são os sistemas preferidos. Uma maneira de entender a mudança resistiva dos materiais CEM pode ser vista mais facilmente usando a figura 14. Conforme é indicado acima, quando a densidade de elétrons é pequena, as duas bandas de orbital d 192 e 193 se sobrepõem e resulta um condutor. Conforme aumenta a densidade de elétrons, ela alcançará um ponto onde a repulsão de coulomb é tão alta que os orbitais d 194 e 195 se separam com a banda de valência do orbital ρ preenchido entre eles. Um orbital d 194 é essencialmente preenchido, enquanto o outro 196 está vazio. Ele requer uma grande quantidade de energia para os elétrons saltarem da banda inferior 194 para a banda superior 196. E1 mesmo que ocorra uma transição d-d com a ajuda de um orifício na banda de orbital p, isso requer
*
uma voltagem mais alta, que é útil na transição isolante para metal, mas não na transição de metal para isolante. Assim, este material será um isolante com alta resistência quando a voltagem menor induzir uma transição de me- tal para isolante causa puramente pelo aumento da densidade local de elé- trons.
No entanto, quando o campo elétrico criado pela voltagem apli- cada se tornar grande o suficiente, alguns elétrons começarão a saltar para a banda superior 196. Isso cria uma sobreposição da banda vazia superior e bandas d preenchidas inferiores, a condição de um estado altamente condu- tor com pequena repulsão de coulomb e o sistema volta para o estado mos- trado à esquerda na figura 14. A partir da figura 14, também está claro que as transições podem ser feitas do orbital ρ para o orbital d, as quais criam orifícios, que podem ser preenchidos por elétrons das bandas d preenchidas. A interação de transições orbitais d-d é altamente dependente da existência de orbitais ρ nestes compostos cem. A ausência de um átomo de oxigênio na matriz induz uma carga +2, isto é, uma vacância duplamente carregada, que seria neutralizada se o oxigênio retornasse com sua valência -2. Como isso não acontece, uma vez que o defeito esteja no lugar, o Ni ou outro me- tal de transição não coordena mais ou se liga normalmente ao oxigênio. As- sim, a emissão de até dois elétrons para este potencial positivo, faz o níquel se tornar +4, com o resultado de não ser mais útil par uma condição Mott ou de transferência de carga. É neste ponto que a mediação entre o efeito e um Iigante extrínseco restabelece o estado de oxidação do níquel. Sem o Iigan- te, o estado isolante instável, não equilibrado, é pesadamente saturado com coordenação destruindo vacâncias de oxigênio ou igualmente prejudicial e os anions de níquel em excesso relacionados em sítios intersticiais na ma- triz.
A ligação metal-ligante-anion (MLA) que estabiliza o material de elétron correlacionado em algumas modalidades pode ser formada de diver- sas maneiras. Por exemplo, ela pode ser formada em um processo de reco- zimento ou outro processo de reação. Por exemplo, os CEMs podem ser recozidos em um gás que contenha o elemento químico ligante, o elemento
ψ
anion e, de preferência, também inclua tanto o elemento ligante quanto o anion. Qualquer gás que incorpore qualquer um dos Iigantes acima pode ser usado. O gás pode ser formado através de processos convencionais de va- porização de precursor, como aquecimento e borbulhamento. Como outro exemplo, o CEM pode ser bombardeado em um gás contendo o elemento químico ligante, o anion ou ambos. Novamente, pode ser usado qualquer um dos Iigantes acima. Como um exemplo, para NiO, com um ligante de carbo- no e um anion de oxigênio, CO e CO2 são possíveis gases de recozimento. O recozimento pode ser realizado com um ou mais destes gases ou pode ser realizado em uma mistura de um gás inerte, como argônio ou nitrogênio, com o gás que contém o elemento ligante, o elemento anion ou ambos.
Para compreensão adicional da teoria de campo ligante e a quí- mica de ligante relacionada, veja An Introduction to Transition-Metal Chemis- try: Ligand-Fieid Theory, Leslie E. Orgal, Methuen & Co. Ltd., Londres, 1960.
Uma compreensão alternativa do fenômeno de comutação resis- tiva pode ser obtida da teoria do isolante de Mott, conforme explicado, por exemplo, em Metal-Insulator Transitions, Sir Nevill Mott, Segunda edição, Taylor & Francis, Londres, 1990 e o modelo Hubbard, conforme explicado, por exemplo, em The Hubbard Model, Arianna Montorsi, Ed., World Scienti- fic, Singapura 1992. Esta compreensão pode ser brevemente resumida con- siderando-se a curva de voltagem básica versus corrente, que mostra o efei- to da comutação resistiva sobre a corrente conforme a voltagem é aumenta- da, como, por exemplo, o que é mostrado na figura 5. Na voltagem zero, NiO é uma fase paramagnética e tem corrente zero. Conforme a voltagem é au- mentada, a corrente cresce na região 110, devido ao fato de que o campo elétrico está dando aos elétrons energia suficiente para saltarem para a banda de condução. O número de elétrons continua a aumentar até a condi- ção de transição de Mott (nc)1/3a = 0,26, onde nc é a concentração de elé- trons e a é o raio de Bohr, ser atingida no ponto 115. Conforme descrito por Mott1 neste ponto o gás de elétrons condensa e o material se torna um iso- Iante antiferromagnético. Este é o estado RESET. Conforme a voltagem con- tinua a aumentar ao longo da linha 112, existe um aumento menor na cor-
t
rente até o ponto 116, onde a energia do campo elétrico se torna igual ao que a energia térmica seria se o material estivesse na temperatura Neel, que é cerca de 550°K para NiO. Neste ponto, existe uma mudança de fase ele- trônica do material de volta para o estado paramagnético, estado este que permanece mesmo que a voltagem seja reduzida para o intervalo de volta- gem mais baixo de parte da curva. Este é o estado SET. Em algumas abor- dagens teóricas modernas, o termo "líquido de elétrons" se refere ao estado de massa pesada e este fenômeno de "condensação de elétrons" e, gás de elétron se refere ao elétron não-correlacionado. Os líquidos de elétrons, co- mo na teoria de Landau de "líquidos de Fermi", ainda são uma área imatura de física da matéria condensada e o termo é usado aqui apenas para des- crever elétrons altamente correlacionados, como no estado líquido, versus elétrons que não interagem, como no gás de elétron. As figuras 15 a 28 ilustram algumas das memórias não-voláteis
de acordo com a invenção. Neste contexto, a palavra "substrato" pode signi- ficar o material semicondutor subjacente 82 (figura 4), 331, 351, sobre o qual o circuito integrado é formado, assim como qualquer objeto, como a camada 88 na figura 4 ou camada 342 na figura 15, sobre a qual uma fina camada de película, como 90 ou 344, respectivamente, é depositada. Neste relatório, "substrato" deve significar, geralmente, o objeto no qual a camada de inte- resse é aplicada. Por exemplo, quando se fala sobre uma película fina 90 da figura 4, o substrato sobre o qual ela é inicialmente depositada pode incluir diversos elementos, em particular, eletrodo inferior 88. As longas dimensões horizontais dos substratos 82, 331, 351,
etc., definem planos que são considerados como um plano "horizontal" e as direções perpendiculares a este plano são consideradas como sendo "verti- cais". Os termos "lateral" ou "lateralmente" referem-se à direção do plano do substrato do semicondutor, ou seja, paralela à direção horizontal. Os termos de orientação aqui, como "acima", "topo", "superior", "abaixo", "fundo" e "in- ferior" significam com referência ao substrato 82, 331, 351, etc. Ou seja, se um segundo elemento estiver "acima" de um primeiro elemento, significa que ele está mais afastado do substrato semicondutor 82, 331, 351 etc., e se ele
<
estiver "abaixo" de um outro elemento, então ele está mais próximo do subs- trato semicondutor 82, 331, 351, etc., do que o outro elemento. Termos co- mo "acima", "abaixo" ou "sobre" não significam, por si só, contato direto. No entanto, termos como "diretamente sobre" ou "sobre" significam contato dire- to de uma camada com uma camada subjacente. No entanto, "diretamente acima" não requer contato direto, ao invés disso, significa que se uma linha for desenhada perpendicularmente ao substrato subjacente e a linha passar através do primeiro elemento, ela também passará através do segundo ele- mento. Entende-se que películas finas de CEM, fabricadas de acordo com a invenção, têm diversos formatos e se conformam às diversas topografias e características de um substrato de circuito integrado. Sendo assim, películas finas de CEM, de acordo com a invenção, são formadas sobre substratos planos, em sulcos e vias, em paredes verticais e em diversos outros forma- tos não-horizontais e tridimensionais.
O termo "película fina" é usado aqui conforme é usado na técni- ca de circuito integrado. Geralmente, significa uma película de menos de um mícron de espessura. As películas finas descritas aqui têm tipicamente me- nos do que 500 nanômetros (nm) de espessura. Uma película fina do mate- rial de elétron correlacionado fabricada por um método de acordo com a in- venção, tipicamente tem uma espessura em um intervalo de cerca de 20 nm a 300 nm, de preferência, em um intervalo de cerca de 25 nm a 150 nm. As películas finas que têm uma espessura de cerca de 60 nm ou menos, são designadas especificamente "películas ultrafinas" neste relatório. A figura 15 é uma vista em seção transversal de uma célula de
comutação de diodo η-p M/CEM/M 330. A figura 16 é um diagrama de circui- to equivalente para a célula de comutação de diodo p-n M/CEM/M da figura 15. A célula 330 é formada sobre uma bolacha semicondutora que, de prefe- rência, é silício, mas também pode ser arseneto de gálio, germânio, silício sobre isolante (SOI) ou qualquer outro substrato semicondutor adequado. A bolacha 331 inclui, de preferência, uma camada de isolação 332, uma região 5 tipo n 334, uma área ativa p+ 336 e um dispositivo de mudança de fase ele- trônica metal/CEM/metal 340,formada sobre a área ativa 336. A região tipo N
I
334 e a área ativa p+ 336 formam um diodo de junção n-p 335. O dispositivo 340 inclui um eletrodo de fundo 342, uma camada CEM 344 e um eletrodo de topo 348. O dispositivo de mudança de fase eletrônica 340 é, de prefe- rência, parte de uma estrutura cross-tie.
A figura 17 é uma vista em corte transversal de um M/CEM/M- metal/semicondutor ou célula de comutação de diodo de Schottky 350, de acordo com a invenção. A célula 350 compreende um elemento de comuta- ção Metal/CEM/Metal 352 fabricado sobre uma bolacha semicondutora 351. 15 A bolacha 351 inclui a camada isolante 354 e a área dopada tipo n 355. O elemento de resistência variável 352 compreende um eletrodo inferior 357, uma camada CEM 355 e um eletrodo de topo 359. O diodo de Schottky é formado na interface da área tipo n 355 e eletrodo 357. O dispositivo de re- sistência variável 352 é, de preferência, parte de uma estrutura cross-tie.
A figura 18 é uma vista em corte transversal de um M/CEM/M-
MESFET 370 de acordo com a invenção. A célula 370 é essencialmente um MESFET em que um elemento de resistência variável CEM 380 é a porta do MESFET 370. A célula 370 compreende um elemento de comutação Me- tal/CEM/Metal 380 fabricado sobre uma bolacha semicondutora 371, que é, 25 de preferência, arseneto de gálio, mas também pode ser germânio, silício ou qualquer outro semicondutor adequado. A bolacha 371 inclui a camada iso- lante 374, a área dopada tipo n 375, incluindo o canal 378 e as áreas ativas tipo p+ 376 e 377. O elemento de comutação resistiva variável 380 compre- ende um eletrodo inferior 381, uma camada CEM 382, e um eletrodo de topo 30 383. O dispositivo de resistência variável 380 é, de preferência, parte de uma estrutura cross-tie.
A figura 19 é uma vista em corte transversal de uma célula de comutação de memória M/CEM/M-JFET 400, de acordo com a invenção, e a figura 20 é um diagrama de circuito equivalente de M/CEM/M-JFET 400 da figura 19. Esta estrutura é essencialmente um JEFET em que um elemento de comutação resistiva variável 404 forma um lado da porta JFET.
5 M/CEM/M-JFET 400 é formado sobre a bolacha semicondutora
401 que compreende uma camada de contato de porta posterior 410, um substrato p+ e uma região tipo n 414, que é, de preferência, uma camada - epitaxial. As áreas ativas N+ 417 e 418 e a região p+ 419 são formadas na região tipo n 414. Os contatos de metalização 422 e 422 são formados sobre regiões ativas 417 e 518, respectivamente. A camada de metal 426, CEM 427 e a camada de metal 425 são formadas sobre a região p+ 419.
A figura 21 é uma vista em corte transversal de uma célula de comutação de memória M/VRM /M-MNOSFET 430, de acordo com a inven- ção. O dispositivo 430 compreende um semicondutor tipo p 433 sobre uma 15 camada isolante 432, áreas ativas n+ 439 e pilha de porta 434. A pilha de porta 434 inclui o isolante 435, que é, de preferência, dióxido de silício, porta condutora 436, camada VRM 437 e eletrodo de topo 438.
A figura 22 é uma vista em corte transversal de uma célula de comutação CEM de 1 transistor/1 resistor 440 de acordo com a invenção e a figura 23 é um diagrama de circuito equivalente da célula de comutação CEM de 1 transistor/1 resistor da figura 22. A célula 440 é formada sobre a bolacha semicondutor 444, que é, de preferência, um silício tipo p, mas pode ser qualquer outro semicondutor. As áreas ativas tipo N 452 e 453 são for- madas em bolacha 444 e a porta isolante 456 e a porta 458 são formadas sobre a região do canal 455 entre as áreas ativas, como na estrutura CMOS convencional. Um dispositivo CEM 446 é formado sobre uma área ativa 453 e uma camada de contato de metalização 466 é formada sobre a outra área ativa. O dispositivo CEM compreende eletrodo de fundo 460, camada CEM 462 e eletrodo de topo 464. Embora esta estrutura seja similar a 1T/1C DRAM, e a estruturas de memória ferro-eletrica, a camada CEM 462 não armazena carga mas, ao invés disso, comuta os estados de resistência. O estado de resistência pode ser identificado pela queda de voltagem através do dispositivo CEM 446.
A figura 24 é uma vista em corte transversal de um transistor de comutação M/l/S 530 de acordo com a invenção, em que o isolante é um CEM, ou seja, um comutador metal/VRM/semicondutor. O comutador 5 M/CEM/S 530 é formado sobre uma bolacha semicondutora 532, que é, de preferência, silício, mas pode ser qualquer outro semicondutor adequado.
I
Uma camada isolante 540 é formada no fundo da bolacha e uma região tipo p ou uma região tipo n 534 forma a região do canal 555, sendo que em um lado ou outro estão implantes 542 e 544 que formam regiões ativas. Uma camada CEM 552 é formada no canal 555 e uma camada de metal 560 é formada então sobre a camada CEM 552.
Um arranjo cross-tie CEM básico é mostrado na figura 25. A fi- gura 25 ilustra o diagrama de circuito equivalente em corte transversal para uma memória CEM em uma arquitetura cross-tie. Na arquitetura cross-tie, as 15 primeiras linhas condutoras 616 que correm em uma primeira direção, for- mam uma cross-tie com as segundas linhas condutoras 615 que correm na segunda direção, segunda direção esta que é, de preferência, perpendicular, à primeira direção. Em cada ponto onde as linhas se cruzam, uma célula de memória é formada. Na memória cross-tie mais simples mostrada nas figu- 20 ras 25 e 25, uma camada CEM, como 617, é intercalada aos condutores 615 e 616. De preferência, esta memória é operada pelo ajuste de todas as célu- las para o estado condutor,gravando células selecionadas para o estado iso- lante. Por exemplo, se a voltagem RESET for 1 volt, o elemento CEM 617 pode ser redefinido para um estado isolante ao colocar 1/2 volt na linha 616 25 e 1/2 volt na linha 615. As outras linhas são mantidas a zero volt. Os ele- mentos CEM não-selecionados, como 617, não serão redefinidos porque a voltagem colocada neles sempre será menor do que a voltagem de redefini- ção. As células individuais podem ser lidas colocando-se uma pequena vol- tagem de leitura através das linhas correspondentes àquela célula e man- 30 tendo todas as outras linhas no estado aberto. Se a célula selecionada esti- ver conduzindo, haverá muito menos de uma queda de voltagem através dela do que se ela fosse isolante. O estado da célula, deste modo, pode ser lido pelos amplificadores conhecidos na técnica. Embora esta estrutura de célula simples seja operada, de preferência, usando um apagamento em bloco, outras arquiteturas de célula cross-tie usando um CEM, que são me- mórias de acesso aleatório verdadeiras tanto para gravação quanto para leitura, serão discutidas abaixo.
A figura 26 ilustra uma outra memória cross-tie 100 de acordo com a invenção, tendo uma camada CEM 105 entre os eletrodos cross-tie „ 102 e 107. Isso é igual à memória 600 da figura 25, exceto pelo fato de que um diodo Schottky 109 é formado na interseção da camada CEM 105 e ele- trodo de topo 102.
A figura 27 ilustra um arranjo de memória CEM de célula de ca- deia 650 de acordo com os princípios da presente invenção. O arranjo de memória 650 é composto de células de memória, como 120, que incluem um elemento de memória CEM 629 conectado em paralelo a um comutador 621. 15 Em uma modalidade, o comutador 621 pode ser um transistor MOS. Alterna- tivamente, outros tipos de transistores podem ser utilizados. O arranjo de memória 650 pode ser configurado formando-se séries ou cadeias 638 de células de memória 620. Conforme é mostrado, as cadeias de células de memória 620 podem ser conectadas ao longo de linhas de bit BL1-BL4. As 20 linhas de palavra WL1-WL4, como 630, podem ser conectadas a células de memória através de terminais de porta, como 626, das comutações ao longo de uma fileira 636 de células de memória 620. Cada linha de bit pode ter uma comutação de seleção, como 640 e comutação de percepção, como 644, conectados a ela para controlar o acesso a células de memória 620 ao 25 longo das linhas de bit correspondentes BL1-BL4. Por exemplo, para aces- sar uma célula de memória 620 tendo o comutador 621, o comutador de se- leção 640 e o comutador de controle 644 são ligados de modo selecionável. Abaixo de cada comutador de controle, como 644, pode estar um amplifica- dor SL1-SL4, que é usado para Ier dados armazenados nas células de me- 30 mória ao longo da linha de bit correspondente, conforme é entendido na téc- nica.
A figura 28 é uma vista em corte transversal que mostra a estru- tura física preferida de uma célula de memória 620 no arranjo de memória da célula de cadeia 650 da figura 27. Esta estrutura física também pode ser usada para outras memórias que tenham célula de memória que inclua um transistor e um resistor. A célula de memória 620 inclui o transistor 621 e o 5 resistor de mudança de fase 629. O transistor 629 compreende o semicon- dutor 770, de preferência, silício, tendo região ativa com fonte dopada 624 e
t
„ região ativa com dreno dopado 622, camada de óxido de silício 772 e porta > 626, de preferência, de polissilício. Um dielétrico de intercamada 776 cobre o transistor 621. As vias 778 e 779 são formadas no óxido de intercamada 776 e preenchidas com metalização para formar os postes 782 e 782, que ser- vem como eletrodos. Uma fina camada de CEM 629 é depositada para co- nectar as colunas 782 e 786. Conforme é conhecido na técnica, a resistência R do elemento 629 é R = pl/A, onde péa resistividade, I é o comprimento do elemento CEM, conforme é mostrado na figura 28 e A é a área do elemento CEM perpendicular ao fluxo de corrente. Conforme é mostrado na figura 28, A é muito pequena, igual à espessura da camada 629 vezes sua largura pa- ra dentro do papel. Como a espessura pode ser extremamente pequena e controlada de maneira muito precisa, a resistência nesta estrutura pode ser feita facilmente grande e controlada. A estrutura da figura 28 também torna fácil ligar as células de cadeia da figura 27 entre si, com o dreno de um tran- sistor 621 compartilhando a mesma região dopada que a fonte do próximo transistor 639 e as colunas 782 e 786 servindo duplamente como as colunas para as células vizinhas. De preferência, o elemento 629 em um CEM, mas pode ser qualquer material com uma resistência variável.
Conforme descrito anteriormente, os comutadores, como 640 e
644 no topo e fundo, respectivamente, das linhas de bit BL1-BL4, são comu- tadores de seleção e comutadores de percepção linha/coluna, respectiva- mente. Os comutadores selecionados 640 e os comutadores de percepção 644 são usados para selecionar um determinado bit e para separar o arranjo 30 de memória 650 do conjunto de circuitos extrínseco. Por exemplo, se a célu- la de memória 620 tiver que ser selecionada, o comutador de seleção 640 e o comutador de percepção 644 são ligados e os outros comutadores de se- leção e de percepção são desligados. Além disso, a linha de palavra 630 é aterrada, isto é, o sinal WL1 é zero e cada um dos outros sinais de linha de palavra WL2, WL3 e WL4 são ligados alto. Ao aplicar uma baixa voltagem à linha de palavra WL1, o comutador 621 permanece ou é desligado, tal que a 5 corrente é forçada através do elemento 629 conectado em paralelo ao comu- tador 621. Devido aos sinais das linhas de palavra WL2, WL3 e WL4 serem altos, cada um dos comutadores correspondentes 639, 640 e 641 são liga- dos, tal que a corrente flui através dos comutadores e desvia de cada um dos outros elementos resistivos, respectivamente, conectados em paralelo. 10 O processo de ser capaz de selecionar uma célula de memória ao longo de uma linha de bit permite gravação e leitura com acesso aleatório. Embora não esteja gravando ou lendo o arranjo de memória 650, os comutadores de seleção, como 640, e os comutadores de percepção, como 644, podem ser desligados tal que o arranjo de memória 650 seja isolado do conjunto de cir- 15 cuitos extrínseco, mantendo longe o ruído do arranjo de memória 650. Deve- se entender que o arranjo de memória 650 é mostrado um arranjo de cadeia 4x4 e pode ser dimensionado da maneira desejada, como 128x128 ou muito mais.
A figura 29 é um diagrama de bloco de um circuito de memória 900 que inclui um arranjo de memória de mudança de fase eletrônico exem- plificativo 902, de acordo com os princípios da presente invenção conecta- dos ao conjunto de circuitos de gravação e de leitura. As células da memória no arranjo de memória de mudança de fase 902 podem ser quaisquer das células de memória descritas acima. Em uma modalidade, o arranjo de me- mória de mudança de fase 902 é formado de célula de memória de 128x128. No entanto, o arranjo de memória com resistência variável 902, de preferên- cia, um arranjo de memória com mudança de fase eletrônica, pode ter virtu- almente qualquer tamanho, conforme entendido na técnica. O arranjo de memória com resistência variável 902 pode ser conectado a um circuito de acionamento de linha de palavra decodificador de 7 bits 904 através de li- nhas de palavra 906. O arranjo de memória 902 pode ser adicionalmente acoplado a um multiplexador de 3 para 1 bit 908 e amplificadores de percep- ção/transistores de entrada-saída 910 via linhas de bit 912. O conjunto de circuitos de lógica de controle 914 pode estar em comunicação com (i) o de- codificador 904 via linhas de controle 916, (ii) multiplexador 908 via linhas de controle 918 e (iii) amplificador de percepção 910 via linhas de controle 920.
5 As linhas de entrada extrínsecas podem incluir uma linha de instrumento de endereço 922 e linhas de controle 924. Uma linha de saída de dados 926 pode ser usada para produzir dados a partir do circuito de memória 900 via amplificadores de percepção/transceptores 910.
Em operação, um processador extrínseco pode ser usado para acionar o controle lógico 914. O conjunto de circuitos de controle lógico 914 se comunica com o decodificador 904, multiplexador 908 e amplificadores de percepção 910, que, em combinação, são usados para gravar dados no ar- ranjo de memória de mudança de fase 902 e dados de leitura armazenados no arranjo de memória de mudança de fase 902. O controle lógico 914 e o decodificador 904 compreendem um circuito de gravação 928 para colocar a célula de memória de comutação resistiva em um primeiro estado resistivo ou um segundo estado resistivo, dependendo da informação inserida na memória e o controle lógico 914, o multiplexador 908 e os amplificadores de percepção 910 compreendem um circuito de leitura 929 para perceber o es- tado da célula de memória e fornecer um sinal elétrico correspondente ao estado percebido da célula de memória. Conforme é conhecido na técnica, o primeiro estado resistivo pode corresponder a um estado de lógica "0" e o segundo estado resistivo pode corresponder a um estado de lógica "1" ou vice versa. Aqui, por conveniencia, fez-se referência ao primeiro estado re- sistivo como o estado resistivo LIGADO ou baixo e o segundo estado resisti- vo como o estado DESLIGADO ou de alta resistência.
O material de comutação resistiva de elétron correlacionado é particularmente adequado para memórias, de preferência, memórias não- voláteis. Uma ampla variedade de tais memórias é possível, algumas das quais tendo sido discutidas acima.
Como um CEM retém o estado de resistência em que ele é colo- cado indefinidamente sem voltagem ou campo elétrico aplicado a ele, todos os dispositivos CEM descritos aqui são inerentemente dispositivos de comu- tação não-voláteis. Conforme é conhecido na técnica, os dispositivos de co- mutação não-voláteis podem ser usados como ou em memórias não- voláteis. Assim, todos os dispositivos descritos acima também compreendem 5 uma célula de memória não-volátil ou células no caso das estruturas que mostram múltiplos elementos CEM. Assim, deve-se entender que se o dis- positivo tiver sido referido como uma camada CEM, um comutador, uma cé- lula de comutação, uma célula de memória ou uma memória na discussão acima, determinou-se pelo contexto, e em todos os casos, os outros termos 10 também se aplicam.
Todas as células acima são gravadas aplicando-se uma volta- gem SET ou RESET entre os eletrodos inferior e superior ou, no caso do dispositivo da figura 16, através dos eletrodos 682 e 686 ou , no caso do dispositivo 530 da figura 12, ou entre o eletrodo superior 560 e um ou mais 15 dentre a fonte 542, o dreno 544 e o semicondutor 534. Os dispositivos que têm uma pilha VRM localizada sobre um canal são lidos por meio do controle da condutividade do canal com o estado do material VRM. Por exemplo, em 370 da figura 6, se uma voltagem de leitura for aplicada ao eletrodo superior 383, a voltagem no eletrodo inferior 381 será mais alta se VRM 382 estiver 20 conduzindo e mais baixa se VRM 382 tiver alta resistência. Esta diferença na voltagem no eletrodo inferior 381 resultará em uma condutividade diferente do canal 378, o que pode ser lido por meio da aplicação de uma voltagem através da fonte 377 e dreno 376 e lendo-se a resistência, uma voltagem ou uma corrente. A célula de comutação CEM 440 da figura 10 pode ser lida de 25 modo similar a uma memória ferroelétrica ou DRAM, com o uso do transistor de seleção 454 para selecionar a célula a ser lida ou escrita. Uma voltagem ou corrente é posicionada através das células e o estado de resistência do CEM determina a voltagem ou carga desenvolvida através da célula e por meio de amplificadores de percepção 910. É evidente que, se o CEM é con- 30 dutivo, a queda de voltagem através do CEM será muito menor do que a queda de voltagem quando o CEM é isolado. É evidente que essa leitura pode ser descrita em termos de leitura de uma resistência, uma voltagem ou uma corrente. Ou seja, com referencia à figura 1, se uma voltagem de leitu- ra, de cerca de 0,3 volt, é localizada através da célula, haverá uma grande diferença de resistência, voltagem ou corrente entre uma célula que está no estado representado pela curva 47 e uma célula que está no estado repre- 5 sentado pela curva 44. Em qualquer descrição, é evidente que a leitura é inerentemente não-destrutiva devido ao fato de que a voltagem de leitura está bem abaixo VREset e Vset-
A configuração de diodo de resistência variável, como mostrado na figura 15, e configuração JFET de resistência variável, como mostrado na figura 19, fornecem importantes vantagens para a operação de memória. Na arquitetura de resistor-diodo variável, a ação do fluxo de corrente de via úni- ca do diodo introduz uma assimetria na histerese l-V. Sob polarização inver- sa, o diodo permite somente uma pequena corrente de saturação reversa a fim de fluir, aproximadamente, na faixa uAmp. O fluxo da corrente é pequeno e quase todas as quedas potenciais de voltagem através do diodo, o que é uma característica adicional que impede a comutação da resistência variá- vel. Então, os traços da histerese de polarização inversa são planos. Sob condições de polarização direta, o diodo inicia o fluxo de corrente na tensão de ligamento do diodo. Acima da tensão de ligamento, o diodo se comporta mais ou menos como um curto, portanto, a comutação da resistência variá- vel ocorre normalmente. O resultado principal nas curvas de histerese sob polarização direta é que elas são desviadas pelo potencial de incorporação do diodo. A importância dessa configuração é que se pode, agora, comutar o elemento de resistência variável normalmente sob a polarização direta para leitura do estado de memória. Pode-se aplicar, também, a polarização inver- sa e não se preocupar com a interferência no estado da memória. A condi- ção de polarização inversa é útil para realizar uma leitura não-destrutiva (N- DRO). Isso pode ser feito através da medição da capacitância de depleção do diodo inversamente polarizado. Antes de abordar o NDRO da arquitetura de diodo de resistência, é útil rever, em primeiro lugar, as características de voltagem de capacitância do diodo independente. Sob condições de polari- zação inversa, há uma camada na interface da junção pn que não possui portadores livres. Essa é denominada camada de depleção. A camada de depleção é ampliada sob uma polarização maior, enquanto fica mais delga- da sob uma polarização menor. A camada de depleção pode ser considera- da como um capacitor de placa paralela, sendo que a largura da camada de 5 depleção é o espaçamento entre as placas. Portanto, a capacitância do dio- do será menor na polarização inversa maior e maior na polarização inversa menor. Essa capacitância pode ser medida através da superimposição de um sinal AC de alta frequência em adição à voltagem de polarização inversa estática. Agora, é considerado o resistor variável em série com o diodo. 10 Quando o resistor variável está no estado LIGADO (baixa resistência), há muito mais efeito para as curvas C-V à medida que a resistência variável introduz somente uma pequena resistência de série. Portanto, quando a re- sistência variável está no estado DESLIGADO (alta resistência), há uma ca- pacitância e uma resistência de série significantes. Esse componentes de 15 séries reduzem a capacitância da camada de depleção medida geral. Desse modo, o estado de resistência do elemento de resistência variável pode ser determinado a partir da capacitância medida. O processo de leitura é muito diferente do processo de leitura comum para memórias devido ao fato de que uma capacitância é medida ao invés de uma voltagem ou corrente. En- 20 tretanto, deve-se compreender que os processos de leitura, conforme discu- tido acima, que incluem uma medição de resistência, voltagem ou corrente, consistem em um método preferido de leitura.
A operação de leitura de CeRAM-JFET, como mostrado na figu- ra 19, é similar à operação de leitura do diodo de CeRAM. A pilha de porta 25 de CeRAM-JFET possui a mesma arquitetura e um circuito equivalente co- mo a configuração de diodo de CeRAM. Ao contrário de uma MOSFET, on- de o óxido de porta impede qualquer fluxo de corrente, a porta de JFET pode ser diretamente polarizada para corrente de fluxo para escritura do estado resistivo.
Para a operação de leitura, a região de depleção criada pela pi-
lha de porta JFET é diretamente responsável pela modulação da condutivi- dade entre a fonte e o dreno. Conforme a polarização inversa de porta é aumentada, a região de depleção se estende para o interior da região de canal e reduz a condutividade fonte-dreno. No caso limitante, o canal se tor- na completamente "estreitado" e o JFET fica DESLIGADO. Nesse sentido, o CeRAM-JFET é similar a uma estrutura FLASH. FLASH é um único transis- 5 tor que usa uma pilha de porta que é capaz de armazenar uma carga estáti- ca que modifica, portanto, a condutância do canal.
O CeRAM-JFET também é um transistor simples que usa um resistor variável na pilha da porta como um divisor de voltagem programável. Ao desligar o resistor variável, parte da polarização de porta cai sobre o re- sistor variável, que reduz o nível de polarização aplicado à porta JFET. Isso, por sua vez, aumenta a condutividade de dreno de fonte. A principal diferen- ça entre os dispositivos FLASH e CeRAM-JFET é que a carga de controle sobre a porta FLASH é estática, enquanto o comportamento de divisão de voltagem do CeRAM-JFET é dinâmico e determinado pela constante RC da pilha da porta. A operação de leitura do CeRAM-JFET é, desse modo, reali- zada através da resposta temporária de pulsos de voltagem. Um pulso é a- plicado simultaneamente à porta e à fonte. Esses pulsos precisam estar em polaridades opostas para manter a reversão de porta polarizada. A voltagem medida sobre a linha de dreno produz o estado de memória do resistor vari- ável. Para o estado ligado do resistor variável, todo o pulso de porta cai so- bre a porta JFET e o canal JFET é estrangulado. Isso resulta em uma con- dutividade de canal inferior e uma voltagem inferior sobre a linha de dreno. Para o estado desligado de resistência variável, apenas parte do pulso de polarização de porta cai sobre a porta JFET. A condutância de dreno de fon- te resultante é maior, e uma voltagem de dreno maior é medida.
Com o desenho adequado, o MOSFET com um VRM sobre o dispositivo de porta 430 mostrado na figura 9 pode ser usado no lugar do esquema JFET-VRM descrito acima. Enquanto, como mencionado acima, o óxido de porta MOSFET 435 impede o fluxo de corrente DC através do VRM 30 437, o RC característico da pilha de porta VRM/MOS 434 permite uma res- posta de corrente/voltagem temporária que é suficiente para comutar o VRM durante o pulso. Mediante a escala apropriada do VRM e a espessura e área de óxido de porta, a capacitância de MOS e a resistência de VRM podem ser projetadas para permitir uma função de escrita que comutação o material VRM 437. A escrita no VRM é, assim, realizada mesmo que a corrente direta não possa fluir através da pilha de porta. A leitura do circuito MOSFET-VRM 5 é realizada pelo menos método da função de leitura de JFET-VRM descrito acima.
Os versados na técnica irão avaliar que nas estrutura de memó- ria acima que utilizam dopagem n e/ou p, as dopagens n e p podem ser co- mutadas.
A figura 30 é um gráfico que compara as curvas de voltagem
versus corrente da parte de diodo da figura 15 e as funções SET e RESET da célula de comutação de diodo M/CEM/M 330 da figura 15 com óxido de níquel como CEM. A curva de diodo está em 210, a curva ON que resulta na função RESET está em 212, e a curva OFF que resulta na função SET está 15 em 214. Como conhecido na técnica, quando o diodo for polarizado direta- mente, o dispositivo não é conduzido até um limite ser atingido e, então a corrente sobe exponencialmente.
Com o dispositivo CEM formado sobre o diodo, a corrente é es- sencialmente zero até a voltagem do limiar, devido à ação do diodo, que aumenta, mas não completamente, e de maneira tão depressa, devido à re- sistência da camada CEM. A voltagem do limiar é de cerca de 1,7 para esse diodo. Ao atingir algo em torno de 2,3 volts, a corrente começa a cair e, quando atinge algo em torno de 2,6 volts, a corrente se torna essencialmen- te zero, uma vez que a resistência aumentou. Em seguida, ao atingir algo em torno de 3,1 volts, a corrente aumenta novamente, indicando que o mate- rial CEM voltou para um estado de resistência baixa. Se a voltagem for dimi- nuída, a corrente irá seguir a curva de LIGADO. Uma característica do M/CEM/M - diodo, dispositivo 330, é que a comutação resistiva ocorre so- mente quando o diodo é polarizado diretamente. Polarização inversa impede a comutação. Essa é uma melhoria significante em relação às técnicas ante- riores, como essa característica que previne distúrbios na memória de tempo cruzado. A figura 31 é um gráfico comparando a voltagem versus a cor- rente nos estados ligado e desligado, para a célula comutadora M/CEM/M - diodo da figura 15, com um óxido de níquel - carbono CEM. A figura 32 compara a capacitância versus a voltagem versus a corrente nos estados 5 ligado e desligado, e para o diodo somente, e a figura 33 compara a dissipa- ção versus a voltagem para os estados ligado e desligado. Como se pode observar a partir da figura 31, a resistividade no estado desligado é 11 kOhms, enquanto no estado ligado, a resistência é de 58 ohms. Como resul- tado, a corrente no estado ligado pode ser facilmente diferenciada daquela 10 do estado desligado com apenas uma pequena tensão aplicada, como por exemplo, 0,5 volt. Deste modo, a janela de memória é muito grande. A partir da figura 32, a margem de leitura é superior a 300 picofarads. No estado ligado, ou de resistência baixa, a voltagem é primariamente derrubada atra- vés do diodo de polarização inversa. Isso é um esgotamento do estado de 15 capacitância. A capacitância, como é mostrada na figura 32, e a dissipação, como é mostrada na figura 33, são similares às mesmas quantidades no di- odo somente. No estado desligado, ou de resistência alta, a voltagem é par- cialmente derrubada através do resistor CEM, e a dissipação aumenta de acordo com tan(d) = coRC. Por conta do estado da comutação ou memória, 20 pode ser lida com uma voltagem muito mais baixa que as voltagens SET e REST e, a menos que as voltagens SET e RESET sejam alcançadas, o sis- tema sempre permanecerá no mesmo estado. A célula comutadora M/CEM/M - diodo possibilita a fabricação de uma memória de leitura não- perturbadora e não-destrutiva.
A figura 34 é um gráfico comparando a voltagem versus as cur-
vas da corrente para as funções do JFET SET e RESET da célula comuta- dora 400 M/CEM/M-JFET da figura 19, com
A curva JFET bem-conhecida está em 250, as curvas ON que resultam na função RESET estão em 254, e a curva OFF que resulta na fun- ção SET está em 256. Como pode ser observado a partir da figura, nenhuma comutação é possível quando a junção de porta JFET/dreno é polarizada diretamente. Com a polarização direta, o dispositivo não é conduzido até um limiar ser atingido e, então, a corrente sob exponencialmente. Com o dispo- sitivo CEM formado sobre o diodo, a corrente é essencialmente zero até a voltagem limiar, devido à ação do diodo, então sobre, porém não tão rapi- damente, devido à resistência da camada CEM. A voltagem limiar é cerca de 5 0,8 para esse diodo. A cerca de 1,4 volt, a corrente começa a cair e se torna essencialmente zero a cerca de 1,6 volt, visto que a resistência aumentou significativamente. Então, a cerca de 3,1 volts, a corrente aumenta nova- mente, indicando que o material CEM foi comutado novamente para um es- tado de baixa resistência. Se a voltagem cair, a corrente irá seguir a curva 10 ON. Uma característica do dispositivo de diodo M/CEM/M 400 é que a comu- tação resistiva ocorre apenas quando o JFET for polarizado diretamente. A polarização reversa proíbe a comutação. Isso é um aprimoramento significa- tivo sobre a técnica anterior visto que essa característica impede a perturba- ção da memória do tipo cross-tie.
A figura 35 é um gráfico que mostra os pulsos de tempo versus
voltagem aplicados à porta e fonte da célula de comutação 400 da figura 19 com óxido de níquel como o CEM, e a figura 36 é um gráfico que mostra a voltagem medida sobre o dreno da célula de comutação 400 da figura 19 em resposta aos pulsos de voltagem aplicados como mostrado na figura 34. Na 20 figura 34, a voltagem de porta é uma curva negativa de aproximadamente um volt 274 e a voltagem de fonte é a curva de aproximadamente seis volts 272. Uma vez que a voltagem de porta coloca a polarização reversa sobre a pilha M/CEM/M 404, não ocorre comutação. Quando a camada CEM estiver ON, essencialmente a voltagem de porta não cai sobre o resistor CEM, as- 25 sim a polarização de porta é a polarização aplicada de cerca de -1 volt. Quando o resistor CEM estiver OFF,a voltagem de porta significativa cai so- bre a camada CEM, assim, a porta experimenta menos voltagem de polari- zação. Assim, a voltagem de porta quando o comutador CEM estiver ON é maior do que a voltagem de porta quando o comutador CEM estiver OFF, e 30 no estado ON o canal JFET será pequeno, ou seja, próximo ao estreitamen- to, e assim, a voltagem de dreno medida é inferior em 288 no estado ON do que em 280 no estado ON. Assim, o estado do elemento CEM de comutação 404 controla de maneira eficaz a voltagem de dreno por modulação da transcondutância de JFET. A diferença entre a voltagem de dreno mais de meio volt, e assim é facilmente medida. Desse modo, M/CEM/M-JFET 19 fornece garantia adicionada que a leitura de memória será uma leitura de 5 memória não-destrutiva sem perturbações quando a fonte e a porta do dis- positivo forem pulsadas.
A figura 37 é um gráfico da resistência do CEM e resistência pa- rasítica das interconexões em série versus a voltagem de polarização SET e versus a voltagem, mostrando que a alta resistência parasítica irá criar uma 10 condição instável. A resistência parasítica e a resistência CEM atuam como um divisor de voltagem, com a queda de voltagem sobre cada aproximada- mente proporcional à resistência. A curva de voltagem SET 290 é plana, pois a resistência parasítica é insignificante comparada com a resistência do es- tado OFF. A voltagem requerida para RESET o CEM sobre à medida que a 15 resistência em série sobe. No ponto 294, a voltagem RESET se torna maior do que a voltagem SET. Nessa condição, quando a voltagem RESET for atingida, o CEM irá se tornar repentinamente isolante, e o sistema irá cair até a linha 290, e o sistema desejará então SET, ou mudar para o estado condutor. Assim, o material irá oscilar entre os estados condutores e isolan- 20 tes. Para evitar isso, a resistência parasítica deveria ser mantida abaixo de cerca de 50 Ohms. Por essa razão, as memórias tipo matriz bruta*, como sugerido por alguns documentos da técnica anterior, não irão funcionar, a menos que essas sejam subdivididas em matrizes menores.
De acordo com um aspecto da invenção, as películas delgadas 25 de material de elétron correlacionado resistivo, como óxido de níquel, são depositadas através de um processo de deposição de líquido, preferencial- mente, um processo no qual o carbono é introduzido no material. Estes pro- cessos incluem MOCVD, spin, imersão, depósito de fonte de mista líquido, depósito de camada atômica (ALD), outro métodos CSD (deposição de solu- 30 ção química) ou através do depósito de um metal e, então, a oxidação do mesmo com um composto doador de carbono presente na atmosfera. Nos métodos CSD preferenciais, os precursores metalorgânicos são depositados e reagidos para formar o material desejado. O octano é o solvente preferen- cial para a transição de precursores óxidos. As películas de camada única mostraram rachaduras, mas películas multicamadas foram da qualidade de dispositivo eletrônico. Isto representa os resultados da "primeira tentativa" e 5 a experiência dos Depositantes indica que películas delgadas extremamente delgadas são possíveis com qualquer processo de deposição de fonte de líquido, incluindo MOCVD e com o processo de deposição de um metal e, então, oxidação do mesmo. Os resultados com um cozimento de fornalha a 450°C mostram que em Pt, as películas são lisas e granulada.
Ademais, conforme discutido completamente em qualquer outro
lugar, descobriu-se ser vantajoso incluir dopagem de Iigante de carbono no material. Adicionalmente, foi descoberto que o recozimento em um gás con- tendo o material Iigante é vantajoso. Por exemplo, o recozimento de óxido de níquel em monóxido de carbono (CO) ou dióxido de carbono (CO2) fornece o 15 Iigante de carbono e o ânion nas ligações ânion-ligante-metal que estabili- zam o óxido de níquel. Alternativamente, os materiais CEM podem ser crepi- tados e, então, recozidos no gás contendo Iigante ou podem ser crepitados por reação no gás contendo ligante. Por exemplo, o níquel pode ser crepita- do por reação em CO ou CO2.
A figura 38 é um fluxograma que mostra o processo preferido
930 de fabricação dos elementos intercalados das figuras 3 e 4. No processo 932 um substrato é separado. O substrato é preferencialmente um wafer de silício com um revestimento de óxido de silício. O substrato pode ser cozido para remover quaisquer contaminantes. Simultaneamente, em 931, um pre- 25 cursor de CEM é preparado. O precursor contém porções metálicas adequa- das para formação de CEM desejado ou outro material de resistência variá- vel mediante a deposição e aquecimento. Por exemplo, se o óxido de níquel for o material de resistência variável, então, o precursor irá conter níquel. O precursor é preferencialmente um líquido contendo carbono, preferencial- 30 mente, um precursor metalorgânico. Este pode ser um precursor em circula- ção comprado junto a uma companhia química, tal como Kojundo Chemical Co. de Tóquio, Japão. Ou o precursor pode ser preparado logo antes da de- posição.
Em 934 um eletrodo de fundo é depositado. Este eletrodo pode incluir uma camada de adesão e/ou uma camada de barreira conforme co- nhecido na técnica. Preferencialmente, o eletrodo é de platina. Então, o pre- cursor é depositado no processo 936. Isto pode ser qualquer um dos pro- cessos mencionados acima. Após a deposição, o precursor é aquecido para formar um CEM cristalizado ou outro material de resistência variável. Na modalidade preferida, o processo de aquecimento compreende um processo de cozimento 938 e um processo de recozimento 942. Entretanto, uma am- pia variedade de processos de aquecimento pode ser usada, incluindo cozi- mento em uma placa quente, recozimento em fornalha, processo térmico rápido (RTP), algumas vezes chamado de recozimento térmico rápido (RTA) ou qualquer outro processo que irá cristalizar a película. No processo 938, o precursor depositado no wafer é cozido, tal como em uma placa quente e, preferencialmente, a uma temperatura entre 100°C e 300°C para um tempo entre 1 minuto e 10 minutos. Preferencialmente, são usados dois cozimentos em diferentes temperaturas, mais preferencialmente, com o segundo cozi- mento na temperatura mais alta. As etapas de deposição e cozimento são repetidas em 940 por quantas vezes forem exigidas para obter a espessura desejada de películas. Após ser alcançada a espessura desejada, as cama- das secas são recozidas para formar uma película cristalizada em 942. Pre- ferencialmente, o recozimento se dá a uma temperatura de 450°C a 650°C, com a menor temperatura sendo mais preferida, e por um tempo de 20 minu- tos a 1 hora. O recozimento pode ser executado em oxigênio ou em um gás contendo um Iigante desejado. Em 944, o eletrodo de topo é depositado. Isto é preferencialmente de platina.
O eletrodo de topo e o material CEM é, então, padronizado, pre- ferencialmente, por um cauterizador a seco e, mais preferencialmente atra- vés da moagem do íon com argônio. Descobriu-se que a cauterização é útil 30 na obtenção de materiais estáveis. A seguir, um recozimento de recupera- ção, preferencialmente, em uma temperatura de 450°C a 650°C e, preferen- cialmente, de 30 minutos a 1,5 hora e, preferencialmente, em oxigênio. O circuito integrado é, então, completado em 954 para incluir o material CEM, ou outro material de resistência variável, como um elemento ativo em circuito integrado. No presente contexto, "elemento ativo" quer dizer um elemento que se altere em resposta à aplicação de corrente ou voltagem, ou seja, um isolador de passivação.
Exemplo I
Uma camada de 2000 A (Angstrõm) de platina foi depositada em
♦
um wafer com um revestimento de dióxido de silício. Então, um precursor de óxido de níquel molar a 0,2 em uma solução de octano foi depositado atra- vés do revestimento de spin da camada de platina a 3000 rpm (revoluções por minuto). O precursor de óxido de níquel está disponível junto à Kojundo Chemical Company, Tóquio, Japão. O precursor foi cozido a 150°C por 1 minuto e, então, a 250°C por quatro minutos para produzir uma camada se- ca de 100 Â. Os processos de deposição e cozimento em spin foram repeti- dos seis vezes para uma espessura total de 600 A. Então, um recozimento de cristalização foi executado em uma fornalha a 450°C em uma atmosfera de oxigênio por 40minutos para produzir uma camada de 600 A do óxido de níquel CEM de acordo com a invenção. A microscopia de elétron revelou que um teor significativo de carbono estava presente no material, com o car- bono vindo do precursor de octano. Um eletrodo de topo de 2000 A de plati- na foi depositado. Então, o eletrodo de topo e a camada CEM foram padro- nizados pela cauterização a seco, preferencialmente, moagem de íon, des- cendentemente para a camada de platina do eletrodo de fundo. Finalmente, o recozimento de recuperação foi executado em uma fornalha a 450°C em uma atmosfera de oxigênio por aproximadamente uma hora para produzir as películas discutidas em relação às figuras de 9 a 12 acima.
Exemplo Il
Esse exemplo foi feito da mesma maneira que o Exemplo I aci- ma, exceto que 5% de amônia foram adicionados ao precursor. As películas produziram resultados similares.
A invenção inclui um processo de recozimento para CEMs. O CEM pode ser recozido em um gás contendo pelo menos um elemento quí- mico para formação de uma ligação que estabiliza as propriedades eletrôni- cas do CEM. De preferência, o CEM é um metal de transição e o elemento químico compreende carbono. De preferência, o gás compreende um gás selecionado a partir de CO e CO2. Preferivelmente, o CEM é níquel.
5 A invenção proporciona, ainda, um método de bombardeamento
iônico de fazer um CEM. O material pode ser bombardeado ionicamente e, então, recozido conforme descrito acima. Ou 0 bombardeamento iônico rea-
*
tivo do CEM em um gás contendo pelo menos um elemento químico para a formação de uma ligação que estabiliza as propriedades eletrônicas do CEM 10 pode ser empregada. Preferivelmente, o CEM é um metal de transição e o elemento químico compreende carbono. De preferência, o gás compreende um gás selecionado a partir do CO e CO2. Preferivelmente, o CEM é óxido de níquel.
A figura 39 é uma curva de Arrhenius do Iog de 1 /Tau versus MT (1/K) para NiO bombardeado ionicamente da técnica anterior (sem carbono) ilustrando que a transição do estado de alta resistência para o estado de baixa resistência é causada pelo desaprisionamento de elétrons das vacân- cias de oxigênio no NiO bombardeado ionicamente. Para gerar essa curva de Arrhenius, a atenuação de tempo para o material retornar para o estado isolante após 0 ponto SET, Tau, foi medido para uma quantidade de tempe- raturas na faixa de operação de uma memória de resistência variável pro- posta (abaixo de 70°C) para películas de NiO feitas bombardeando-se ioni- camente e sem incluir qualquer ligação de carbono. Conforme conhecido na técnica, o declive da curva de Arrhenius 960 é proporcional à energia de ati- vação para o mecanismo que causa a atenuação. O declive encontrado na curva 960 produz uma energia de ativação de aproximadamente 0,47 eV. Isso é, essencialmente, a energia de ativação para o desaprisionamento de elétrons a partir das vacâncias do oxigênio em NiO. Veja, "Surface Metallic Nature Caused By Na In-Gap State Of Reduced NiO: A Photoemission Study", N. Nakajima et. a!., Journal of Electron Spectroscopy and Related Phenomena, 144 147 (2005) páginas 873 a 875. Desse modo, o fenômeno de resistência variável dos dispositivos da NiO da técnica anterior é domina- do pelo aprisionamento e desaprisionamento de elétrons nas vacâncias de oxigênio.
A figura 40 mostra um gráfico de temperatura em Kelvin versus resistência em Ohms para os estados LIGADO e DESLIGADO para uma película fina de CEM de acordo com a invenção e para uma película fina da técnica anterior que se cristaliza no estado DESLIGADO e exige que se for- me antes de mostrar a resistência variável. Conforme mostrado no gráfico, para o material CEM, NiO(Cx) neste caso, os estados LIGADO e DESLIGA- DO variam apenas um pouco com a temperatura acima da faixa total de temperatura de 126,85°C (400°K). Ambas as curvas se elevam um pouco nas altas temperaturas. A elevação é, essencialmente, uniforme para ambos os estados LIGADO e DESLIGADO, de modo que a janela de resistência permanece, essencialmente, a mesma. Logicamente, uma memória feita com o material CEM será estável acima de qualquer faixa de temperatura em que as memórias deveriam ser. No entanto, para a película de NiO da técnica anterior, sem o carbono, o estado DESLIGADO se altera, de maneira linear, com a temperatura na medida em que o estado condutor é essenci- almente horizontal. A janela de resistência muda para mais de 500%. Bem além da faixa razoável em que a memória deveria funcionar, de cerca de - 23,15°C (200°K) a cerca de 76,85°C (350°K), a janela de memória muda pa- ra cerca de acima de 100%. Esse material da técnica anterior logicamente não poderia ser usado em uma memória.
A figura 41 é um gráfico de uma quantidade de ciclos de leitura versus resistência em Ohms para os estados LIGADO e DESLIGADO para 25 uma película fina de CEM, de acordo com a invenção. As medições foram feitas tanto em 25°C quanto em 85°C. A fadiga de leitura mede a resistência em Ohms versus a quantidade de ciclos lidos, onde um ciclo lido compreen- de a aplicação de uma voltagem lida e um volte através do elemento de re- sistência por um tempo suficiente para alcançar o equilíbrio com uma volta- 30 gem de referência, seguida pela remoção da voltagem por um tempo sufici- ente para alcançar o equilíbrio na voltagem zero. As medições da fadiga de leitura foram feitas tanto para o estado LIGADO quanto para o estado DES- LIGADO em 85°C e 25°C. 0 estado LIGADO foi dividido de acordo com a medida de 1010 ciclos e o estado DESLIGADO foi medido apenas com 108 ciclos devido às limitações do tempo. Ambas as curvas eram horizontais, isto é, mostrando, essencialmente, nenhuma alteração nos valores de resistên- cia medidos, para a medição de 25°C e, mostrando uma variação menor de cerca de dois por cento para a medição de 85°C. Esse gráfico demonstra que há pouca ou nenhuma fadiga para o material CEM. Então, a memória feita de material CEM será estável acima de qualquer quantidade concebível de ciclos lidos. A fadiga de escrita ainda não foi medida devido às limitações do tempo, apesar de que cada indicação é que será essencialmente nenhu- ma.
É uma característica da invenção que o efeito das vacâncias do oxigênio é cancelado nos CEMs, de acordo com a invenção. O fato de que os materiais CEM estão em baixo estado de resistência, ou estado LIGADO, conforme depositado demonstra esse efeito de passivação de coordenação de vacância. A esfera de coordenação de vacância é uma região cerca de um íon ou elétron em que as vacâncias podem afetar o íon ou elétron. Con- forme mostrado pela figura 36, as vacâncias dentro dessa esfera de coorde- nação de vacância aprisiona elétrons que são subsequentemente desaprisi- onados termicamente. Isso desestabiliza o alto estado de resistência. Essa é a principal razão para a instabilidade dos materiais de resistência variáveis da técnica anterior. Nos materiais, de acordo com a invenção, o efeito das vacâncias do oxigênio é cancelado pela estrutura de ligação dos materiais CeRAM, de acordo com a invenção. Conforme mostrado pelas figuras 10, 11 e 40, os estados de resistência dos CEMs, de acordo com a invenção, são termicamente estáveis. Isso demonstra, adicionalmente, a passivação de coordenação de vacância.
Os sistemas em particular, desenhos de memória e, métodos descritos no presente pretendem ilustrar a funcionalidade e versatilidade da invenção, porém, a invenção não deveria ser construída para ser limitada àquelas modalidades em particular. É evidente que aqueles versados na técnica podem fazer diversos usos e modificações das modalidades especí- ficas descritas, ou estruturas equivalentes e processos podem ser substituí- dos pelas estruturas e processos descritos. Por exemplo, a memória é mos- trada com os elementos de alteração de fase eletrônicos e seus transistores associados dispostos em colunas. Os elementos de alteração de fase po- dem muito bem ser dispostos em fileiras. Desse modo, no presente, a dispo- sição é referida como uma disposição de fileira/coluna. Ademais, enquanto em alguns exemplos, o tipo preferido de bolacha semicondutora foi especifi- cado, deve-se entender que em qualquer um dos dispositivos descritos, qualquer semicondutor pode ser usado. Ademais, em muitos exemplos o tipo específico de semicondutor foi especificado, por exemplo, tipo n, tipo p, n+, p+, etc., aqueles versados na técnica irão reconhecer que outros tipos po- dem ser usados. Por exemplo, a maioria dos dispositivos funciona essenci- almente da mesma forma se o tipo n for substituído pelo tipo p e o tipo p for substituído pelo tipo n. Como um outro exemplo, apesar de os eletrodos de platina terem sido dados como exemplos, aqueles versados na técnica irão reconhecer que tais eletrodos são formados, de preferência, com uma fina camada adesiva de titânio e, que a literatura completa de estruturas oxida de eletrodos de platina/titânio e a literatura de eletrodo de topo envolvendo pla- tina, titânio, tungstênio e outros materiais podem ser aplicados. Qualquer lugar em que um semicondutor for mencionado, aqueles versados na técnica irão reconhecer que arseneto de gálio, germânio, germânio/silício e outras tecnologias semicondutoras podem ser substituídas. Conforme supramen- cionado, o termo "metal" ou "M" é usado, no presente, para indicar qualquer condutor adequado, inclusive metais tais como platina e tungstênio, ou polis- silício ou outros condutores convencionais conhecidos na técnica. Desde que determinadas alterações possam ser feitas nos sistemas e métodos a- cima sem se separar do escopo da invenção, pretende-se que todo o assun- to contido na descrição acima ou mostrado nos desenhos em anexo possa ser interpretado como ilustrativo e não em um entendimento limitativo.

Claims (15)

1. Memória de circuito integrado de comutação resistiva com- preendendo: uma célula de memória de comutação resistiva incluindo um ma- terial de elétron correlacionado (CEM); um circuito de gravação para colocar a célula de memória de comutação resistiva em um primeiro estado resistivo ou um segundo estado resistivo dependendo da informação inserida na memória, em que a resis- tência do CEM é mais alta no segundo estado resistivo do que no primeiro estado resistivo; e um circuito de leitura para perceber o estado da célula de memó- ria e proporcionar um sinal elétrico correspondente ao estado percebido da célula de memória.
2. Memória de comutação resistiva, de acordo com a reivindica- ção 1, em que a memória é capaz de ser lida 108 vezes com menos de 50% de fadiga.
3. Memória de comutação resistiva, de acordo com a reivindica- ção 1, em que a memória tem uma janela de memória que muda menos de 50% em um intervalo de temperatura de menos 50°C a 75°C.
4. Memória de comutação resistiva, de acordo com a reivindica- ção 1, em que o CEM compreende um material selecionado do grupo que consiste em alumínio, cádmio, cromo, cobalto, cobre, ouro, ferro, manganês, mercúrio, molibdênio, níquel, paládio, rênio, rutênio, prata, estanho, titânio, vanádio, zinco e combinações dos mesmos.
5. Memória de comutação resistiva, de acordo com a reivindica- ção 1, em que o CEM é essencialmente homogêneo.
6. Memória de comutação resistiva, de acordo com a reivindica- ção 1, em que o CEM contém carbono.
7. Método para formar uma memória de comutação resistiva compreendendo as etapas de: proporcionar um substrato; formar um óxido de metal de transição no substrato cristalizan- do-o diretamente em um estado condutor sem um processo de eletroforma- ção; e completar a memória para incluir o óxido de metal de transição em um elemento ativo na memória.
8. Método para gravar um elemento de memória de película fina de comutação resistiva, o método compreendendo as etapas de aplicar um campo elétrico ou voltagem à película fina para causar a concentração de elétrons, nc, em uma banda de energia na maior parte do volume do material para aumentar para ou ficar maior do que um valor dado por (nc)1/3a = 0,26, onde "a" é o raio de Bohr.
9. Memória de circuito integrado de comutação resistiva com- preendendo: uma célula de memória de comutação resistiva incluindo um ma- terial de comutação resistiva compreendendo um composto de metal de transição contendo um Iigante extrínseco; um circuito de gravação para colocar a célula de memória de comutação resistiva em um primeiro estado resistivo ou um segundo estado resistivo dependendo da informação inserida na memória, em que a resis- tência do material de comutação resistiva é mais alta no segundo estado resistivo do que no primeiro estado resistivo; e um circuito de leitura para perceber o estado da célula de memó- ria e fornecer um sinal elétrico correspondente ao estado percebido da célula de memória.
10. Memória de comutação resistiva, de acordo com a reivindi- cação 9, em que o composto de metal de transição é um óxido de metal de transição.
11. Memória de comutação resistiva, de acordo com a reivindi- cação 9, em que o Iigante extrínseco compreende carbono.
12. Método para fazer uma memória de circuito integrado de comutação resistiva não-volátil, o método compreendendo as etapas de: proporcionar um substrato de circuito integrado; formar um material de comutação resistiva sobre o substrato, o material de comutação resistiva compreendendo um óxido de metal de tran- sição e um Iigante extrínseco capaz de passivar vacâncias de oxigênio no óxido de metal de transição em pelo menos uma região de coordenação em tomo de cada átomo do metal de transição; e completar o circuito integrado para incluir o material de comuta- ção resistiva em um elemento ativo no circuito integrado.
13. Método, de acordo com a reivindicação 12, em que o Iigante extrínseco é selecionado a partir do grupo que consiste em carbono e amô- nia.
14. Método de fazer uma memória de circuito integrado com co- mutação resistiva não-volátil, o método compreendendo as etapas de: proporcionar um substrato de circuito integrado; formar um material de comutação resistiva sobre o substrato, o material de comutação resistiva compreendendo um composto de metal de transição capaz de comutar entre um estado condutor e um estado isolante; estabilizar as vacâncias no composto de metal de transição; e completar o circuito integrado para incluir o material de comuta- ção resistiva em um elemento ativo no circuito integrado.
15. Método, de acordo com a reivindicação 14, em que a etapa de estabilizar compreende utilizar um Iigante extrínseco que é selecionado a partir do grupo que consiste em carbono, compostos de carbono e amônia.
BRPI0719055-7A 2006-11-08 2007-11-08 Memória correlacionada de elétrons BRPI0719055A2 (pt)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US85821806P 2006-11-08 2006-11-08
US60/858,218 2006-11-08
US90476807P 2007-03-02 2007-03-02
US60/904,768 2007-03-02
US90615807P 2007-03-09 2007-03-09
US60/906,158 2007-03-09
US93124507P 2007-05-21 2007-05-21
US60/931,245 2007-05-21
PCT/US2007/084183 WO2008058264A2 (en) 2006-11-08 2007-11-08 Correlated electron memory

Publications (1)

Publication Number Publication Date
BRPI0719055A2 true BRPI0719055A2 (pt) 2013-11-26

Family

ID=39247753

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0719055-7A BRPI0719055A2 (pt) 2006-11-08 2007-11-08 Memória correlacionada de elétrons

Country Status (6)

Country Link
EP (1) EP2082426B1 (pt)
JP (1) JP5156023B2 (pt)
KR (1) KR101133832B1 (pt)
CN (1) CN101681911B (pt)
BR (1) BRPI0719055A2 (pt)
WO (1) WO2008058264A2 (pt)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687402B2 (en) * 2008-10-08 2014-04-01 The Regents Of The University Of Michigan Silicon-based nanoscale resistive device with adjustable resistance
KR101031420B1 (ko) 2009-12-23 2011-04-26 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103229299B (zh) 2010-11-24 2015-11-25 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
US8921200B2 (en) 2011-04-14 2014-12-30 Panasonic Corporation Nonvolatile storage element and method of manufacturing thereof
FR2989212B1 (fr) * 2012-04-10 2014-05-02 Centre Nat Rech Scient Utilisation d'isolants de mott centrosymetriques dans une memoire de stockage de donnees a commutation resistive
KR101345588B1 (ko) * 2012-07-17 2013-12-31 한양대학교 에리카산학협력단 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법
US9378821B1 (en) 2013-01-18 2016-06-28 Cypress Semiconductor Corporation Endurance of silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
US9312306B2 (en) 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
US9722179B2 (en) * 2014-12-09 2017-08-01 Symetrix Memory, Llc Transition metal oxide resistive switching device with doped buffer region
US9817254B2 (en) 2015-02-23 2017-11-14 Honeywell International Inc. Stabilization gas environments in a proton-exchanged lithium niobate optical chip
US9735766B2 (en) * 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10056143B2 (en) * 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9589636B1 (en) * 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US9773550B2 (en) * 2015-12-22 2017-09-26 Arm Ltd. Circuit and method for configurable impedance array
US9735360B2 (en) 2015-12-22 2017-08-15 Arm Ltd. Access devices to correlated electron switch
US9734895B2 (en) * 2015-12-22 2017-08-15 Arm Ltd. Latching device and method
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US20170213960A1 (en) * 2016-01-26 2017-07-27 Arm Ltd. Fabrication and operation of correlated electron material devices
US9627615B1 (en) * 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US10797238B2 (en) * 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US20170244027A1 (en) * 2016-02-19 2017-08-24 Arm Ltd. Method providing for a storage element
US10170700B2 (en) * 2016-02-19 2019-01-01 Arm Ltd. Fabrication of correlated electron material devices method to control carbon
US9786370B2 (en) * 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US9660189B1 (en) 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material
US10236888B2 (en) * 2016-03-29 2019-03-19 Arm Ltd. Correlated electron switch device
US10134986B2 (en) * 2016-07-05 2018-11-20 Arm Ltd. Correlated electron material devices using dopant species diffused from nearby structures
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10276795B2 (en) * 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10586924B2 (en) * 2016-08-22 2020-03-10 Arm Ltd. CEM switching device
US10128438B2 (en) * 2016-09-09 2018-11-13 Arm Limited CEM switching device
US9978942B2 (en) * 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10352971B2 (en) * 2016-09-30 2019-07-16 Arm Ltd. Voltage detection with correlated electron switch
US11283021B2 (en) 2016-10-24 2022-03-22 Mitsubishi Electric Corporation Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles
US10454026B2 (en) 2016-12-06 2019-10-22 Arm Ltd. Controlling dopant concentration in correlated electron materials
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10115473B1 (en) * 2017-04-06 2018-10-30 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10734640B2 (en) * 2018-03-16 2020-08-04 Polymorph Quantum Energy Non-chemical electric battery using two-phase working material
CN109449286B (zh) * 2018-10-10 2020-04-24 清华大学 一种相变纳米颗粒镶嵌的氮化物忆阻器及其制备方法
CN109704760B (zh) * 2019-01-07 2022-07-01 陕西科技大学 一种具有奥里维里斯结构非化学计量比的单相多铁性陶瓷及其制备方法
CN114171086A (zh) * 2019-08-02 2022-03-11 北京大学 阻变式存储器的操作电路及操作方法
US11258010B2 (en) * 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
KR100433623B1 (ko) * 2001-09-17 2004-05-31 한국전자통신연구원 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터
KR100719418B1 (ko) * 2002-03-15 2007-05-17 후지쯔 가부시끼가이샤 다좌 배위자, 복핵 금속 착체, 금속 착체쇄 및 금속 착체 집적 구조물
DE10212926A1 (de) * 2002-03-22 2003-10-16 Infineon Technologies Ag Halbleiterspeicherzelle und Halbleiterspeichereinrichtung
US6887523B2 (en) * 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
JP4541651B2 (ja) * 2003-03-13 2010-09-08 シャープ株式会社 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR100609699B1 (ko) * 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
JPWO2006013819A1 (ja) 2004-08-02 2008-05-01 松下電器産業株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP4581068B2 (ja) * 2004-09-15 2010-11-17 独立行政法人科学技術振興機構 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子
KR100639990B1 (ko) * 2004-12-08 2006-10-31 한국전자통신연구원 급격한 금속-절연체 전이 소자 및 그 제조방법
US7492635B2 (en) * 2005-01-06 2009-02-17 Samsung Electronics Co., Ltd. NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
KR100682913B1 (ko) * 2005-01-06 2007-02-15 삼성전자주식회사 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP4843259B2 (ja) * 2005-06-10 2011-12-21 シャープ株式会社 可変抵抗素子の製造方法
JPWO2007026509A1 (ja) * 2005-08-29 2009-03-05 シャープ株式会社 可変抵抗素子及びその製造方法
JPWO2007138646A1 (ja) * 2006-05-25 2009-10-01 株式会社日立製作所 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
JP4868513B2 (ja) * 2006-07-28 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子及び不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN101681911A (zh) 2010-03-24
EP2082426B1 (en) 2012-12-26
WO2008058264A2 (en) 2008-05-15
JP5156023B2 (ja) 2013-03-06
KR20090078370A (ko) 2009-07-17
WO2008058264A3 (en) 2008-09-04
JP2010522424A (ja) 2010-07-01
CN101681911B (zh) 2011-09-28
EP2082426A2 (en) 2009-07-29
KR101133832B1 (ko) 2012-04-06

Similar Documents

Publication Publication Date Title
BRPI0719055A2 (pt) Memória correlacionada de elétrons
US7872900B2 (en) Correlated electron memory
US7639523B2 (en) Stabilized resistive switching memory
US20080107801A1 (en) Method of making a variable resistance memory
WO2009114796A1 (en) Correlated electron material with morphological formations
US7778063B2 (en) Non-volatile resistance switching memories and methods of making same
US8891284B2 (en) Memristors based on mixed-metal-valence compounds
US7580276B2 (en) Nonvolatile memory element
US20150140772A1 (en) Using multi-layer mimcaps with defective barrier layers as selector element for a cross bar memory array
US9972388B2 (en) Method, system and device for power-up operation
WO2009116564A1 (ja) 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
WO2009140305A1 (en) Correlated electron material and process for making
TW201011909A (en) Storage element and storage device
Chen et al. Resistance switching for RRAM applications
US7759713B2 (en) Ferroelectric tunneling element and memory applications which utilize the tunneling element
US20140206138A1 (en) Complementary metal oxide heterojunction memory devices and methods for cycling robustness and data retention
US8106394B2 (en) Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
US20140269007A1 (en) Complementary metal oxide or metal nitride heterojunction memory devices with asymmetric hysteresis property
US20180114902A1 (en) Textured memory cell structures
Lama Phase Change Memory (PCM) for High Density Storage Class Memory (SCM) Applications
Bruchhaus et al. Bipolar resistive switching in oxides for memory applications
Alhalafi Bistability and Electrical Characterisation of Two Terminal Non-volatile Polymer Memory Devices
Tsui A carrier hopping mechanism for bipolar field induced resistive switching in metal electrode-praseodymium calcium manganese trioxide interfaces

Legal Events

Date Code Title Description
B08F Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette]

Free format text: REFERENTE A 9A ANUIDADE.

B08K Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette]

Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2386 DE 27-09-2016 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013.