WO2009116564A1 - 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 - Google Patents

抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 Download PDF

Info

Publication number
WO2009116564A1
WO2009116564A1 PCT/JP2009/055265 JP2009055265W WO2009116564A1 WO 2009116564 A1 WO2009116564 A1 WO 2009116564A1 JP 2009055265 W JP2009055265 W JP 2009055265W WO 2009116564 A1 WO2009116564 A1 WO 2009116564A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
resistance
resistance change
electrodes
state
Prior art date
Application number
PCT/JP2009/055265
Other languages
English (en)
French (fr)
Inventor
仁彦 伊藤
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US12/919,459 priority Critical patent/US8391050B2/en
Priority to JP2010503900A priority patent/JP5477281B2/ja
Publication of WO2009116564A1 publication Critical patent/WO2009116564A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present invention relates to a resistance change element, a semiconductor memory device, a manufacturing method thereof, and a driving method.
  • non-volatile memories that are mainstream in the market include flash memories and memories with a SONOS (Silicon Oxide Nitride Oxide Silicon) stack structure. These memories are realized by using a technique for changing the threshold voltage of the semiconductor transistor by the electric charge stored in the insulating film disposed above the channel portion of the semiconductor transistor.
  • SONOS Silicon Oxide Nitride Oxide Silicon
  • phase change memory There are several existing technologies for changing electrical resistance by electrical stimulation.
  • the most well-studied technology used the fact that a pulse current is passed through a chalcogenide semiconductor to switch the crystal phase (amorphized crystal), and there is a difference of 2 to 3 digits in the electrical resistance of each crystal phase. It is a storage device and is generally called a phase change memory.
  • MIM type metal / metal oxide / metal (hereinafter referred to as MIM type) structure in which a metal oxide is sandwiched between electrodes is known to cause a resistance change by applying a large voltage or current.
  • the present invention mainly relates to this MIM variable resistance element.
  • FIG. 1 is a schematic diagram of a MIM variable resistance element.
  • Reference numeral 1 shown in FIG. 1 denotes an upper first electrode in the MIM variable resistance element.
  • 2 shows a resistance variable material made of a metal oxide.
  • Reference numeral 3 denotes a lower second electrode in the MIM variable resistance element.
  • Non-Patent Document 1 reports on a resistance change element using nickel oxide (Ni O). In the 1950s and 1960s, the phenomenon that the resistance value changes with voltage and current is various. Research has been reported.
  • FIG. 2 shows the current-voltage characteristics of the MIM variable resistance element shown in FIG.
  • the variable resistance element maintains the high-resistance off-state or low-resistance on-state characteristics in a nonvolatile manner even when the power is turned off, but the resistance state is applied by applying a predetermined voltage / current stimulus as necessary. Can be switched.
  • FIG. 2 shows an example of current-voltage characteristics in the on state and the off state.
  • the MIM resistance change element can be repeatedly switched between FIG. 2A and FIG. 2B, and this characteristic is used as a nonvolatile memory cell for circuit switching or a nonvolatile switch. be able to.
  • the reference value for determining whether the resistance is high resistance or low resistance is not particularly limited, and any reference value can be used as long as it can be switched between high resistance and low resistance. It is possible to apply.
  • As the reference value for example, 10 k ⁇ is preferable.
  • the current path that assumes the low resistance state is not formed in the entire electrode surface, as shown schematically in FIG. Even the local current path 4 having a diameter of about several tens of nm is obtained.
  • FIG. 4 shows the electrode area dependence characteristics of the resistance value in the low resistance state in the parallel plate type MIM resistance change element. 4 shows the case where Ni O is used as the variable resistance material of the current path 4 as in Non-Patent Document 1.
  • the resistance value in the low resistance state hardly depends on the electrode area, and it can be seen that the low resistance state is carried by the locally formed current path 4. Therefore, when the MIM resistance change element is applied as a memory element, the electrical resistance in the high resistance state is higher with miniaturization, the electrical resistance in the low resistance state is hardly changed, and the resistance ratio in each state is higher. can do. For this reason, the MIM resistance change element can be said to be a memory element suitable for miniaturization.
  • the two-terminal MIM resistance change element requires more current when switching to the high resistance state as the electrical resistance in the low resistance state decreases. There is. For this reason, in the case of realizing a fuse / antifuse type switching element capable of switching the resistance state a plurality of times, the above-mentioned problem becomes a big problem.
  • a two-terminal MIM resistance change element requires a large-capacity power supply circuit (driver), which is associated with an increase in chip area from the viewpoint of power consumption. It is also a big problem in terms of increase in manufacturing cost.
  • a variable resistance element having three or more terminals can be said to be a semiconductor transistor.
  • a MOS transistor having a metal / oxide / semiconductor (MOS) type gate terminal is induced at the depletion layer width at the semiconductor interface under the gate by applying a voltage to the gate terminal, that is, at the insulator / semiconductor interface. It is possible to control the carrier density and adjust the conductance between the source and the drain.
  • the amount of carriers induced at this time is about 10 ⁇ 18 (cm ⁇ -3) to 10 ⁇ 20 (cm ⁇ -3) in terms of volume density.
  • Patent Documents 1 and 2 disclose a three-terminal element in which a metal oxide is replaced with a semiconductor material.
  • Patent Documents 1 and 2 propose an element having a structure in which a semiconductor portion of a MOS semiconductor transistor is replaced with a metal oxide. Both have the same multi-terminal arrangement as the source / drain / gate semiconductor transistors.
  • the resistance change element is similar to the semiconductor transistor in that charge is induced at the metal oxide / insulator interface by an electric field generated at the gate terminal. However, the resistance change element is greatly different from the semiconductor transistor in that the principle of operation is to cause the metal-insulator transition of the oxide material by the induced charge and change the conductance of the entire surface under the gate electrode. In order to cause the metal-insulator transition, the resistance change element needs to change the amount of charge more than 10 ⁇ 21-10 ⁇ 22 (cm ⁇ -3) in volume density and drives the MOS type semiconductor transistor. It will reach 100 times the charge density required.
  • the resistance change element needs to generate an extremely high electric field directly under the gate, and of course, the interface state density is low, and the insulator under the gate terminal has a very high breakdown voltage. It is necessary to use materials, which is a big barrier to realization.
  • a filament-shaped current path 4 having an extremely small cross-sectional area is formed between electrodes corresponding to the source and drain, and these have non-volatility that is maintained even when the power is turned off. This is very different from the first and second inventions.
  • the current path 4 is caused by a structural change of a fine region accompanying a slight movement of metal or oxygen in the crystal, and is not a metal-insulator transition by so-called charge amount control in the material.
  • Patent Document 3 in a nonvolatile memory device including a substrate, a switching element formed on the substrate, and a storage node coupled to the switching element, the storage node is coupled to the switching element and serves as an ion source.
  • JP 2006-319342 A JP-A-9-129839 JP 2007-59914 A JFGIBBONS and WEBEADLE 'SWITCHING PROPERTIES OF THIN NiOFILMS' Solid-State Electronics, Vol.7, P.785-797, 1964.
  • Patent Document 3 discloses a nonvolatile semiconductor memory device including an ion conductive layer.
  • Patent Document 3 in the above-mentioned Patent Document 3, in the variable resistance element having three or more electrodes, any description and necessity of the variable resistance element in which no ion is supplied to the variable resistance material from any electrode is suggested. Not.
  • the present invention has been made in view of the above circumstances, and is a variable resistance element capable of reducing current required when switching from a low resistance state to a high resistance state, a semiconductor memory device,
  • An object is to provide a manufacturing method and a driving method thereof.
  • the present invention has the following features.
  • the variable resistance element according to the present invention is A resistance change element having three or more electrodes, and from which no ion is supplied to the resistance change material; A material that does not exhibit a resistance change is disposed between one electrode and the variable resistance material, and a current path is formed in two electrodes other than the one electrode.
  • the semiconductor memory device according to the present invention is It is characterized by including the variable resistance element described above.
  • the manufacturing method according to the present invention includes: A method of manufacturing a resistance change element having three or more electrodes, in which ions are not supplied from any electrode to the resistance change material, A material that does not exhibit a resistance change is disposed between one electrode and the variable resistance material, and a current path is formed in two electrodes other than the single electrode.
  • the driving method according to the present invention includes: A resistance change in which three or more electrodes are provided, and no ion is supplied to the resistance change material from any electrode, and a material that does not exhibit a resistance change is disposed between one electrode and the resistance change material.
  • a device driving method A current path is formed in two electrodes other than the one electrode.
  • the resistance change element according to the present embodiment has three or more electrodes (204, 207, 202), and is a resistance change element in which no ion is supplied to the resistance change material (205) from any electrode. is there.
  • a material (206) that does not exhibit a resistance change is disposed between one electrode (207) and a resistance change material (205), and two electrodes (204) other than the one electrode (207) are disposed.
  • the current path (4) shown in FIG. 3 is formed. Thereby, it becomes possible to reduce the current required when switching from the low resistance state to the high resistance state.
  • the variable resistance element according to the present embodiment will be described in detail with reference to the accompanying drawings.
  • Ni O In the conduction mechanism between the high resistance state and the low resistance state, it is important that the metal oxide layer contains metal or oxygen vacancies in a density of percent order.
  • Ni O will be described as an example.
  • Ni O ideally forms crystals with a rock salt structure with a ratio of Ni to O of 1: 1, but in reality, Ni defects tend to occur.
  • FIG. 6 schematically shows a state in which the periphery of the Ni deficiency generated in the Ni O crystal is divided by the (001) plane.
  • ⁇ Ni deficiency effectively functions like a divalent negative charge (acceptor).
  • acceptor divalent negative charge
  • surplus charges are induced in the metal ions as shown in FIG. 6 in order to compensate for the charge imbalance caused by the introduction of defects.
  • FIG. 7 shows the conceptual band structure.
  • the band gap is determined by the energy required to transfer charges to the transition metal d-orbit above the oxygen 2p orbital, and the electron orbit near the top of the valence band is hybridized with the transition metal ion d-orbital. However, it is thought that the characteristics of oxygen 2p orbit are strong.
  • the holes generated for the charge compensation of the metal deficiency mainly enter the 2p orbit of oxygen existing in 6-coordinates around the metal deficiency as shown in FIG. It is known that the induced holes are likely to be localized around the metal defect with lattice distortion, and this state is shown as “metal defect wearing a hole garment” as shown in FIG. Can be drawn schematically.
  • Ni O which has upper and lower electrodes formed of platinum group metal electrodes, is considered to be a state in which “Ni deficient in a hole garment” is randomly dispersed at a density of percent order in Ni ⁇ ⁇ O. It is done.
  • reference numerals 301 and 303 denote electrodes.
  • 302 represents a transition metal oxide.
  • 304 indicates electrons.
  • the electric conduction near room temperature is limited to “1”: a mechanism over the potential barrier at the electrode interface as shown in FIG. 11, and “2”: a mechanism for hopping holes between Ni vacancies. Is done.
  • FIG. 11 This is a state in which the mechanism “3” shown in FIGS. 11 and 12 is emphasized, and when shown in a band diagram, Ni deficiencies are arranged in a state corresponding to a one-dimensional chain as shown in FIG. It can be explained if you think.
  • the formation of a one-dimensional chain by this Ni deficiency is the key to resistance change phenomenon control, and this formation mechanism will be described later.
  • the resistance change element is an electrode that is a two-terminal MIM resistance change element and includes an ion source.
  • description about a resistance change element is demonstrated for the comparison of this embodiment to the last.
  • Numeral 101 shown in FIG. 15 is an electrode.
  • the electrode 101 is made of an element that allows ions such as Cu and Ag to move in the solid electrolyte 102.
  • the counter electrode 103 often uses an element that is difficult to ionize, such as Pt.
  • the electrons 104 on the electrode 101 side move to the electric wire side, and the metal element of the electrode 101 is ionized at the interface between the electrode 101 and the solid electrolyte 102 to generate a positive charge.
  • the charged ions 105 begin to move toward the counter electrode 103, which is the negative electrode.
  • the ions 105 give and receive the electrons 104, and the electrons 104 are reduced to the ions 105.
  • a metal element 106 it is precipitated. An electric field is easily concentrated between the metal element 106 and the electrode 101 from the surroundings, and the electrons 104 can freely move in the deposited metal. Therefore, as shown in FIG.
  • the bridge of the metal element 106 grows so that the tip of the metal element 106 grows, and when the bridge tip of the metal element 106 reaches the electrode 101, the resistance change element Transitions to a low resistance state.
  • Oxidation / reduction of the metal element 106 is an indispensable process in the process of movement of the ions 105 and metal deposition.
  • the battery In order to return this state to the high resistance state again, the battery is connected in reverse and the direction of the electric field in the solid electrolyte 102 is reversed.
  • This “forming” forms the one-dimensional array structure of Ni deficiency shown in FIG. 14, but the microscopic behavior of the ions 105 contained in advance in the resistance change material is important. Again, it should be noted that no ions 105 are supplied from the electrode into the variable resistance material.
  • FIG. 19 shows a location where Ni deficiency exists adjacent to the position in FIG. 10 (position surrounded by a dotted line). Holes localized around isolated Ni vacancies cannot move unless they are thermally activated. However, when Ni vacancies are adjacent to each other to form a complex of vacancies, the holes move only within the interior. It is thought that it is easy to do. If Ni deficiency is connected from one electrode 301 as shown in FIG. 10, when an electric field is applied in this state, holes can easily move to the tip of the nucleus in contact with the electrode 301, and the electric field is connected to the counter electrode 303. It is applied concentrated on the tip of the nucleus. Such a location functions as a generation nucleus of the current path 4.
  • Ni deficiency across the tip of the nucleus and one or several Ni ions.
  • holes as charge carriers start to move from the adjacent Ni defect to the counter electrode 303 by the hopping mechanism.
  • reduction electron reduction
  • the hole movement is a hopping mechanism, and the electric field dependence of this conduction mechanism is proportional to the square root of the electric field strength, so the rate of increase in the hopping probability (mobility) gradually decreases.
  • Ni ions are more likely to move to adjacent Ni defects rather than hole movement (hopping).
  • FIG. 21 schematically shows the time change of the electric field in the region indicated by “P” in FIG.
  • “1” indicates a case where a hole is supplied (low electric field) to an adjacent defect from a filament conduction path in which holes have grown.
  • “2” indicates the case where Ni ions in the gap between the filament and the adjacent defect move to the adjacent defect (threshold electric field Ef or more).
  • “A” and “A ′” indicate the moments when holes escaped (reduced) from adjacent defects (the periphery of the defect is effectively strongly negatively charged).
  • “B” indicates the moment when the hole hops from the filament to the adjacent defect.
  • “C” indicates the moment when Ni ions in the gap move to adjacent defects.
  • This process is a process in which holes are first deprived (electrons are supplied) due to the original Ni deficiency, and subsequently, Ni ions move.
  • the counter electrode of the resistance change element having an ion source on the electrode described above This corresponds to the metal ion reduction process.
  • the resistance change element used in the present embodiment occurs at a lattice defect position in the metal oxide, so that the moving distance of real ions can be reduced. This is the reason why the resistance change speed of this resistance change element is several orders of magnitude higher.
  • Ni O has a rock-salt type crystal structure, which is a nested structure in which the face-centered cubic structures of O and Ni are shifted by (1/2, 0,0). This is because the ion filling rate is high. In fact, it is believed that no interstitial defects occur in Ni O, and the only preferential and dominant destination of Ni ions at the lattice position is the Ni defect position.
  • Ni deficiency newly generated (connected) at the tip of the nucleus when attention is paid to Ni deficiency.
  • the electric field between the filament tip and the counter electrode becomes stronger than before the Ni ion movement, and the filament tip grows at an accelerated speed.
  • the presence of Ni deficiency in the vicinity of the tip at this time is a necessary condition for growth, and in the case of a filament that is not satisfied, the growth stops halfway, but the filament that satisfies the necessary condition grows selectively.
  • the counter electrode is connected to the counter electrode. In such a process, when the path where the defect is connected between the electrodes is bridged, the state transitions to a low resistance state.
  • the mobility of oxygen vacancies is high, and the movement of metal defects is often not a problem.
  • the bond mode between oxygen and metal is not a pure ionic bond but has a covalent element, and the reaction product energy with oxygen per single atom Is about 10 times that of S and Se compounds used in phase change memory. Therefore, if there is an adjacent defect with a high electric field applied as shown in FIG. 21, ion migration occurs sufficiently.
  • the hole mobility is high, and the temperature dependence of the resistance also shows a semiconductor close to a metal, but still has a finite electrical resistance.
  • the filament generates Joule heat in an amount proportional to the square of the current value and its own resistance value as shown in FIG.
  • the low resistance state is stable when Ni vacancies are one-dimensionally arranged structurally, but the lattice vibration increases as the temperature rises, and the thermally adjacent Ni ions move to the Ni vacancies on the filament ( The probability of diffusion) increases.
  • FIG. 22 if even a part of the Ni deficiency on the path is filled with Ni ions, hole movement on the path is limited by hopping movement at the cut position, and the resistance value becomes high. This is just a break of the path, and it has been found that the position where this path breakage is likely to occur is often near the electrode interface.
  • the above mechanism may be regarded as the behavior of oxygen deficiency in an oxide that easily generates oxygen deficiency, such as Ti-Ox or W-Ox, and exhibits n-type conduction.
  • an oxide that easily generates oxygen deficiency such as Ti-Ox or W-Ox
  • n-type conduction in other words, in forming, a one-dimensional array of oxygen vacancies is formed, and it is thought that conduction is carried out by electrons induced in the d orbitals of surrounding Ti and W.
  • a low resistance filament is formed between two electrodes by the mechanism as described above.
  • an electric field can be applied in a direction not parallel to the growth direction of the filament.
  • These electrodes are installed through an insulator between the variable resistance material.
  • the variable resistance element according to this embodiment includes an insulator 203 on the fourth electrode 202 and a variable resistance material 205 on the insulator 203.
  • the variable resistance material 205 includes first and second electrodes 204 and an insulator 206, and the insulator 206 includes a third electrode 207. Yes.
  • the insulator 203, the resistance change material 205, and the first and second electrodes 204 are configured to have an interlayer insulating film 201 at both ends.
  • the variable resistance element of this embodiment can reduce the current required when switching from the low resistance state to the high resistance state by configuring the structure shown in FIG.
  • FIGS. 24 to 27 are diagrams for explaining the manufacturing process of the first structure of the variable resistance element according to this embodiment, and a completed schematic diagram is shown in FIG.
  • FIG. 24 is a cross-sectional view in the case where the fourth electrode 202 is formed as flat as possible in the interlayer insulating film 201 on a wafer made of an Si substrate including a logic circuit, a power supply circuit, and the like.
  • an insulator 203 such as Mg O (the same Na Cl type structure as Ni O and close to the lattice constant) and Al2 O3 is deposited as shown in FIG. After the first and second electrodes 204 to be formed are deposited, the upper portion of the fourth electrode 202 is opened by a method such as dry etching.
  • a variable resistance material (NiO) 205 is deposited to several to 20 nm so as to fill the opening. Further thereon, a gate insulator 206 such as Mg O is deposited, and then a third electrode (platinum group such as Ru, Ta ⁇ N, Ti N, W) 207 is deposited, and as shown in FIG. Is processed using a method such as dry etching. In addition to the pure metal oxide such as Ni-O, Al, Ti, and Ta can be added to the resistance change material 205 in the range of 1 to 10%.
  • contact holes are opened by dry etching, and the portion that becomes S / D is excessively oxidized by plasma oxidation or the like, or Li ion
  • the resistance of the S / D part is reduced by injecting, and the contact is filled with a metal such as W or Ti N.
  • FIG. 28 is a view for explaining the manufacturing process of the first structure of the variable resistance element according to this embodiment, and shows a completed schematic diagram.
  • the second structure shows a case where a resistance change material 205 is embedded between two electrodes 204 as shown in FIG.
  • an insulator 203 such as Mg O (the same Na Cl type structure as that of Ni) O and a lattice constant is close) or Al2 O3 is deposited on the structure shown in FIG.
  • the upper portion of the fourth electrode 202 is opened by a method such as dry etching.
  • a variable resistance material (NiO) 205 is deposited to several to 20 nm so as to fill the opening.
  • an insulator 206 such as Mg O (the same Na Cl type structure as Ni O and close to the lattice constant) or Al2 O3 is deposited thereon.
  • a third electrode (platinum group such as Ru, Ta N, Ti N, W) 207 is deposited, and the third electrode 207 is processed using a method such as dry etching as shown in FIG.
  • a low resistance filament is formed between two electrodes arranged on a plane parallel to the substrate by forming in the same manner as the two-terminal element.
  • V 1 is applied, and the filament is heated by passing an electric current through the filament.
  • the current i flowing at this time can be made smaller than the current I necessary for filament cutting in the two-terminal element (i ⁇ I).
  • V 2 is applied between the third or third and fourth electrodes after a certain time, most preferably 10 to 100 nsec, to generate an electric field at an angle not parallel to the filament.
  • the lattice defects forming the filament move and the filament is cut.
  • variable resistance element of the present embodiment is an additional electrode that is in contact with the variable resistance material via a highly insulating material, in addition to the two electrodes that are in direct contact with the variable resistance material.
  • the device structure has the following. This realizes a mechanism that can apply an electric field at an angle that is not parallel to the current path using the third or fourth electrode without flowing a large current between two electrodes that are in direct contact with the variable resistance material. Is possible. As a result, it is possible to reduce the current required when switching from the low resistance state to the high resistance state.
  • the structure is not particularly limited, and a semiconductor memory device having any structure can be configured.
  • FIG. 4 is a schematic diagram of a local current path 4 that assumes an ON state in an overhead perspective view of an MIM variable resistance element. It is a figure which shows the electrode area dependence characteristic of the ON resistance of a parallel plate type MIM type resistance change element. It is a figure which shows the qualitative relationship of the resistance value ( RON ) of a low resistance state in a 2 terminal type variable resistance element, and the electric current value ( IOFF ) required when switching to a high resistance state.
  • FIG. 11 is a schematic diagram (enlarged view in a dotted frame in FIG. 10) around a Ni defect adjacent to a generation nucleus of a current path 4 in a Ni O element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

 低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能な抵抗変化素子を提供する。  本実施形態の抵抗変化素子は、3つ以上の電極を有し、どの電極からも抵抗変化材料(205)へのイオン供給が行われない抵抗変化素子である。そして、1つの電極(207)と、抵抗変化材料(205)と、の間に抵抗変化を示さない材料(206)が配置され、その1つの電極(207)以外の2つの電極(204)に、電流経路が形成されていることを特徴とする。

Description

抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
 本発明は、抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法に関するものである。
 現在、市場で主流となっている不揮発性メモリは、フラッシュメモリやSONOS(Silicon Oxide Nitride Oxide Silicon)積層構造を有するメモリが挙げられる。これらのメモリは、半導体トランジスタのチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現している。
 半導体トランジスタの大容量化を推進するためには微細化が不可欠である。しかし、電荷蓄積機能のない半導体トランジスタ単体の微細化でさえ困難になってきているのが現状である。そこで、半導体トランジスタは、読み書きするメモリセルを選択するスイッチ機能だけを担い、DRAM(Dynamic Random Access Memory)と同様に記憶素子を分離し、それぞれに微細化を進め、半導体トランジスタの大容量化を継続させる検討が進められている。
 なお、情報記憶機能を継続的に微細化するにあたっては、電気抵抗を何らかの電気的刺激により2値以上に切り替えられる電子素子を用いた抵抗変化素子を記憶素子として用いることが検討されている。DRAMのような容量(キャパシタンス)に電荷を蓄積する方式では、微細化により蓄積電荷量が減少し、信号電圧の低下が不可避である。しかし、電気抵抗は超伝導状態にならない限り微細化しても有限の値をとるので、抵抗値を変化させる原理と材料があれば微細化を継続するには有利と考えられている。
 電気抵抗を電気的刺激により変化させる技術には、複数の既存技術が挙げられる。その中で最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流し、結晶相(アモルファス化結晶)を切り替え、それぞれの結晶相の電気抵抗に2~3桁の差があることを利用した記憶装置であり、一般的には相変化メモリと呼ばれている。
 一方、金属酸化物を電極で挟んだ金属/金属酸化物/金属(以下MIM型と呼ぶ)構造でも大きな電圧や電流を印加し、抵抗変化を起こすことが知られている。本発明は、主に、このMIM型抵抗変化素子に関するものである。
 図1は、MIM型抵抗変化素子の模式図である。図1に示す1は、MIM型抵抗変化素子における上部の第1の電極を示す。2は、金属酸化物からなる抵抗変化材料を示す。3は、MIM型抵抗変化素子における下部の第2の電極を示す。
 なお、非特許文献1には、ニッケル酸化物(Ni O)を用いた抵抗変化素子について報告されており、1950~1960年代には、電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。
 図1に示すMIM型抵抗変化素子の電流電圧特性を図2に示す。抵抗変化素子は、電源を切っても高抵抗なオフ状態、または、低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて所定の電圧・電流刺激を印加することで抵抗状態を切り替えることができる。図2にオン状態、および、オフ状態の電流電圧特性の一例を示す。
 高抵抗なオフ状態の素子にVt1以上の電圧を印加すると、低抵抗なオン状態に変化し、図2(b)の電気特性を示すようになる。次に、図2(b)のオン状態の素子にVt2以上の電圧を印加すると、高抵抗なオフ状態に変化し、図2(a)の電気特性に戻る。MIM型抵抗変化素子は、図2(a)と図2(b)との間を繰り返し切り替えることが可能であり、この特性を回路切替え用の不揮発性メモリセル、あるいは、不揮発性スイッチとして利用することができる。なお、高抵抗、または、低抵抗と判断する判断基準となる基準値は、特に限定するものではなく、相対的に、高抵抗と低抵抗とを切り替えることが可能であれば、あらゆる基準値を適用することが可能である。なお、基準値としては、例えば、10kΩが好ましい。
 なお、金属酸化物を含むMIM型抵抗変化素子において、低抵抗状態を担う電流経路は、図3に模式的に示すように、電極面内全体に形成されるわけではなく、およそ数nm、大きくても数10nm程度の直径を有する局所的な電流経路4となる。
 図4は、平行平板型のMIM型抵抗変化素子における低抵抗状態の抵抗値の電極面積依存特性を示す。なお、図4の依存特性は、電流経路4の抵抗変化材料として非特許文献1と同様にNi Oを用いた場合を示す。図4に示すように、低抵抗状態の抵抗値は電極面積にほとんど依存せず、局所的に形成された電流経路4により低抵抗状態が担われていることがわかる。従って、MIM型抵抗変化素子を記憶素子として応用する場合は、微細化に伴い高抵抗状態の電気抵抗はより高く、低抵抗状態の電気抵抗はほとんど変化せず、各状態の抵抗比はより高くすることができる。このため、MIM型抵抗変化素子は、微細化に適した記憶素子と言える。
 しかし、図5に模式的に示すように、2端子型のMIM型抵抗変化素子は、低抵抗状態の電気抵抗が低くなるほど高抵抗状態に切り替える際に必要な電流がより多く必要となるという問題がある。このため、複数回の抵抗状態の切り替えが可能なフューズ・アンチフューズ型のスイッチ素子を実現する場合には、上述した問題が大きな課題となる。
 また、2端子型のMIM型抵抗変化素子は、低抵抗状態から高抵抗状態に切り替える際に、大容量の電源回路(ドライバ)が必要となり、消費電力の観点からも、チップ面積の増大に伴う製造コストの増大という点でも大きな問題となる。
 なお、3つ以上の端子を有する抵抗変化素子は、半導体トランジスタともいえる。例えば、金属・酸化物・半導体(MOS)型のゲート端子をもつMOSトランジスタは、ゲート端子に電圧を印加することでゲート下の半導体界面の空乏層幅、つまり、絶縁体・半導体界面に誘起されるキャリア密度を制御し、ソース・ドレイン間のコンダクタンスを調整することが可能である。このとき誘起されるキャリア量は、体積密度にして10^18(cm^-3)~10^20(cm^-3)程度となる。
 金属酸化物を半導体材料に置換した形の3端子型の素子としては、例えば、特許文献1、2に開示されている。特許文献1、2には、MOS型半導体トランジスタの半導体部を金属酸化物に置換した構造の素子が提案されている。何れも、ソース・ドレイン・ゲートの半導体トランジスタと同様の多端子配置を有している。
 なお、抵抗変化素子は、ゲート端子で発生させる電界で金属酸化物・絶縁体界面に電荷を誘起させる点では、半導体トランジスタと同様である。しかし、抵抗変化素子は、誘起電荷により酸化物材料の金属・絶縁体転移を引き起こし、ゲート電極下全面のコンダクタンスを変化させることが動作原理である点で半導体トランジスタとは大きく異なる。抵抗変化素子は、金属・絶縁体転移を引き起こすために、体積密度にして10^21~10^22(cm^-3)以上の電荷量を変化させる必要があり、MOS型半導体トランジスタを駆動するのに必要な電荷密度の100倍にも及ぶことになる。
 このため、抵抗変化素子は、極めて高い電界をゲート直下に発生させることが必要で、界面準位密度が低いことはもちろんのこと、ゲート端子下の絶縁体には非常に高い絶縁破壊電圧を有する材料を用いる必要があり、実現のための大きな障壁となる。
 本発明では、ソース・ドレインに対応する電極間に極めて断面積の小さなフィラメント状の電流経路4を形成し、これらが電源を切っても維持される不揮発性を有している点が、特許文献1、2の発明とは大きく異なる。この電流経路4は、後述するように結晶中の金属もしくは酸素のわずかな移動に伴う微細領域の構造変化に起因するものであり、いわゆる材料内の電荷量制御による金属絶縁体転移ではない。
 この微小な電流経路4の形成・もしくは破断を別の付加的な電極によって制御もしくは補助するものであるから、金属絶縁体転移を誘起するほどの高い電界を必要としない。また、特許文献1には、MOS型トランジスタにおけるソース、ドレイン電極と金属絶縁体転移材料との間にトンネル絶縁体が存在するが、本発明では、トンネル絶縁体は必要としない点も構造上大きく異なる点である。
 また、本発明よりも先に出願された技術文献として、イオン伝導層を備える不揮発性半導体メモリ装置について開示された文献がある(例えば、特許文献3参照)。
 上記特許文献3では、基板と、前記基板に形成されたスイッチング素子と、スイッチング素子に連結されたストレージノードと、を備える不揮発性メモリ装置において、ストレージノードは、スイッチング素子に連結され、イオンソースとして使われる下部電極と、下部電極上に形成され、その一部は下部電極と離隔されたデータ保存層と、下部電極から離隔された前記データ保存層の部分に側面が連結され、下部電極と離隔されている側部電極と、データ保存層上に形成された上部電極と、を備えるようにしている。
特開2006-319342号公報 特開平9-129839号公報 特開2007-59914号公報 J.F.GIBBONS and W.E.BEADLE ‘SWITCHING PROPERTIES OF THIN NiOFILMS’ Solid-State Electronics,Vol.7,P.785-797,1964.
 なお、上記特許文献3には、イオン伝導層を備える不揮発性半導体メモリ装置について開示されている。しかし、上記特許文献3には、3つ以上の電極を有する抵抗変化素子において、どの電極からも抵抗変化材料へのイオン供給がなされない抵抗変化素子については何ら記載もその必要性についても示唆されていない。
 本発明は、上記事情に鑑みてなされたものであり、上述した課題である、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能な抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法を提供することを目的とする。
 かかる目的を達成するために、本発明は、以下の特徴を有することとする。
 <抵抗変化素子>
 本発明にかかる抵抗変化素子は、
 3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子であって、
 1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置され、前記1つの電極以外の2つの電極に電流経路が形成されていることを特徴とする。
 <半導体記憶装置>
 また、本発明にかかる半導体記憶装置は、
 上記記載の抵抗変化素子を含んで構成することを特徴とする。
 <製造方法>
 また、本発明にかかる製造方法は、
 3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子の製造方法であって、
 1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料を配置し、前記1つの電極以外の2つの電極に電流経路を形成することを特徴とする。
 <駆動方法>
 また、本発明にかかる駆動方法は、
 3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われず、1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置された抵抗変化素子の駆動方法であって、
 前記1つの電極以外の2つの電極に電流経路を形成することを特徴とする。
 本発明によれば、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
 <本実施形態の抵抗変化素子の概要>
 まず、図23、図3を参照しながら、本実施形態の抵抗変化素子の概要について説明する。
 本実施形態の抵抗変化素子は、図23に示すように、3つ以上の電極(204,207,202)を有し、どの電極からも抵抗変化材料(205)へのイオン供給が行われない抵抗変化素子である。そして、1つの電極(207)と、抵抗変化材料(205)と、の間に抵抗変化を示さない材料(206)が配置され、その1つの電極(207)以外の2つの電極(204)に、図3に示す電流経路(4)が形成されていることを特徴とする。これにより、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。以下、添付図面を参照しながら、本実施形態の抵抗変化素子について詳細に説明する。
 まず2端子型素子における、高抵抗状態と低抵抗状態との伝導機構について簡単に説明する。
 高抵抗状態と低抵抗状態との伝導機構では、金属酸化物層に金属、もしくは酸素欠損がパーセントオーダーの密度で含まれていることが重要である。本実施形態では、Ni Oを例として説明する。Ni Oは、理想的には、NiとOとの数比が1:1で岩塩構造の結晶を形成するが、実際にはNiの欠損が生じやすい。Ni O結晶に生じたNi欠損の周囲を(001)面で割った状態を図6に模式的に示す。
 Ni欠損は、実効的に2価の負電荷(アクセプタ)のように機能する。ここで、例えば、Fe Oのような材料においては、欠損導入によって生じる電荷のアンバランスを補償するため、図6に示すように金属イオンに余剰電荷が誘起されると考えられている。
 一方、Ni O、Co O、Mn O等の材料は、電荷移動型絶縁体に分類され、図7にその概念的なバンド構造を示す。バンドギャップは、酸素の2p軌道より上位の遷移金属のd軌道に電荷を移動するのに必要なエネルギーで決まり、価電子帯の頂上付近の電子軌道は、遷移金属イオンのd軌道との混成はあるものの、酸素2p軌道の特徴が強いと考えられる。
 従って、金属欠損の電荷補償のため生じる正孔は、図8に示すように金属欠損の周囲に6配位で存在する酸素の2p軌道に主に入ると考えられる。誘起された正孔は、格子歪みを伴って金属欠損の周囲に局在し易いことが知られており、この状態は、図9に示すように『正孔の衣をまとった金属欠損』として模式的に描くことができる。
 白金族金属電極で上下電極を形成したNi Oは、図10に示すようにNi O内には『正孔の衣をまとったNi欠損』がパーセントオーダーの密度でランダムに分散された状態と考えられる。なお、図10において、301,303は、電極を示す。302は、遷移金属酸化物を示す。304は、電子を示す。
 この図10に示す状態において、室温付近の電気伝導は、図11に示すように『1』:電極界面におけるポテンシャル障壁をのりこえる機構、『2』:Ni欠損間を正孔がホッピングする機構に制限される。
 低温においては熱活性型の『1』、『2』以外に、『3』:ほとんど熱励起を必要としない欠損間のトンネリングに伴う伝導が支配的になると考えられる。Ni Oを半導体としてとらえ、図11の『1』~『3』に対応する伝導のイメージを示すと、図12に示すようになる。
 低抵抗状態への遷移後においては、図13に示すように電気抵抗の温度依存性は極めて小さくなる。これは、図11、図12に示した『3』の機構が強調された状態であり、バンド図で示すと図14に示すようにNi欠損が一次元的な鎖に対応する状態に並んでいると考えると説明がつく。このNi欠損が一次元的な鎖を形成することが、抵抗変化現象制御の鍵であり、この形成機構について後述する。
 ここで、電極にイオンソースを伴わない抵抗変化素子の比較対象として、本実施形態で用いる原理とは別原理で動作する抵抗変化素子(ナノブリッジ)について図15~図18を参照しながら説明する。抵抗変化素子(ナノブリッジ)は、2端子型のMIM型抵抗変化素子である電極にイオンソースを伴うものである。なお、抵抗変化素子(ナノブリッジ)についての説明は、あくまで本実施形態の比較のために説明する。
 図15に示す101は、電極である。電極101は、CuやAgといったイオンが固体電解質102内を移動することが可能な元素で構成している。対向電極103は、Pt等のイオン化し難い元素を用いることが多い。ここで、図15に示したように電源を繋ぐと、電極101側の電子104が電線側へ移動すると共に電極101と固体電解質102との界面において電極101の金属元素がイオン化され、正電荷を帯びたイオン105が負極である対向電極103側に移動し始める。次に、図16に示すように負極である対向電極103と固体電解質102との界面において、イオン105は電子104を授受し、イオン105に電子104が還元されることで、図17に示すように金属元素106として析出する。その金属元素106と電極101との間には周囲より電界が集中し易くなり、また、析出金属の中を電子104は自由に移動できるため、図18に示すように、金属元素106の先端においてイオン105の還元反応が優先的に行われ、金属元素106の先端が成長するように、金属元素106の架橋が成長し、金属元素106の架橋先端が電極101に到達した時点で、抵抗変化素子が低抵抗状態に遷移する。イオン105の移動と金属析出の過程において金属元素106の酸化・還元が必要不可欠なプロセスである。なお、この状態を再び高抵抗状態に戻すためには、電池を逆に接続し、固体電解質102内の電界の向きを逆にすればよい。
 次に、本実施形態の全ての電極にイオン化しても抵抗変化を示す酸化物材料内部を移動しにくい元素、例えば、PtやRu等の白金族元素を用いた場合、つまり、電極にイオンソースを伴わない2端子型のMIM型抵抗変化素子の動作原理について述べる。膜厚を10nm以下に薄くするか、もしくは表面ラフネスを大きくしない限りにおいて、処女試料のNi O素子の初期抵抗は、高抵抗状態にある。この高抵抗状態から低抵抗状態に遷移するためには、一般的に『フォーミング』と呼ばれる図3に示した断面積の極めて小さい電流経路4を最初に作る操作(電界印加)が必要になる。この『フォーミング』により図14に示したNi欠損の一次元的な配列構造が形成されるが、抵抗変化材料に予め含まれるイオン105のミクロスコピックな挙動が重要である。繰り返しになるが、電極から抵抗変化材料内にイオン105が供給されることはないことに留意する必要がある。
 まず、フォーミングの際、電流経路4が優先的に開始されるポイントが必要で、これは処女試料中にランダムに分布しており、素子面積が大きいほどその核が含まれる確率が高くなる。
 図10においてNi欠損が隣接して存在している箇所(点線で囲んだ位置)を図19に示す。孤立したNi欠損の周囲に局在した正孔は、熱活性化されないと移動できないが、Ni欠損が隣接し合い、欠損の複合体となっている場合、その内部に限って、正孔は移動し易いと考えられる。片方の電極301から図10に示すようにNi欠損が繋がっていれば、この状態において電界を印加すると電極301と接した核の先端までは正孔は容易に移動でき、電界は対向電極303と核の先端に集中して印加されることになる。このような箇所が電流経路4の生成核として機能する。
 ここで、生成核先端と1つもしくは数個のNiイオンを挟んでNi欠損が存在していたと仮定する。このとき、電界が印加されると、まず電荷担体である正孔がホッピング機構によって隣接するNi欠損から対向電極303に移動を開始する。このNi欠損周囲への正孔の移動は、欠損周囲が還元(電子還元)されたことに等しい。正孔は正極側の電極から生成核を伝ってNi欠損を介して次々に供給されるから、今注目しているNi欠損周囲は酸化・還元が繰り返し起こることになる。
 更に電界を強くしていくと、正孔移動はホッピング機構であり、この伝導機構の電界依存性は電界強度の平方根に比例するから、ホッピング確率(移動度)の増加率は徐々に小さくなる。
 ここで注目すべき点は、生成核先端と隣接するNi欠損間にあるNiイオンにも電界が印加されていることである。Niイオンの移動確率は電界強度に比例するから、電界に対する正孔およびNiイオンのそれぞれの移動確率をプロットすると模式的に図20に示すようになると考えられる。従って、図20中にEthで示した閾値電界以上では、正孔の移動(ホッピング)よりもむしろNiイオンが隣接するNi欠損に移動し易くなる。
 図19の『P』で示した領域の電界の時間変化を図21に模式的に示す。図21において、『1』は、正孔が成長したフィラメント伝導経路から隣接欠損へ供給(低電界)する場合を示す。また、『2』は、フィラメント-隣接欠損の間隙にあるNiイオンが隣接欠損へ移動した場合(閾値電界Ef以上)を示す。また、『A』、『A’』は、隣接欠損から正孔が逃げた(還元された)瞬間(欠損周囲が実効的に強く負に帯電)を示す。また、『B』は、フィラメントから正孔が隣接欠損にホッピングした瞬間を示す。また、『C』は、間隙のNiイオンが隣接欠損に移動した瞬間を示す。
 低電界では欠損間のホッピング伝導が優勢であり、次々に隣接欠損には正孔が供給されるため電界は元に戻る。しかし、高電界状態においては、一旦、隣接欠損が還元されると、図21の『C』で示すように、間隙のNiイオンが隣接欠損に移動する。
 この過程は、元のNi欠損で、最初に正孔が奪われ(電子が供給され)、続いてNiイオンが移動する過程であり、前述した電極にイオンソースを伴う抵抗変化素子の対向電極における金属イオンの還元過程に対応するものである。つまり、電極にイオンソースを持つ素子と共通性が高いが、本実施形態で用いる抵抗変化素子は、金属酸化物中の格子欠損位置で起こるため、実イオンの移動距離が少なくてすみ、このタイプの抵抗変化素子の抵抗変化速度が数桁高い原因となっている。
 ここで、格子位置にあるNiイオンが格子間に吐き出され、格子間欠陥を形成する確率は極めて小さいことに注意しておく必要がある。その理由は、Ni Oは岩塩型の結晶構造を有しており、これはOとNiとのそれぞれの面心立方構造が(1/2, 0,0)だけずれた入れ子構造であるため、イオン充填率が高いからである。実際、Ni Oにおいて格子間欠陥は発生しないと考えられており、格子位置にあるNiイオンの優先的かつ支配的な移動先はNi欠損位置のみである。
 以上のNiイオンの局所的な移動過程は、Ni欠損に着目してみれば生成核先端に新たにNi欠損が発生した(接続された)と捉えることができ、これは、接続されたNi欠損鎖の長さが伸びた、つまり、電流経路4である酸素2p軌道のようにバンド幅が広い軌道により正孔移動が容易なフィラメントが対向電極に向かって成長したということを意味するのである。
 さらに、フィラメント先端と対向電極との間の電界はNiイオン移動前よりさらに強くなり、加速度的にフィラメント先端が成長してゆくものと考えられる。もちろん、この際に先端近傍にNi欠損が存在していることが成長のための必要条件であり、これが満たされないフィラメントにおいては途中で成長が停止するが、必要条件を満たすフィラメントが選択的に成長を続け、最終的に対向電極に接続される。このような過程で電極間を欠損が接続された経路が架橋すると、低抵抗状態に遷移するのである。
 一般的には金属酸化物においては酸素欠損の移動度が高く、金属欠陥の移動が問題とされない場合が多い。しかし、Ni OやCo O、Cu O等の場合、酸素と金属との結合様式が純粋なイオン結合ではなく、共有結合的な要素を有しており、単原子あたりの酸素との反応生成エネルギーは相変化メモリで用いられるSやSe化合物の約10倍程度にとどまる。従って、図21に示したような高電界が印加された状態で隣接する欠損があれば、十分にイオン移動が起こる。
 この状態における素子断面のエネルギー状態を半導体的バンド構造で模式的に描くとすると図14に示すようになる。相互接続された金属欠損が、本来のNi Oのバンド中に新たな伝導バンドを形成するのに等しくなる。このため、電極界面に存在するエネルギー障壁も同時に解消され、キャリアである正孔の移動度、および、経路中の正孔の密度も共に極めて高くなる。その結果、その積で表される電気伝導度は、数桁に及んで増大(電気抵抗が低下)することになる。
 次に、ここまでに述べた電流経路4の性質に基づいて、本実施形態に重要な低抵抗状態から高抵抗状態への遷移機構について述べる。
 一次元的なフィラメント内部では、正孔の移動度が高く、抵抗の温度依存性も縮退した半導体から金属に近いものを示すようになるが、それでもなお有限の電気抵抗を有している。
 従って、この状態においてある一定値以上の電流値を流したとすると、図22に示すようにフィラメントは電流値の2乗およびそれ自体の抵抗値に比例する量のジュール熱を生じる。低抵抗状態は、構造的にNi欠損が一次元的に並んだ状態で安定であるが、温度上昇に伴い格子振動が強くなり、熱的に隣接するNiイオンがフィラメント上のNi欠損に移動(拡散)する確率が高くなる。図22に示すように経路上のNi欠損が一部でもNiイオンで埋められてしまうと、経路上の正孔移動は寸断箇所のホッピング移動で制限され、抵抗値は高くなってしまう。これはまさに経路の破断であり、この経路分断が起こり易い位置は電極界面近傍であることが多いことがわかっている。
 上記のメカニズムは、Ti OxやW Oxなど酸素欠損を生じ易くn型伝導を示す酸化物においては、酸素欠損の挙動としてとらえればよい。つまり、フォーミングにおいては一次元的な酸素欠損の配列が形成され、周囲のTiやWのd軌道に誘起される電子により伝導が担われると考えられる。
 本実施形態では、上述したような機構により2つの電極間に低抵抗フィラメントを形成するが、高抵抗状態への遷移過程において、フィラメントの成長方向とは平行でない方向に電界を印加できる、第3の電極を抵抗変化材料との間の絶縁体を介して設置する。これにより、フィラメントで発生したジュール熱による格子欠陥の移動度増加と、第3の電極により発生する電界の複合効果により、高抵抗状態への遷移を効率化、必要電流の低減を実現することが可能となる。
 なお、本実施形態の抵抗変化素子の基本的な構造を図23に示す。本実施形態の抵抗変化素子は、第4の電極202の上に絶縁体203を有し、その絶縁体203の上に抵抗変化材料205を有している。また、抵抗変化材料205の上には、第1、第2の電極204と、絶縁体206と、を有し、絶縁体206の上には、第3の電極207を有して構成している。また、絶縁体203、抵抗変化材料205、第1、第2の電極204の両端には、層間絶縁膜201を有して構成している。
 本実施形態の抵抗変化素子は、図23に示す構造を構成することで、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
 (抵抗変化素子の第1の構造)
 次に、図24~図27を参照しながら、本実施形態の抵抗変化素子の第1の構造について説明する。なお、図24~図27は、本実施形態の抵抗変化素子の第1の構造の製造工程を説明するための図であり、完成模式図が図27となる。
 図24は、ロジック回路、電源回路等を含むSi基板からなるウェハ上に、層間絶縁膜201中に可能な限り平坦になるように第4の電極202を形成した場合の断面図である。
 この図24に示す構造に対し、図25に示すように、Mg O(Ni Oと同じNa Cl型構造で格子定数も近い)やAl2 O3といった絶縁体203を堆積し、電流経路4がその間に形成される第1・第2の電極204を堆積した後、第4の電極202の上部をドライエッチング等の方法で開口する。
 次に、図26に示すように、開口部を埋めるように抵抗変化材料(Ni O)205を数~20nm堆積する。更にその上にMg O等のゲート絶縁体206、続いて第3の電極(Ru等白金族、Ta N、Ti N、W)207を堆積し、図27に示すように、第3の電極207をドライエッチング法等の方法を用いて加工する。なお、抵抗変化材料205には、Ni O等の純粋な金属酸化物の他、AlやTi、Taを1~10%の範囲で添加しておくことが可能である。
 次に、Si N等のストッパ絶縁体に続き、層間絶縁膜を堆積した後、コンタクトホールをドライエッチングで開口し、S/Dとなる部分はプラズマ酸化等で表面を過剰酸化、もしくは、Liイオンを注入することでS/D部分を低抵抗化させ、コンタクト内をWやTi N等の金属で埋める。
 (抵抗変化素子の第2の構造)
 次に、図28を参照しながら、本実施形態の抵抗変化素子の第2の構造について説明する。なお、図28は、本実施形態の抵抗変化素子の第1の構造の製造工程を説明するための図であり、完成模式図を示している。第2の構造は、図28に示すように、抵抗変化材料205を2つの電極204間に埋め込んだ場合を示している。
 まず、図24に示す構造に対し、図25に示すように、Mg O(Ni Oと同じNa Cl型構造で格子定数も近い)やAl2 O3といった絶縁体203を堆積し、電流経路4がその間に形成される第1・第2の電極204を堆積した後、第4の電極202の上部をドライエッチング等の方法で開口する。次に、開口部を埋めるように抵抗変化材料(Ni O)205を数~20nm堆積する。更にその上にMg O(Ni Oと同じNa Cl型構造で格子定数も近い)やAl2 O3といった絶縁体206を堆積する。続いて第3の電極(Ru等白金族、Ta N、Ti N、W)207を堆積し、図28に示すように、第3の電極207をドライエッチング法等の方法を用いて加工する。
 (抵抗変化素子の駆動方法)
 次に、図29を参照しながら、本実施形態の抵抗変化素子の駆動方法について説明する。
 基板に平行な面に配置された2つの電極間に、2端子型素子と同様にフォーミングにて低抵抗フィラメントを形成する。このフィラメントを切断する操作において、まずV1を印加し、フィラメントに電流を流すことでフィラメント周囲を加熱する。このとき流す電流iは、2端子型素子でフィラメント切断に必要な電流Iより小さくすることができる(i<I)。その後、ある一定時間、最も好ましくは10nsecから100nsec後にV2を第3、あるいは第3と第4の電極間に印加し、フィラメントと平行でない角度の電界を発生させる。これにより、フィラメントを形成していた格子欠陥が移動し、フィラメントが切断される。
 <本実施形態の抵抗変化素子の作用・効果>
 以上の説明より明らかなように、本実施形態の抵抗変化素子は、抵抗変化材料に直接接する2つの電極以外に、抵抗変化材料との間に絶縁性が高い材料を介して接する付加的な電極を有する素子構造にしている。これにより、抵抗変化材料に直接接する2つの電極間に大電流を流すことなく、第3、もしくは第4の電極を利用して電流経路に平行にならない角度で電界を印加できる機構を実現することが可能となる。その結果、低抵抗状態から高抵抗状態に切り替える際に必要な電流を低減することが可能となる。
 なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
 例えば、上述した抵抗変化素子を含む半導体記憶装置であれば、その構造については特に限定するものではなく、あらゆる構造の半導体記憶装置を構成することは可能である。
 なお、この出願は、2008年3月19日に出願した、日本特許出願番号2008-070795号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
MIM型抵抗変化素子の基本的な断面模式図である。 MIM型抵抗変化素子で、抵抗変化材料にNi酸化物を用いた素子の基本的な抵抗変化特性を示す図である。 MIM型抵抗変化素子の俯瞰透視図における、オン状態を担う局所的な電流経路4の模式図である。 平行平板型のMIM型抵抗変化素子のオン抵抗の電極面積依存特性を示す図である。 2端子型抵抗変化素子における低抵抗状態の抵抗値(RON)と高抵抗状態に切り替える際に必要な電流値(IOFF)の定性的な関係を示す図である。 Fe O等の岩塩型結晶構造を有する金属酸化物における金属欠損の模式図である。 Ni O等の電荷移動型絶縁体のバンド構造もしくは状態密度の模式図である。 Ni O等の電荷移動型絶縁体における金属欠損の模式図である。 金属欠損とその周囲に局在した正孔の模式図である。 2端子型のMIM型抵抗変化素子の断面模式図である。 Ni O素子の高抵抗状態の電気伝導率の温度依存性を示す図である。 高抵抗状態の電気伝導機構を示す模式的バンド構造図である。 Ni O素子の低抵抗状態の電気抵抗の温度依存性を示す図である。 低抵抗状態の電気伝導機構を示す模式的バンド構造図である。 PCMセルの動作原理を示す第1の素子断面模式図である。 PCMセルの動作原理を示す第2の素子断面模式図である。 PCMセルの動作原理を示す第3の素子断面模式図である。 PCMセルの動作原理を示す第4の素子断面模式図である。 Ni O素子中の電流経路4の生成核と隣接したNi欠損周囲の模式図(図10の点線枠内の拡大図)である。 正孔のホッピング伝導と金属イオン移動の電界依存性を示す図である。 図19の『P』ポイントの電界強度の時間変化を示す図である。 低抵抗状態における電流経路4の破壊過程を示す図である。 高抵抗状態への切り替え時に必要な電流を低減するための基本素子構造図である。 第1の実施例の製造工程を示す第1の図である。 第1の実施例の製造工程を示す第2の図である。 第1の実施例の製造工程を示す第3の図である。 第1の実施例の製造工程を示す第4の図である。 第2の実施例の製造工程を示す図である。 第1、第2の実施例における最適な駆動方法を示す図である。
符号の説明
 1  第1の電極
 2  金属酸化物からなる抵抗変化材料
 3  第2の電極
 4  電流経路
 101  電極
 102  固体電解質
 103  対向電極
 104  電子
 105  イオン化した電極構成元素(イオン)
 106  対向電極界面で還元された電極構成元素(金属元素)
 201  層間絶縁膜
 202  第4の電極
 203  絶縁体
 204  第1、第2の電極
 205  抵抗変化材料
 206  絶縁体
 207  第3の電極
 301  電極
 302  遷移金属酸化物
 303  対向電極
 304  電子

Claims (6)

  1.  3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子であって、
     1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置され、前記1つの電極以外の2つの電極に電流経路が形成されていることを特徴とする抵抗変化素子。
  2.  請求項1記載の抵抗変化素子を含んで構成することを特徴とする半導体記憶装置。
  3.  3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われない抵抗変化素子の製造方法であって、
     1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料を配置し、前記1つの電極以外の2つの電極に電流経路を形成することを特徴とする抵抗変化素子の製造方法。
  4.  3つ以上の電極を有し、どの電極からも抵抗変化材料へのイオン供給が行われず、1つの電極と、前記抵抗変化材料と、の間に抵抗変化を示さない材料が配置された抵抗変化素子の駆動方法であって、
     前記1つの電極以外の2つの電極に電流経路を形成することを特徴とする駆動方法。
  5.  前記電流経路に電流を流しながら、前記1つの電極に電圧を印加し、前記電流経路を切断することを特徴とする請求項4記載の駆動方法。
  6.  前記2つの電極に電界を印加しつつ、前記電流経路を切断した時と逆向きの電圧を前記1つの電極に印加し、前記電流経路を形成することを特徴とする請求項5記載の駆動方法。
PCT/JP2009/055265 2008-03-19 2009-03-18 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 WO2009116564A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/919,459 US8391050B2 (en) 2008-03-19 2009-03-18 Resistance change element, semiconductor memory device, manufacturing method and driving method thereof
JP2010503900A JP5477281B2 (ja) 2008-03-19 2009-03-18 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008070795 2008-03-19
JP2008-070795 2008-03-19

Publications (1)

Publication Number Publication Date
WO2009116564A1 true WO2009116564A1 (ja) 2009-09-24

Family

ID=41090963

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/055265 WO2009116564A1 (ja) 2008-03-19 2009-03-18 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法

Country Status (3)

Country Link
US (1) US8391050B2 (ja)
JP (1) JP5477281B2 (ja)
WO (1) WO2009116564A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077465A (ja) * 2009-10-02 2011-04-14 Nec Corp 記憶装置、及び記憶装置の動作方法
JP2011233551A (ja) * 2010-04-23 2011-11-17 Sharp Corp 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP2013077681A (ja) * 2011-09-30 2013-04-25 Nec Corp 抵抗変化素子及びそのプログラミング方法
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US9947685B2 (en) 2016-03-16 2018-04-17 Toshiba Memory Corporation 3D non-volatile memory array utilizing metal ion source

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735858B2 (en) * 2010-04-30 2014-05-27 Hewlett-Packard Development Company, L.P. Ionic devices with interacting species
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
US9799825B2 (en) 2014-03-14 2017-10-24 Massachusetts Institute Of Technology Voltage regulation of device functional properties
US10460804B2 (en) 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
WO2016040792A1 (en) * 2014-09-11 2016-03-17 Massachusetts Institute Of Technology Voltage-controlled resistive devices
US20170317141A1 (en) * 2016-04-28 2017-11-02 HGST Netherlands B.V. Nonvolatile schottky barrier memory transistor
US20170365641A1 (en) * 2016-06-16 2017-12-21 HGST Netherlands B.V. Non-volatile double schottky barrier memory cell
US10469395B2 (en) * 2017-08-31 2019-11-05 Hewlett Packard Enterprise Development Lp Packet transmission credit allocation
US10192161B1 (en) * 2017-12-13 2019-01-29 International Business Machines Corporation Lithium-drift based resistive processing unit for accelerating machine learning training

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2006319342A (ja) * 2005-05-12 2006-11-24 Samsung Electronics Co Ltd 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664785B2 (ja) 1995-11-01 2005-06-29 株式会社東芝 スイッチング素子
KR101100427B1 (ko) 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2006319342A (ja) * 2005-05-12 2006-11-24 Samsung Electronics Co Ltd 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077465A (ja) * 2009-10-02 2011-04-14 Nec Corp 記憶装置、及び記憶装置の動作方法
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US9231207B2 (en) 2009-11-11 2016-01-05 Nec Corporation Method for forming resistance changing element capable of operating at low voltage
JP2011233551A (ja) * 2010-04-23 2011-11-17 Sharp Corp 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP2013077681A (ja) * 2011-09-30 2013-04-25 Nec Corp 抵抗変化素子及びそのプログラミング方法
US9947685B2 (en) 2016-03-16 2018-04-17 Toshiba Memory Corporation 3D non-volatile memory array utilizing metal ion source

Also Published As

Publication number Publication date
JPWO2009116564A1 (ja) 2011-07-21
US8391050B2 (en) 2013-03-05
JP5477281B2 (ja) 2014-04-23
US20110007555A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP5477281B2 (ja) 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
JP5526776B2 (ja) 抵抗変化素子及び該抵抗変化素子を含む半導体装置
US7599216B2 (en) Phase change memory devices and fabrication methods thereof
EP2368268B1 (en) Memristive device and methods of making and using the same
US8502343B1 (en) Nanoelectric memristor device with dilute magnetic semiconductors
CN104969374B (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US10971685B2 (en) Selective device, memory cell, and storage unit
US9040948B2 (en) Nanoscale switching device
CN103907192A (zh) 具有合金化电极的电阻切换器件及其形成方法
US7449360B2 (en) Phase change memory devices and fabrication methods thereof
BRPI0719055A2 (pt) Memória correlacionada de elétrons
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2006165553A (ja) 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
US20080073636A1 (en) Nonvolatile Memory Device and Fabrication Method Thereof
US20140097398A1 (en) Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20130009128A1 (en) Nanoscale switching device
US8630145B2 (en) Integrated circuitry and switches
US8487289B2 (en) Electrically actuated device
TWI569419B (zh) 含有金屬硫屬化物之裝置
KR20130095432A (ko) 비휘발성 저항변화 스위치 소자 및 이의 제조방법
US8526225B2 (en) Non-volatile memory device
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
TWI443820B (zh) 二極體記憶體

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09721265

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12919459

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010503900

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09721265

Country of ref document: EP

Kind code of ref document: A1