JP2006319342A - 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 - Google Patents
金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2006319342A JP2006319342A JP2006134162A JP2006134162A JP2006319342A JP 2006319342 A JP2006319342 A JP 2006319342A JP 2006134162 A JP2006134162 A JP 2006134162A JP 2006134162 A JP2006134162 A JP 2006134162A JP 2006319342 A JP2006319342 A JP 2006319342A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- film
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 92
- 239000012212 insulator Substances 0.000 title claims abstract description 79
- 230000007704 transition Effects 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000005641 tunneling Effects 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 229920002994 synthetic fiber Polymers 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 150000004770 chalcogenides Chemical class 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 230000000704 physical effect Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 229910052723 transition metal Inorganic materials 0.000 claims description 6
- 150000003624 transition metals Chemical class 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 3
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】金属−絶縁体転移物質を利用したトランジスタ及びその製造方法を提供する。
【解決手段】基板と、基板上に形成された絶縁層と、絶縁層上に離隔されて形成されたソース及びドレインと、ソース及びドレインの表面にそれぞれ形成されたトンネリング障壁層と、トンネリング障壁層及び絶縁層上に形成された金属−絶縁体転移物質層と、金属−絶縁体転移物質層上に積層された誘電体層と、誘電体層上に形成されたゲート電極層と、を備える金属−絶縁体転移物質を利用したトランジスタである。
【選択図】図１
【解決手段】基板と、基板上に形成された絶縁層と、絶縁層上に離隔されて形成されたソース及びドレインと、ソース及びドレインの表面にそれぞれ形成されたトンネリング障壁層と、トンネリング障壁層及び絶縁層上に形成された金属−絶縁体転移物質層と、金属−絶縁体転移物質層上に積層された誘電体層と、誘電体層上に形成されたゲート電極層と、を備える金属−絶縁体転移物質を利用したトランジスタである。
【選択図】図１
Description
本発明は、半導体素子及びその製造方法に係り、さらに詳細には、金属−絶縁体転移物質を含むトランジスタ素子の漏れ電流を減少させるために、ソース及びドレイン間にトンネリング障壁層を形成した、金属−絶縁体転移物質を利用したトランジスタとその動作及び製造方法に関する。
半導体設計及び工程技術の発展により、集積度の高い半導体装置の必要性が非常に高まっている。半導体装置の集積度を高めるためには、電界効果トランジスタ（ＦＥＴ）のサイズを小さくすることが必須である。しかし、これには多くの技術的な問題点が発生しうる。
ＦＥＴのサイズが小さくなれば、ソースとドレインとの間のチャンネル長が短くなるが、その結果、いわゆる短チャンネル効果と呼ぶ異常現象が現れる。短チャンネル効果により、ＦＥＴのスレショルド電圧が過度に低くなり、キャリア移動度が低くなるという問題点がある。また、トランジスタのサイズを小さくすれば、オン状態でのチャンネル抵抗が増加する。従って、供給できる電流値に限界を有し、ＰＲＡＭ、ＲＲＡＭまたはＭＲＡＭのような半導体素子への応用に制限を受けてしまう。
一般的なＣＭＯＳ構造では、熱電子による漏れ電流現象を防止するために、一定値以上のスレショルド電圧（Ｖｔｈ）を必要とする。また、必要な利得を得るためには、動作電圧を低くするのに限界がある。従って、電力消耗量が増加し、素子の発熱問題が発生し、それ以上集積度を上昇させ難い。
半導体素子の大きさを小さくしつつ、ゲート絶縁層を構成する物質のキャパシタンスを増大させるための研究が進められている。これは、素子が小さくなりつつ、ゲート絶縁層が薄くなる場合に発生する漏れ電流問題を少なくするためであり、特に、ｈｉｇｈ−ｋ物質を開発するための多くの研究が進められている。一方、ゲート絶縁層のキャパシタンスが増大すれば、これを充填させるが、さらに多くの時間及びエネルギー（有効電力）が必要になる。結果的に、ゲート絶縁層のキャパシタンスを高めれば、発熱現象と速度が遅くなるという問題点があり、キャパシタンスが低ければ、漏れ電流現象などによる素子の信頼性に問題がある。
本発明は、前述の従来技術の問題点を改善するためのものであり、低電圧動作が可能であり、かつ短チャンネル効果を減らすことができる金属−絶縁体転移物質を利用し、ソースと誘電体層との間にトンネリング障壁層を形成し、漏れ電流を減少させることができるトランジスタを提供するところにその目的がある。
また、本発明では、前述のようなトランジスタの製造方法を提供するところにその目的がある。
前記技術的課題を達成するために、基板と、前記基板上に形成された絶縁層と、前記絶縁層上に離隔されて形成されたソース及びドレインと、前記ソース及びドレインの表面にそれぞれ形成されたトンネリング障壁層と、前記トンネリング障壁層及び前記絶縁層上に形成された金属−絶縁体転移物質層と、前記金属−絶縁体転移物質層上に積層された誘電体層と、前記誘電体層上に形成されたゲート電極層と、を備える金属−絶縁体転移物質を利用したトランジスタを提供する。
本発明において、前記金属−絶縁体転移物質層は、前記ソース及び前記ドレイン間の電位差により、物性が金属から絶縁体あるいはその反対に変わる物質から形成されたことを特徴とする。
本発明において、前記金属−絶縁体転移物質層は、カルコゲナイド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜及び複数のアルミニウム酸化物を含む合成物質膜からなる群のうち選択されたいずれか一つであることを特徴とする。
本発明において、前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ及びＴａからなる群のうち選択されたいずれか一つであることを特徴とする。
本発明において、前記誘電体層は、Ａｌ２Ｏ３膜、ＨｆＯ２膜及びＺｒＯ２膜のうち、いずれか一つであることを特徴とする。
本発明において、前記ソース及び前記ドレインは、前記物性変換層とショットキー接合をなすことができる金属膜及びシリサイド膜のうち、いずれか一つであることを特徴とする。
本発明において、前記金属膜は、Ａｌ膜、Ｔｉ膜及びＡｕ膜のうち、いずれか一つであることを特徴とする。
本発明において、前記シリサイド膜は、ＰｔＳｉ膜またはＮｉＳｉ２膜であることを特徴とする。
本発明において、前記トンネリング障壁層は、酸化層または窒化層であることを特徴とする。
また本発明では、（イ）基板上に絶縁層を形成するステップと、（ロ）前記絶縁層上に離隔されたソース及びドレインを形成するステップと、（ハ）前記ソース及びドレインの表面にトンネリング酸化層を形成するステップと、（ニ）前記トンネリング酸化層及び前記絶縁層上に金属−絶縁体転移物質層、誘電体層及びゲート電極層を順次に積層するステップと、を含む金属−絶縁体転移物質を利用したトランジスタの製造方法を提供する。
本発明において、前記ゲート電極層、前記誘電体層及び前記金属−絶縁体転移物質層の一部を順次にエッチングし、前記ソース及びドレインの一部を露出させるステップをさらに含むことを特徴とする。
本発明において、前記ステップ（ロ）は、前記絶縁層の前記ソース及びドレインが形成される領域を露出させるマスクを形成するステップと、前記絶縁層の露出された領域上に伝導性物質層を形成するステップと、前記マスクを除去するステップと、を含むことを特徴とする。
本発明において、前記金属−絶縁体転移物質層は、カルコゲナイド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜及び複数のアルミニウム酸化物を含む合成物質膜からなる群のうち選択されたいずれか一つから形成することを特徴とする。
本発明において、前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ及びＴａからなる群のうち選択されたいずれか一つから形成することを特徴とする。
本発明において、前記トンネリング障壁層は、前記ソース及びドレインの表面を酸化または窒化させた酸化層または窒化層であることを特徴とする。
本発明において、前記トンネリング障壁層は、前記絶縁層とソース及びドレイン上に絶縁物質を塗布して形成することを特徴とする。
本発明のトランジスタは、金属−絶縁体転移物質層とソース及びドレインとの間にトンネリング障壁層を形成し、漏れ電流を減少させて素子の安定した作動を可能にする。よって、本発明を利用すれば、低電圧動作が可能なので、発熱現象を減少させることができるなど、半導体装置の集積化による問題点を防止できる。
以下、添付された図面を参照し、本発明の実施形態による金属−絶縁体転移物質を利用したトランジスタ及びその製造方法について詳細に説明する。ただし、図面に図示された各層の厚さは、説明のために多少誇張されて図示されている。
まず、図１を参照し、本発明の実施形態によるトランジスタについて説明する。
図１を参照すれば、基板３０上に絶縁層３１が形成されている。絶縁層３１上には、第１伝導性パターン３２ａ及び第２伝導性パターン３２ｂが形成されており、それらは、相互離隔されている。ここで、第１伝導性パターン３２ａ及び第２伝導性パターン３２ｂのうち、いずれか一つは、ソースとして使われ、残りの一つは、ドレインとして使われる。以下、第１伝導性パターン３２ａはソースとし、第２伝導性パターン３２ｂはドレインとする。ソース３２ａ及びドレイン３２ｂ上には、トンネリング障壁層３３が形成されている。そして、トンネリング障壁層３３及び絶縁層３１上には、金属−絶縁体転移物質層３４、誘電体層３５及びゲート電極層３６が順次に形成されている。
以下、図１に開示した各層を構成する具体的な物質について説明する。基板３０は、所定の不純物がドーピングされた半導体基板であり、例えば、ｎ型またはｐ型不純物がドーピングされたＳｉ基板を使用できる。絶縁層３１は、熱酸化膜、例えばＳｉＯ２膜を使用でき、また、ハフニウム酸化膜（ＨｆＯ２）や窒化膜（ＳｉＮｘ）などを制限なく使用できる。ソース３２ａ及びドレイン３２ｂは、金属またはシリサイドを使用できる。ここで、前記金属としては、Ａｌ、ＴｉまたはＡｕなどが使われ、前記シリサイドとしては、白金シリサイド（ＰｔＳｉ）、ニッケルシリサイド（ＮｉＳｉ２）などを例として挙げることができる。
ソース３２ａ及びドレイン３２ｂ上に形成されるトンネリング障壁層３３は、基本的に絶縁物質を使用する。このとき、絶縁物質は、ソース３２ａ及びドレイン３２ｂの構成成分と異なる別途の物質を使用して形成でき、酸化物または窒化物などを含む。また、ソース３２ａ及びドレイン３２ｂの表面を酸化または窒化させた酸化物または窒化物でありうる。例えば、ソース３２ａ及びドレイン３２ｂをＡｌから形成した場合、トンネリング障壁層３３は、Ａｌを酸化させたＡｌ２Ｏ３になりうる。
金属−絶縁体転移物質層３４は、カルコゲナイド系物質、遷移金属酸化物または遷移金属酸化物を含む合成物質でありうる。そして、アルミニウム酸化物及びこれを含む合成物質でありうる。前記遷移金属酸化物を形成する遷移金属の例を挙げれば、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、ＮｂまたはＴａなどがある。誘電体層３５は、金属−絶縁体転移物質層３４と反応性の低い物質であり、例えば、アルミニウム酸化物（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ２）またはジルコニウム酸化膜（ＺｒＯ２）などがある。ゲート電極層３６は、一般的に、トランジスタ構造体のゲート電極として使用するＡｕ、ＰｔまたはＡｌなどが使われうる。
以下、図１に図示した本発明の実施形態によるトランジスタの動作について説明すれば、次の通りである。
まず、ゲート電極層３６に印加するゲート電圧Ｖｇを０Ｖに維持し、ソース３２ａ及びドレイン３２ｂ間の電位差Ｖｄをソース３２ａ及びドレイン３２ｂ間のスレショルド電圧Ｖｔｈより低く維持する場合（Ｖｄ＜Ｖｔｈ）、ソース３２ａ及びドレイン３２ｂ間に形成された金属−絶縁体転移物質層３４は、半導体あるいは絶縁体のような特性を維持する。従って、ソース３２ａ及びドレイン３２ｂ間には、電流が流れるチャンネルが形成されない。
次に、ゲート電極層３６に印加するゲート電圧Ｖｇを０Ｖに維持し、ソース３２ａ及びドレイン３２ｂ間の電位差Ｖｄをスレショルド電圧Ｖｔｈより大きく維持した場合（Ｖｄ＞Ｖｔｈ）、ソース３２ａ及びドレイン３２ｂ間に形成された金属−絶縁体転移物質層３４は、金属のような特性を有するようになる。従って、ソース３２ａ及びドレイン３２ｂ間にチャンネルが形成され、ソース３２ａ及びドレイン３２ｂ間に電流が流れる。
次に、ゲート電極層３６に印加するゲート電圧Ｖｇが０Ｖより大きい場合には、ソース３２ａ及びドレイン３２ｂ間に形成された金属−絶縁体転移物質層３４の絶縁層３１と隣接した領域でホールの密度が上昇する。従って、ソース３２ａ及びドレイン３２ｂ間の電位差Ｖｄがスレショルド電圧Ｖｔｈより小さな場合にも、ソース３２ａ及びドレイン３２ｂ間に形成された金属−絶縁体転移物質層３４にチャンネルが形成され、ソース３２ａ及びドレイン３２ｂ間に電流が流れる。すなわち、ゲート電極３６に印加するゲート電圧Ｖｇが０より大きい場合、ソース３２ａ及びドレイン３２ｂ間のスレショルド電圧Ｖｔｈが低くなるということを意味する。
図２は、本発明の実施形態による物性変換層を利用したトランジスタの電気的特性を表したグラフである。
図２を参照すれば、ソース３２ａとドレイン３２ｂとの間に流れる電流は、ソース３２ａとドレイン３２ｂとの間の電位差がＶ１及びＶ２である場合、急激に上昇することが分かる。ここで、ソース３２ａ及びドレイン３２ｂ間の電位差がＶ１である場合には、ゲート電極３６に印加するゲート電圧Ｖｇが０より大きい場合であり、電位差がＶ２である場合には、ゲート電極３６に印加するゲート電圧Ｖｇが０である場合である。ソース３２ａ及びドレイン３２ｂ間の電位差がＶ１である場合、ソース３２ａとドレイン３２ｂとの間の電流値が突然に上昇する理由は、ゲート電圧Ｖｇを０以上にかけ、スレショルド電圧が低くなることを意味する。従って、ソース３２ａ及びドレイン３２ｂ間の電位差をＶ１とＶ２との間の電圧値に維持した状態で、ゲート電極３６に０より大きいゲート電圧Ｖｇを印加すれば、オン状態になり、ゲート電極３６に０Ｖを印加すれば、オフ状態になるスイッチング素子として使用できるということが分かる。
ここで、集積度を向上させるために、各層の厚さ及び大きさを縮めれば、抵抗が増大して素子の発熱が問題になり、特に、ゲート電極層３６に印加するゲート電圧Ｖｇを０Ｖに維持し、ソース３２ａ及びドレイン３２ｂ間の電位差Ｖｄをソース３２ａ及びドレイン３２ｂ間のスレショルド電圧Ｖｔｈより低く維持する場合（Ｖｄ＜Ｖｔｈ）も、金属−絶縁体転移物質層３４を介して電流が流れることができる。これは、図２に図示されているように、Ｉｏｆｆ値が次第に増大することから確認できる。従って、本発明では、トンネリング障壁層３３をソース３２ａ及びドレイン３２ｂと金属−絶縁体転移物質層３４との間に形成することにより、かかるＩｏｆｆを減少させることができる。オン、オフ状態でのトンネリング障壁層３３、金属−絶縁体転移物質層３４、及びトンネリング障壁層３３から構成されたチャンネル領域についての等価回路を図３Ａ及び図３Ｂに表した。図３Ａは、オン状態でのチャンネル領域での等価回路を表し、図３Ｂは、オフ状態でのチャンネル領域での等価回路を表したものである。
図３Ａを参照すれば、オン状態では、金属−絶縁体転移物質層３４は、金属と同じ特性を有するので、抵抗値Ｒｍｉｔの低い状態となる。従って、トンネリング障壁層３３に大きい電圧がかかる。同時に、トンネリング障壁層３３の抵抗も低くなりつつ、金属−絶縁体転移物質層３４にホールディング電圧以上の電圧Ｖｍｉｔがかかる。
図３Ｂを参照すれば、ｏｆｆ状態では、金属−絶縁体転移物質層３４が絶縁体のような特性を有するので、抵抗値Ｒｍｉｔの高い状態となる。高い抵抗状態の金属−絶縁体転移物質層３４にほとんどの電圧がかかるので、トンネリング障壁層３３によるキャリアの移動を効果的に防ぐことができる。
以下、図４Ａないし図４Ｆを参照し、本発明の実施形態による物性変換層を備えるトランジスタの製造方法について詳細に説明する。
図４Ａないし図４Ｄを参照すれば、基板３０上に絶縁層３１を形成する。そして、絶縁層３１上に伝導性物質３２を塗布し、一般的な写真及びエッチング工程を利用してパターニングし、ソース３２ａ及びドレイン３２ｂを形成する。もちろん、ソース３２ａ及びドレイン３２ｂ間の絶縁層３１上に感光膜パターン（図示せず）を形成した後、ソース３２ａ及びドレイン３２ｂが形成される位置に伝導層を積層し、前記感光膜パターンを除去するリフトオフ方式により形成することもできる。ソース３２ａ及びドレイン３２ｂは、金属やシリサイドから形成でき、金属としては、Ａｌ、Ｔｉ、Ａｕなどが使われ、シリサイドとしては、白金シリサイド（ＰｔＳｉ）またはニッケルシリサイド（ＮｉＳｉ２）が使われうる。
次に、図４Ｅを参照すれば、ソース３２ａ及びドレイン３２ｂ上にトンネリング酸化層３３を形成する。トンネリング酸化層は、ソース３２ａ及びドレイン３２ｂの表面を酸化させて形成できる。例えば、ソース３２ａ及びドレイン３２ｂがＡｌ、ＴｉまたはＴａから形成されれば、これを酸化させ、Ａｌ２Ｏ３、ＴｉＯ２またはＴａ２Ｏ５を形成し、トンネリング酸化層３３として使用するのである。もちろん、ソース３２ａ及びドレイン３２ｂの物質を利用せず、ソース３２ａ及びドレイン３２ｂ上に別途の絶縁性酸化物または窒化物などを塗布し、トンネリング酸化層として使用できる。
図４Ｆを参照すれば、絶縁層３１、ソース３２ａ及びドレイン３２ｂ上に金属−絶縁体転移物質を塗布し、金属−絶縁体転移物質層３４を形成する。前記金属−絶縁体転移物質層３４は、ソース３２ａ及びドレイン３２ｂ間の電位差により、物性が金属から絶縁体あるいはその反対に変わる物質膜から形成できる。かかる金属−絶縁体転移物質層３４は、カルコゲナイド物質膜または遷移金属酸化膜から形成することもでき、また、複数の遷移金属酸化物を含む合成物質膜から形成することもできる。ここで、前記遷移金属の例を挙げれば、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、ＮｂまたはＴａでありうる。そして、金属−絶縁体転移物質層３４は、アルミニウム酸化膜またはそれら酸化膜の合成物質膜から形成することもできる。
金属−絶縁体転移物質層３４を形成した後、その上部に誘電体層３５とゲート電極層３６とを順次に形成する。誘電体層３５は、金属−絶縁体転移物質層３４との反応性が低く、かつ薄膜加工の可能な物質膜から形成でき、例えば、アルミニウム酸化膜（Ａｌ２Ｏ３）、ハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）などにより形成できる。そして、誘電体層３５上にゲート電極層３６を形成する。
付加的に、ゲート電極層３６上に感光膜パターン（ＰＲ）を形成し、これをマスクとしてゲート電極３５の露出された部分をエッチングできる。前記エッチング工程を行いつつ、ソース３２ａ及びドレイン３２ｂのパターンを露出させて領域を限定できる。そして、前記エッチング工程後、前記感光膜パターン（ＰＲ）を除去すれば、図１のトランジスタ構造を得ることができる。
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されねばならない。例えば、本発明が属する技術分野の当業者ならば、絶縁層３１を基板表面の酸化工程により形成することができ、金属−絶縁体転移物質層３４をソース３２ａ及びドレイン３２ｂ間にだけ形成することも可能である。従って、本発明の範囲は、説明された実施形態によって定めるものではなく、特許請求の範囲に記載された技術的思想により定められるものである。
本発明の金属−絶縁体転移物質を利用したトランジスタ及びその製造方法は、例えば、半導体関連の技術分野に効果的に適用可能である。
３０ 基板
３１ 絶縁層
３２ 伝導性物質
３２ａ ソース
３２ｂ ドレイン
３３ トンネリング酸化層
３４ 金属−絶縁体転移物質
３５ 誘電体層
３６ ゲート電極層
３１ 絶縁層
３２ 伝導性物質
３２ａ ソース
３２ｂ ドレイン
３３ トンネリング酸化層
３４ 金属−絶縁体転移物質
３５ 誘電体層
３６ ゲート電極層
Claims (16)
- 基板と、
前記基板上に形成された絶縁層と、
前記絶縁層上に離隔されて形成されたソース及びドレインと、
前記ソース及びドレインの表面にそれぞれ形成されたトンネリング障壁層と、
前記トンネリング障壁層及び前記絶縁層上に形成された金属−絶縁体転移物質層と、
前記金属−絶縁体転移物質層上に積層された誘電体層と、
前記誘電体層上に形成されたゲート電極層と、を備えることを特徴とする金属−絶縁体転移物質を利用したトランジスタ。 - 前記金属−絶縁体転移物質層は、前記ソース及び前記ドレイン間の電位差により、物性が金属から絶縁体あるいはその反対に変わる物質から形成されたことを特徴とする請求項１に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記金属−絶縁体転移物質層は、カルコゲナイド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜及び複数のアルミニウム酸化物を含む合成物質膜からなる群のうち選択されたいずれか一つであることを特徴とする請求項１に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ及びＴａからなる群のうち選択されたいずれか一つであることを特徴とする請求項３に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記誘電体層は、Ａｌ２Ｏ３膜、ＨｆＯ２膜及びＺｒＯ２膜のうち、いずれか一つであることを特徴とする請求項１に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記ソース及び前記ドレインは、前記金属−絶縁体転移物質層とショットキー接合をなすことができる金属膜及びシリサイド膜のうち、いずれか一つであることを特徴とする請求項１に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記金属膜は、Ａｌ膜、Ｔｉ膜及びＡｕ膜のうち、いずれか一つであることを特徴とする請求項６に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記シリサイド膜は、ＰｔＳｉ膜またはＮｉＳｉ２膜であることを特徴とする請求項６に記載の金属−絶縁体転移物質を利用したトランジスタ。
- 前記トンネリング障壁層は、酸化層または窒化層であることを特徴とする請求項１に記載の金属−絶縁体転移物質を利用したトランジスタ。
- （イ）基板上に絶縁層を形成するステップと、
（ロ）前記絶縁層上に離隔されたソース及びドレインを形成するステップと、
（ハ）前記ソース及びドレインの表面にトンネリング障壁層を形成するステップと、
（ニ）前記トンネリング障壁層及び前記絶縁層上に金属−絶縁体転移物質層、誘電体層及びゲート電極層を順次に積層するステップと、を含むことを特徴とする金属−絶縁体転移物質を利用したトランジスタの製造方法。 - 前記ゲート電極層、前記誘電体層及び前記金属−絶縁体転移物質層の一部を順次にエッチングし、前記ソース及びドレインの一部を露出させるステップをさらに含むことを特徴とする請求項１０に記載の金属−絶縁体転移物質を利用したトランジスタの製造方法。
- 前記ステップ（ロ）は、
前記絶縁層の前記ソース及びドレインが形成される領域を露出させるマスクを形成するステップと、
前記絶縁層の露出された領域上に伝導性物質層を形成するステップと、
前記マスクを除去するステップと、を含むことを特徴とする請求項１０に記載の金属−絶縁体転移物質を利用したトランジスタのその製造方法。 - 前記金属−絶縁体転移物質層は、カルコゲナイド物質膜、遷移金属酸化膜、複数の遷移金属酸化物を含む合成物質膜、アルミニウム酸化膜及び複数のアルミニウム酸化物を含む合成物質膜からなる群のうち選択されたいずれか一つから形成することを特徴とする請求項１０に記載の金属−絶縁体転移物質を利用したトランジスタの製造方法。
- 前記遷移金属酸化膜をなす遷移金属は、Ｔｉ、Ｖ、Ｆｅ、Ｎｉ、Ｎｂ及びＴａからなる群のうち選択されたいずれか一つから形成することを特徴とする請求項１３に記載の金属−絶縁体転移物質を利用したトランジスタ製造方法。
- 前記トンネリング障壁層は、前記ソース及びドレインの表面を酸化または窒化させた酸化層または窒化層であることを特徴とする請求項１０に記載の金属−絶縁体転移物質を利用したトランジスタの製造方法。
- 前記トンネリング障壁層は、前記絶縁層とソース及びドレイン上に絶縁物質を塗布して形成することを特徴とする請求項１０に記載の金属−絶縁体転移物質を利用したトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050039726A KR100695150B1 (ko) | 2005-05-12 | 2005-05-12 | 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법 |
| KR10-2005-0039726 | 2005-05-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006319342A true JP2006319342A (ja) | 2006-11-24 |
| JP5235281B2 JP5235281B2 (ja) | 2013-07-10 |
Family
ID=37390206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006134162A Expired - Fee Related JP5235281B2 (ja) | 2005-05-12 | 2006-05-12 | 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060255392A1 (ja) |
| JP (1) | JP5235281B2 (ja) |
| KR (1) | KR100695150B1 (ja) |
| CN (1) | CN1862831B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009116564A1 (ja) * | 2008-03-19 | 2009-09-24 | 日本電気株式会社 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
| JP2012186471A (ja) * | 2011-03-03 | 2012-09-27 | Samsung Electronics Co Ltd | 電気エネルギー発生装置 |
| JP2015159319A (ja) * | 2010-02-05 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20200035002A (ko) * | 2017-08-07 | 2020-04-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기적 접속 구조, 반도체 장치 및 전자 기기 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601995B1 (ko) * | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 |
| US7547906B2 (en) * | 2006-05-22 | 2009-06-16 | Ovonyx, Inc. | Multi-functional chalcogenide electronic devices having gain |
| KR100799591B1 (ko) * | 2006-12-07 | 2008-01-30 | 한국전자통신연구원 | 금속-절연체 전이층을 포함하는 전계발광소자 |
| KR101177277B1 (ko) * | 2006-12-29 | 2012-08-24 | 삼성전자주식회사 | 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자 |
| US8975613B1 (en) | 2007-05-09 | 2015-03-10 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US8343813B2 (en) | 2009-04-10 | 2013-01-01 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US7960216B2 (en) | 2008-05-10 | 2011-06-14 | Intermolecular, Inc. | Confinement techniques for non-volatile resistive-switching memories |
| US8183553B2 (en) | 2009-04-10 | 2012-05-22 | Intermolecular, Inc. | Resistive switching memory element including doped silicon electrode |
| US8551809B2 (en) * | 2008-05-01 | 2013-10-08 | Intermolecular, Inc. | Reduction of forming voltage in semiconductor devices |
| US8129704B2 (en) | 2008-05-01 | 2012-03-06 | Intermolecular, Inc. | Non-volatile resistive-switching memories |
| US7977152B2 (en) | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
| US8008096B2 (en) | 2008-06-05 | 2011-08-30 | Intermolecular, Inc. | ALD processing techniques for forming non-volatile resistive-switching memories |
| US8294024B2 (en) * | 2008-08-13 | 2012-10-23 | E I Du Pont De Nemours And Company | Processes for forming photovoltaic devices |
| US8049305B1 (en) | 2008-10-16 | 2011-11-01 | Intermolecular, Inc. | Stress-engineered resistance-change memory device |
| KR101109667B1 (ko) | 2008-12-22 | 2012-01-31 | 한국전자통신연구원 | 방열 성능이 향상된 전력 소자 패키지 |
| US8420478B2 (en) | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| US8072795B1 (en) | 2009-10-28 | 2011-12-06 | Intermolecular, Inc. | Biploar resistive-switching memory with a single diode per memory cell |
| US20130207069A1 (en) * | 2010-10-21 | 2013-08-15 | Matthew D. Pickett | Metal-insulator transition switching devices |
| EP2597647A1 (en) * | 2011-11-28 | 2013-05-29 | Imec | Selector device for memory applications |
| KR101348059B1 (ko) * | 2012-07-06 | 2014-01-03 | 성균관대학교산학협력단 | 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법 |
| US9129894B2 (en) | 2012-09-17 | 2015-09-08 | Intermolecular, Inc. | Embedded nonvolatile memory elements having resistive switching characteristics |
| US20140264224A1 (en) | 2013-03-14 | 2014-09-18 | Intermolecular, Inc. | Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles |
| WO2015147849A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Tunneling field effect transistors with a variable bandgap channel |
| US20170317141A1 (en) * | 2016-04-28 | 2017-11-02 | HGST Netherlands B.V. | Nonvolatile schottky barrier memory transistor |
| KR101870860B1 (ko) * | 2016-08-04 | 2018-06-27 | 성균관대학교산학협력단 | 사이리스터 |
| CN106997905B (zh) * | 2017-04-26 | 2019-10-15 | 厦门天马微电子有限公司 | 薄膜晶体管、显示面板以及显示装置 |
| WO2019139584A1 (en) * | 2018-01-11 | 2019-07-18 | Intel Corporation | Multi-gate ferroelectric / insulator-metal transition memory device |
| KR102140638B1 (ko) | 2018-12-11 | 2020-08-03 | 포항공과대학교 산학협력단 | 절연체-금속 전이 소자 기반의 전계 효과 트랜지스터 |
| KR20210083638A (ko) * | 2019-12-27 | 2021-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| US20240088240A1 (en) * | 2021-01-14 | 2024-03-14 | University Of Science And Technology Of China | Solid oxygen ionic conductor based field-effect transistor and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256329A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 半導体評価方法 |
| WO2003098699A1 (en) * | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
| JP2004235230A (ja) * | 2003-01-28 | 2004-08-19 | Fujitsu Ltd | 短チャネル効果を抑制したｍｉｓ型電解効果トランジスタ |
| WO2004105139A1 (en) * | 2003-05-20 | 2004-12-02 | Electronics And Telecommunications Research Institute | Field effect transistor using insulator-semiconductor transition material layer as channel material and method of manufacturing the same |
| JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664186B1 (en) * | 2000-09-29 | 2003-12-16 | International Business Machines Corporation | Method of film deposition, and fabrication of structures |
| KR100455282B1 (ko) * | 2001-01-11 | 2004-11-08 | 삼성전자주식회사 | 램 및 롬 기능을 갖는 단일 트랜지스터를 포함하는 메모리소자와 그 동작 및 제조방법 |
| JP2003332582A (ja) * | 2002-05-13 | 2003-11-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7045847B2 (en) * | 2003-08-11 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric |
| US7015534B2 (en) * | 2003-10-14 | 2006-03-21 | Texas Instruments Incorporated | Encapsulated MOS transistor gate structures and methods for making the same |
| KR100576703B1 (ko) * | 2003-10-23 | 2006-05-03 | 한국전자통신연구원 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
| US7075150B2 (en) * | 2003-12-02 | 2006-07-11 | International Business Machines Corporation | Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique |
| US7067379B2 (en) * | 2004-01-08 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide gate transistors and method of manufacture |
| US7479684B2 (en) * | 2004-11-02 | 2009-01-20 | International Business Machines Corporation | Field effect transistor including damascene gate with an internal spacer structure |
| US7106088B2 (en) * | 2005-01-10 | 2006-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of predicting high-k semiconductor device lifetime |
| US7294890B2 (en) * | 2005-03-03 | 2007-11-13 | Agency For Science, Technology And Research | Fully salicided (FUSA) MOSFET structure |
| US7361538B2 (en) * | 2005-04-14 | 2008-04-22 | Infineon Technologies Ag | Transistors and methods of manufacture thereof |
-
2005
- 2005-05-12 KR KR1020050039726A patent/KR100695150B1/ko not_active IP Right Cessation
-
2006
- 2006-05-12 JP JP2006134162A patent/JP5235281B2/ja not_active Expired - Fee Related
- 2006-05-12 CN CN2006100818190A patent/CN1862831B/zh not_active Expired - Fee Related
- 2006-05-12 US US11/432,620 patent/US20060255392A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256329A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 半導体評価方法 |
| WO2003098699A1 (en) * | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
| JP2004235230A (ja) * | 2003-01-28 | 2004-08-19 | Fujitsu Ltd | 短チャネル効果を抑制したｍｉｓ型電解効果トランジスタ |
| WO2004105139A1 (en) * | 2003-05-20 | 2004-12-02 | Electronics And Telecommunications Research Institute | Field effect transistor using insulator-semiconductor transition material layer as channel material and method of manufacturing the same |
| JP2004363604A (ja) * | 2003-06-03 | 2004-12-24 | Samsung Electronics Co Ltd | 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009116564A1 (ja) * | 2008-03-19 | 2009-09-24 | 日本電気株式会社 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
| US8391050B2 (en) | 2008-03-19 | 2013-03-05 | Nec Corporation | Resistance change element, semiconductor memory device, manufacturing method and driving method thereof |
| JP5477281B2 (ja) * | 2008-03-19 | 2014-04-23 | 日本電気株式会社 | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 |
| JP2015159319A (ja) * | 2010-02-05 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012186471A (ja) * | 2011-03-03 | 2012-09-27 | Samsung Electronics Co Ltd | 電気エネルギー発生装置 |
| KR20200035002A (ko) * | 2017-08-07 | 2020-04-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기적 접속 구조, 반도체 장치 및 전자 기기 |
| KR102525247B1 (ko) | 2017-08-07 | 2023-04-25 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 전기적 접속 구조, 반도체 장치 및 전자 기기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060255392A1 (en) | 2006-11-16 |
| JP5235281B2 (ja) | 2013-07-10 |
| KR20060117023A (ko) | 2006-11-16 |
| CN1862831B (zh) | 2012-04-18 |
| CN1862831A (zh) | 2006-11-15 |
| KR100695150B1 (ko) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235281B2 (ja) | 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法 | |
| US8110467B2 (en) | Multiple Vt field-effect transistor devices | |
| TWI607494B (zh) | 複合式場效電晶體 | |
| TWI476822B (zh) | 金屬高介電常數場效電晶體之雙金屬與雙介電質整合 | |
| CN104362176B (zh) | 高开关比的自对准双栅小带隙半导体晶体管及制备方法 | |
| JP2002110815A (ja) | 半導体装置及びその製造方法 | |
| TW200410409A (en) | Cmos inverters configured using multiple-gate transistors | |
| JP2007110091A (ja) | トランジスタ、およびその製造方法 | |
| TWI587403B (zh) | 一種用於超高電壓操作之半導體裝置及其形成方法 | |
| US9711613B2 (en) | Stacked graphene field-effect transistor | |
| US8815669B2 (en) | Metal gate structures for CMOS transistor devices having reduced parasitic capacitance | |
| US8486754B1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| JP2006526273A (ja) | チャネル材料として絶縁体−半導体相転移物質膜を利用した電界効果トランジスタ及びその製造方法 | |
| KR100601995B1 (ko) | 물성 변환층을 이용한 트랜지스터와 그 동작 및 제조 방법 | |
| US20190348466A1 (en) | Ambipolar layer based access transistors for memory applications and methods of fabrication | |
| CN113299758B (zh) | 一种源漏双掺杂可重构场效应晶体管 | |
| KR102071363B1 (ko) | 금속-유전층-반도체 구조가 적용된 무접합 전계효과 트랜지스터 및 그 제조 방법 | |
| TW201939752A (zh) | 半導體結構 | |
| WO2022227343A1 (zh) | 晶体管结构、半导体结构及其制备方法 | |
| JP2018032662A (ja) | ダイヤモンドコンタクト構造とこれを用いた電子素子 | |
| JP6067638B2 (ja) | 薄膜トランジスタとその製造方法 | |
| CN107346780B (zh) | 微电子结构及其形成方法 | |
| TWM585987U (zh) | 半導體裝置 | |
| TW202040822A (zh) | 半導體裝置 | |
| JP2007294811A (ja) | 半導体集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |