KR101870860B1 - 사이리스터 - Google Patents
사이리스터 Download PDFInfo
- Publication number
- KR101870860B1 KR101870860B1 KR1020160099366A KR20160099366A KR101870860B1 KR 101870860 B1 KR101870860 B1 KR 101870860B1 KR 1020160099366 A KR1020160099366 A KR 1020160099366A KR 20160099366 A KR20160099366 A KR 20160099366A KR 101870860 B1 KR101870860 B1 KR 101870860B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- thyristor
- dielectric
- gate
- anode
- Prior art date
Links
- 229910021542 Vanadium(IV) oxide Inorganic materials 0.000 claims abstract description 22
- GRUMUEUJTSXQOI-UHFFFAOYSA-N vanadium dioxide Chemical compound O=[V]=O GRUMUEUJTSXQOI-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 230000008859 change Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001069 Raman spectroscopy Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001027 hydrothermal synthesis Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000001308 synthesis method Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical class [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
본 발명의 사이리스터는 이산화 바나듐(vanadium dioxide)으로 구성된 채널(channel); 상기 채널의 일단에 연결된 캐소드(cathode); 상기 채널의 타단에 연결된 애노드(anode); 상기 채널과 물리적으로 이격된 게이트(gate); 및 상기 채널과 상기 게이트 사이에 개재된 유전체(dielectric)를 포함한다.
Description
본 발명은 사이리스터에 관한 것이다.
사이리스터(thyristor)는 일종의 정류 소자이며, 캐소드, 애노드, 및 게이트를 포함한다. 게이트에 일정 수준의 전류가 흐르도록 하면, 애노드로부터 캐소드로 전류 통로가 도통(ON)되고, 일단 도통된 후에는 애노드 전압을 일정 수준 이하로 낮추지 않는 이상 차단(OFF)되지 않는다.
종래 기술에 따른 사이리스터는 실리콘 기반으로서, P 형 실리콘과 N 형 실리콘이 교번하는 4 층 구조의 접합을 통해서 사이리스터의 전류전압 특성인 부성 미분 저항 특성을 구현한다.
특허문헌 1은 이러한 예시적인 실리콘 기반의 종래 사이리스터의 구조를 개시한다.
해결하고자 하는 기술적 과제는 이산화 바나듐으로 구성된 채널을 포함하고, 대전압 고전류가 제어가능한 사이리스터를 제공하는 데 있다.
본 발명의 한 실시예에 따른 사이리스터는, 이산화 바나듐(vanadium dioxide)으로 구성된 채널(channel); 상기 채널의 일단에 연결된 캐소드(cathode); 상기 채널의 타단에 연결된 애노드(anode); 상기 채널과 물리적으로 이격된 게이트(gate); 및 상기 채널과 상기 게이트 사이에 개재된 유전체(dielectric)를 포함한다.
상기 채널은 기판 상에 증착된 박막(thin film) 형태이고, 상기 캐소드는 상기 기판의 일부와 상기 채널의 일단을 덮는 형태이고, 상기 애노드는 상기 기판의 다른 일부와 상기 채널의 타단을 덮는 형태일 수 있다.
상기 유전체는 상기 캐소드의 일부, 상기 채널, 및 상기 애노드의 일부를 덮고 있는 형태일 수 있다.
상기 게이트의 폭은 상기 캐소드와 상기 애노드 사이의 간격 이내일 수 있다.
상기 사이리스터에서, 상기 게이트가 최하단에 판형으로 위치하고, 상기 유전체가 상기 게이트 상부에 판형으로 위치함으로써, 상기 게이트 및 상기 유전체가 기판을 구성할 수 있다.
상기 채널은 상기 유전체 상에 증착된 박막 형태이고, 상기 캐소드는 상기 유전체의 일부와 상기 채널의 일단을 덮는 형태이고, 상기 애노드는 상기 유전체의 다른 일부와 상기 채널의 타단을 덮는 형태일 수 있다.
상기 채널의 이산화 바나듐은 단결정(single crystal) 구조를 가질 수 있다.
상기 채널의 이산화 바나듐은 상온에서 절연체상인 단사정계(monoclinic)의 결정 구조를 가질 수 있다.
본 발명에 따른 사이리스터는 이산화 바나듐으로 구성된 채널을 포함함으로써 대전압 고전류가 제어가능하다.
도 1은 본 발명의 제1 실시예에 따른 사이리스터를 설명하기 위한 도면이다.
도 2는 본 발명의 제2 실시예에 따른 사이리스터를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 채널에 대한 라만 스펙트럼(Raman spectrum)을 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 채널에 대한 엑스레이 회절(X-ray diffraction)을 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 채널에 대한 온도에 따른 저항 변화를 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 사이리스터에 대한 브레이크 오버 전압을 설명하기 위한 도면이다.
도 7은 본 발명의 한 실시예에 따른 사이리스터의 부성 미분 저항 특성을 설명하기 위한 도면이다.
도 8은 본 발명의 한 실시예에 따른 사이리스터의 스위칭 특성을 설명하기 위한 도면이다.
도 2는 본 발명의 제2 실시예에 따른 사이리스터를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 채널에 대한 라만 스펙트럼(Raman spectrum)을 설명하기 위한 도면이다.
도 4는 본 발명의 한 실시예에 따른 채널에 대한 엑스레이 회절(X-ray diffraction)을 설명하기 위한 도면이다.
도 5는 본 발명의 한 실시예에 따른 채널에 대한 온도에 따른 저항 변화를 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 사이리스터에 대한 브레이크 오버 전압을 설명하기 위한 도면이다.
도 7은 본 발명의 한 실시예에 따른 사이리스터의 부성 미분 저항 특성을 설명하기 위한 도면이다.
도 8은 본 발명의 한 실시예에 따른 사이리스터의 스위칭 특성을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 제1 실시예에 따른 사이리스터를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 사이리스터(10)는 기판(110), 채널(120), 캐소드(130), 애노드(140), 유전체(150), 및 게이트(160)를 포함한다.
채널(channel)(120)은 이산화 바나듐(vanadium dioxide, VO2)으로 구성될 수 있다. 제1 실시예에서 채널(120)은 기판(110) 상에 증착된 박막(thin film) 형태일 수 있다. 한 실시예에서, 채널(120)의 이산화 바나듐은 단결정(single crystal) 구조를 가질 수 있다. 또한 한 실시예에서, 채널(120)의 이산화 바나듐은 상온에서 절연체상인 단사정계(monoclinic) 결정 구조를 가질 수 있다.
예를 들어, 채널(120)에 사용되는 이산화 바나듐은 68도에서 금속-절연체 상전이 현상이 일어나며, 금속-절연체 상전이를 통해 104 내지 105 크기의 급격한 저항 변화를 수반하고, 상전이를 통한 스위칭 현상 후 대전류(수백 uA/cm2 이상) 및 높은 내전압(수십 V 이상)을 갖는 단결정 이산화 바나듐일 수 있다.
이러한 채널(120)은 졸겔법(sol-gel method), 수열법(hydrothermal method), 스퍼터링법(sputtering method), PLD, MOCVD 등의 합성법을 통하여 합성될 수 있는 데, 제조 방법에 대해서는 후술한다.
이산화 바나듐은 온도, 전기장, 또는 빛 에너지를 통해 금속-절연체 상전이 현상을 보이는 물질로써 상전이를 통해 104 내지 105 정도 크기의 급격한 저항 변화를 보이며, 수 펨토초(femtosecond)의 스위칭 속도를 가질 수 있다. 특히, 금속-절연체 상전이를 통한 스위칭 직후 전류 밀도는 수백 uA/cm2 수준으로서 대전류 처리가 가능하고, 고품질 단결정의 이산화 바나듐으로 이루어진 채널(120)의 마이크론 사이즈 차원의 제어를 통해 수 볼트(V) 내지 수십 볼트의 고전압 처리가 가능하다는 장점을 갖는다.
또한, 이산화 바나듐 기반 사이리스터(10)는 기존의 실리콘 기반 사이리스터와 다른 동작 메커니즘으로 사이리스터의 기본 전류-전압 특성을 구현한다. 기존 실리콘 기반 사이리스터에서 P 형 실리콘과 N 형 실리콘의 복잡한 접합을 통해 사이리스터의 전류 전압 특성인 부성 미분 저항 특성을 구현했지만, 본 발명의 제1 실시예에 따른 사이리스터(10)는 고품질의 이산화 바나듐 단결정을 이용하여 금속-절연체 상전이 현상 도중 일어나는 금속 도메인에서 절연체 도메인으로의 구조적 전이에서 오는 급격한 전류의 흐름을 제어하여 부성 미분 저항 특성을 구현한다는 특징을 가지고, 고품질 단일물질을 사용함으로써 소자의 안정성과 작동의 균일성을 확보하는 장점을 갖고 있다.
기판(110)은 적절한 절연체 소재로 구성될 수 있다. 예를 들어, 기판(110)으로 SiNx/Si 등이 이용될 수 있다. 또한 기판(110)은 그 외의 실리콘 기반의 옥사이드, 카바이드 기판, 갈륨 비화물 및 갈륨 인화물과 같은 III-V족 화합물 반도체, 산화 아연과 같은 II-IV족 화합물 반도체, IV족 화합물 반도체, 유기 반도체, 전이금속 산화물 및 그 유도체 또는 유리를 기본으로 하는 화합물 등의 재료를 포함할 수 있다(예를 들어, Si, SiO2, SiN, TiO2, MgO2, TiO2, NiO2, GaN, GaAs, GaP, ZnO, Glass, Quartz 등).
캐소드(cathode)(130)는 채널(120)의 일단에 연결될 수 있다. 캐소드(130)는 기판(110)의 일부와 채널(120)의 일단을 덮는 형태일 수 있다. 캐소드(130)는, 예를 들어, 그라운드(ground)에 연결될 수 있다.
애노드(anode)(140)는 채널(120)의 타단에 연결될 수 있다. 애노드(140)는 기판(110)의 다른 일부와 채널(120)의 타단을 덮는 형태일 수 있다. 애노드(140)를 통해서 사이리스터(10)에 전류 및 전압이 제공될 수 있다.
게이트(gate)(160)는 채널(120)과 물리적으로 이격될 수 있다. 게이트(160)의 폭은 캐소드(130)와 애노드(140) 사이의 간격 이내일 수 있다.
캐소드(130), 애노드(140), 게이트(160)는 각각 적절한 도전체로 구성될 수 있다. 예를 들어, 티타늄과 금의 이중층(Ti/Au)으로 구성될 수 있다. 하지만 그 소재는 이에 제한되지 않고, 구리, 니켈 등을 포함하여 구성될 수도 있다.
유전체(150)는 채널(120)과 게이트(160) 사이에 개재될 수 있다. 유전체(150)는 캐소드(130)의 일부, 채널(120), 및 애노드(140)의 일부를 덮고 있는 형태일 수 있다.
유전체(150)는 사이리스터(10)의 부성 미분 저항 특성의 구현을 위해 채널(120)의 금속-절연체 상전이 현상을 제어하기 위한 소재를 포함할 수 있다. 예를 들어, 유전체(150)는 HfO2, Al2O3, SiO2, SiNx, SiC, GaN, MoS2, h-BN, WSe2, WS2, 이온성 액정(ionic liquid crystal) 등 중 적어도 하나를 포함할 수 있다.
제1 실시예에 따른 사이리스터(10)는, 예를 들어, 기판(110) 상에 채널(120)을 형성하는 단계, 캐소드(130)와 애노드(140)를 형성하는 단계, 유전체(150)를 형성하는 단계, 및 게이트(160)를 형성하는 단계로 제조될 수 있다.
채널(120)인 VO2 박막은 다음과 같이 형성될 수 있다. V 타겟을 소스로서 사용하고, c-plane 사파이어 기판을 사용할 수 있다. 첫 번째로, c-플레인(c-plane) 기판을 클리닝하고 RF 스퍼터(RF sputter) 시스템 챔버 내에 세트할 수 있다. 다음 단계에서, 챔버 기본 진공이 7x10-7 Torr가 되도록 터보 펌프를 이용해 펌핑을 진행 하고, 기본 압력에 도달하면 RF 스퍼터 시스템의 내부 히터를 이용하여 기판 온도를 섭씨 550도로 맞춰 줄 수 있다 그리고 Ar 30sccm과 O2 0.9 sccm를 흘려주며 120W의 RF 플라즈마를 이용하여 90분의 증착을 진행할 수 있다. 이러한 RF 스퍼터 방법으로 증착된 VO2 박막의 두께는 100nm 이고, 표면 균일도는 수 nm 로써 고품질의 단결정 VO2 박막이 합성될 수 있다.
또한, RF 스퍼터 이외에도 전술한 졸겔법, 수열법, DC 스퍼터링법(DC sputtering method), PLD, MOCVD 등의 합성법이 이용될 수 있다.
VO2 박막은 포토리소그래피 방법을 이용해서 W 10 um * L 20 um의 면적(dimension)으로 패터닝할 수 있다. VO2 패턴 양 끝단에 일반적인 DC와 전자빔증착법(e-beam evaporation)을 이용해 티타늄과 금의 이중층 (Ti/Au) 으로 구성된 오믹(ohmic) 전극이 애노드(140)와 캐소드(130)로써 VO2 패턴 상에 형성될 수 있다.
유전체(150)는 포토리소그래피 방법을 이용해 채널(120), 애노드(140), 및 캐소드(130) 상에 패터닝하고, 스퍼터 및 증착(evaporation) 방법을 이용해 HfO2, Al2O3, SiO2 등의 메탈 옥사이드 유전체층을 형성하고, 트랜스퍼(transfer) 방법을 이용하여 MoS2, h-BN, WS2, WSe2 등 원자 단위 2-D 물질을 전사할 수 있다.
게이트(160)는 유전체(150) 상에 포토리소그래피 방법을 이용해서 패터닝을 하고, DC와 전자빔증착법을 이용해 티타늄과 금의 이중층(Ti/Au)으로 구성될 수 있다.
상술한 바에 따르면, 식각 및 전극 증착의 실시예로서 포토리소그래피 방법 및 증착 방법을 설명하고 있지만, 전자빔 리소그래피, FIB, EHL 등의 다양한 식각 방법 및 스퍼터링, 열증착(thermal evaporation) 등의 전극 증착 방법 또한 사용될 수 있다.
본 발명의 제1 실시예에 따른 사이리스터(10)는 금속-절연체 상전이 현상이 일어 나지 않는 레벨의 전류 및 전압에서도 게이트를 통해 턴 온 할 수 있고, 게이트 전압으로 인해 이차적인 반대 방향으로의 상전이를 제한하여 턴 오프 되지 않아 안정적으로 동작할 수 있어서, 대전압 고전류를 제어하는 사이리스터 스위치로의 큰 장점을 갖고 있다.
도 2는 본 발명의 제2 실시예에 따른 사이리스터를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 사이리스터(20)는 채널(220), 캐소드(230), 애노드(240), 유전체(250), 및 게이트(260)를 포함한다.
제2 실시예에 따른 사이리스터(20)는 그 구조적인 형상에 있어서, 제1 실시예의 사이리스터(10)와 차이가 있다. 따라서, 이하에서는 전술한 내용과 중복되는 내용은 생략하고, 제2 실시예의 사이리스터(20)의 구조적인 면에 대해서 설명한다.
채널(220)은 이산화 바나듐으로 구성될 수 있다. 채널(220)은 유전체(250) 상에 증착된 박막 형태일 수 있다. 한 실시예에서, 채널(220)의 이산화 바나듐은 단결정 구조를 가질 수 있다. 또한, 한 실시예에서, 채널(220)의 이산화 바나듐은 상온에서 절연체상인 단사정계 결정 구조를 가질 수 있다.
제2 실시예의 기판(210)은 게이트(260) 및 유전체(250)를 포함할 수 있다. 즉, 게이트(260)가 최하단에 판형(plate shape)으로 위치하고, 유전체(250)가 게이트(260) 상부에 판형으로 위치함으로써, 게이트(260) 및 유전체(250)가 기판(210)을 구성할 수 있다.
따라서 제2 실시예에서는 제1 실시예와 달리 기판을 별도로 준비하거나 성형할 필요가 없으므로, 비용 면에서나 소자 두께 면에서 이점이 있다.
캐소드(230)는 채널(220)의 일단에 연결될 수 있다. 캐소드(230)는 유전체(250)의 일부와 채널(220)의 일단을 덮는 형태일 수 있다.
애노드(240)는 채널(220)의 타단에 연결될 수 있다. 애노드(240)는 유전체(250)의 다른 일부와 채널(220)의 타단을 덮는 형태일 수 있다.
도 3은 본 발명의 한 실시예에 따른 채널에 대한 라만 스펙트럼(Raman spectrum)을 설명하기 위한 도면이다.
예시적으로 제조된 VO2 박막의 품질을 확인하기 위해 라만 분광학(Raman spectroscopy)를 통해서 포논 진동(phonon vibration)을 확인해 보았다. VO2 의 절연체상은 상온에서 총 18 가지의 라만 모드를 가진다. 대표적으로 195 cm-1, 223 cm-1, 258 cm-1, 306 cm-1, 337 cm-1, 338 cm-1, 441 cm-1, 496 cm-1 그리고 615 cm-1 에서 보이는 피크(peak)들이 절연체상에 해당하는 라만 모드이다. 예시적으로 제조된 VO2 채널의 경우 절연체상의 대표적인 95 cm-1, 223 cm-1 및 615 cm-1 에서의 라만 피크가 매우 깔끔하게 관찰되는 것을 확인할 수 있다. 이는 상온에서 VO2 채널이 절연체상인 단사정계 결정 구조를 가지고 있음을 나타낸다.
도 4는 본 발명의 한 실시예에 따른 채널에 대한 엑스레이 회절(X-ray diffraction)을 설명하기 위한 도면이다.
예시적으로 제조된 VO2 박막의 결정 구조를 확인하기 위하여 엑스레이 회절(XRD)을 실시한 결과이다. 예시적으로 제조된 VO2 박막의 XRD 패턴에서는 
가 27.78도, 32도 및 55.12도에서 피크가 관찰되었다. 32도에서 나타난 피크는 SiNx 의 (001) 면에 해당하는 결과이고, 27.78도에서 관찰된 피크는 VO2 박막의 절연체상의 (011)면에 해당한다. 이를 통해서 상온에서 VO2 채널이 SiNx/Si 기판 상에 기타 다른 바냐듐 옥사이즈(Vanadium oxides) 성분을 갖고 있지 않은 고품질 단결정의 VO2 박막이 합성되었음을 확인할 수 있다.
도 5는 본 발명의 한 실시예에 따른 채널에 대한 온도에 따른 저항 변화를 설명하기 위한 도면이다.
도 5를 참조하면 VO2 박막의 금속-절연체 상전이 현상에 따른 온도에 대한 저항 변화 그래프가 도시되어 있다. 온도 변화에 따른 저항변화 이력곡선은 저항 변화가 103 정도의 저항 변화를 보이고 있으며 온도에 따른 히스테리시스 폭은 섭씨 8도 정도의 저항 변화의 특성을 보인다.
도 6은 본 발명의 한 실시예에 따른 사이리스터에 대한 브레이크 오버 전압을 설명하기 위한 도면이다.
예시적으로 제조된 채널(120)의 길이는 20 um이고, 폭은 10 um으로써, 전류-전압 특성 측정을 통해 9 V의 브레이크 오버 전압을 갖는다는 것이 실험을 통해 확인되었고, 채널 길이 및 폭의 다양한 변화를 통해 수 볼트에서 수십 볼트까지 제어할 수 있음을 확인하였다.
도 7은 본 발명의 한 실시예에 따른 사이리스터의 부성 미분 저항 특성을 설명하기 위한 도면이다.
VO2 박막에서의 금속 도메인과 절연체 도메인의 급격한 변화를 애노드(140)와 캐소드(130)에 전류를 흘려줌으로써 채널(120)에서 절연체 도메인의 전자 밀도를 순간적으로 증가시켜 절연체 도메인에 국부적으로 응집되어 있는 전자들을 도통시킴으로서 부성 미분 저항 특성 곡선을 구현해 내었다. 실시예의 부성 미분 저항 특성 곡선은 브레이크 오버 전압이 9 V로 측정 장비의 최대 측정 범위를 넘지 않기 위해 상온 섭씨 40도에서 실시하였다.
도 8은 본 발명의 한 실시예에 따른 사이리스터의 스위칭 특성을 설명하기 위한 도면이다.
제1 실시예에 따른 사이리스터(10)의 게이트 전압을 제어하여 금속-절연체 상전이 현상을 제어하였다. 이를 통해 부성 미분 저항 특선 곡선에서 바이어스 전류 0.6 mA에서 ?15V 게이트 전압에서 채널 전압의 스위칭이 구현되었다. 이와 같은 외부의 전기장을 통한 금속-절연체 상전이 제어를 통해 VO2 기반 사이리스터의 스위칭 특성이 완벽하게 구현되었다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 20: 사이리스터
110, 210: 기판
120, 220: 채널
130, 230: 캐소드
140, 240: 애노드
150, 250: 유전체
160, 260: 게이트
110, 210: 기판
120, 220: 채널
130, 230: 캐소드
140, 240: 애노드
150, 250: 유전체
160, 260: 게이트
Claims (8)
- 이산화 바나듐(vanadium dioxide)으로 구성된 채널(channel);
상기 채널의 일단에 연결된 캐소드(cathode);
상기 채널의 타단에 연결된 애노드(anode);
상기 채널과 물리적으로 이격된 게이트(gate); 및
상기 채널과 상기 게이트 사이에 개재된 유전체(dielectric)를 포함하되,
상기 이산화 바나듐에 의해 금속-절연체 상전이 현상이 일어나고, 상기 금속-절연체 상전이에 의해 부성 미분 저항을 발생시키며, 상기 부성 미분 저항을 이용하여 스위칭 동작을 제어하는 사이리스터. - 제1 항에 있어서,
상기 채널은 기판 상에 증착된 박막(thin film) 형태이고,
상기 캐소드는 상기 기판의 일부와 상기 채널의 일단을 덮는 형태이고,
상기 애노드는 상기 기판의 다른 일부와 상기 채널의 타단을 덮는 형태인,
사이리스터. - 제2 항에 있어서,
상기 유전체는 상기 캐소드의 일부, 상기 채널, 및 상기 애노드의 일부를 덮고 있는 형태인,
사이리스터. - 제3 항에 있어서,
상기 게이트의 폭은 상기 캐소드와 상기 애노드 사이의 간격 이내인,
사이리스터. - 제1 항에 있어서,
상기 게이트가 최하단에 판형으로 위치하고, 상기 유전체가 상기 게이트 상부에 판형으로 위치함으로써, 상기 게이트 및 상기 유전체가 기판을 구성하는
사이리스터. - 제5 항에 있어서,
상기 채널은 상기 유전체 상에 증착된 박막 형태이고,
상기 캐소드는 상기 유전체의 일부와 상기 채널의 일단을 덮는 형태이고,
상기 애노드는 상기 유전체의 다른 일부와 상기 채널의 타단을 덮는 형태인,
사이리스터. - 제1 항에 있어서,
상기 채널의 이산화 바나듐은 단결정(single crystal) 구조를 갖는,
사이리스터. - 제1 항에 있어서,
상기 채널의 이산화 바나듐은 상온에서 절연체상인 단사정계(monoclinic)의 결정 구조를 갖는,
사이리스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160099366A KR101870860B1 (ko) | 2016-08-04 | 2016-08-04 | 사이리스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160099366A KR101870860B1 (ko) | 2016-08-04 | 2016-08-04 | 사이리스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180015851A KR20180015851A (ko) | 2018-02-14 |
| KR101870860B1 true KR101870860B1 (ko) | 2018-06-27 |
Family
ID=61229637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160099366A KR101870860B1 (ko) | 2016-08-04 | 2016-08-04 | 사이리스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101870860B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060255392A1 (en) * | 2005-05-12 | 2006-11-16 | Samsung Electronics Co., Ltd. | Transistor including metal-insulator transition material and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100576703B1 (ko) * | 2003-10-23 | 2006-05-03 | 한국전자통신연구원 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
| KR100864833B1 (ko) * | 2006-11-23 | 2008-10-23 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자 기반의 발진 회로 및 그발진 회로 구동방법 |
| KR20120021661A (ko) | 2010-08-12 | 2012-03-09 | 주식회사 하이닉스반도체 | 반도체 장치의 사이리스터 |
-
2016
- 2016-08-04 KR KR1020160099366A patent/KR101870860B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060255392A1 (en) * | 2005-05-12 | 2006-11-16 | Samsung Electronics Co., Ltd. | Transistor including metal-insulator transition material and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180015851A (ko) | 2018-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222985B2 (en) | Power semiconductor device | |
| JP6976858B2 (ja) | 積層体 | |
| JP6283364B2 (ja) | 酸化物半導体基板及びショットキーバリアダイオード | |
| JP5185341B2 (ja) | 半導体装置及びその製造方法 | |
| EP2737537B1 (en) | Iii-nitride metal insulator semiconductor field effect transistor | |
| JP5955519B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US10340356B2 (en) | Laminated article | |
| JP2019514218A (ja) | シリコン基板上にＧａＮを形成した横型高電圧ショットキーダイオード | |
| US20110006346A1 (en) | Semiconductor device | |
| US20190044029A1 (en) | Mutilayer structure containing a crystal matching layer for increased semiconductor device performance | |
| JP6305596B1 (ja) | 半導体装置及びその製造方法 | |
| CN108431963B (zh) | 半导体元件和使用该半导体元件的电气设备 | |
| JP2012231108A (ja) | 窒化物半導体素子及びその製造方法 | |
| US20230261083A1 (en) | Method of manufacturing semiconductor device | |
| WO2017110940A1 (ja) | 半導体素子及びそれを用いた電気機器 | |
| JP2016062910A (ja) | 半導体装置 | |
| KR101870860B1 (ko) | 사이리스터 | |
| JP2008244006A (ja) | ダイオード及びその製造方法 | |
| TW202105740A (zh) | 增強型金屬絕緣半導體之高電子移動率電晶體 | |
| KR20160101577A (ko) | 반도체 소자 제조방법 | |
| TWI641138B (zh) | 半導體功率元件單元及其製造方法 | |
| US20220223696A1 (en) | Method for manufacturing power semiconductor device | |
| EP3232480B1 (en) | A metal-insulator-graphene tunnel diode with bias-induced barrier modulation | |
| TW201909422A (zh) | 半導體功率元件及其製造方法 | |
| TW202416533A (zh) | 增強型高電子移動率電晶體半導體裝置及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |