CN108431963B - 半导体元件和使用该半导体元件的电气设备 - Google Patents

半导体元件和使用该半导体元件的电气设备 Download PDF

Info

Publication number
CN108431963B
CN108431963B CN201680074791.XA CN201680074791A CN108431963B CN 108431963 B CN108431963 B CN 108431963B CN 201680074791 A CN201680074791 A CN 201680074791A CN 108431963 B CN108431963 B CN 108431963B
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor element
element according
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680074791.XA
Other languages
English (en)
Other versions
CN108431963A (zh
Inventor
霍间勇辉
关谷隆司
笘井重和
川岛绘美
上冈义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority claimed from PCT/JP2016/088234 external-priority patent/WO2017110940A1/ja
Publication of CN108431963A publication Critical patent/CN108431963A/zh
Application granted granted Critical
Publication of CN108431963B publication Critical patent/CN108431963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体元件1，其特征在于，其具有：分隔开的一对欧姆电极20和肖特基电极10；以及，与上述欧姆电极20和上述肖特基电极10接触的半导体层30，所述半导体元件满足下述式(I)(式中，n为上述半导体层的载流子浓度(cm‑3)、ε为上述半导体层的介电常数(F/cm)、Ve为上述欧姆电极与上述肖特基电极之间的正向有效电压(V)、q为基本电荷(C)、L为上述欧姆电极与上述肖特基电极之间的距离(cm))。
Figure DDA0001701403560000011

Description

半导体元件和使用该半导体元件的电气设备
技术领域
本发明涉及半导体元件、以及使用该半导体元件的肖特基势垒二极管、结型晶体管、电子电路和电气设备。
背景技术
作为实现大电流、低耗电量的功率半导体材料，可列举出以Si为首的SiC、GaN等新材料。此外，氧化镓、金刚石作为下一代材料也备受关注。另一方面，它们基本以单晶的形式加以利用，因此难以在不同种基板上进行单晶生长，具有基板的选择受限的缺点。
关于SiC，适合作为功率半导体的晶体结构被认为是4H-SiC，而实现了3MV/cm以上的绝缘击穿电场。然而，由于晶格的失配大，因此难以将缺陷少的单晶以良好的成品率外延生长在Si上。如果是3C-SiC，则通过对Si晶片实施微细加工或者使用Si(211)面而能够进行外延生长，但带隙变窄，因而，绝缘击穿电场停留在1.2MV/cm。此外，GaN与4H-SiC同样地，绝缘击穿电场也为3MV/cm以上，为了量产而尝试了在Si上进行结晶生长。但是，从与Si之间的晶格失配的观点出发，虽然不及SiC的程度，但如果不借助AlN等缓冲层，则难以进行结晶生长，在量产性方面存在课题。
因而，在专利文献1那样的功率器件中实施了推进，所述功率器件使用了多晶或非晶的氧化物半导体且实现了与不同种基板的匹配。通常如非专利文献1记载的那样，在单级功率器件中，为了获得最低On电阻而使下述式的关系成立并确定耐压设计和半导体材料种类时，最佳的载流子浓度得以确定。然而，非晶或多晶半导体难以控制载流子浓度。
[数学式1]
Figure GDA0001999548450000021
(式中，εS为材料的介电常数、EC为最大绝缘击穿电场、q为基本电荷、BV为作为设计值的耐压、ND为载流子浓度。)
现有技术文献
专利文献
专利文献1：WO2015/025499A1
非专利文献
非专利文献1：“Fundamentals of Power Semiconductor Devices”，B.JayantBaliga，Springer Science&Business Media，2010/04/02
发明内容
本发明的目的在于，提供不需要控制初始载流子浓度的高耐压且低电阻的半导体元件。
本发明人等针对难以调整初始载流子浓度的课题，进行深入研究的结果而发现：如果半导体层与电极满足规定的关系式，则通过与以往的单级功率器件的相关设计方针不同的动作原理，不依赖载流子浓度地利用外因性载流子，能够获得高耐压且低电阻的半导体元件，从而完成了本发明。
根据本发明，提供以下的半导体元件等。
1.一种半导体元件，其特征在于，其具有：
分隔开的一对欧姆电极和肖特基电极；以及
与上述欧姆电极和上述肖特基电极接触的半导体层，
所述半导体元件满足下述式(I)。
[数学式2]
Figure GDA0001999548450000022
(式中，n为上述半导体层的载流子浓度(cm-3)、ε为上述半导体层的介电常数(F/cm)、Ve为上述欧姆电极与上述肖特基电极之间的正向有效电压(V)、q为基本电荷(C)、L为上述欧姆电极与上述肖特基电极之间的距离(cm)。)
2.根据1所述的半导体元件，其特征在于，上述半导体层包含金属氧化物。
3.根据2所述的半导体元件，其特征在于，上述金属氧化物含有选自In、Zn、Ga、Sn和Al中的1种以上元素。
4.根据1～3中任一项所述的半导体元件，其特征在于，上述肖特基电极包含选自Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co和Ni中的1种以上金属或其氧化物。
5.根据1～4中任一项所述的半导体元件，其特征在于，上述欧姆电极包含选自Ti、Mo、Ag、In、Al、W、Co和Ni中的1种以上金属或其化合物。
6.根据1～5中任一项所述的半导体元件，其特征在于，上述半导体层包含非晶或多晶。
7.根据1～6中任一项所述的半导体元件，其特征在于，上述半导体层的特征温度为1500K以下。
8.根据1～7中任一项所述的半导体元件，其特征在于，从肖特基电极面的外周部向着欧姆电极面引垂线时，上述欧姆电极面位于上述垂线的内侧。
9.根据1～8中任一项所述的半导体元件，其特征在于，耐压为0.5MV/cm以上。
10.根据1～9中任一项所述的半导体元件，其特征在于，上述半导体层夹在上述欧姆电极与上述肖特基电极之间。
11.根据10所述的半导体元件，其特征在于，其还具有导电性硅基板，
上述欧姆电极或上述肖特基电极与上述导电性硅基板接触。
12.根据1～9中任一项所述的半导体元件，其特征在于，在上述半导体层的一个表面上隔开间隔地存在上述欧姆电极和上述肖特基电极。
13.一种肖特基势垒二极管，其特征在于，使用了1～12中任一项所述的半导体元件。
14.一种结型晶体管，其特征在于，使用了1～12中任一项所述的半导体元件。
15.一种电子电路，其特征在于，使用了1～12中任一项所述的半导体元件、13所述的肖特基势垒二极管或14所述的结型晶体管。
16.一种电气设备、电子设备、车辆或动力机构，其特征在于，使用了15所述的电子电路。
根据本发明，能够提供不需要控制初始载流子浓度的高耐压且低电阻的半导体元件。
附图说明
图1是作为本发明的一个实施方式的半导体元件的概略截面图。
图2是作为本发明的其它实施方式的半导体元件的概略截面图。
图3是作为本发明的其它实施方式的半导体元件的概略立体图。
图4是作为本发明的其它实施方式的半导体元件的概略立体图。
图5是用于说明图2的半导体元件的电极面的图。
具体实施方式
本发明的半导体元件具有分隔开的一对欧姆电极和肖特基电极、以及与欧姆电极和肖特基电极接触的半导体层，且满足下述式(I)。
[数学式3]
Figure GDA0001999548450000051
(式中，n为上述半导体层的载流子浓度(cm-3)、ε为上述半导体层的介电常数(F/cm)、Ve为上述欧姆电极与上述肖特基电极之间的正向有效电压(V)、q为基本电荷(1.602×10-19C)、L为上述欧姆电极与上述肖特基电极之间的距离(cm)。)
n的下限可以为0，优选为1×1010以上。
更优选满足下述式(I-1)，进一步优选为下述式(I-2)。
[数学式4]
Figure GDA0001999548450000052
[数学式5]
Figure GDA0001999548450000053
上述式中，载流子浓度使用下述式，通过CV(电容-电压)测定来计算(参照APPLIEDPHYSICS LETTERS，101，113505(2012))。
[数学式6]
Figure GDA0001999548450000054
A：肖特基电极与欧姆电极重叠的部分的面积(cm2)
C：所测定的电容值(F)
εs：相对介电常数(-)
ε0：真空介电常数(8.854×10-14F/cm)
Ndep1：载流子浓度(cm-3)
Vbi：内建电压(V)
k：玻耳兹曼常数(8.617×10-5eV/K)
T：测定时的样品温度(K)
q：基本电荷(1.602×10-19C)
V：施加电压(V)
L可通过实施例中记载的方法求出。
Ve如下所述可以为0.1V。
关于介电常数ε，如果决定半导体种的组成和晶系，则可以利用文献值的相对介电常数，由相对介电常数与真空介电常数的乘积来确定。此外，在文献中的报告例少或者报告例的偏差大的情况下，也可以进行实际测定。在实际测定时可以如下计算：根据CV测定的膜厚依赖性来测定3点以上的膜厚(L)的电容值，利用以C/A作为纵轴且以1/L作为横轴进行标绘时其斜率成为介电常数ε来计算。
为了使半导体元件满足式(I)而使半导体层中的载流子浓度降低。具体而言，降低半导体中的掺杂剂浓度。例如，如氧化物半导体那样地，在半导体中存在的氢原子或氧缺损作为掺杂剂而发挥功能的半导体的情况下，形成缺陷少且膜密度高的膜对于降低载流子浓度而言是有效的。
图1是作为本发明的一个实施方式的半导体元件的概略截面图。
该半导体元件1(纵型)依次具有肖特基电极10、半导体层30、欧姆电极20。进而，在肖特基电极10的与半导体层30侧相反的一侧具有导电性基板40。
图2是作为本发明的其它实施方式的半导体元件的概略截面图。
该半导体元件2(纵型)依次具有肖特基电极10、半导体层30、欧姆电极20。进而，在欧姆电极20的与半导体层30侧相反的一侧具有导电性基板40。此外，在欧姆电极20的两侧具有绝缘层50，由欧姆电极20与两侧的绝缘层50形成1层。图3的半导体元件3仅在欧姆电极20的宽度较宽的方面与图2的元件2不同。
图4是作为本发明的其它实施方式的半导体元件的概略截面图。
对于该半导体元件4(横型)而言，在半导体层30的相面对的第一面和第二面之中，在第一面上隔开间隔地配置有肖特基电极10和欧姆电极20。进而，在半导体层30的第二面具有绝缘性基板60。
满足上述式(I)的本发明的半导体元件中，半导体层的初始载流子浓度小，外因性载流子作为导电的主要因素而发挥功能。半导体层的陷阱密度小，不妨碍外因性载流子的传导。
此外，专利文献1中，呈现下述式的关系，基于以往的单级功率器件的载流子浓度设计方针，在载流子浓度的控制性方面存在问题。
[数学式7]
Figure GDA0001999548450000071
(式中，n、ε、Ve、q和L与式(I)相同。)
本发明的半导体元件的反向漏电流小、正向On电阻低，可提取大电流。此外，作为导电性基板，即使使用廉价的硅基板、金属基板，也会表现出良好的整流特性。进而，即使利用溅射等生产率优异的方式进行氧化物半导体层的制膜，也会表现出良好的整流特性。本发明的半导体元件对于纵型肖特基势垒二极管用途而言是特别优异的。
<关于式(I)>
一般来说，不存在载流子的绝缘体中，下述式(1)是成立的。
Jins＝(9/8)με(V2/L3) (1)
Jins：电流密度(A/cm2)
μ：迁移率(cm2/V·s)
ε：物质的介电常数(F/cm)
V：施加电压(V)
L：流通电流的区域的厚度(cm)。
另一方面，关于存在载流子的导电体，下述式(2)是成立的。
Johm＝qnμ(V/L) (2)
Johm：电流密度(A/cm2)
q：基本电荷(1.602×10-19C)
n：载流子浓度(cm-3)
μ：迁移率(cm2/V·s)
V：施加电压(V)
L：流通电流的区域的厚度(cm)。
在达到Jins＝Johm的条件下，下述式(3)是成立的。
[数学式8]
Figure GDA0001999548450000081
(式中，n、ε、V、q和L与式(1)、(2)相同。)
因此，在下述式(4)成立的情况下，呈现Jins＞Johm，是指绝缘性传导的贡献大。即，是指外因性载流子作为导电的主要因素而发挥功能。
[数学式9]
Figure GDA0001999548450000082
(式中，n、ε、V、q和L与式(1)、(2)相同。)
在单级且显示出整流特性的肖特基势垒二极管、结型场效应晶体管(JFET)、金属氧化膜半导体场效应晶体管(MOSFET)中，存在漂移区，一般来说，在漂移区中，上述式(2)的关系是成立的。此时，施加电压V是指对漂移层施加的电压。上述式(I)中，将Ve定义为正向有效电压，但考虑到实际的设备构成时，其表示：对于施加电压V去除用于消除能带弯曲的内建电压Vbi等的影响而得到的对漂移层的有效电压。
在肖特基势垒二极管、结型场效应晶体管(JFET)、金属氧化膜半导体场效应晶体管(MOSFET)等设备中，如果在一对欧姆电极和肖特基电极之间具有半导体层，且上述式(I)成立，则外因性载流子作为导电的主要因素而发挥功能。
介电常数ε是半导体的相对介电常数εr与真空介电常数ε0(8.854×10-14(8.854E-14)[F/cm])的乘积。εr是因材料而异的参数，优选为3～20、更优选为5～16、进一步优选为9～13。如果相对介电常数过低，则外因性载流子的注入变少，有可能得不到高电流。如果相对介电常数过大，则寄生电容的增加、电流特性有可能发生滞后(hysterisis)。
关于正向有效电压Ve，考虑到使用实际的正向特性时对单级设备施加的电压通常为0.5V～1.5V左右、内建电压Vbi通常为0.7V～1.3V左右时，Ve可以视为0.1V左右。由于基本电荷的值为1.602×10-19C/个，因此将εr假设为10时，鉴于式(I)，载流子浓度n的上限值用半导体层的一对欧姆电极和肖特基电极的间隔L来决定，如表1所示。
[表1]
L(nm) n(cm-3)
10 5.47E+17
20 1.37E+17
50 2.19E+16
100 5.47E+15
200 1.37E+15
300 6.07E+14
500 2.19E+14
1000 5.47E+13
2000 1.37E+13
5000 2.19E+12
10000 5.47E+11
L优选为10nm＜L＜100000nm、更优选为20nm＜L＜10000nm、进一步优选为30nm＜L＜1000nm、最优选为50nm＜L＜300nm。如果电极间的间隔L过短，则从耐压的观点来看有可能产生问题，如果L过大，则电流值有可能降低或者纵型元件的半导体层的膜厚有可能增加而导致成膜耗费时间。
L与n优选满足下述式(I-a)、更优选满足下述式(I-b)、进一步优选满足下述式(I-c)、特别优选满足下述式(I-d)所示的关系。
[数学式10]
Figure GDA0001999548450000101
Figure GDA0001999548450000102
Figure GDA0001999548450000103
Figure GDA0001999548450000104
(式中，n、ε、Ve、q和L与式(I)相同。)
如果n过低，则半导体层内部存在的陷阱造成影响，扩散电流的影响变大，电流特性有可能劣化。另一方面，如果n达到式(I)的εVe/qL2以上，则漂移电流的影响变大，接近以往的动作特性，难以产生本发明的效果。
<半导体元件的耐压>
本发明的半导体元件在一对欧姆电极和肖特基电极之间具有半导体层。与以往的功率器件相比，设计载流子浓度变低，因此，耐压VBD的设计为VBD～EcL/2，与此相对，达到VBD～EcL，在同一L的对比下，可期待耐压提高2倍左右。此处，Ec为最大绝缘击穿电场，L为电极间长度。
此外，对于以往的功率器件而言，由于初始载流子浓度高，因此施加反向偏压时的漏电流大，从肖特基电极面的外周部(侧面)向着欧姆电极面引垂线时，难以采取欧姆电极面被自肖特基面起的垂线内含的元件构成。本发明中，半导体层中的初始载流子浓度低，在施加正向电压时，从肖特基电极面的外周部向着欧姆面引垂线时，外因性载流子仅注入至欧姆电极面被自肖特基面起的垂线内含的范围内。另一方面，在施加反向偏压时，半导体层整体不存在载流子，因此，由回流导致的漏电流的影响少。
图5是用于说明图2的半导体元件的电极面的图。图5中，肖特基电极面的外周部是用符号12表示的部分，欧姆电极面是用符号22表示的部分。从肖特基电极面的外周部12向着欧姆电极面22引出的垂线用符号A表示。
对于纵型的功率器件而言，半导体层下部通常形成欧姆电极，但欧姆电极位于自肖特基电极起的垂线内侧时，可以在半导体层下部容易地使用肖特基电极。此外，对于通常的功率器件而言，已知的是使用保护环等电场缓和结构来实现反向漏电流的降低，但因这样的构成而导致工艺的缺点，可以省略或削减这些电场缓和结构。
对于外因性载流子起到支配性作用的单级功率器件而言，如上所述，耐压达到VBD～EcL，因此，可通过电极间的长度L和耐压VBD的测定结果来容易地决定绝缘击穿电场。此处，每单位L的耐压相当于绝缘击穿电场。如果平均膜厚的耐压高，则在设计同一耐压元件的方面能够减小L，因此，外因性载流子的注入增加，能够提供电阻更低的元件。关于每单位L的耐压，优选为0.5MV/cm以上、更优选为0.8MV/cm以上、进一步优选为1.0MV/cm以上、特别优选为3.0MV/cm以上。每单位L的耐压可通过测定击穿电压(V)，并除以L的长度来求出。例如，在肖特基势垒二极管的情况下，扫描反向电压时，将达到1×10-3A的电流值的最初电压值定义为击穿电压。
此外，每单位L的耐压可通过半导体层的材料选择来调整。本发明中，关于半导体层的材料，为带隙1eV以上且包含非晶或多晶的半导体层时，可以为0.5MV/cm以上。为带隙2eV以上的材料时，可以为1.0MV/cm以上，为带隙2eV以上且包含非晶或多晶的半导体层时，可以为3.0MV/cm以上。
<特征温度>
特征温度是表示非晶体或多晶体所特有的导带下端的带尾能级的特征的参数，在导带下端具有带尾能级的外因性载流子起到支配性作用的半导体符合下述式(5)的特性。
[数学式11]
Figure GDA0001999548450000121
J：电流密度(A/cm2)
u：迁移率(cm2/V·s)
Nc：半导体的有效状态密度(cm-3)
Nt：导带下端部的带尾能级密度(cm-3)
ε：物质介电常数(F/cm)
V：施加电压(V)
L：流通电流的区域的厚度(cm)
e：基本电荷(1.602×10-19C)
l：Tc/T
Tc：特征温度(K)
T：实际温度(K)
特征温度Tc是达到Tc＞T的参数，在带尾能级数多、通过陷阱而注入的外因性载流子的传导受到阻碍时，成为大数值。实施电流-电压测定，根据式(5)可知Log(J)-Log(V)的图表的斜率为1+1，因此，由斜率求出l，算出Tc。其中，Tc的值相对于某一连续范围的施加电压恒定时，成为半导体层具有带尾能级的指标。优选为Tc＜1500K、更优选为Tc＜900K、进一步优选为Tc＜600K。如果Tc的值大，则被带尾能级捕获的外因性载流子数增加，设备特性有可能高电阻化。
特征温度可通过实施电流-电压测定，并由Log(J)-Log(V)的图表的斜率求出。对于非晶或多晶半导体而言，通过提高原子结构的近程有序性而能够降低特征温度。例如，在非晶金属氧化物半导体的情况下，密度低的膜存在近程有序性变低、特征温度变高的倾向。对于通过溅射而成膜的非晶金属氧化物半导体而言，密度与成膜条件可见关联性。靶-基板距离越近、溅射压力越低、成膜时的基板温度越高或成膜后的退火温度越高、或者溅射成膜时对靶施加的电压越高，则越容易形成高密度的膜。此外，在溅射成膜时，作为溅射气体，如果添加0.1体积％～10体积％的H2或H2O，则容易获得高密度的膜。如果非晶或多晶半导体层为含有选自In、Zn、Ga和Sn中的1种以上元素的金属氧化物半导体，则能够利用对象性高的s轨道，因此，难以受到周期电势紊乱的影响，特征温度容易变低。
<漂移层的层叠化(限定于纵型的元件)>
通过达到下述式(6)的载流子浓度nL低的半导体层(L1、L2、···Ln)(nL和Ln表示从肖特基电极朝向欧姆电极计数时，位于第n位的载流子浓度低的层的载流子浓度和膜厚)和载流子浓度nh高的半导体层(d1、d2、···dn-1)(nh和dn表示从肖特基电极朝向欧姆电极计数时，位于第n位的载流子浓度高的层的载流子浓度和膜厚)，能够获得漂移层具有重复结构的半导体元件(纵型)。
[数学式12]
Figure GDA0001999548450000131
(式中，nL表示从肖特基电极朝向欧姆电极计数时，位于第n位的载流子浓度低的层的载流子浓度；ε表示第n位的载流子浓度低的半导体层的介电常数；Ve表示对第n位的载流子浓度低的半导体层施加的有效电压(可以设为Ve＝0.1V)；q表示基本电荷；Ln表示第n位的载流子浓度低的半导体层的膜厚。)
与单层的漂移构成相比，通过层叠化而能够期待耐压的提高和电阻值的减少。此时，Ln优选为10nm＜Ln＜1000nm、更优选为20nm＜Ln＜300nm、进一步优选为30nm＜Ln＜200nm、特别优选为30nm＜Ln＜100nm。如果Ln过短，则偏差有可能变大，如果Ln过长，则电阻值有可能变高。此外，dn优选为3nm＜dn＜30nm、更优选为5nm＜dn＜10nm。如果dn过长，则施加反向偏压时耗尽层不会遍及从肖特基电极起至欧姆电极为止的整个区域，从耐压的观点出发有可能发生问题。如果dn过短，则在Ln与Ln+1之间起不到作为分隔层的作用，作为层叠构成有可能不会发挥功能。nh优选为下述式(6-a)、更优选为下述式(6-b)、进一步优选为下述式(6-c)。
[数学式13]
Figure GDA0001999548450000141
1×1016＜nh＜1×1019cm-3 (6-b)
5×1016＜nh＜1×1018cm-3 (6-c)
(式中，ε表示第n位的载流子浓度高的半导体层的介电常数；Ve表示对第n位的载流子浓度高的半导体层施加的有效电压(可以设为Ve＝0.1V)；q表示基本电荷；dn表示第n位的载流子浓度高的半导体层的膜厚。)
如果nh过大，则施加反向偏压时的耗尽层的延伸被载流子浓度高的半导体层抑制，有可能难以维持耐压。如果nh过小，则正向施加时还需要对载流子浓度高的层注入外因性载流子，作为结果，多个载流子浓度低的半导体层作为一个载流子浓度低的层而发挥作用，电阳.值有可能变高。
与肖特基电极接触的层优选为载流子浓度低的层。
<半导体元件的串联>
在以往的单级功率器件的耐压设计方面，施加有额定耐压的电压时，肖特基金属侧的半导体界面的电场强度达到绝缘击穿电场附近，半导体元件难以连接。例如，在肖特基势垒二极管的情况下，即使将600V耐压的元件串联多个，也难以获得600V以上的耐压。本发明的初始载流子浓度低且使用外部注入载流子的半导体元件(功率器件)在串联多个时，根据所连接的个数，耐压以额定耐压的乘积来增加。因此，可容易地提供期望耐压的元件。
<半导体元件的构成层>
(1)半导体层
半导体层没有特别限定，优选包含多晶或非晶。此外，优选包含金属氧化物半导体，更优选包含含有选自In、Zn、Ga、Sn和Al中的1种以上元素的金属氧化物半导体。如果为非晶，则大面积均匀性优异，降低在施加反向偏压时的碰撞离子化，对于提高耐压是有效的。如果为多晶，则大面积均匀性且传导特性良好。由金属氧化物半导体制造半导体层时，可以采取使用了烧结体溅射靶的大面积性优异的成膜方法。通过使半导体层利用含有选自In、Zn、Ga、Sn和Al中的1种以上元素的金属氧化物半导体，能够利用金属元素的s轨道的传导特性，因此，即使形成非晶、多晶，也会形成轨道重叠且传导特性优异的半导体层。
金属氧化物半导体可以包含1种或2种以上的金属氧化物。作为金属氧化物，可列举出In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga或Al的氧化物等。期望包含选自In、Zn、Ga和Sn中的1种以上元素。
金属氧化物半导体的金属可以基本上由选自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga和Al中的1种以上构成。此外，金属的例如95原子％以上、98原子％以上或99原子％以上可以为选自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga和Al中的1种以上。
构成金属氧化物半导体的金属氧化物优选满足下述式(A)～(C)的原子比。如果为这样的组成，则能够得到高耐压、低On电阻。
0≤x/(x+y+z)≤0.8 (A)
0≤y/(x+y+z)≤0.8 (B)
0≤z/(x+y+z)≤1.0 (C)
(式中，x表示选自In、Sn、Ge和Ti中的1种以上元素的原子数；
y表示选自Zn、Y、Sm、Ce和Nd中的1种以上元素的原子数；
z表示选自Ga和Al中的1种以上的原子数。)
如果x超过0.8，则x为In或Sn时，金属氧化物的绝缘性变低，有可能难以获得肖特基接触，x为Ge或Ti时，金属氧化物的绝缘性变高，有可能成为因欧姆损失而导致发热的原因。
上述组成(A)～(C)更优选分别为下述式(A-1)～(C-1)。
0≤x/(x+y+z)≤0.7 (A-1)
0≤y/(x+y+z)≤0.8 (B-1)
z为Ga时：0.02≤z/(x+y+z)≤1.0
z为Al时：0.005≤z/(x+y+z)≤0.5 (C-1)
(式中，x、y和z与上述式(A)～(C)相同。)
z为Ga时，如果低于0.02，则金属氧化物中的氧容易脱离，电特性有可能不均。
上述组成(A)～(C)进一步优选分别为下述式(A-2)～(C-2)。
0.1≤x/(x+y+z)≤0.5 (A-2)
0.1≤y/(x+y+z)≤0.5 (B-2)
0.03≤z/(x+y+z)≤0.5 (C-2)
(式中，x和y与上述式(A)～(C)相同，z为Ga。)
此外，上述的组成(A)和(C)优选分别为下述式(A-3)和(C-3)。
0≤x/(x+y+z)≤0.25 (A-3)
0.3≤z/(x+y+z)≤1.0 (C-3)
(式中，x、y和z与上述式(A)、(C)相同。)
构成金属氧化物半导体层的金属氧化物可以是非晶，也可以是结晶，结晶可以为微晶也可以为单晶。金属氧化物优选为非晶或微晶。将金属氧化物制成单晶时，以种晶为起点而使结晶生长，或者使用MBE(分子束外延)、PLD(脉冲激光堆积)等方法。若在SiO2表面、金属表面上进行结晶生长，则容易发生晶体缺陷，作为沿着纵向通电的设备而使用时，该晶体缺陷有可能成为不良情况的原因。在SiO2表面、金属表面上进行结晶生长时，为了使粒径不会过大而适当调整加热温度、时间等。
另一方面，在非晶的情况下，即使存在未键合键，也不会以晶体缺陷的形式存在，因此能够缓和电特性的偏差、特性的明显劣化。进而，金属氧化物与Si半导体等的共价键不同，离子键合性强，因此，由未键合键形成的能级接近导电带、满充体。因此，与Si、SiC等相比，金属氧化物的由结构导致的迁移率等电特性的差异小。如果积极地利用金属氧化物的这种性质，则不拘泥于单晶，也能够以高成品率提供高耐压且可靠性高的大电流二极管、切换元件。
此处，“非晶”是指：获取金属氧化物层的膜厚方向的截面，通过透射电子显微镜等电子束衍射方法进行评价时，得不到明显的衍射斑点。期望从电子束的照射区域为10nm左右的宽阔区域中获取衍射图像。明显的斑点是指：从衍射图像中观察到具备对称性的衍射点。
此外，“非晶”还包括存在一部分发生结晶化、微晶化的部分这一情况。如果对一部分发生结晶化的部分照射电子束，则有时确认到衍射图像。
“微晶结构”是指：晶体粒径的尺寸为亚微米以下，不存在明显的晶界。
“多晶”是指：晶体粒径的尺寸超过微米尺寸，存在明显的晶界。
构成金属氧化物半导体层的各层的载流子浓度通常为1×1011～1×1018cm-3，例如为1×1013～1×1018cm-3。载流子浓度例如可通过CV测定来求出。
对二极管要求的性质有高速切换、高耐压、低On电阻，但如果采用使用了金属氧化物的半导体元件，则能够兼顾这些特性。这是因为：金属氧化物原本的带隙宽、耐压高。此外，因氧缺损而容易形成n型、难以形成p型，这也适合于高速切换。
为了降低On电阻而提高迁移率，因此使其结晶化即可，优选至无法形成晶界的程度为止。晶界时常存在空孔，在施加电场时发生极化，该极化有可能降低耐压性能。在耐电压显著降低的情况下，优选在非晶的状态下直接使用。以非晶的形式使用时，还因形成金属氧化物层的元素种类而异，但将加热处理条件设定为例如500℃以下、1小时以内即可。通过以500℃以下的低温进行加热，能够获得稳定的非晶状态。
半导体层的膜厚没有限定，通常为100nm～8000nm。
(2)肖特基电极
构成肖特基电极的金属没有特别限定，优选为选自Pd、Mo、Pt、Ir、Ru、Ni、W、Cr、Re、Te、Mn、Os、Fe、Rh和Co中的1种以上金属(包含合金)或其金属氧化物，更优选为选自Pd、Pt、Ir和Ru中的1种以上金属(包含合金)或其金属氧化物。
此外，优选为与上述氧化物半导体层的耐压层形成良好肖特基接触的金属或金属氧化物。更优选为在与氧化物半导体的组合中形成高肖特基壁垒的Pd氧化物、Pt氧化物、Ir氧化物、Ru氧化物。
一般来说，这些氧化物有时因氧化状态而形成半导体、绝缘体，但通过选择组成、制膜条件而维持高载流子密度的金属状态，通过与氧化物半导体的接触而能够形成良好的肖特基接触。为了氧化物形成良好的肖特基电极，优选的是，肖特基电极的载流子浓度期望为1018cm-3以上。如果低于1018cm-3，则与氧化物半导体层的接触形成p-n结，高速响应等肖特基二极管的特征有时受损。载流子浓度可通过例如空穴测定等来求出。
作为用于获得金属氧化物层的制造方法，没有特别限定，可适合地使用在含氧的气氛下进行该金属靶的反应性溅射的方法。
肖特基电极的厚度通常为2nm～500nm、优选为5nm～200nm。如果过薄，则通过接触的金属而受到影响，正向偏压时的On电阻有可能增加。如果过厚，则因自身的电阻而使正向偏压时的On电阻增加或者肖特基界面的平坦性变差，耐电压性有可能降低。
为了降低与基板或电流取出电极的接触电阻、提高密合性，肖特基电极可以在与半导体层接触的一侧的相反侧层叠多层包含组成不同的金属、金属氧化物的层。
(3)欧姆电极
关于欧姆电极的材料，只要能够与半导体层实现良好的欧姆接触，就没有特别限定，优选为选自Ti、Mo、Au、Ag、In、Al、W、Co和Ni中的1种以上金属(包含合金)或其化合物(氧化物等)，更优选为选自Mo、Ti、Au、Ag和Al中的1种以上金属(包含合金)或其化合物。此外，也可以由多个层来构成欧姆电极。例如，与半导体层接触的部分使用Mo电极层，为了取出大电流，可以进一步厚厚地层叠Au、Al等金属层，将该层作为引线接合的基底。
欧姆电极的厚度通常为10nm～5μm。
(4)制膜方法
各层的制膜方法没有特别限定，可以使用热CVD法、CAT-CVD法、光CVD法、雾化CVD法、MO-CVD法、等离子体CVD法等CVD法；MBE、ALD等控制原子水平的制膜方法；离子镀、离子束溅射、磁控溅射等PVD法；使用刮板法、注射法、挤出法、热加压法、溶胶凝胶法、气溶胶沉积法等现有公知的陶瓷工序的方法；涂布法、旋涂法、印刷法、喷雾法、电镀法、镀敷法、胶束电解法等湿式法等。
在选择金属氧化物半导体的情况下，半导体层的成膜方法优选为溅射。成膜气体优选从稀有气体、氧、氢、水中选择至少1种以上。溅射靶与基板距离(TS间隔)优选为10mm～200mm。如果TS间隔过短，则有可能无法放电。TS间隔过长时，半导体的膜质变得疏松，有可能形成特征温度大的膜。
(5)基板
半导体元件的基板没有特别限定，可以使用公知的基板。作为基板，可列举出导电性基板、半导体基板、绝缘性基板等。
纵型半导体元件中，如图1、2所示那样，可以使用导电性基板。导电性基板可以与肖特基电极或欧姆电极接触地配置。作为导电性基板，可以使用硅单晶基板、硅多晶基板、硅结晶基板等现有公知的表面平滑性优异的基板。此外，除了硅基板之外，也可以使用SiC基板、GaN基板、GaAs基板等半导体基板。还可以利用Al基板、Cu基板、Ni基板等导电性优异的金属基板。如果考虑到量产性、成本，则优选为硅基板。硅基板根据有无掺杂、种类而存在n型、i型、p型，从沿着纵向流通电流的方面来看，优选为电阻小的n型或p型。作为掺杂剂，可以使用现有公知的B、P、Sb等。特别是想要降低电阻时，可以将As、红磷作为掺杂剂。
横型半导体元件中，如图4所示那样，可以使用绝缘性基板。绝缘性基板可以与半导体层接触地配置。作为绝缘性基板，只要具有绝缘性就没有特别限定，可以在不丧失本发明效果的范围内任意地选择通常使用的基板。例如，可以使用石英玻璃、钡硼硅酸玻璃、铝硼硅酸玻璃、铝硅酸盐玻璃等通过熔融法、浮法制作的无碱玻璃基板、陶瓷基板、以及具有可耐受本制作工序的处理温度的耐热性的塑料基板等。
此外，作为绝缘性基板，也可以使用介电性基板。
作为介电性基板，可列举出铌酸锂基板、钽酸锂基板、氧化锌基板、水晶基板、蓝宝石基板等。
此外，也可以使用在不锈钢合金等金属基板的表面上设置有绝缘膜、介电膜的基板。此外，可以在基板上形成作为基底膜的绝缘膜。作为基底膜，可以使用CVD法、溅射法等来形成单层或多层的氧化硅膜、氮化硅膜、氧化氮化硅膜或氮化氧化硅膜等。
半导体基板只要能够保持表面的平滑性，则材料没有特别限定。
作为半导体基板，可列举出将载流子浓度调整至1×1018cm-3以下的Si基板、GaN基板、SiC基板、GaP基板、GaAs基板、ZnO基板、Ga2O3基板、GaSb基板、InP基板、InAs基板、InSb基板、ZnS基板、ZnTe基板、金刚石基板等。
半导体基板可以是单晶，也可以是多晶。此外，可以是非晶基板或部分包含非晶的基板。也可以使用通过CVD(化学气相生长)等方法在导电体基板、半导体基板、绝缘性基板上形成有半导体膜的基板。
作为基板，可以使用在上述导电性基板、半导体基板或绝缘性基板上具有包含多种材料的任意结构、层结构、电路、配线、电极等的基材。
作为任意结构的材料，例如可列举出形成大规模集成电路(LSI)上的后段制程的金属、层间绝缘膜等的各种金属或绝缘物的复合材料。
作为层结构的层，没有特别限定，可以使用电极层、绝缘层、半导体层、电介质层、保护膜层、应力缓冲层、遮光层、电子/空穴注入层、电子/空穴传输层、发光层、电子/空穴阻挡层、结晶生长层、密合性改善层、存储层液晶层、电容器层、蓄电层等公知的层。
作为电极层，通常可列举出Al层、Si层、Sc层、Ti层、V层、Cr层、Ni层、Cu层、Zn层、Ga层、Ge层、Y层、Zr层、Nb层、Mo层、Tc层、Ru层、Rh层、Pd层、Ag层、Cd层、In层、Sn层、Sb层、Te层、Hf层、Ta层、W层、Re层、Os层、Ir层、Pt层、Au层、包含1种以上这些层的金属而得到的合金层、以及氧化物电极层等。也可以增加氧化物半导体、Si等半导体的载流子浓度而用于电极层。
作为绝缘层，通常可列举出包含选自Al、Si、Sc、Ti、V、Cr、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt和Au中的1种以上金属的氧化物绝缘膜、氮化膜等。
作为半导体层，不局限于单晶、多晶、非晶的结晶状态，可广泛列举出Si层、GaN层、SiC层、GaP层、GaAs层、GaSb层、InP层、InAs层、InSb层、ZnS层、ZnTe层、金刚石层、Ga2O3、ZnO、InGaZnO等氧化物半导体层、并五苯等有机半导体层等。
作为电介质层，可列举出铌酸锂层、钽酸锂层、氧化锌层、水晶基板层、蓝宝石层、BaTiO3层、Pb(Zr，Ti)O3(PZT)层、(Pb，La)(Zr，Ti)O3(PLZT)层、Pb(Zr，Ti，Nb)O3(PZTN)层、Pb(Ni，Nb)O3-PbTiO3(PNN-PT)层、Pb(Ni，Nb)O3-PbZnO3(PNN-PZ)层、Pb(Mg，Nb)O3-PbTiO3(PMN-PT)层、SrBi2Ta2O9(SBT)层、(K，Na)TaO3层、(K，Na)NbO3层、BiFeO3层、Bi(Nd，La)TiOx层(x＝2.5～3.0)、HfSiO(N)层、HfO2-Al2O3层、La2O3层、La2O3-Al2O3层等。
作为保护膜层的膜，不局限于无机物、有机物，可列举出绝缘性优异、水等的透过性低的膜。作为保护膜层，例如可列举出SiO2层、SiNx层(x＝1.20～1.33)、SiON层、Al2O3层等。
作为应力缓冲层，可列举出AlGaN层等。
作为遮光层，例如可列举出包含金属、金属-有机物等的黑色矩阵层、滤色器层。
作为电子/空穴注入层，可列举出氧化物半导体层、有机半导体层等。
作为电子/空穴传输层，可列举出氧化物半导体层、有机半导体层等。
作为发光层，可列举出无机半导体层、有机半导体层等。
作为电子/空穴阻挡层，可列举出氧化物半导体层等。
作为基材，可列举出发电器件、发光器件、传感器、电力转换器件、演算器件、保护器件、光电子学器件、显示器、存储器、具有后段制程的半导体器件、蓄电器件等。
层结构的层可以为单层，也可以为两个以上的层。
本发明的半导体元件可以用作功率半导体元件、(整流)二极管元件、肖特基势垒二极管元件、静电放电(ESD)保护二极管、过渡电压保护(TVS)保护二极管、发光二极管、金属半导体场效应晶体管(MESFET)、结型场效应晶体管(JFET)、金属氧化膜半导体场效应晶体管(MOSFET)、肖特基源/栅MOSFET、雪崩倍增型光电转换元件、固体摄像元件、太阳能电池元件、光传感器元件、显示元件、电阻变化存储器等。特别是，由于能提取大电流，因此也适合于功率用途。使用了该元件的电子电路可以用于电气设备、电子设备、车辆、动力机构等。
实施例
实施例1
将电阻率为0.001Ω·cm的n型Si基板(直径为4英寸、厚度为250μm)安装于溅射装置(安内华公司制：E-200S)，进行以下的层叠电极的成膜。其中，为了消除测定时与探针之间的接触电阻，对基板背面进行Ti 100nm/Au 50nm处理。首先，在DC50W、Ar气氛下成膜出15nm的Ti，接着，在DC50W、Ar气氛下成膜出50nm的Pd，最后，作为肖特基电极，在DC50W、Ar与O2的混合气体气氛下成膜出20nm的PdO。
接着，将该基板与半导体用区域掩膜一同设置于溅射装置(ULVAC公司制：CS-200)，作为耐压层(半导体层)而成膜出200nm的InGaZnO(In∶Ga∶Zn(原子比)＝1∶1∶1、以下将该组成的氧化物记为“InGaZnO(1∶1∶1)”。关于其它复合氧化物，除了氧之外的原子比也同样记载)。成膜条件设为DC300W、Ar与H2O的混合气体气氛(H2O浓度：1体积％)。溅射靶-基板间距离(TS间隔)设为80mm。取出该基板，利用电炉在空气中、300℃的条件下退火1小时。再次将该基板与电极用区域掩膜(孔直径为50μm)一同设置于溅射装置后，作为欧姆电极(直径为50μm)，成膜出150nm的Mo。其后，使用相同的掩膜，成膜出2μm的Al电极。成膜条件均设为DC100W、Ar气氛。作为最终处理，在200℃、1小时的大气下实施老化处理。
此外，元件构成如图1所示，呈现如下特征的构成：在半导体层下部具有肖特基电极，从肖特基电极的外周部朝向欧姆电极面引垂线时，欧姆电极面位于上述垂线的内侧。
<电极间距离L>
电极间距离L由截面TEM(透射电子显微镜)像和截面TEM的EDX(能量分散型X射线分光法)像获得。将包含InGaZnO的层制成半导体层，假设肖特基电极为PdO层、假设欧姆电极为Mo，关于TEM截面图像的对比度，利用EDX将与包含InGaZnO的层一致的部位视作半导体层，定义为电极间距离L。此外，上述半导体层根据EDX被Pd与Mo夹持，电极间距离L为200nm。
半导体层因反向偏压而耗尽化，利用其通过正向偏压化而作为电阻层发挥功能，通过CV(容量-电压)测定而确认其待发挥作为半导体的功能的厚度为上述L时没有问题。根据施加反向电压时的最小容量值Cmin和施加正向电压时的最大容量值Cmax，使用C/A＝εr×ε0/d的关系式，求出对应于Cmin的膜厚dmin、对应于Cmax的膜厚dmax，其差值相对于L收敛在L±50％的值内，因而验证了电极间距离L为200nm。但是，通过膜厚测定而确认了该成膜方法的InGaZnO(1∶1∶1)的相对介电常数为16，因此使用了εr＝16。有报告称InGaZnO的相对介电常数通常为10～19左右的值。
C：容量值(F)
A：电极的有效面积(cm2)
d：作为半导体而发挥功能的膜厚(cm)
εr：相对介电常数
ε0：真空介电常数、8.854E-14[F/cm]
此处，电极的有效面积A表示：在分隔开的一对欧姆电极和肖特基电极之中，相对于半导体层彼此内含的面积。关于本实施例，可以将直径50μm的欧姆电极的面积视作A。
此外，测定CV时，使用下述B1505的CMU单元，通过偏压T来重叠电压，并实施测定。测定频率使用1kHz，AC振幅设为0.03V。
<电极种类的鉴定>
关于电极种类的鉴定，在鉴定上述半导体层后，将夹持半导体层材料的电极种类视作欧姆电极和肖特基电极来实施。根据截面EDX图像，推测包含Mo和Pd的金属或金属化合物为欧姆电极或肖特基电极。通过整流特性的确认而判断：Mo侧为欧姆电极种类、Pd侧为肖特基电极种类。进而，通过深度方向XPS(X射线光电子分光法)，一边向深度方向对元件进行Ar溅射，一边确认XPS光谱。从Mo侧朝向Mo/InGaZnO界面的XPS的Mo光谱中的源自氧的峰随着InGaZnO中包含的氧浓度而平缓地增加，且远离InGaZnO的Mo层中，着眼于Mo的XPS光谱的9成以上可归属于纯Mo，因此，欧姆电极设为Mo。
另一方面，在InGaZnO/PdO界面处，从InGaZnO侧朝向Pd的XPS的Pd光谱中的源自氧的峰不会随着InGaZnO中包含的氧浓度而平缓地减少，呈现Pd中包含某种程度的氧的状态。此外，在根据EDX图像观察Pd的区域之中，明显确认到TEM图像的对比度，根据深度方向XPS，在纯Pd的区域与InGaZnO的区域之间存在20nm的电子密度比纯Pd少的包含Pd的区域。由此，肖特基电极设为20nm左右的由Pd或PdO形成的层。如表2-1所示，标记为Pd(PdO)。
<结晶性的评价>
进行半导体层的截面TEM观察时，通过电子束衍射方法来进行结晶性的评价。电子束的照射区域根据直径10nm以上的区域来获取衍射图像。在与膜厚方向和截面平行的方向的多点处，衍射图像中无法确认到斑点形状，因此判断半导体层为非晶、即无定形。
<电特性结果>
关于所得元件，使用Keysight Technologies公司制造的B1505(搭载有HVSMU、HCSMU、MFCMU、MPSMU)、偏压T(N1272A)、电路切替机(N1258A)和Cascade公司制造的高电压探针EPS 150 TESLA，测定电压(V)-电流特性(J)和电压(V)-容量(C)特性。此外，针对以下的各项目进行评价。将结果示于表2-1。
其中，测定时在肖特基电极侧配置上述各SMU或CMU，施加偏压。欧姆电极侧为施加0V的状态。
(1)载流子浓度的测定
使用上述装置和上述CV测定来获取载流子浓度。纵轴为A2/C2，横轴为施加电压V来制作图表，以0V～2V间作为起点，利用直线的斜率与-2/(εrε0Ndepl)成比例，设为载流子浓度n＝Ndepl，求出半导体层的载流子浓度。载流子浓度如表2-1所示为1.0×1014cm-3。此外，根据CV测定的行为可确认半导体为n型。
此外，测定CV时，使用下述B1505的CMU单元，通过偏压T来重叠电压，并实施测定。测定频率使用1kHz，AC振幅设为0.03V。
可以确认本半导体元件满足以下的式(I)。此外，如上所述，介电常数由InGaZnO的相对介电常数16计算，Ve设为0.1V、L设为200nm，确定大小关系。
[数学式14]
Figure GDA0001999548450000261
(2)特征温度的测定
按照上述方法来求出特征温度。利用上述装置的HCSMU，以对元件施加正向偏压的方式(HCSMU施加正电压)施加0V～3V为止。纵轴为LogJ-LogV的差分值(LogJ1-LogJ2)/(LogV1-LogV2)、即J-V特性的“幂”(日文原文：ベき)，横轴为V。此处，J表示电流密度(A/cm2)，是测定电流值(A)除以上述电极的有效面积而得到的值。J1、J2、V1、V2是测定点1、2的电流密度和施加电压值。在2V～3V的范围内，平均的”幂”达到2.5，本区间内的”幂”的最大最小值相对于平均值达到±0.5，因此，本半导体层作为在传导度下端具有带尾能级的半导体而视为可应用上述的式(5)。根据上述式(5)，”幂”2.5等同于1+1，l＝Tc/T，测定时的实际温度为300K，因此求出特征温度为450K。
(3)耐压的确定
如上所述，耐压可通过测定击穿电压(V)并除以L的长度来求出。在该肖特基势垒二极管的情况下，扫描反向电压时，将达到1×10-3A的电流值时的最初电压值定义为击穿电压。使用HVSMU，沿着反向施加电压时，-62V处的电流值达到1×10-3A，因此，将击穿电压定义为-62V。每单位L的耐压是除以200nm而得到的绝对值3.1MV/cm。
(4)正向ON电阻Ron@2V的确定
如上所述，利用上述装置的HCSMU，以对元件施加正向偏压的方式(HCSMU施加正电压)施加0V～2V为止。测定施加2V时的电流密度J2V，定义为正向ON电阻Ron@2V＝2[V]/J2V[A/cm2]，并进行计算。
(5)漏电流值@-5V的确定
使用HVSMU，求出沿着反向施加-5V电压时的电流密度。由于为-5.0×10-8A/cm2而取绝对值，将漏电流值@-5V确定为5.0×10-8A/cm2。
实施例2～5、9、18～19
除了如表2-1、2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-1、2-2。此外，这些实施例的半导体元件满足式(I)。
实施例6
除了如表2-1所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-1。此外，该实施例的半导体元件满足式(I)。
该实施例中，将实施例1的欧姆电极从Mo变更为Ti。
在评价L时，通过Ti电极的脱氧，包含InGaZnO的TEM图像对比度与200nm相比变短，可确认半导体层的厚度为180nm。
实施例7
除了如表2-1所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-1。此外，该实施例的半导体元件满足式(I)。
该实施例中，在制作肖特基电极时进行Pd的溅射时，未用Ar与O2的混合气体进行溅射，仅利用Ar一口气成膜为70nm。
其结果，在InGaZnO/PdO界面处，从InGaZnO侧朝向Pd的XPS的Pd光谱中的源自氧的峰随着InGaZnO中包含的氧浓度而平缓地减少，无法断定Pd中包含氧。此外，在EDX图像中观察到Pd的区域之中，不存在明显观察到TEM图像的对比度的区域。由此，判断肖特基电极为70nm左右的由Pd形成的层。如表2-1所示，表述为Pd。
实施例8
将电阻率为0.001Ω·cm的n型Si基板(直径为4英寸、厚度为250μm)安装于溅射装置(安内华公司制：E-200S)，作为欧姆层而成膜为以下的层叠电极。其中，为了消除测定时与探针之间的接触电阻，对基板背面进行Ti 100nm/Au 50nm处理。首先，在DC50W、Ar气氛下成膜出15nm的Ti，接着，在DC50W、Ar气氛下成膜出50nm的Ni，最后，作为欧姆电极，在DC50W、Ar气氛下成膜出20nm的Mo。
接着，将该基板与半导体用区域掩膜一同设置于溅射装置(ULVAC公司制：CS-200)，作为耐压层(半导体层)而成膜出200nm的InGaZnO(1∶1∶1)。成膜条件设为DC300W、Ar与H2O的混合气体气氛(H2O浓度：1体积％)。溅射靶-基板间距离(TS间隔)设为80mm。取出该基板，利用电炉在空气中、300℃的条件下退火1小时。再次将该基板与电极用区域掩膜(孔直径为50μm)一同设置于溅射装置后，作为肖特基电极(直径为50μm)，利用氩气与氧气的混合气体将Pd靶成膜为50nm的PdO。其后，使用相同的掩膜，成膜出100nm的Pd电极。成膜条件均设为DC100W、Ar气氛。作为最终处理，在200℃、1小时的大气下实施老化处理。
此外，元件构成如图2所示，呈现如下特征的构成：在半导体层下部具有欧姆电极，从肖特基电极的外周部朝向欧姆电极面引垂线时，欧姆电极面位于上述垂线的内侧。
针对所得半导体元件，与实施例1同样进行评价。将结果记载于表2-1。此外，该实施例的半导体元件满足式(I)。
实施例10
除了如表2-1所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-1。此外，该实施例的半导体元件满足式(I)。
该实施例中，将半导体层成膜后的退火温度上升至500的结果，在测定截面TEM时的衍射图像中观察到变化。衍射斑点虽然宽化但仍然存在，针对多个测定部位，斑点位置发生变化。因而判断该半导体膜为多晶。此外观察到：随着结晶化，半导体层的厚度也变为190nm。
实施例11
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，肖特基电极使用了Ru。呈现Si/Ti/Ru/RuO/InGaZnO/Mo的构成。RuO通过利用Ar与氧的混合气体进行溅射来形成。
实施例12
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，肖特基电极使用了Ni。呈现Si/Ti/Ni/NiO/InGaZnO/Mo的构成。NiO通过利用Ar与氧的混合气体进行溅射来形成。
实施例13
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，半导体层使用InSnZnO(1∶1∶1)靶进行溅射。
实施例14
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
半导体层使用Ga2O3靶进行溅射。由于是绝缘性的溅射靶，因此使用RF300W的成膜条件来代替DC300W。
实施例15
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，将半导体层成膜时的气氛设为Ar 100体积％，将半导体退火的温度设为频带中、150℃。半导体层使用Ga2O3靶进行溅射。由于为绝缘性的溅射靶，因此使用RF300W的成膜条件来代替DC300W。
实施例16
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，半导体层使用InAlO(93∶7)靶进行溅射。测定所得截面TEM时的衍射图像中观察到变化。衍射斑点虽然宽化但仍然存在，对于多个测定部位，斑点位置发生变化。其中，在膜厚方向上，对于衍射图像而言也未观察到斑点位置的变化。因而判断本半导体膜为多晶(柱状)。
实施例17
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。此外，该实施例的半导体元件满足式(I)。
该实施例中，半导体层使用InGaO(1∶1)靶进行溅射。此外，为了获得结晶性而将退火温度提高至600℃。与此相伴，与实施例8同样地，如图2所示，呈现PdO肖特基电极位于半导体层上部的构成。这是因为：PdO在高温下被还原而形成Pd，抑制肖特基势垒性降低。
测定所得截面TEM时的衍射图像中观察到变化。衍射斑点虽然宽化但仍然存在，相对于多个测定部位，斑点位置发生变化。其中，在膜厚方向上，对于衍射图像而言也未观察到斑点位置的变化。因而判断本半导体膜为多晶(柱状)。
实施例20
除了如表2-2所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表2-2。
该实施例中，如图3所示那样，呈现如下特征的构成：在半导体层上部具有肖特基电极，从肖特基电极的外周部朝向欧姆电极面引垂线时，欧姆电极面位于上述垂线的外侧。
虽然满足式(I)，但与实施例8相比，观察到耐压的降低和漏电流的上升。
[表2-1]
Figure GDA0001999548450000321
[表2-2]
Figure GDA0001999548450000331
比较例1
除了如表3所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表3。
该实施例中，将InGaZnO的成膜时的气氛设为Ar 100体积％。此外，未实施半导体成膜后的退火。其结果，载流子浓度处于式(I)的范围外。此外，耐压也达到0.1MV/cm，呈现难以应用于功率用途的特性。漏电流在施加-5V时，测定装置的适应电流值超过100mA，无法测定。因而，表3中表述为＞1.0×10-3A。
比较例2
除了如表3所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表3。
该实施例中，省略Pd/PdO层的成膜，肖特基电极成为Ti。结果观察到整流特性，但载流子浓度处于式(I)的范围外。此外，漏电流高，耐压也达到0.3MV/cm，呈现难以应用于功率用途的特性。
比较例3
除了如表3所示那样地变更成膜条件之外，与实施例1同样地制造半导体元件并进行评价。将结果记载于表3。
该实施例中，半导体层使用In2O3靶进行溅射。测定所得截面TEM时的衍射图像中观察到变化。衍射斑点虽然宽化但仍然存在，对于多个测定部位，斑点位置发生变化。其中，在膜厚方向上，对于衍射图像而言也未观察到斑点位置的变化。因而判断本半导体膜为多晶(柱状)。
关于电特性，载流子浓度高，所制作的肖特基二极管无法获得整流比，载流子浓度测定无法通过CV测定来进行。此外，正向的”幂”也为2V～3V范围，持续维持2以下的值，因此判断式(5)的关系性不成立，特征温度视作无法评价。观察到耐压的降低和漏电流的上升。
[表3]
Figure GDA0001999548450000351
产业上的可利用性
本发明的半导体元件可以用于肖特基势垒二极管、结型晶体管。进而，它们可以用于电子电路，可利用于各种电气设备。
以上，针对本发明的几个实施方式和/或实施例进行了详细说明，但本领域技术人员容易在实质上不脱离本发明的新教导和效果的范围内对这些例示出的实施方式和/或实施例施加多种变更。因此，这些多种变更包含在本发明的范围内。
将本申请的巴黎优先权基础、即日本申请说明书的内容全部援引至此。

Claims (41)

1.一种半导体元件，其特征在于，其具有：
分隔开的一对欧姆电极和肖特基电极；以及
与所述欧姆电极和所述肖特基电极接触的半导体层，
所述肖特基电极为金属氧化物，
所述半导体元件满足下述式(I)：
Figure FDA0003076988460000011
式中，n为所述半导体层的载流子浓度、ε为所述半导体层的介电常数、Ve为所述欧姆电极与所述肖特基电极之间的正向有效电压、q为基本电荷、L为所述欧姆电极与所述肖特基电极之间的距离，
所述n的单位为cm-3、所述ε的单位为F/cm、所述Ve的单位为V、所述q的单位为C、所述L的单位为cm。
2.根据权利要求1所述的半导体元件，
其满足下述式(I-1)，
Figure FDA0003076988460000012
3.根据权利要求1所述的半导体元件，
其满足下述式(I-2)，
Figure FDA0003076988460000013
4.根据权利要求1所述的半导体元件，其特征在于，所述半导体层包含金属氧化物半导体。
5.根据权利要求4所述的半导体元件，其中，
所述金属氧化物半导体包含1种或2种以上的金属氧化物。
6.根据权利要求5所述的半导体元件，其中，
所述金属氧化物半导体中包含的所述金属氧化物为选自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga和Al中的1种以上元素的氧化物。
7.根据权利要求4所述的半导体元件，其特征在于，所述金属氧化物半导体含有选自In、Zn、Ga、Sn和Al中的1种以上元素。
8.根据权利要求4所述的半导体元件，其中，
所述金属氧化物半导体含有选自In、Zn、Ga和Sn中的1种以上元素。
9.根据权利要求4所述的半导体元件，其中，
所述金属氧化物半导体的金属的95原子％以上为选自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga和Al中的1种以上。
10.根据权利要求5所述的半导体元件，其中，
所述金属氧化物半导体中包含的所述金属氧化物满足下述式(A)～(C)的原子比，
0≤x/(x+y+z)≤0.8 (A)
0≤y/(x+y+z)≤0.8 (B)
0≤z/(x+y+z)≤1.0 (C)
式中，x表示选自In、Sn、Ge和Ti中的1种以上元素的原子数；
y表示选自Zn、Y、Sm、Ce和Nd中的1种以上元素的原子数；
z表示选自Ga和Al中的1种以上的原子数。
11.根据权利要求5所述的半导体元件，其中，
所述金属氧化物半导体中包含的所述金属氧化物满足下述式(A-1)～(C-1)的原子比，
0≤x/(x+y+z)≤0.7 (A-1)
0≤y/(x+y+z)≤0.8 (B-1)
z为Ga时：0.02≤z/(x+y+z)≤1.0
z为Al时：0.005≤z/(x+y+z)≤0.5 (C-1)
式中，x表示选自In、Sn、Ge和Ti中的1种以上元素的原子数；
y表示选自Zn、Y、Sm、Ce和Nd中的1种以上元素的原子数；
z表示选自Ga和Al中的1种的原子数。
12.根据权利要求5所述的半导体元件，其中，
所述金属氧化物半导体中包含的所述金属氧化物满足下述式(A-2)～(C-2)的原子比，
0.1≤x/(x+y+z)≤0.5 (A-2)
0.1≤y/(x+y+z)≤0.5 (B-2)
0.03≤z/(x+y+z)≤0.5 (C-2)
式中，x表示选自In、Sn、Ge和Ti中的1种以上元素的原子数；
y表示选自Zn、Y、Sm、Ce和Nd中的1种以上元素的原子数；
z为Ga。
13.根据权利要求5所述的半导体元件，其中，
所述金属氧化物半导体中包含的所述金属氧化物满足下述式(A-3)和(C-3)的原子比，
0≤x/(x+y+z)≤0.25 (A-3)
0.3≤z/(x+y+z)≤1.0 (C-3)
式中，x表示选自In、Sn、Ge和Ti中的1种以上元素的原子数；
y表示选自Zn、Y、Sm、Ce和Nd中的1种以上元素的原子数；
z表示选自Ga和Al中的1种以上的原子数。
14.根据权利要求1～13中任一项所述的半导体元件，其中，所述半导体层的膜厚为100nm～8000nm。
15.根据权利要求1～13中任一项所述的半导体元件，其特征在于，所述肖特基电极包含选自Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co和Ni中的1种以上金属的氧化物。
16.根据权利要求1～13中任一项所述的半导体元件，其中，所述肖特基电极包含选自Pd、Ni和Ru中的1种以上金属的氧化物。
17.根据权利要求1～13中任一项所述的半导体元件，其中，所述肖特基电极包含选自Pd、Pt、Ir和Ru中的1种以上金属的氧化物。
18.根据权利要求1～13中任一项所述的半导体元件，其中，所述肖特基电极的载流子浓度为1018cm-3以上。
19.根据权利要求1～13中任一项所述的半导体元件，其中，所述肖特基电极的厚度为2nm～500nm。
20.根据权利要求1～13中任一项所述的半导体元件，其中，所述肖特基电极的厚度为5nm～200nm。
21.根据权利要求1～13中任一项所述的半导体元件，其特征在于，所述欧姆电极包含选自Ti、Mo、Au、Ag、In、Al、W、Co和Ni中的1种以上金属或其化合物。
22.根据权利要求1～13中任一项所述的半导体元件，其中，所述欧姆电极包含选自Mo、Ti、Au、Ag和Al中的1种以上金属或其化合物。
23.根据权利要求1～13中任一项所述的半导体元件，其中，所述欧姆电极包含选自Mo、Ti和In中的1种以上金属或其化合物。
24.根据权利要求1～13中任一项所述的半导体元件，其中，所述欧姆电极的厚度为10nm～5μm。
25.根据权利要求1～13中任一项所述的半导体元件，其特征在于，所述半导体层包含非晶或多晶。
26.根据权利要求1～13中任一项所述的半导体元件，其特征在于，所述半导体层的特征温度小于1500K。
27.根据权利要求1～13中任一项所述的半导体元件，其中，所述半导体层的特征温度小于900K。
28.根据权利要求1～13中任一项所述的半导体元件，其中，所述半导体层的特征温度小于600K。
29.根据权利要求1～13中任一项所述的半导体元件，其特征在于，从肖特基电极面的外周部向着欧姆电极面引垂线时，所述欧姆电极面位于所述垂线的内侧。
30.根据权利要求1～13中任一项所述的半导体元件，其特征在于，耐压为0.5MV/cm以上。
31.根据权利要求1～13中任一项所述的半导体元件，其中，耐压为0.8MV/cm以上。
32.根据权利要求1～13中任一项所述的半导体元件，其中，耐压为1.0MV/cm以上。
33.根据权利要求1～13中任一项所述的半导体元件，其中，耐压为3.0MV/cm以上。
34.根据权利要求1～13中任一项所述的半导体元件，其特征在于，所述半导体层夹在所述欧姆电极与所述肖特基电极之间。
35.根据权利要求34所述的半导体元件，其特征在于，其还具有导电性硅基板，
所述欧姆电极或所述肖特基电极与所述导电性硅基板接触。
36.根据权利要求1～13中任一项所述的半导体元件，其特征在于，在所述半导体层的一个表面上隔开间隔地存在所述欧姆电极和所述肖特基电极。
37.一种肖特基势垒二极管，其特征在于，使用了权利要求1～36中任一项所述的半导体元件。
38.一种结型晶体管，其特征在于，使用了权利要求1～36中任一项所述的半导体元件。
39.一种电子电路，其特征在于，使用了权利要求1～36中任一项所述的半导体元件、权利要求37所述的肖特基势垒二极管或权利要求38所述的结型晶体管。
40.一种电气设备、电子设备或动力机构，其特征在于，使用了权利要求39所述的电子电路。
41.一种车辆，其特征在于，使用了权利要求39所述的电子电路。
CN201680074791.XA 2015-12-25 2016-12-21 半导体元件和使用该半导体元件的电气设备 Active CN108431963B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-254761 2015-12-25
JP2015254761 2015-12-25
JP2016-159351 2016-08-15
JP2016159351A JP6975530B2 (ja) 2015-12-25 2016-08-15 半導体素子及びそれを用いた電気機器
PCT/JP2016/088234 WO2017110940A1 (ja) 2015-12-25 2016-12-21 半導体素子及びそれを用いた電気機器

Publications (2)

Publication Number Publication Date
CN108431963A CN108431963A (zh) 2018-08-21
CN108431963B true CN108431963B (zh) 2021-08-24

Family

ID=59272496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680074791.XA Active CN108431963B (zh) 2015-12-25 2016-12-21 半导体元件和使用该半导体元件的电气设备

Country Status (4)

Country Link
US (1) US10374045B2 (zh)
JP (2) JP6975530B2 (zh)
KR (1) KR102506724B1 (zh)
CN (1) CN108431963B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017100872A1 (de) * 2016-01-21 2017-07-27 Thermo King Corporation Verfahren und Systeme für Transientenschutz vom Automobiltyp für eine Solarladequelle
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
JP7015673B2 (ja) * 2017-10-27 2022-02-03 株式会社日本マイクロニクス 蓄電デバイス
JPWO2019116868A1 (ja) 2017-12-11 2020-12-24 ローム株式会社 半導体整流器
JP6895544B2 (ja) * 2018-06-21 2021-06-30 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
CN110890280B (zh) * 2019-11-27 2024-02-06 山东大学 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1579008A (zh) * 2001-10-31 2005-02-09 克里公司 用于垂直器件的背部欧姆触点的低温形成方法
WO2015025500A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2014056945A (ja) * 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
US9276066B2 (en) * 2012-09-25 2016-03-01 Fuji Electric Co., Ltd. Semiconductor multi-layer substrate and semiconductor element
US9691910B2 (en) 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
US9543290B2 (en) * 2014-01-23 2017-01-10 International Business Machines Corporation Normally-off junction field-effect transistors and application to complementary circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1579008A (zh) * 2001-10-31 2005-02-09 克里公司 用于垂直器件的背部欧姆触点的低温形成方法
WO2015025500A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード

Also Published As

Publication number Publication date
KR102506724B1 (ko) 2023-03-06
JP2021010031A (ja) 2021-01-28
JP2017120878A (ja) 2017-07-06
JP6975530B2 (ja) 2021-12-01
US10374045B2 (en) 2019-08-06
KR20180097546A (ko) 2018-08-31
CN108431963A (zh) 2018-08-21
US20190006473A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
CN108369964B (zh) 层叠体
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
CN108475702B (zh) 层叠体
KR102413244B1 (ko) 구조물, 그 제조 방법, 반도체 소자 및 전자 회로
WO2016075927A1 (ja) 新規な積層体
TWI751999B (zh) 半導體元件及使用其之電氣機器
KR101665863B1 (ko) 정류 다이오드 및 그 제조방법
JP2017118048A (ja) 積層体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant