TWI751999B - 半導體元件及使用其之電氣機器 - Google Patents

半導體元件及使用其之電氣機器 Download PDF

Info

Publication number
TWI751999B
TWI751999B TW105142985A TW105142985A TWI751999B TW I751999 B TWI751999 B TW I751999B TW 105142985 A TW105142985 A TW 105142985A TW 105142985 A TW105142985 A TW 105142985A TW I751999 B TWI751999 B TW I751999B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
electrode
schottky
semiconductor layer
Prior art date
Application number
TW105142985A
Other languages
English (en)
Other versions
TW201735358A (zh
Inventor
霍間勇輝
関谷隆司
笘井重和
川嶋絵美
上岡義弘
Original Assignee
日商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016159351A external-priority patent/JP6975530B2/ja
Application filed by 日商出光興產股份有限公司 filed Critical 日商出光興產股份有限公司
Publication of TW201735358A publication Critical patent/TW201735358A/zh
Application granted granted Critical
Publication of TWI751999B publication Critical patent/TWI751999B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本發明係一種半導體元件1，其特徵在於：具有隔開之一對歐姆電極20及肖特基電極10、以及與上述歐姆電極20及上述肖特基電極10相接之半導體層30，且滿足下述式(I)(式中，n為上述半導體層之載子濃度(cm-3 )，ε為上述半導體層之介電常數(F/cm)，Ve 為上述歐姆電極與上述肖特基電極之間之正向有效電壓(V)，q為基本電荷(C)，L為上述歐姆電極與上述肖特基電極之間之距離(cm))。

Description

半導體元件及使用其之電氣機器
本發明係關於一種半導體元件以及使用其之肖特基能障二極體、接面場效電晶體、電子電路及電氣機器。
作為實現大電流、低耗電之功率半導體材料，以Si為代表，可列舉SiC、GaN等新材料。又，氧化鎵、金剛石亦作為下一代材料而受到關注。另一方面，因該等材料基本上係以單晶形式加以利用，故而具有難以於異質基板上單晶生長，基板之選擇受到限制之缺點。
關於SiC，作為功率半導體較佳之結晶構造為4H-SiC，且絕緣破壞電場實現了3MV/cm以上。然而，因晶格之失配較大，故難以於Si上使缺陷較少之單晶良率較好地磊晶生長。若為3C-SiC，則可藉由對Si晶圓實施微細加工，或使用Si(211)面而進行磊晶生長，但帶隙變窄，故絕緣破壞電場限於1.2MV/cm。又，GaN亦與4H-SiC同樣地絕緣破壞電場為3MV/cm以上，且為實現量產而嘗試了於Si上進行結晶生長。然而，雖然就與Si之晶格失配之方面而言並未達到如SiC般之程度，但若不介隔AIN等緩衝層，則結晶難以生長，於量產性方面存在問題。
因此，正在對如專利文獻1般之實現與使用多晶或非晶之氧化物半導體之異質基板匹配之功率器件展開研究。通常，如非專利文獻1所揭示，於單極之功率器件中，為獲得最低導通電阻，下述式之關係成立，且若耐壓設計及半導體材料種類確定，則最佳載子濃度得以確定。然而，非晶或 多晶半導體難以控制載子濃度。
Figure 105142985-A0305-02-0003-2
(式中，εs為材料之介電常數，Ec為最大絕緣破壞電場，q為基本電荷，BV為作為設計值之耐壓，ND為載子濃度)
先前技術文獻 專利文獻
專利文獻1：WO2015/025499A1
非專利文獻
非專利文獻1：“Fundamentals of Power Semiconductor Devices”, B. Jayant Baliga, Springer Science & Business Media, 2010/04/02
本發明之目的在於，提供一種無需初始載子濃度控制之高耐壓且低電阻之半導體元件。
本發明者等人針對難以進行初始載子之濃度調整之問題進行努力研究，結果發現，只要半導體層與電極滿足特定之關係式，則根據與先前之單極功率器件相關之設計指南不同之動作原理，可不依賴於載子濃度而利用外因性載子，而獲得高耐壓且低電阻之半導體元件，從而完成了本發明。
根據本發明，提供以下之半導體元件等。
1.一種半導體元件，其特徵在於： 具有隔開之一對歐姆電極及肖特基電極、以及與上述歐姆電極及上述肖特基電極相接之半導體層，且滿足下述式(I)。
Figure 105142985-A0305-02-0004-3
(式中，n為上述半導體層之載子濃度(cm-3)，ε為上述半導體層之介電常數(F/cm)，Ve為上述歐姆電極與上述肖特基電極之間之正向有效電壓(V)，q為基本電荷(C)，L為上述歐姆電極與上述肖特基電極之間之距離(cm))
2.如1之半導體元件，其特徵在於：上述半導體層包含金屬氧化物。
3.如2之半導體元件，其特徵在於：上述金屬氧化物含有選自In、Zn、Ga、Sn及Al中之一種以上之元素。
4.如1至3中任一項之半導體元件，其特徵在於：上述肖特基電極包含選自Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co及Ni中之一種以上之金屬或其氧化物。
5.如1至4中任一項之半導體元件，其特徵在於：上述歐姆電極包含選自Ti、Mo、Ag、In、Al、W、Co及Ni中之一種以上之金屬或其化合物。
6.如1至5中任一項之半導體元件，其特徵在於：上述半導體層包含非晶或多晶。
7.如1至6中任一項之半導體元件，其特徵在於：上述半導體層之特 性溫度為1500K以下。
8.如1至7中任一項之半導體元件，其特徵在於：於自肖特基電極之外周部向歐姆電極面劃垂線時，上述歐姆電極面處於上述垂線之內側。
9.如1至8中任一項之半導體元件，其特徵在於：耐壓為0.5MV/cm以上。
10.如1至9中任一項之半導體元件，其特徵在於：上述半導體層介於上述歐姆電極與上述肖特基電極之間。
11.如10之半導體元件，其特徵在於：進而具有導電性矽基板，且 上述歐姆電極或上述肖特基電極與上述導電性矽基板相接。
12.如1至9中任一項之半導體元件，其特徵在於：上述歐姆電極與上述肖特基電極隔開間隔地存在於上述半導體層之一表面上。
13.一種肖特基能障二極體，其特徵在於：使用如1至12中任一項之半導體元件。
14.一種接面場效電晶體，其特徵在於：使用如1至12中任一項之半導體元件。
15.一種電子電路，其特徵在於：使用如1至12中任一項之半導體元件、如13之肖特基能障二極體或如14之接面場效電晶體。
16.一種電氣機器、電子機器、車輛或動力機構，其特徵在於：使用如15之電子電路。
根據本發明，能夠提供一種無需初始載子濃度控制之高耐壓且低電阻之半導體元件。
1:半導體元件
2:半導體元件
3:半導體元件
4:半導體元件
10:肖特基電極
12:肖特基電極之外周部
20:歐姆電極
22:歐姆電極面
30:半導體層
40:導電性基板
50:絕緣層
60:絕緣性基板
A:垂線
圖1係本發明之一實施形態之半導體元件之概略剖視圖。
圖2係本發明之其他實施形態之半導體元件之概略剖視圖。
圖3係本發明之其他實施形態之半導體元件之概略立體圖。
圖4係本發明之其他實施形態之半導體元件之概略立體圖。
圖5係用於說明圖2之半導體元件之電極面之圖。
本發明之半導體元件具有隔開之一對歐姆電極及肖特基電極、以及與歐姆電極及肖特基電極相接之半導體層，且滿足下述式(I)。
Figure 105142985-A0305-02-0006-4
(式中，n為上述半導體層之載子濃度(cm-3)，ε為上述半導體層之介電常數(F/cm)，Ve為上述歐姆電極與上述肖特基電極之間之正向有效電壓(V)，q為基本電荷(1.602×10-19C)，L為上述歐姆電極與上述肖特基電極之間之距離(cm))
n之下限可為0，但較佳為1×1010以上。
更佳為滿足以下之式(I-1)，進而較佳為滿足以下之式(I-2)。
Figure 105142985-A0305-02-0006-5
[數5]
Figure 105142985-A0305-02-0007-6
於上述式中，載子濃度係藉由CV(capacitance-voltage，電容-電壓)測定，且使用下述式而算出(參照APPLIED PHYSICS LETTERS,101,113505(2012))。
Figure 105142985-A0305-02-0007-7
A：肖特基電極及歐姆電極重複之部分之面積(cm2)
C：所測定出之電容值(F)
εs：相對介電常數(-)
ε0：真空之介電常數(8.854×10-14F/cm)
Ndepl：載子濃度(cm-3)
Vbi：內建電壓(V)
k：玻耳茲曼常數(8.617×10-5eV/K)
T：測定時之試樣溫度(K)
q：基本電荷(1.602×10-19C)
V：施加電壓(V)
L可藉由實施例中揭示之方法求出。
Ve如下所述般，可為0.1V。
關於介電常數ε，只要確定半導體種類之組成及晶系，則可利用文獻值之相對介電常數，根據相對介電常數及真空之介電常數之乘積而確定。又，於文獻中之報告例較少或根據報告例不同差異較大之情形時，亦可進 行實際測定。於進行實際測定之情形時，可利用如下方法算出，即，根據CV測定之膜厚依存性，測定3點以上之膜厚(L)之電容值，若於縱軸對C/A進行繪圖，於橫軸對1/L進行繪圖，則其斜率成為介電常數ε。
為了使半導體元件滿足式(I)，降低半導體層中之載子濃度。具體而言，降低半導體中之摻雜劑濃度。例如，於如氧化物半導體般，存在於半導體中之氫原子或氧缺陷作為摻雜劑發揮功能之半導體之情形時，形成缺陷較少且膜密度較高之膜對降低載子濃度有效。
圖1係本發明之一實施形態之半導體元件之概略剖視圖。
該半導體元件1(立式)依序具有肖特基電極10、半導體層30、歐姆電極20。進而，於肖特基電極10之與半導體層30側為相反之側具有導電性基板40。
圖2係本發明之其他實施形態之半導體元件之概略剖視圖。
該半導體元件2(立式)依序具有肖特基電極10、半導體層30、歐姆電極20。進而，於歐姆電極20之與半導體層30側為相反之側具有導電性基板40。又，歐姆電極20之兩側具有絕緣層50，以歐姆電極20與兩側之絕緣層50形成1層。圖3之半導體元件3與圖2之元件2僅歐姆電極20之寬度較寬這一情況不同。
圖4係作為本發明之其他實施形態之半導體元件之概略立體圖。
該半導體元件4(橫置式)於半導體層30之對向之第1及第2面中之第1面之上，肖特基電極10與歐姆電極20隔開間隔地配置。進而，於半導體層30之第2面上具有絕緣性基板60。
於滿足上述式(I)之本發明之半導體元件中，半導體層之初始載子濃度較小，外因性載子作為導電之主因子發揮功能。半導體層之阱密度較 小，不妨礙外因性載子之傳導。
再者，於專利文獻1中，存在下述式之關係，基於先前之單極功率器件之載子濃度設計指南，於載子濃度之控制性上存在問題。
Figure 105142985-A0305-02-0009-8
(式中，n、ε、Ve、q及L與式(I)相同)
本發明之半導體元件之反向漏電流較小，正向導通電阻較低，可提取大電流。又，即便使用廉價之矽基板或金屬基板作為導電性基板，亦表現出良好之整流特性。進而，即便以濺鍍等生產性優異之方式對氧化物半導體層製膜，亦表現出良好之整流特性。本發明之半導體元件尤其於立式肖特基能障二極體用途中優異。
<關於式(I)>
通常於不存在載子之絕緣體中，下述式(1)成立。
Jins=(9/8)με(V2/L3) (1)
Jins：電流密度(A/cm2)
μ：遷移率(cm2/V．s)
ε：物質之介電常數(F/cm)
V：施加電壓(V)
L：電流流經之區域之厚度(cm)。
另一方面，關於存在載子之導電體，下述式(2)成立。
Johm=qnμ(V/L) (2)
Johm：電流密度(A/cm2)
q：基本電荷(1.602×10-19C)
n：載子濃度(cm-3)
μ：遷移率(cm2/V．s)
V：施加電壓(V)
L：電流流經之區域之厚度(cm)。
於Jins=Johm之條件下，下述式(3)成立。
Figure 105142985-A0305-02-0010-9
(式中，n、ε、V、q及L與式(1)、(2)相同)
因此，於下述式(4)成立之情形時，意指Jins>Johm，絕緣性傳導之作用較大。即，意指外因性載子作為導電之主因子發揮功能。
Figure 105142985-A0305-02-0010-10
(式中，n、ε、V、q及L與式(1)、(2)相同)
於以單極表示整流特性之肖特基能障二極體、接面場效電晶體(JFET)、金屬氧化膜半導體場效電晶體(MOSFET)中存在漂移區域，通常，於漂移區域中，上述式(2)之關係成立。於此情形時，施加電壓V意指施加於漂移層之電壓。於上述式(I)中，將Ve定義為正向有效電壓，但其 係指如下電壓，即，於考慮到實際之器件構成之情形時，相對於施加電壓V，去除了用於解除能帶彎曲之內建電壓Vbi等之作用後之對漂移層之有效電壓。
於肖特基能障二極體、接面場效電晶體(JFET)、金屬氧化膜半導體場效電晶體(MOSFET)等器件中，在半導體層器件之間具有一對歐姆電極及肖特基電極，只要上述式(I)成立，則外因性載子作為電氣傳導之主因子發揮功能。
介電常數ε係半導體之相對介電常數εr與真空之介電常數ε0(8.854×10-14(8.854E-14)[F/cm])之乘積。εr根據材料不同而為不同參數，但較佳為3~20，更佳為5~16，進而較佳為9~13。若相對介電常數過低，則有外因性載子之注入變少而無法獲得高電流之虞。若相對介電常數過大，則有寄生電容之增加或電流特性產生遲滯之虞。
關於正向有效電壓Ve，若考慮到實際之正向特性使用時對單極器件之施加電壓通常為0.5V~1.5V左右，且內建電壓Vbi通常為0.7~1.3V左右，則可將Ve視為0.1V左右。基本電荷之值為1.602×10-19C/個，故若將εr假設為10，則鑒於式(I)，載子濃度n之上限值係藉由半導體層之一對歐姆電極及肖特基電極之間隔L而確定，如表1所示。
Figure 105142985-A0305-02-0011-11
Figure 105142985-A0305-02-0012-12
L較佳為10nm<L<100000nm，更佳為20nm<L<10000nm，進而較佳為30nm<L<1000nm，最佳為50nm<L<300nm。若電極間間隔L過短，則有於耐壓之觀點上產生問題之虞，若L過大，則有電流值降低或於立式元件中半導體層之膜厚增加而導致成膜費時之虞。
L與n較佳為滿足下述式(I-a)所示之關係，更佳為滿足下述式(I-b)所示之關係，進而較佳為滿足下述式(I-c)所示之關係，特佳為滿足下述式(I-d)所示之關係。
Figure 105142985-A0305-02-0012-13
(式中，n、ε、Ve、q及L與式(I)相同)
若n過低，則有存在於半導體層內部之阱產生影響而擴散電流之作用變大，電流特性變差之虞。另一方面，若n成為式(I)之εVe/qL2以上，則漂移電流之作用變大，接近先前之動作特性而難以產生本發明之效果。
<半導體元件之耐壓>
本發明之半導體元件於半導體層之間具有一對歐姆電極及肖特基電極。與先前之功率器件相比，因設計載子濃度變低，故耐壓VBD之設計相對於VBD~EcL/2而成為VBD~EcL，可期待以相同L進行對比，提高2倍左右之耐壓。於此，Ec為最大絕緣破壞電場，L為電極間長度。
又，於先前之功率器件中，由於初始載子濃度較高，故於施加逆向偏壓時之漏電流較大，於自肖特基電極之外周部(側面)向歐姆電極面劃垂線時，難以取得歐姆電極面內包於來自肖特基面之垂線般之元件構成。於本發明中，半導體層中之初始載子濃度較低，於施加正向電壓時，外因性載子僅注入在自肖特基電極之外周部向歐姆電極面劃垂線時，歐姆電極面內包於來自肖特基面之垂線之範圍內。另一方面，於施加逆向偏壓時，遍及半導體層之整體不存在載子，故因迴繞所致之漏電流之影響較小。
圖5係用於說明圖2之半導體元件之電極面之圖。於圖5中，肖特基電極之外周部係以符號12所示之部分，歐姆電極面係以符號22所示之部分。自肖特基電極之外周部12向歐姆電極面22所劃之垂線以符號A表示。
於立式之功率器件中，通常，半導體層下部為歐姆電極，但於歐姆電極處於自肖特基電極所劃之垂線之內側時，能夠容易地將肖特基電極用於半導體層下部。又，已知於通常之功率器件中使用保護環等電場緩和構造以實現逆向漏電流之減少，藉由此種之構成，可省略或削減成為製程缺點之該等電場緩和構造。
於外因性載子成為支配之單極之功率器件中，如上文所述般耐壓成為VBD~EcL，故根據電極間長度L與耐壓VBD之測定結果可容易地確定絕緣破壞電場。於此，單位L之耐壓相當於絕緣破壞電場。若單位膜厚之耐壓較高，則於設計相同耐壓元件時可減小L，故外因性載子之注入增加， 而能夠提供更低電阻之元件。關於單位L之耐壓，較佳為0.5MV/cm以上，更佳為0.8MV/cm以上，進而較佳為1.0MV/cm以上，特佳為3.0MV/cm以上。單位L之耐壓可藉由測定崩潰電壓(V)，並除以L之長度而求出。例如，於肖特基能障二極體之情形時，在掃引逆向電壓之情形時，將已達到1×10-3A之電流值之最初之電壓值定義為崩潰電壓。
又，單位L之耐壓可根據半導體層之材料選擇進行調整。於本發明中，在半導體層之材料為帶隙1eV以上且包含非晶或多晶之半導體層時，可達到0.5MV/cm以上。於為帶隙2eV以上之材料時，達到1.0MV/cm以上，於為帶隙2eV以上且包含非晶或多晶之半導體層時，可達到3.0MV/cm以上。
<特性溫度>
特性溫度係表示非晶或多晶體所特有之傳導帶下端之帶尾能階之特徵的參數，關於在傳導帶下端具有帶尾能階之外因性載子成為支配之半導體，遵循下述式(5)之特性。
Figure 105142985-A0305-02-0014-14
J：電流密度(A/cm2)
u：遷移率(cm2/V．s)
Nc：半導體之有效狀態密度(cm-3)
Nt：傳導帶下端部之帶尾能階密度(cm-3)
ε：物質之介電常數(F/cm)
V：施加電壓(V)
L：電流流經之區域之厚度(cm)
e：基本電荷(1.602×10-19C)
I：Tc/T
Tc：特性溫度(K)
T：實際溫度(K)
特性溫度Tc係成為Tc>T之參數，於帶尾能階數較多，妨礙藉由阱而注入之外因性載子之傳導之情形時，成為較大之值。實施電流-電壓測定，根據式(5)可知，Log(J)-Log(V)之曲線之斜率為I+1，因此，根據斜率求出I，並算出Tc。但是，Tc之值相對於某連續之範圍之施加電壓成為固定之情形成為半導體層具有帶尾能階之指標。較佳為Tc<1500K，更佳為Tc<900K，進而較佳為Tc<600K。若Tc之值較大，則有帶尾能階所捕獲之外因性載子數增加，器件特性高電阻化之虞。
特性溫度可藉由實施電流-電壓測定，根據Log(J)-Log(V)之曲線之斜率而求出。特性溫度可藉由於非晶或多晶半導體中提高原子結構之短距離秩序性而降低。例如，於非晶金屬氧化物半導體之情形時，密度較低之膜有短距離秩序性變低，特性溫度變高之傾向。可確認於藉由濺鍍成膜之非晶金屬氧化物半導體中，密度與成膜條件存在關係。靶-基板距離越近，濺鍍壓力越低，成膜時之基板溫度越高或成膜後之退火溫度越高，或濺鍍成膜時之施加於靶之施加電壓越高，越易於形成高密度之膜。又，於濺鍍成膜時若添加0.1~10體積%之H2或H2O作為濺鍍氣體，則易於獲得高密度之膜。若為非晶或多晶半導體層含有選自In、Zn、Ga及Sn中之一種以上之元素之金屬氧化物半導體，則可利用對象性較高之s軌道，故不 易受到週期電位之混亂之影響，特性溫度易於變低。
<漂移層之積層化(限定於立式之元件)>
可獲得如下之半導體元件(立式)，即，具有以成為下述式(6)之載子濃度nL較低之半導體層(L1、L2、...Ln)(nL及Ln表示自肖特基電極向歐姆電極計數時，位於第n號之載子濃度較低之層的載子濃度及膜厚)與載子濃度nh較高之半導體層(d1、d2、...dn-1)(nh及dn表示自肖特基電極向歐姆電極計數時，位於第n號之載子濃度較高之層的載子濃度及膜厚)於漂移層上重複之構造。
Figure 105142985-A0305-02-0016-15
(式中，nL表示自肖特基電極向歐姆電極計數時位於第n號之載子濃度之較低之層的載子濃度，ε表示第n號之載子濃度較低之半導體層之介電常數，Ve表示施加於第n號之載子濃度較低之半導體層之有效電壓(可設為Ve=0.1V)，q表示基本電荷，Ln表示第n號之載子濃度較低之半導體層之膜厚)
較單層之漂移構成而言藉由進行積層而可期待耐壓之提高及電阻值之減少。於此情形時，Ln較佳為10nm<Ln<1000nm，更佳為20nm<Ln<300nm，進而較佳為30nm<Ln<200nm，特佳為30nm<Ln<100nm。有若Ln過短則差異變大，若Ln過長則電阻值變高之虞。又，dn較佳為3nm<dn<30nm，更佳為5nm<dn<10nm。若dn過長，則有施加逆向偏壓時空乏層未擴展至自肖特基電極至歐姆電極之全域而於耐壓之觀點 上產生問題之虞。若dn過短，則有未發揮作為Ln與Ln+1之間隔層之作用而未作為積層構成發揮功能之虞。nh較佳為下述式(6-a)，更佳為下述式(6-b)，進而較佳為下述式(6-c)。
Figure 105142985-A0305-02-0017-16
(式中，ε表示第n號之載子濃度較高之半導體層之介電常數，Ve表示施加於第n號之載子濃度較高之半導體層之有效電壓(可設為Ve=0.1V)，q表示基本電荷，dn表示第n號之載子濃度較高之半導體層之膜厚)
若nh過大，則有於載子濃度較高之半導體層抑制施加逆向偏壓時空乏層之延伸而難以維持耐壓之虞。若nh過小，則有於正向施加時亦需要向載子濃度較高之層注入外因性載子，結果，複數個載子濃度較低之半導體層作為一個載子濃度較低之層工作而電阻值增高之虞。
與肖特基電極相接者較佳為載子濃度較低之層。
<半導體元件之串聯連結>
於先前之單極功率器件之耐壓設計中，在施加額定耐壓之電壓時，肖特基金屬側之半導體界面之電場強度達到絕緣破壞電場附近，難以進行半導體元件之連結。例如，於肖特基能障二極體之情形時，即便將600V耐壓之元件複數個串聯，亦難以獲得600V以上之耐壓。於本發明之初始載子濃度較低且使用外部注入載子之半導體元件(功率器件)中，在複數個 串聯連接之情形時，相應於所連結之個數，耐壓以額定耐壓之乘積而增加。因此，能夠容易地提供所需之耐壓之元件。
<半導體元件之構成層>
(1)半導體層
半導體層並無特別限定，較佳為包含多晶或非晶。又，較佳為包含金屬氧化物半導體，更佳為包含含有選自In、Zn、Ga、Sn及Al中之一種以上之元素之金屬氧化物半導體。若為非晶，則大面積均勻性優異，對施加逆向偏壓時之衝擊離子化降低且耐壓提高有效。若為多晶，則大面積均勻性且傳導特性較佳。由金屬氧化物半導體製造半導體層時，可採用使用燒結體濺鍍靶之大面積性優異之成膜方法。藉由將含有選自In、Zn、Ga、Sn及Al中之一種以上之元素之金屬氧化物半導體利用於半導體層，而可利用金屬元素之s軌道之傳導特性，故即便為非晶、多晶，亦形成軌道重疊且傳導特性優異之半導體層。
金屬氧化物半導體可包含1種或2種以上之金屬氧化物。作為金屬氧化物，可列舉In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga或Al之氧化物等。較理想為包含選自In、Zn、Ga及Sn中之一種以上之元素。
金屬氧化物半導體之金屬本質上可包含選自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga及Al中之一種以上。又，金屬之例如95原子%以上、98原子%以上、或99原子%以上亦可為選自In、Sn、Ge、Ti、Zn、Y、Sm、Ce、Nd、Ga或Al中之一種以上。
構成金屬氧化物半導體之金屬氧化物較佳為滿足下述式(A)~(C)之原子比。若為此種組成，則可設為高耐壓、低導通電阻。
0≦x/(x+y+z)≦0.8 (A)
0≦y/(x+y+z)≦0.8 (B)
0≦z/(x+y+z)≦1.0 (C)
(式中，x表示選自In、Sn、Ge及Ti中之一種以上之元素之原子數， y表示選自Zn、Y、Sm、Ce及Nd中之一種以上之元素之原子數， z表示選自Ga及Al中之一種以上之原子數)
若x超過0.8，則於x為In或Sn之情形時，有金屬氧化物之絕緣性變低，而不易獲得肖特基接合之虞，且於x為Ge或Ti之情形時，有金屬氧化物之絕緣性變高，而成為因歐姆損失所致之發熱之原因之虞。
更佳為上述組成(A)~(C)分別為下述式(A-1)~(C-1)。
0≦x/(x+y+z)≦0.7 (A-1)
0≦y/(x+y+z)≦0.8 (B-1)
z為Ga時：0.02≦z/(x+y+z)≦1.0
z為Al時：0.005≦z/(x+y+z)≦0.5 (C-1)
(式中，x、y及z與上述式(A)~(C)相同)
z為Ga時，若低於0.02，則有金屬氧化物中之氧容易脫離，電氣特性不均之虞。
進而較佳為上述組成(A)~(C)分別為下述式(A-2)~(C-2)。
0.1≦x/(x+y+z)≦0.5 (A-2)
0.1≦y/(x+y+z)≦0.5 (B-2)
0.03≦z/(x+y+z)≦0.5 (C-2)
(式中，x及y與上述式(A)~(C)相同，z為Ga)
又，上述組成(A)及(C)較佳為分別為下述式(A-3)及(C-3)。
0≦x/(x+y+z)≦0.25 (A-3)
0.3≦z/(x+y+z)≦1.0 (C-3)
(式中，x、y及z與上述式(A)、(C)相同)
構成金屬氧化物半導體層之金屬氧化物可為非晶質亦可為晶質，結晶可為微晶亦可為單晶。較佳為金屬氧化物為非晶質或微晶。於將金屬氧化物設為單晶時，使用以晶種為起點使結晶生長、或MBE(分子束磊晶)或PLD(脈衝雷射沈積)等方法。若於SiO2表面或金屬表面上結晶生長，則容易產生結晶缺陷，於用作在縱向上通電之器件時，有該結晶缺陷導致不良狀況之虞。於在SiO2表面或金屬表面上結晶生長之情形時，以粒徑不會變得過大之方式，適當地調整加熱溫度、時間等。
另一方面，於非晶質之情形時，即便存在有懸鍵，由於未作為結晶缺陷而存在，故亦可緩和電氣特性之不均或大幅度之特性劣化。進而，金屬氧化物與Si半導體等之共價鍵不同而離子鍵結性較強，故藉由懸鍵而成之能階接近導電帶或充滿體。因此，金屬氧化物與Si或SiC等相比，因構造所致之遷移率等電氣特性之差較小。若積極地利用金屬氧化物之此種性質，則即便為單晶，亦能夠以較高之良率提供高耐壓且可靠性較高之大電流二極體或開關元件。
於此，所謂「非晶質」係指取得金屬氧化物層之膜厚方向之剖面，於藉由穿透式電子顯微鏡等之電子束繞射方法進行評價之情形時，無法獲得明顯之繞射光點者。較理想為自電子束之照射區域10nm左右之較寬之區域取得繞射像。所謂明顯之光點係指自繞射像觀察到具有對稱性之繞射點。
又，「非晶質」亦包含具有局部結晶化或微晶化之部分之情形。若將電子束照射至局部結晶化之部分，則有可確認到繞射像之情形。
所謂「微晶結構」係指結晶粒徑之尺寸為次微米以下，且不存在明確之晶界者。
所謂「多晶」係指結晶粒徑之尺寸超過微米尺寸，且存在明確之晶界者。
構成金屬氧化物半導體層之各層之載子濃度通常為1×1011~1×1018cm-3，例如為1×1013~1×1018cm-3。載子濃度例如可藉由CV測定而求出。
二極體所需之性質有高速切換、高耐壓、低導通電阻，只要使用利用金屬氧化物之半導體元件，則可兼具該等特性。其原因在於，金屬氧化物之帶隙原本較寬，且為高耐壓。又，藉由氧缺陷易於成為n型而不易形成p型，此情形亦有利於高速切換。
為了降低導通電阻，只要使之結晶化以提高遷移率即可，但較佳為限於無法形成晶界之程度。晶界中經常會存在孔隙，有形成電場時產生極化，該極化使耐壓性能降低之虞。於耐壓之降低顯著之情形時，較佳為直接以非晶質之形式使用。於作為非晶質而使用之情形時，雖然亦取決於形成金屬氧化物層之元素之種類，但只要將加熱處理條件設定為例如500℃以下且1小時以內即可。藉由以500℃以下之低溫進行加熱，能夠獲得穩定之非晶質狀態。
半導體層之膜厚並無限定，通常為100~8000nm。
(2)肖特基電極
構成肖特基電極之金屬並無特別限定，較佳為選自Pd、Mo、Pt、Ir、Ru、Ni、W、Cr、Re、Te、Mn、Os、Fe、Rh及Co中之一種以上之金屬(包含合金)或該金屬之氧化物，更佳為選自Pd、Pt、Ir及Ru中之一種 以上之金屬(包含合金)或該金屬之氧化物。
又，較佳為與上述氧化物半導體層之耐壓層形成良好之肖特基接觸之金屬或金屬氧化物。更佳為，於與氧化物半導體之組合中，形成較高之肖特基障壁之Pd氧化物、Pt氧化物、Ir氧化物、Ru氧化物。
該等氧化物通常有藉由氧化之狀態而形成半導體或絕緣體之情形，但可藉由選擇組成或製膜條件而維持高載子密度之金屬狀態，且藉由與氧化物半導體之接觸而形成良好之肖特基接觸。為使氧化物形成良好之肖特基電極，較佳為，肖特基電極之載子濃度理想為1018cm-3以上。若未達1018cm-3，則有與氧化物半導體層之接觸成為p-n接合，有損高速響應等肖特基二極體之優點之情形。載子濃度例如可藉由霍爾測定等求出。
作為用於獲得金屬氧化物層之製造方法，並無特別限定，可較佳地使用於含氧環境下，進行該金屬靶之反應性濺鍍之方法。
肖特基電極之厚度通常為2nm~500nm，較佳為5nm~200nm。若過薄，則有受到所接觸之金屬之影響而使正向偏壓時之導通電阻增加之虞。若過厚，則有由於自身之電阻，仍導致正向偏壓時之導通電阻增加，或肖特基界面之平坦性變差、耐壓性降低之虞。
關於肖特基電極，為了降低與基板或電流提取電極之接觸電阻及提高密接性，可於與半導體層相接之側之相反側，積層包含複數個組成不同之金屬或金屬氧化物之層。
(3)歐姆電極
歐姆電極之材料只要為能夠與半導體層進行良好之歐姆連接，則並無特別限定，較佳為選自Ti、Mo、Ag、In、Al、W、Co及Ni中之一種以上之金屬(包含合金)或其化合物(氧化物等)，更佳為選自Mo、Ti、Au、 Ag及Al中之一種以上之金屬(包含合金)或其化合物。又，亦可藉由複數個層構成歐姆電極。例如，於與半導體層相接之側使用Mo電極層，為了提取大電流，進而較厚地積層Au或Al等金屬層，該層可作為打線接合之基礎。
歐姆電極之厚度通常為10nm~5μm。
(4)製膜方法
各層之製膜方法並無特別限定，可使用如下方法，即，熱CVD(chemical vapor deposition，化學氣相沈積)法、CAT-CVD(catalytic chemical vapor deposition，催化化學氣相沈積)法、光CVD法、霧化CVD法、MO-CVD(Metal-organic Chemical Vapor Deposition，金屬有機化合物化學氣相沈積)法、電漿CVD法等CVD法；MBE(Molecular Beam Epitaxy，分子束磊晶法)、ALD(atomic layer deposition，原子層沈積法)等原子等級控制之製膜方法；離子鍍覆、離子束濺鍍、磁控濺鍍等PVD(Physical Vapor Deposition，物理氣相沈積)法；刮刀法、射出法、擠壓法、熱加壓法、溶膠凝膠法、氣溶膠沈積法等先前公知之使用陶瓷步驟之方法；塗佈法、旋轉塗佈法、印刷法、噴霧法、電鍍法、鍍覆法、膠束電解法等濕式法等。
於選擇金屬氧化物半導體之情形時，半導體層之成膜方法較佳為濺鍍。成膜氣體較佳為自稀有氣體、氧氣、氫氣、水中選擇至少1種以上。濺鍍靶與基板距離(TS間隔)較佳為10mm~200mm。若TS間隔過短，則有無法放電之虞。於TS間隔過長之情形時，半導體之膜質變得稀疏，有可能成為特性溫度較大之膜。
(5)基板
半導體元件之基板並無特別限定，可使用公知者。作為基板，可列舉導電性基板、半導體基板、絕緣性基板等。
於立式半導體元件中，如圖1，2所示般，可使用導電性基板。導電性基板可與肖特基電極或歐姆電極接觸而配置。作為導電性基板，可使用矽單晶基板、矽多晶基板、矽結晶基板等先前公知之表面平滑性優異之基板。又，除矽基板以外亦可使用SiC基板、GaN基板、GaAs基板等半導體基板。亦可利用Al基板、Cu基板、Ni基板等導電性優異之金屬基板。若考慮到量產性及成本，則較佳為矽基板。矽基板根據摻雜之有無及種類而存在n型、i型、p型，於縱向上流動電流時，較佳為電阻較小之n型或p型。作為摻雜劑，可使用先前公知之B、P、Sb等。尤其於欲降低電阻之情形時，亦可使用As或紅磷作為摻雜劑。
於橫置式半導體元件中，如圖4所示般，可使用絕緣性基板。絕緣性基板可與半導體層接觸而配置。作為絕緣性基板，只要為具有絕緣性者，則並無特別限制，可於不喪失本發明之效果之範圍內任意地選擇通常所使用者。例如，除石英玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等以熔融法或浮式法所製作之無鹼玻璃基板、陶瓷基板以外，可使用具有可耐受本製作步驟之處理溫度之耐熱性之塑料基板等。
又，亦可使用介電基板作為絕緣性基板。
作為介電基板，可列舉鈮酸鋰基板、鉭酸鋰基板、氧化鋅基板、水晶基板、藍寶石基板等。
又，可使用於不鏽鋼合金等之金屬基板之表面設有絕緣膜或介電膜之基板。又，亦可於基板形成絕緣膜作為基底膜。作為基底膜，可使用CVD法或濺鍍法等，形成氧化矽膜、氮化矽膜、氮氧化矽膜、或氧氮化 矽膜等之單層或積層。
關於半導體基板，只要保持表面之平滑性，則材料並無特別限定。
作為半導體基板，可列舉：將載子濃度調整至1×1018cm-3以下之Si基板、GaN基板、SiC基板、GaP基板、GaAs基板、ZnO基板、Ga2O3基板、GaSb基板、InP基板、InAs基板、InSb基板、ZnS基板、ZnTe基板、金剛石基板等。
半導體基板可為單晶亦可為多晶。又，亦可為部分地含有非晶質基板或非晶質之基板。亦可使用於導電體基板、半導體基板、絕緣性基板上，利用CVD(化學氣相沈積)等方法形成有半導體膜之基板。
作為基板，亦可使用於上述導電性基板、半導體基板或絕緣性基板上，具有由複數個材料構成之任意構造、層構造、電路、配線、電極等之基材。
作為任意構造之材料，例如可列舉形成大規模積體電路(LSI)上之後段製程之金屬、層間絕緣膜等各種金屬或絕緣物之複合材料。
作為層構造之層，並無特別限定，可使用電極層、絕緣層、半導體層、介電層、保護膜層、應力緩衝層、遮光層、電子/電洞注入層、電子/電洞傳輸層、發光層、電子/電洞阻擋層、結晶生長層、密接性提高層、記憶體層液晶層、電容器層、蓄電層等公知之層。
作為電極層，通常可列舉：Al層、Si層、Sc層、Ti層、V層、Cr層、Ni層、Cu層、Zn層、Ga層、Ge層、Y層、Zr層、Nb層、Mo層、Tc層、Ru層、Rh層、Pd層、Ag層、Cd層、In層、Sn層、Sb層、Te層、Hf層、Ta層、W層、Re層、Os層、Ir層、Pt層、Au層、含有該等層之金屬一種以上之合金層、及氧化物電極層等。亦可增加氧化物半導體或Si等半導體 之載子濃度，用於電極層。
作為絕緣層，通常可列舉：包含選自由Al、Si、Sc、Ti、V、Cr、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt及Au所組成之群中之一種以上之金屬的氧化物絕緣膜、氮化膜等。
作為半導體層，不限單晶、多晶、非晶之結晶狀態而可廣泛地列舉Si層、GaN層、SiC層、GaP層、GaAs層、GaSb層、InP層、InAs層、InSb層、ZnS層、ZnTe層、金剛石層、Ga2O3、ZnO、InGaZnO等氧化物半導體層、稠五苯等有機半導體層等。
作為介電層，可列舉：鈮酸鋰層、鉭酸鋰層、氧化鋅層、水晶基板層、藍寶石層、BaTiO3層、Pb(Zr,Ti)O3(PZT)層、(Pb,La)(Zr,Ti)O3(PLZT)層、Pb(Zr,Ti,Nb)O3(PZTN)層、Pb(Ni,Nb)O3-PbTiO3(PNN-PT)層、Pb(Ni,Nb)O3-PbZnO3(PNN-PZ)層、Pb(Mg,Nb)O3-PbTiO3(PMN-PT)層、SrBi2Ta2O9(SBT)層、(K,Na)TaO3層、(K,Na)NbO3層、BiFeO3層、Bi(Nd,La)TiOx層(x=2.5~3.0)、HfSiO(N)層、HfO2-Al2O3層、La2O3層、La2O3-Al2O3層等。
作為保護膜層之膜，不論無機物或有機物，可列舉絕緣性均優異且水等之透過性較低之膜。作為保護膜層，例如可列舉：SiO2層、SiNx層(x=1.20~1.33)、SiON層、Al2O3層等。
作為應力緩衝層，可列舉AlGaN層等。
作為遮光層，例如可列舉包含金屬、金屬-有機物等之黑矩陣層、彩色濾光片層。
作為電子/電洞注入層，可列舉氧化物半導體層、有機半導體層等。
作為電子/電洞傳輸層，可列舉氧化物半導體層、有機半導體層等。
作為發光層，可列舉無機半導體層、有機半導體層等。
作為電子/電洞阻擋層，可列舉氧化物半導體層等。
作為基材，可列舉發電器件、發光器件、感測器、電力轉換器件、運算器件、保護器件、光電子器件、顯示器、記憶體、具有後段製程之半導體器件、蓄電器件等。
層構造之層可為單層亦可為2層以上之層。
本發明之半導體元件可用作功率半導體元件、(整流)二極體元件、肖特基能障二極體元件、靜電放電(ESD)保護二極體、暫態電壓保護(TVS)保護二極體、發光二極體、金屬半導體場效電晶體(MESFET)、接面場效電晶體(JFET)、金屬氧化膜半導體場效電晶體(MOSFET)、肖特基源極/汲極MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)、雪崩倍增型光電轉換元件、固體拍攝元件、太陽電池元件、光感測器元件、顯示元件、電阻變化記憶體等。由於可提取大電流，故亦尤其適用於功率用途。使用該元件之電子電路可應用於電氣機器、電子機器、車輛、動力機構等。
實施例 實施例1
將電阻率0.001Ω．cm之n型Si基板(直徑4英吋、厚度250μm)安裝於濺鍍裝置(CANON ANELVA製造：E-200S)，成膜以下之積層電極。但是對於基板背面，為了消除測定時與探針儀之接觸電阻，而進行Ti 100nm/Au 50nm處理。首先使Ti於DC(Direct Current，直流)50 W、Ar環境下成膜15nm，其次使Pd於DC50 W、Ar環境下成膜50nm，最後，作 為肖特基電極，於DC50 W、Ar與O2之混合氣體環境下成膜20nm之PdO。
繼而，將該基板與半導體用區域遮罩一起放置於濺鍍裝置(ULVAC製造：CS-200)，成膜200nm之InGaZnO(In：Ga：Zn(原子比)=1：1：1，於下文中將該組成之氧化物記為「InGaZnO(1：1：1)」，關於其他複合氧化物，亦同樣地記載除氧以外之原子比)作為耐壓層(半導體層)。成膜條件設為：DC300 W、Ar與H2O之混合氣體環境(H2O濃度：1體積%)。濺鍍靶-基板間距離(TS間隔)設為80mm。取出該基板，使用電氣爐於空氣中300℃之條件下退火1小時。再次將該基板與電極用區域遮罩(孔直徑50μm)一起放置於濺鍍裝置之後，成膜150nm之Mo作為歐姆電極(直徑50μm)。之後，使用相同遮罩成膜2μm之Al電極。成膜條件均設為DC100 W、Ar環境。作為最終處理，實施200℃ 1小時之大氣下熟化處理。
再者，元件構成成為具有如下特徵之構成，即，如圖1所示般，於半導體層下部具有肖特基電極，自肖特基電極之外周部向歐姆電極面劃垂線時，歐姆電極面處於上述垂線之內側。
<電極間距離L>
電極間距離L係藉由剖面TEM(穿透式電子顯微鏡)像及剖面TEM之EDX(能量分散型X射線光譜法)像而取得。假設將包含InGaZnO之層設為半導體層，將肖特基電極設為PdO層，將歐姆電極設為Mo，將TEM剖面像之對比度基於EDX而與包含InGaZnO之層一致之部位設為半導體層並定義為電極間距離L。又，上述半導體層藉由EDX被Pd與Mo所夾持，且電極間距離L為200nm。
利用半導體層經逆向偏壓而耗盡，經正向偏壓化而作為電阻層發揮 作用這一情況，藉由CV(容量-電壓)測定而確認應該作為半導體發揮作用之厚度於上述L中並無問題。根據施加逆向電壓時之最小之容量值Cmin及施加正向電壓時之最大之容量值Cmax，使用C/A=εr×ε0/d之關係式求出Cmin所對應之膜厚dmin及Cmax所對應之膜厚dmax，其差量相對於L收斂於L±50%之值，故驗證了電極間距離L為200nm。但是，本成膜方法之InGaZnO(1：1：1)之相對介電常數根據膜厚測定確認為16，故使用εr=16。通常報告有InGaZnO之相對介電常數為10~19左右之值。
C：容量值(F)
A：電極之有效面積(cm2)
d：作為半導體發揮作用之膜厚(cm)
εr：相對介電常數
ε0：真空之介電常數，8.854E-14[F/cm]
於此，電極之有效面積A表示隔開之一對歐姆電極及肖特基電極中，相對於半導體層相互內包之面積。關於本實施例，可將直徑50μm之歐姆電極之面積視作A。
再者，於CV測定時，使用下述B1505之CMU(Capacitance Measure Unit，電容測量單元)單元，藉由偏壓T將電壓重疊而實施測定。測定頻率使用1kHz，且AC振幅設為0.03V。
<電極種類之鑑定>
電極種類之鑑定係於上述半導體層之鑑定之後，將夾住半導體層材料之電極種類視作歐姆電極及肖特基電極而實施。藉由剖面EDX像，推定包含Mo及Pd之金屬或金屬化合物為歐姆電極或肖特基電極。根據整流特性之確認，判斷Mo側為歐姆、Pd側為肖特基之電極種類。進而，藉由深 度方向XPS(X-ray photoelectron spectroscopy，X射線光電子光譜法)，一面對元件向深度方法進行Ar濺鍍，一面確認XPS光譜。自Mo側向Mo/InGaZnO界面，XPS之Mo光譜中之來自氧之峰值伴隨著InGaZnO所包含之氧濃度平緩地增加，且在遠離InGaZnO之Mo層上著眼於Mo之XPS光譜之9成以上可歸屬於純Mo，故歐姆電極設為Mo。
另一方面，成為如下狀態，即，於InGaZnO/PdO界面上自InGaZnO側向Pd，XPS之Pd光譜中之來自氧之峰值未伴隨InGaZnO所包含之氧濃度平緩地減少，某一定程度之氧包含於Pd中。又，於藉由EDX像觀察到Pd之區域中，明確地看到TEM像之對比度，且於深度方向XPS在純Pd之區域與InGaZnO之區域之間，存在有包含20nm之電子密度少於純Pd之Pd之區域。由此，肖特基電極設為包含20nm左右之Pd或PdO之層。如表2-1所示般，記為Pd(PdO)。
<結晶性之評價>
於觀察半導體層之剖面TEM時藉由電子束繞射方法，進行結晶性之評價。自電子束之照射區域為直徑10nm以上之區域取得繞射像。於與膜厚方向及剖面平行之方向之複數個點中，繞射像中無法確認到光點形狀，故判斷半導體層為非晶質即非晶。
<電氣特性結果>
對於所得之元件，使用KEYSIGHT TECHNOLOGIES公司製造之B1505(HVSMU(High-voltage Source Measure Unit，高電壓源測量單元)、HCSMU(Heavy-current Source Measure Unit，強電流源測量單元)、MFCMU(Multi-frequency Capacitance Measure Unit，多頻電容測量單元)、MPSMU(Medium-power Source Measure Unit，中等功率源測 量單元)搭載)、偏壓T(N1272A)、電路切換機(N1258A)、及Cascade公司製造之高電壓探針儀EPS 150 TESLA，對電壓(V)-電流特性(J)及電壓(V)-容量(C)特性進行測定。又，對以下之各項目進行評價。將結果示於表2-1。
但是，於測定時上述各SMU或CMU配置於肖特基電極側，且施加偏壓。歐姆電極側為施加0V之狀態。
(1)載子濃度之測定
使用上述裝置及上述之CV測定取得載子濃度。製作於縱軸取A2/C2，於橫軸取施加電壓V之曲線圖，利用以0V~2V之間為起點且直線之斜率與-2/(εrε0Ndepl)成正比這一情況，設為載子濃度n=Ndepl而求出半導體層之載子濃度。載子濃度如表2-1所示般為1.0×1014cm-3。又，可根據CV測定之行為確認半導體為n型。
再者，於CV測定時使用下述B1505之CMU單元，藉由偏壓T將電壓重疊而實施測定。測定頻率使用1kHz，AC振幅設為0.03V。
可確認本半導體元件滿足下述式(I)。再者，根據上述內容，介電常數由InGaZnO之相對介電常數16算出，Ve設為0.1V，L設為200nm，從而確定了大小關係。
Figure 105142985-A0305-02-0031-17
(2)特性溫度之測定
按照前文所述之方法求出特性溫度。利用上述裝置之HCSMU，以向 元件施加正向偏壓之方式(HCSMU施加正電壓)施加至0V~3V。於縱軸取LogJ-LogV之差量值(LogJ1-LogJ2)/(LogV1-LogV2)即J-V特性之『冪』，且於橫軸取V。於此，J意指電流密度(A/cm2)，為測定電流值(A)除以上述電極之有效面積所得之值。J1、J2、V1、V2為測定點1、2之電流密度及施加電壓值。於2V~3V之範圍內平均之『冪』為2.5，本區間之『冪』之最大最小值相對於平均值為±0.5，故視作本半導體層可作為於傳導度下端具有帶尾能階之半導體而適用於前文所述之式(5)。根據前文所述之式(5)，『冪』2.5等於I+1，I=Tc/T，測定時之實際溫度為300K，故求出特性溫度為450K。
(3)耐壓之確定
如前文所述，耐壓可藉由測定崩潰電壓(V)，並除以L之長度而求出。於本肖特基能障二極體之情形時，在掃引逆向電壓之情形時，將達到1×10-3A之電流值之最初之電壓值定義為崩潰電壓。使用HVSMU，向逆向施加電壓時，由於-62V下電流值為1×10-3A，故將崩潰電壓定義為-62V。單位L之耐壓為除以200nm所得之絕對值即3.1MV/cm。
(4)正向導通電阻Ron@2V之確定
如前文所述，利用上述裝置之HCSMU，以向元件施加正向偏壓之方式(HCSMU施加正電壓)施加至0V~2V。測定施加2V時之電流密度J2V，定義為正向導通電阻Ron@2V=2[V]/J2V[A/cm2]進行計算。
(5)漏電流值@-5V之確定
使用HVSMU，求出向逆向施加-5V之電壓時之電流密度。由於為-5.0×10-8A/cm2，故取絕對值，確定漏電流值@-5V為5.0×10-8A/cm2。
實施例2~5、9、18~19
除如表2-1，2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-1，2-2。又，該等實施例之半導體元件滿足式(I)。
實施例6
除如表2-1所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-1。又，該實施例之半導體元件滿足式(I)。
於該實施例中，將實施例1之歐姆電極自Mo變更為Ti。
評價L時，可確認藉由Ti電極之奪氧，包含InGaZnO之TEM像對比度短於200nm，且半導體層之厚度為180nm。
實施例7
除如表2-1所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-1。又，該實施例之半導體元件滿足式(I)。
於實施例中，在製作肖特基電極時之濺鍍Pd時，未以Ar及O2混合氣體進行濺鍍，70nm自始至終僅使用Ar成膜。
其結果，於InGaZnO/PdO界面上自InGaZnO側向Pd，XPS之Pd光譜中之來自氧之峰值伴隨著InGaZnO所包含之氧濃度平緩地減少，無法斷定Pd中含有氧。又，藉由EDX像觀察到Pd之區域中，明確地不存在可看見TEM像之對比度之區域。由此，判斷肖特基電極為70nm左右之包含Pd之層。如表2-1所示般記為Pd。
實施例8
將電阻率0.001Ω．cm之n型Si基板(直徑4英吋，厚度250μm)安裝於 濺鍍裝置(CANON ANELVA製造：E-200S)，成膜以下之積層電極作為歐姆電極層。但是對於基板反面，為了消除測定時與探針儀之接觸電阻，而進行Ti100nm/Au50nm處理。首先，於DC50 W、Ar環境下成膜15nm之Ti，其次，於DC50 W、Ar環境下成膜50nm之Ni，最後，作為肖特基電極，於DC50 W、Ar環境下成膜20nm之Mo。
繼而，將該基板與半導體用區域遮罩一起放置於濺鍍裝置(ULVAC製造：CS-200)，成膜200nm之InGaZnO(1：1：1)作為耐壓層(半導體層)。成膜條件設為：DC300 W、Ar與H2O之混合氣體環境(H2O濃度：1體積%)。濺鍍靶-基板間距離(TS間隔)設為80mm。取出該基板，使用電氣爐於空氣中300℃之條件下退火1小時。再次將該基板與電極用區域遮罩(孔直徑50μm)一起放置於濺鍍裝置之後，將Pd靶置於氬氣與氧氣之混合氣體中成膜50nm之PdO而作為肖特基電極(直徑50μm)。之後，使用相同遮罩成膜100μm之Pd電極。成膜條件均設為DC100 W、Ar環境。作為最終處理，實施200℃ 1小時之大氣下熟化處理。
再者，元件構成成為具有如下特徵之構成，即，如圖2所示般，於半導體層下部具有歐姆電極，自肖特基電極之外周部向歐姆電極面劃垂線時，歐姆電極面處於上述垂線之內側。
對於所獲得之半導體元件，與實施例1同樣地進行評價。將結果揭示於表2-1。又，該實施例之半導體元件滿足式(I)。
實施例10
除如表2-1所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-1。又，該實施例之半導體元件滿足式(I)。
於該實施例中，將半導體層成膜後之退火溫度上升至500℃，結果發現剖面TEM測定時之繞射像發生變化。繞射光點較寬但存在，光點位置相對於複數點之測定部位發生變化。由此判斷本半導體膜為多晶。又，觀察到伴隨著結晶化，半導體層之厚度亦變化為190nm。
實施例11
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，肖特基電極使用Ru。形成Si/Ti/Ru/RuO/InGaZnO/Mo之構成。RuO藉由利用Ar與氧氣之混合氣體所進行之濺鍍而形成。
實施例12
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，肖特基電極使用Ni。形成Si/Ti/Ni/NiO/InGaZnO/Mo之構成。NiO藉由利用Ar與氧氣之混合氣體所進行之濺鍍而形成。
實施例13
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，使用InSnZnO(1：1：1)靶對半導體層進行濺鍍。
實施例14
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
使用Ga2O3靶對半導體層進行濺鍍。由於為絕緣性之濺鍍靶，故變為DC300 W而使用RF(Radio Freqency，射頻)300 W之成膜條件。
實施例15
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，將半導體層成膜時之環境設為Ar100體積%，將半導體退火之溫度設為帶域中150℃。使用Ga2O3靶對半導體層進行濺鍍。由於為絕緣性之濺鍍靶，故變為DC300 W而使用RF300 W之成膜條件。
實施例16
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，使用InAlO(93：7)靶對半導體層進行濺鍍。發現所得之剖面TEM測定時之繞射像發生變化。繞射光點較寬但存在，且光點位置相對於複數點之測定部位發生變化。但，即便於膜厚方向取得繞射像，亦未觀察到光點位置之變化。由此判斷本半導體膜為多晶(柱狀)。
實施例17
除表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元 件並進行評價。將結果揭示於表2-2。又，該實施例之半導體元件滿足式(I)。
於該實施例中，使用InGaO(1：1)靶對半導體層進行濺鍍。又，為獲得結晶性，將退火溫度高溫化至600℃。伴隨此，與實施例8同樣地設為如圖2所示般使PdO肖特基電極位於半導體層上部之構成。其目的在於，藉由高溫將PdO還原成Pd，以抑制肖特基阻隔性降低。
發現所得之剖面TEM測定時之繞射像發生變化。繞射光點較寬但存在，且光點位置相對於複數點之測定部位發生變化。但，即便於膜厚方向取得繞射像，亦未觀察到光點位置之變化。由此判斷本半導體膜為多晶(柱狀)。
實施例20
除如表2-2所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表2-2。
於該實施例中，設為具有如下特徵之構成，即，如圖3所示般，於半導體層上部具有肖特基電極，自肖特基電極之外周部向歐姆電極面劃垂線時，歐姆電極面處於上述垂線之外側。
雖然滿足式(I)，但與實施例8相比觀察到耐壓之降低及漏電流之上升。
Figure 105142985-A0305-02-0038-19
Figure 105142985-A0305-02-0039-21
比較例1
除如表3所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於3。
於該實施例中，將InGaZnO之成膜時之環境設為Ar100體積%。又，未實施半導體成膜後之退火。其結果，載子濃度成為式(I)之範圍以外。又，耐壓亦成為0.1MV/cm，而成為難以適應功率用途之特性。漏電流於施加-5V時高於測定裝置之依從性電流值100mA。而無法進行測定。由此，於表3中記為>1.0×10-3A。
比較例2
除如表3所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表3。
於該實施例中，省略Pd/PdO層之成膜，肖特基電極成為Ti。結果，雖然觀察到整流特性，但載子濃度成為式(I)之範圍以外。又，漏電流較高，耐壓亦達到0.3MV/cm，而成為難以適應功率用途之特性。
比較例3
除如表3所示般變更成膜條件以外，與實施例1同樣地製造半導體元件並進行評價。將結果揭示於表3。
於該實施例中，使用In2O3靶對半導體層進行濺鍍。發現所得之剖面TEM測定時之繞射像發生變化。繞射光點較寬但存在，且光點位置相對於複數點之測定部位發生變化。但，即便於膜厚方向取得繞射像，亦未觀察到光點位置之變化。由此判斷本半導體膜為多晶(柱狀)。
關於電氣特性，載子濃度較高，所製作之肖特基二極體未獲得整流比，無法以CV測定進行載子濃度測定。又，由於正向之『冪』亦於2~3 V範圍內持續維持2以下之值，故判斷式(5)之關係性不成立，視作無法評價特性溫度。觀察到耐壓之降低及漏電流之上升。
Figure 105142985-A0305-02-0041-22
[產業上之可利用性]
本發明之半導體元件可使用於肖特基能障二極體及接面場效電晶體。進而，該等可使用於電子電路，利用於各種電氣機器。
於上述中詳細說明了若干本發明之實施形態及/或實施例，業者在不實質性地脫離本發明之新穎之教導及效果的情況下，可容易地對該等作為示例之實施形態及/或實施例施加多種變更。因此，該等多種變更包含於本發明之範圍。
將成為本案之巴黎優先權之基礎之日本申請案說明書之內容全部引用於此。
1‧‧‧半導體元件
10‧‧‧肖特基電極
20‧‧‧歐姆電極
30‧‧‧半導體層
40‧‧‧導電性基板

Claims (14)

  1. 一種半導體元件，其特徵在於：具有隔開之一對歐姆電極及肖特基電極、以及與上述歐姆電極及上述肖特基電極相接之半導體層，且滿足下述式(I)：
    Figure 105142985-A0305-02-0043-23
     (式中，n為上述半導體層之載子濃度(cm-3)，ε為上述半導體層之介電常數(F/cm)，Ve為上述歐姆電極與上述肖特基電極之間之正向有效電壓(V)，q為基本電荷(C)，L為上述歐姆電極與上述肖特基電極之間之距離(cm))，上述半導體層包含金屬氧化物半導體，構成上述金屬氧化物半導體之金屬氧化物滿足下述式(A-2)~(C-2)之原子比：0.1≦x/(x+y+z)≦0.5 (A-2)，0.1≦y/(x+y+z)≦0.5 (B-2)，0.03≦z/(x+y+z)≦0.5 (C-2)，(式中，x表示選自In、Sn、Ge及Ti中之一種以上之元素之原子數，y表示選自Zn、Y、Sm、Ce及Nd中之一種以上之元素之原子數，z表示Ga之原子數)。
  2. 如請求項1之半導體元件，其中上述肖特基電極包含選自Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co及Ni中之一種以上之金屬或其氧化物。
  3. 如請求項1或2之半導體元件，其中上述歐姆電極包含選自Ti、Mo、Ag、In、Al、W、Co及Ni中之一種以上之金屬或其化合物。
  4. 如請求項1或2之半導體元件，其中上述半導體層包含非晶或多晶。
  5. 如請求項1或2之半導體元件，其中上述半導體層之特性溫度為1500K以下。
  6. 如請求項1或2之半導體元件，其中於自肖特基電極之外周部向歐姆電極面劃垂線時，上述歐姆電極面處於上述垂線之內側。
  7. 如請求項1或2之半導體元件，其耐壓為0.5MV/cm以上。
  8. 如請求項1或2之半導體元件，其中上述半導體層介於上述歐姆電極與上述肖特基電極之間。
  9. 如請求項8之半導體元件，其進而具有導電性矽基板，且上述歐姆電極或上述肖特基電極與上述導電性矽基板相接。
  10. 如請求項1或2之半導體元件，其中上述歐姆電極與上述肖特基電極隔開間隔地存在於上述半導體層之一表面上。
  11. 一種肖特基能障二極體，其特徵在於：使用如請求項1至10中任一項之半導體元件。
  12. 一種接面場效電晶體，其特徵在於：使用如請求項1至10中任一項之半導體元件。
  13. 一種電子電路，其特徵在於：使用如請求項1至10中任一項之半導體元件、如請求項11之肖特基能障二極體或如請求項12之接面場效電晶體。
  14. 一種電氣機器、電子機器、車輛或動力機構，其特徵在於：使用如請求項13之電子電路。
TW105142985A 2015-12-25 2016-12-23 半導體元件及使用其之電氣機器 TWI751999B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015254761 2015-12-25
JP??2015-254761 2015-12-25
JP2016159351A JP6975530B2 (ja) 2015-12-25 2016-08-15 半導体素子及びそれを用いた電気機器
JP??2016-159351 2016-08-15

Publications (2)

Publication Number Publication Date
TW201735358A TW201735358A (zh) 2017-10-01
TWI751999B true TWI751999B (zh) 2022-01-11

Family

ID=59090719

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105142985A TWI751999B (zh) 2015-12-25 2016-12-23 半導體元件及使用其之電氣機器
TW110135936A TWI769929B (zh) 2015-12-25 2016-12-23 半導體元件及使用其之電氣機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110135936A TWI769929B (zh) 2015-12-25 2016-12-23 半導體元件及使用其之電氣機器

Country Status (2)

Country Link
TW (2) TWI751999B (zh)
WO (1) WO2017110940A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード
DE112018008193T5 (de) * 2018-12-05 2021-10-14 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
JP7078582B2 (ja) * 2019-08-29 2022-05-31 信越化学工業株式会社 積層構造体、半導体装置及び結晶性酸化膜の成膜方法
JP7078581B2 (ja) * 2019-08-29 2022-05-31 信越化学工業株式会社 積層構造体及び半導体装置並びに積層構造体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032731A1 (en) * 2008-07-14 2010-02-11 Babcock Jeffrey A Schottky junction-field-effect-transistor (jfet) structures and methods of forming jfet structures
TW201515243A (zh) * 2013-08-19 2015-04-16 Idemitsu Kosan Co 氧化物半導體基板及肖特基能障二極體
TW201515242A (zh) * 2013-08-19 2015-04-16 Idemitsu Kosan Co 氧化物半導體基板及肖特基能障二極體
US20150206947A1 (en) * 2014-01-23 2015-07-23 International Business Machines Corporation Normally-off junction field-effect transistors and application to complementary circuits
US20150357416A1 (en) * 2011-08-17 2015-12-10 Sciocs Company Limited Metal chloride gas generator, hydride vapor phase epitaxy growth apparatus, and nitride semiconductor template

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032731A1 (en) * 2008-07-14 2010-02-11 Babcock Jeffrey A Schottky junction-field-effect-transistor (jfet) structures and methods of forming jfet structures
US20150357416A1 (en) * 2011-08-17 2015-12-10 Sciocs Company Limited Metal chloride gas generator, hydride vapor phase epitaxy growth apparatus, and nitride semiconductor template
TW201515243A (zh) * 2013-08-19 2015-04-16 Idemitsu Kosan Co 氧化物半導體基板及肖特基能障二極體
TW201515242A (zh) * 2013-08-19 2015-04-16 Idemitsu Kosan Co 氧化物半導體基板及肖特基能障二極體
US20150206947A1 (en) * 2014-01-23 2015-07-23 International Business Machines Corporation Normally-off junction field-effect transistors and application to complementary circuits

Also Published As

Publication number Publication date
TWI769929B (zh) 2022-07-01
TW201735358A (zh) 2017-10-01
WO2017110940A1 (ja) 2017-06-29
TW202205671A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR102413244B1 (ko) 구조물, 그 제조 방법, 반도체 소자 및 전자 회로
JP6975530B2 (ja) 半導体素子及びそれを用いた電気機器
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
JP6749939B2 (ja) 積層体
JP6976858B2 (ja) 積層体
US10109707B2 (en) Crystalline multilayer oxide thin films structure in semiconductor device
JP6803232B2 (ja) 新規な積層体
TWI751999B (zh) 半導體元件及使用其之電氣機器
TW201638363A (zh) 積層體及積層體之製造方法
KR101665863B1 (ko) 정류 다이오드 및 그 제조방법