TW201515243A - 氧化物半導體基板及肖特基能障二極體 - Google Patents

氧化物半導體基板及肖特基能障二極體 Download PDF

Info

Publication number
TW201515243A
TW201515243A TW103128174A TW103128174A TW201515243A TW 201515243 A TW201515243 A TW 201515243A TW 103128174 A TW103128174 A TW 103128174A TW 103128174 A TW103128174 A TW 103128174A TW 201515243 A TW201515243 A TW 201515243A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
barrier diode
schottky barrier
substrate
diode element
Prior art date
Application number
TW103128174A
Other languages
English (en)
Other versions
TWI629799B (zh
Inventor
Shigekazu Tomai
Masatoshi Shibata
Emi Kawashima
Koki Yano
Hiromi Hayasaka
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW201515243A publication Critical patent/TW201515243A/zh
Application granted granted Critical
Publication of TWI629799B publication Critical patent/TWI629799B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明係一種肖特基能障二極體元件，其係包含n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物及非晶質氧化物中之任一者或兩者。

Description

氧化物半導體基板及肖特基能障二極體
本發明係關於一種具有整流特性之氧化物半導體基板及肖特基能障二極體元件。
肖特基能障二極體係利用形成於金屬與半導體之接合面之電位障壁而具有整流作用之二極體。作為半導體，最常使用Si(例如專利文獻1)。又，作為帶隙大於Si之化合物半導體，使用GaAs或最近之SiC(例如專利文獻2及3)。
Si系之肖特基二極體用於高速開關元件或數GHz頻帶內之發送/接收用混頻器、或者頻率轉換元件等。GaAs系之肖特基二極體可實現進而高速之開關元件，用於微波用之轉換器或混頻器等。期待SiC有效利用帶隙之寬度，向更高壓之電動汽車、鐵道、輸電等應用。
使用Si之肖特基能障二極體相對低成本，被廣泛地使用，但由於帶隙較小為1.1eV，故而為了具有耐壓性，必須增大元件之尺寸。GaAs之帶隙為1.4eV，優於Si，但難以於Si基板上磊晶成長，難以獲得錯位較少之結晶。SiC由於帶隙較寬為3.3eV，故而係絕緣破壞電場亦較高，最可期待性能之材料，但由於經過基板製作、磊晶成長以及高熱之製程，故而於量產性、成本方面存在課題。
又，最近，作為較SiC間隙進而寬之材料，Ga2O3備受期待。
氧化物半導體係兼具較高遷移率與較寬能隙之材料，被期待向下一代顯示器之驅動用電晶體、短波長感測器、低耗電電路之應用 等。又，據報告，關於功率裝置，亦有使用單斜晶之β-Ga2O3之例，VB=0.71MV/cm(非專利文獻1)。進而，報告有使單斜晶之β-Ga2O3與Ti積層而製成歐姆電極，應用於發光二極體之例(專利文獻4)。
據報告，Ga2O3具有α、β、γ、δ、ε型之不同結晶結構，最為熱穩定者為單斜晶系之β型，帶隙為4.8eV~4.9eV。β-Ga2O3可藉由浮區熔融(FZ，floating zone)法、或EFG(edge-defined film-fed growth，限邊薄片續填生長)法獲得單晶基板。然而，為了於其上進行同質磊晶成長，現狀為必需分子束磊晶法，於量產性有困難。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2009-164237號公報
專利文獻2：日本專利特開平5-36975號公報
專利文獻3：日本專利特開平8-97441號公報
專利文獻4：日本專利第5078039號
非專利文獻
非專利文獻1：K. Sasaki et al., Appl. Phys. Express 5 (2012) 035502
本發明係鑒於此種課題而完成者，其目的在於提供一種利用廉價且量產性優異之方法於Si晶圓等廉價之基板上形成帶隙較寬之化合物半導體，具有優異之電流-電壓特性的肖特基能障二極體元件。
又，本發明之目的在於提供一種適合肖特基能障二極體元件、二極體元件、功率半導體元件之氧化物半導體基板。
根據本發明，提供以下之肖特基能障二極體元件等。
1.一種肖特基能障二極體元件，其係包含n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含以 鎵(Ga)為主成分之多晶氧化物及非晶質氧化物中之任一者或兩者。
2.一種肖特基能障二極體元件，其係包含n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物。
3.如1或2記載之肖特基能障二極體元件，其中上述氧化物半導體層中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)為90~100 at%。
4.如1至3中任一項記載之肖特基能障二極體元件，其中於上述矽基板上形成有上述氧化物半導體層，於上述氧化物半導體層上形成有上述肖特基電極層。
5.如1至3中任一項記載之肖特基能障二極體元件，其中於上述矽基板上形成有上述肖特基電極層，於上述肖特基電極層上形成有上述氧化物半導體層。
6.如1至5中任一項記載之肖特基能障二極體元件，其特徵在於：於上述氧化物半導體層，以氧化物半導體層中之全部金屬元素中0.01 at%~10 at%之比率包含選自Si、Ge、Sn、Ti、Zr及Hf中之至少1種元素。
7.如1至6中任一項記載之肖特基能障二極體元件，其中上述氧化物半導體層於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
8.如1至7中任一項記載之肖特基能障二極體元件，其特徵在於：上述肖特基電極層為功函數為4.7eV以上之金屬薄膜。
9.如1至8中任一項記載之肖特基能障二極體元件，其以上述氧化物半導體層之端部不露出之方式由絕緣膜被覆。
10.一種電路，其包含如1至9中任一項記載之肖特基能障二極體元件。
11.一種電氣設備，其包含如1至9中任一項記載之肖特基能障二極體元件。
12.一種電子設備，其包含如1至9中任一項記載之肖特基能障二極體元件。
13.一種車輛，其包含如1至9中任一項記載之肖特基能障二極體元件。
14.一種構造體，其特徵在於包括功函數為4.7eV以上之金屬薄膜與以Ga為主成分之氧化物半導體電性接觸之區域。
15.如14記載之構造體，其特徵在於：於上述以Ga為主成分之氧化物半導體中，以氧化物半導體中之全部金屬元素中0.01 at%以上且10 at%以下之比率包含選自Si、Ge、Sn及Ti中之至少1種元素。
16.如14或15記載之構造體，其中上述氧化物半導體中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)為90~100 at%。
17.如14至16中任一項記載之構造體，其中上述氧化物半導體於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
18.如14至17中任一項記載之構造體，其中上述氧化物半導體之膜厚為50nm~20μm。
19.如14至18中任一項記載之構造體，其中上述金屬薄膜包含Au、Cr、Cu、Fe、Ir、Mo、Nb、Ni、Pd、Pt、Re、Ru、W、In2O3、In-Sn-O、或In-Zn-O。
20.一種氧化物半導體基板，其特徵在於：其係將如14至19中任一項記載之構造體積層於導電性之基板上而成。
21.如20記載之氧化物半導體基板，其中上述導電性之基板包含選自單晶矽、多晶矽及微晶矽中之1種以上。
22.一種氧化物半導體基板，其特徵在於：其係將如14至19中任 一項記載之構造體積層於電氣絕緣性之基板上而成。
23.一種功率半導體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
24.一種二極體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
25.一種肖特基能障二極體元件，其使用有如20至22中任一項記載之氧化物半導體基板。
26.一種肖特基能障二極體元件，其係包含如20至22中任一項記載之氧化物半導體基板者，且將上述以Ga為主成分之氧化物半導體設為氧化物半導體層，將上述功函數為4.7eV以上之金屬薄膜設為肖特基電極層。
27.一種電路，其包含選自由如23記載之功率半導體元件、如24記載之二極體元件、及如25或26記載之肖特基能障二極體元件所組成之群中之1種以上之元件。
28.一種電氣設備，其包含如27記載之電路。
29.一種電子設備，其包含如27記載之電路。
30.一種車輛，其包含如27記載之電路。
根據本發明，可提供一種利用廉價且量產性優異之方法於Si基板上形成帶隙較寬之化合物半導體，具有優異之電流-電壓特性的肖特基能障二極體元件。
根據本發明，可提供一種適合肖特基能障二極體元件、二極體元件、功率半導體元件之氧化物半導體基板。
10‧‧‧肖特基能障二極體元件
11‧‧‧n型矽基板
12‧‧‧Si-Ga2O3膜
13‧‧‧Pt電極
14‧‧‧Ti
15‧‧‧Ni
16‧‧‧Au
20‧‧‧肖特基能障二極體元件
21‧‧‧p型矽基板
22‧‧‧Ni電極
23‧‧‧Sn-Ga2O3膜
24‧‧‧Ti
25‧‧‧Ni
26‧‧‧Au
27‧‧‧TiAl膜
30‧‧‧附保護環之肖特基能障二極體元件
31‧‧‧n型Si基板
32‧‧‧Zr-Ga2O3膜
33‧‧‧Pt電極
34‧‧‧Ti
35‧‧‧Ni
36‧‧‧Au
37‧‧‧保護環
圖1係模式性地表示本發明之肖特基能障二極體元件之一實施形態的剖面圖。
圖2係模式性地表示本發明之肖特基能障二極體元件之一實施形 態的剖面圖。
圖3係模式性地表示本發明之肖特基能障二極體元件之一實施形態的剖面圖。
圖4係模式性地表示具有實施例7中獲得之本發明之構造體之氧化物半導體基板的剖面圖。
圖5係表示實施例7中獲得之構造體之電流-電壓特性的曲線圖。
圖6係模式性地表示實施例8中獲得之本發明之肖特基能障二極體元件的剖面圖。
圖7係表示實施例8中獲得之本發明之肖特基能障二極體元件之電流-電壓特性的曲線圖。
圖8係實施例8中獲得之氧化物半導體膜之X射線繞射圖(XRD)。
圖9係實施例10中獲得之氧化物半導體膜之X射線繞射圖(XRD)。
圖10係比較例2中獲得之氧化物半導體膜之X射線繞射圖(XRD)。
1.肖特基能障二極體元件
本發明之肖特基能障二極體元件係具有n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，上述氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物及非晶質氧化物中之任一者或兩者。
於本發明中，所謂「氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物」，意指氧化物半導體層中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)為90~100 at%。又，所謂多晶氧化物，意指結晶軸之方向未必一致之結晶Ga2O3之集合體。所謂非晶質氧化物，意指於X射線解析中不具有繞射峰之氧化物。
藉由使用帶隙較寬之氧化鎵系之多晶材料，可提供一種具有優異之電流-電壓特性、尤其是具有較高之絕緣破壞電場，且量產性優 異之肖特基能障二極體元件。
氧化物半導體層中所含之鎵較佳為相對於氧化物半導體層中之全部金屬元素為90 at%以上，更佳為95 at%以上。藉此，維持Ga2O3原本具有之寬帶隙，可期待高耐電壓。鎵含量之上限並無特別限定，例如為100 at%。
又，氧化物半導體層亦可進而包含選自Si、Ge、Sn、Ti、Zr、及Hf中之1種以上之元素。即，氧化物半導體層包含氧化鎵(Ga2O3)、及任意該等添加元素之氧化物。添加元素之氧化物並無特別限定。
添加元素較佳為選自Si、Sn、Ti、及Zr中之1種以上之元素。
氧化物半導體層之元素之組成比可藉由二次離子質譜分析(SIMS)進行定量分析而求出。具體而言，氧化物半導體層之元素之組成比係藉由研磨等方法使半導體層之剖面露出之後，使用濃度已知之標準試樣，藉由校準曲線法進行定量。
又，於利用濺鍍法成膜之情形時，氧化物半導體層之元素之組成比與濺鍍靶之組成大致相同。濺鍍靶中之元素之組成比係藉由電感耦合電漿發光分析裝置(ICP-AES)而對含有元素進行定量分析並求出。
於使用ICP-AES之分析中，若利用噴霧器使溶液試樣成為霧狀，導入至氬電漿(約6000~8000℃)中，則試樣中之元素吸收熱能而被激發，軌道電子自基態遷移至高能階之軌道。該軌道電子以10-7~10-8秒左右遷移至更低能階之軌道。此時，以光之形式放射能量之差而發光。由於該光顯示元素固有之波長(光譜線)，故而可根據光譜線之有無確認元素之存在。
具體而言，對藉由酸處理使濺鍍靶溶解而得之溶液試樣使用濃度已知之標準試樣，藉由校準曲線法進行定量，並將所獲得之溶液中之濃度換算為靶中之組成(at%)。
又，各光譜線之大小(發光強度)與試樣中之元素數成比例，因此藉由與已知濃度之標準液進行比較，可求出試樣濃度。
利用定性分析特定出所含有之元素後，利用定量分析求出含量，並根據其結果求出各元素之原子比。
用於本發明之肖特基能障二極體元件之氧化鎵之特徵在於為多晶及/或非晶質。於為多晶之情形時，晶形可為α、β、γ、δ、ε中之任一結晶形態，又，亦可為該等之混合物。其中，就動作穩定性之方面而言，較佳為以β-Ga2O3為主成分。
純粹之多晶Ga2O3之帶隙較寬，另一方面，常溫下之載子濃度較小，於作為二極體動作時導通電阻變高。於導通電阻較高之情形時，產生發熱之問題。因此，若摻雜適量之正四價之元素，例如選自Si、Ge、Sn、Ti、Zr、及Hf中之1種以上之元素，則可改善。
該等添加元素之摻雜量相對於氧化物半導體層中之全部金屬元素，較佳為0.01 at%~10 at%，進而較佳為0.04~5 at%。若摻雜量未達0.01 at%，則無摻雜之效果，載子濃度一直較低。若摻雜量超過10 at%，則於Ga2O3之多晶之晶界產生偏析，逆向偏壓時之絕緣破壞電場強度降低。
摻雜方法有如下方法等：於濺鍍靶之製造時，一開始起以氧化物之形式混入；於濺鍍時準備摻雜用之氧化物靶，與Ga2O3同時進行濺鍍；於形成Ga2O3膜後離子摻雜作為目標之供體原子。其中，將Ga2O3混入至濺鍍靶之方法可獲得均勻之摻雜濃度分佈，生產性優異。離子摻雜法可藉由加速電壓與時間某種程度地控制摻雜分佈。例如，可於肖特基電極層界面低濃度地摻雜，於歐姆電極層界面高濃度地摻雜，而提高二極體性能。
又，作為對用於本發明之肖特基能障二極體元件之氧化鎵之載子濃度進行調整之另一方法，亦可將氧化物半導體層中之選自Zn、 In、Cd、Al、Mg中之1種以上設為氧化物，以相對於氧化物半導體層整體之金屬原子之比率計，於0.01 at%~10 at%之範圍內包含。該方法並非針對Ga2O3之摻雜，有調整帶隙本身之效果。於添加ZnO、In2O3、CdO、SnO2之情形時，有縮小Ga2O3之帶隙，增加載子濃度之效果。相反，於添加Al2O3、MgO之情形時，有增加Ga2O3之帶隙，減少載子濃度之效果。
帶隙與載子濃度係決定肖特基能障二極體之耐壓與導通電阻之參數，存在根據用途之最佳值。於較耐壓更重視導通電阻較低之情形時，可使帶隙窄於Ga2O3。相反，於較導通電阻較低更重視耐壓之情形時，可使帶隙寬於Ga2O3。導通電阻與耐壓通常處於取捨之關係，藉由使用氧化物半導體，與先前之矽系材料相比，可同時實現兩者。
為顯示良好之二極體特性，氧化物半導體層於室溫(298 K)下之載子濃度較佳為1×1014cm-3以上且1×1017cm-3以下。於載子濃度未達1×1014cm-3之情形時，導通電阻變得過高，於動作時引起發熱，因此欠佳。於載子濃度超過1×1017cm-3之情形時，電阻變得過低，逆向偏壓時之漏電流上升。載子濃度更佳為1×1015cm-3以上且5×1016cm-3以下。載子濃度係利用實施例中記載之方法進行測定。
矽(Si)基板可使用n型矽基板與p型矽基板中之任一者。又，該矽基板可使用單晶矽基板、多晶矽基板、微晶矽基板等先前公知之表面平滑性優異之基板。
再者，多晶之一形態為微晶。多晶為單晶之集合體，存在明確之晶界，常常對電特性造成影響。其中，微晶之粒徑之尺寸為次微米以下，不存在明顯之晶界。因此，有由晶界散射所導致之電特性之不均較少之優點。
肖特基電極層係使用功函數為4.7eV以上之材料。具體而言，使用Ru、Au、Pd、Ni、Ir、Pt、或該等之合金。若功函數低於4.7eV， 則肖特基障壁之高度較低，逆向偏壓時之漏電變大。
另一方面，用於歐姆電極層之金屬之功函數亦基於矽晶圓之雜質濃度而異，較佳為4.1eV左右，若亦考慮密接性，則較佳為Ti或Mo。
於本發明之肖特基能障二極體元件之一實施形態中，於矽基板上形成氧化物半導體層，於氧化物半導體層上形成肖特基電極層。
於使用n型矽晶圓之情形時，於基板之正面側積層Ga2O3系氧化物半導體，進而於其上配置形成肖特基之電極層(Pt、Au、Pd、Ni等)。於基板之背面側積層Ti等之與n型矽形成歐姆接合之電極層。又，為了確保導通，背面側較佳為隔著Ni積層Au等良導體。再者，Ni有防止Au之擴散之效果。
又，於本發明之肖特基能障二極體元件之另一實施形態中，於矽基板上形成肖特基電極層，於肖特基電極層上形成氧化物半導體層。
於使用p型矽晶圓之情形時，於基板之正面側首先積層Pt、Au、Pd、Ni等之肖特基電極層，於其上藉由濺鍍法形成Ga2O3系氧化物半導體。於該情形時，肖特基障壁亦係形成於Pt、Au、Pd、Ni等金屬與氧化物半導體層之界面。又，若於形成氧化物半導體層之前，利用氧電漿或UV(Ultraviolet，紫外線)臭氧等對肖特基電極層表面進行氧化處理，則可獲得更良好之二極體特性。
於濺鍍純粹之Ga2O3而獲得氧化物半導體層之情形時，較佳為藉由離子摻雜來摻雜正四價之元素，例如選自Si、Ge、Sn、Ti、Zr、及Hf中之1種以上之元素。摻雜係以表面為中心進行，必須以不到達肖特基界面之方式調整摻雜時之電場強度。又，離子摻雜結束後，為了進行活化，於200℃以上且600℃以下之條件下進行退火。
繼而，於氧化物半導體層上積層Ti等與氧化物半導體形成歐姆接 合之金屬。於該情形時，亦與上述相同，亦可隔著Ni進而積層Au等良導體。另一方面，於p型矽晶圓之背面側積層用以輔助導通之密接性優異之電極。
再者，亦可於本發明之肖特基能障二極體元件設置先前公知之保護環構造。所謂保護環，係積層於氧化物半導體層與肖特基電極層之間者，有提高耐電壓之效果。由於電場集中於氧化物半導體層之端部(邊緣部分)，變得容易產生絕緣破壞，故而若以覆蓋該端部之方式積層SiO2等之絕緣膜，則可進而提高耐電壓(絕緣破壞電壓)。
本發明之肖特基能障二極體元件較佳為以氧化物半導體層之端部不露出之方式由絕緣膜被覆。
構成本發明之肖特基能障二極體元件之氧化物半導體層、肖特基電極層、歐姆電極層等例如可如實施例所記載，藉由作為廉價且量產性優異之方法的先前公知之濺鍍成膜法等形成。
又，形成肖特基電極之電極層與氧化物半導體層之界面亦可於肖特基電極濺鍍步驟中導入氧氣而進行反應性濺鍍，積層10nm以下之薄氧化膜。
於形成氧化物半導體層之後，亦可供至退火處理，使氧化物半導體結晶化。藉由使氧化物半導體結晶化，可降低導通電阻，可防止發熱。退火處理之條件並無特別限定，例如只要於形成氧化物半導體層之後，於氮氣中，以500℃進行0.5小時處理而使氧化狀態穩定化，繼而於形成電極層之後，於空氣中，以200℃進行1小時處理即可。氧化物半導體之結晶化可藉由X射線繞射(XRD)測定或者TEM(Transmission Electron Microscope，穿透式電子顯微鏡)來確認。
再者，若進行多晶化，則會產生晶界或晶格缺陷等，於其成為減弱耐電壓之原因之情形時，較佳為直接以非晶質使用。於以非晶質之形式使用之情形時，亦基於形成氧化物半導體層之元素之種類而 異，但只要將加熱處理條件設定為例如300℃以下、1小時以內即可。藉由以300℃以下之低溫進行加熱，可獲得穩定之非晶質狀態。
本發明之肖特基能障二極體元件具有較高之絕緣破壞電場。本發明之肖特基能障二極體元件之絕緣破壞電場較佳為0.5MV/cm以上，更佳為0.7MV/cm以上。藉此，可將二極體設計為較薄，因此可縮小元件，亦有利於散熱對策。
本發明之肖特基能障二極體元件之n值較佳為2以下，更佳為1.5以下。藉此，導通電阻變小，可抑制發熱。
本發明之肖特基能障二極體元件可分別較佳地用於電路、電氣設備、電子設備、車輛、電動車輛。
2.構造體及氧化物半導體基板
本發明之構造體之特徵在於包括功函數為4.7eV以上之金屬薄膜與以Ga為主成分之氧化物半導體電性接觸之區域。
本發明之構造體於肖特基能障二極體元件中，上述功函數為4.7eV以上之金屬薄膜發揮作為肖特基電極層之作用，上述以Ga為主成分之氧化物半導體發揮作為氧化物半導體層之作用。
本發明之氧化物半導體基板之特徵在於：其係將上述本發明之構造體積層於導電性之基板上而成。
本發明之氧化物半導體基板係對製造肖特基能障二極體元件、功率半導體元件、二極體元件有用之中間物。
為達成上述目的，本發明之肖特基能障二極體元件包含包括功函數為4.7eV以上之金屬薄膜與以Ga為主成分之氧化物半導體電性接觸之區域的構造體。
所謂「金屬薄膜與氧化物半導體電性接觸」，意指藉由金屬薄膜與氧化物半導體膜形成接合而可以兩者之費米能量一致之方式使電子自由地自氧化物半導體擴散至金屬薄膜的這種接觸狀態。又，所謂該 「電性接觸之區域」，具體而言，可列舉不介隔絕緣膜等而直接接合之區域。
此處，較佳為於以Ga為主成分之氧化物半導體中，以氧化物半導體中之全部金屬元素中0.01 at%以上且10 at%以下之比率包含選自Si、Ge、Sn、Ti、Hf、Zr中之至少1種以上之元素。
又，構造體之以Ga為主成分之氧化物半導體中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)較佳為90~100 at%。
構造體之以Ga為主成分之氧化物半導體於室溫(298 K)下之載子濃度較佳為1×1014cm-3以上且1×1017cm-3以下。載子濃度更佳為1×1015cm-3以上且5×1016cm-3以下。
載子濃度可利用實施例中記載之測定方法進行評價。
所謂功函數為4.7eV以上之金屬薄膜，可列舉Au、Cr、Cu、Fe、Ir、Mo、Nb、Ni、Pd、Pt、Re、Ru、W等金屬或In2O3、ITO(In-Sn-O，Indium Tin Oxide，氧化銦錫)、IZO(In-Zn-O，Indium Zinc Oxide，氧化銦鋅)等金屬氧化物等。再者，就獲得明確之整流特性之方面而言，使用功函數更大、載子濃度較高之金屬較有利。功函數之更佳之範圍為4.8eV以上，進而較佳為5.0eV以上。又，功函數之上限並無特別限定，例如為5.6eV。
於使用金屬氧化物作為金屬薄膜之情形時，較佳為載子濃度為1020cm-3以上。若載子濃度少於此，則於與以Ga為主成分之氧化物半導體積層之情形時，空乏層之擴展變大，成為內部電阻之原因，容易對高速開關特性不利。因此，於與以Ga為主成分之氧化物半導體積層時，更佳之金屬薄膜之材料為Au、Ir、Ni、Pd或W。
又，為了提高加工性，該等材料亦可以不降低功函數之程度添加微量之金屬。例如，若金屬薄膜之材料為Au，則可使用添加有Ag 與Cu之合金，若為Pd，則可使用添加有Ag與Cu之合金等。
功函數之測定係使用光電子分光裝置(例如理研計器公司製造之AC-3)進行測定。又，功函數會因酸、鹼等之表面處理、或UV清洗等發生變化，但本發明中記載之功函數係指於成膜後不進行處理而直接測定之值。
又，於以Ga為主成分之氧化物半導體亦可添加選自Si、Ge、Sn及Ti中之至少1種元素，添加元素之濃度(添加元素之合計之濃度)較佳為氧化物半導體中之全部金屬元素中之0.01 at%以上且10 at%以下。於混入至氧化物半導體之添加元素之合計之濃度為0.01 at%以下之情形時，有Ga2O3之載子濃度變小，電阻上升之虞。另一方面，若混入至氧化物半導體之添加元素之合計之濃度超過10 at%，則有負責導電之Ga2O3之傳導通道中斷，遷移率降低，同樣地電阻上升之虞。因此，於使用在上述較佳之範圍以外添加選自Si、Ge、Sn及Ti中之至少1種元素之氧化物半導體之情形時，有順向電壓上升，引起電力損耗或發熱之虞。
本發明中使用之以Ga為主成分之氧化物半導體不論單晶、非晶質、多晶等結構均可。若為單晶，則可期待導通電阻最小，但並非必須。以Ga為主成分之氧化物半導體與結晶Si相比自不必說，即便與下一代功率裝置之SiC或GaN相比亦具有較大之帶隙，因此原本具有較高之絕緣破壞電場能。因此，若為不那麼要求高壓之用途，則可藉由減小膜厚而同時實現適度之導通電阻與較高之崩潰電壓。然而，於多晶之情形時，由於有通過晶界漏電之可能性，故而必須注意不過分進行晶體成長。
進而，本發明中使用之以Ga為主成分之氧化物半導體可應用濺鍍法、真空蒸鍍法、CVD(Chemical Vapor Deposition，化學氣相沈積)法等真空氣相法，大氣壓CVD法、噴霧熱裂解法、霧化CVD法等常壓 氣相法，旋轉塗佈法、噴墨法、澆鑄法、膠束電解法、電鍍法等液相法等各種方法。再者，作為配合與基板之晶格常數而獲得單晶之成膜法，亦可利用雷射剝蝕、MBE(Molecular Beam Epitaxy，分子束磊晶)、MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)等磊晶成長法。
然而，由於本發明中使用之以Ga為主成分之氧化物半導體不限定結構，故而若考慮生產性、量產性，則不必拘泥於磊晶法。又，為了獲得更高之崩潰電壓，進行厚膜化較有利。常壓氣相法或液相法係為了獲得相對較厚之膜較有利之方法，但有混入雜質之虞，必須進行適度之熱處理。再者，膠束電場法或電鍍法等方法係分佈性優異之方法，可期待應用於二極體之情形之防漏電。
關於薄膜形成技術，可利用：熱CVD法、CAT-CVD(Catalytic Chemical Vapor Deposition，觸媒化學氣相沈積)法、光CVD法、霧化CVD法、MO-CVD、電漿CVD等CVD法，MBE、ALD(Atomic Layer Deposition，原子層沈積)等控制原子能階之成膜法，離子鍍著、離子束濺鍍、磁控濺鍍等PVD(Physical Vapor Deposition，物理氣相沈積)法，刮刀法、射出法、擠出法、熱加壓法、溶膠凝膠法、氣溶膠沈積法等先前公知之使用陶瓷步驟之方法，塗佈法、旋轉塗佈法、印刷法、噴霧法、電鍍法、鍍敷法、膠束電解法等濕式法等。用於本發明之肖特基能障二極體之氧化物半導體之絕緣破壞電場為0.5~3MV．cm，與先前之矽系二極體相比具有非常優異之性能。所要求之耐壓根據用途與目的而不同，於60V耐壓時必須為0.2μm~1.2μm，於600V耐壓時必須為2μm~12μm。尤其是於必需2μm以上之膜厚之情形時，使用CVD法或濕式法較PVD法於生產步驟上更有利。
氧化物半導體之較佳之膜厚為50nm以上且20μm以下。若膜厚低於50nm，則耐壓成為10V左右，作為多數用途之絕緣破壞電壓而 言不充分。若膜厚超過20μm，則耐壓可實現5000V，但導通電阻變高，於開關時產生發熱之問題。膜厚之更佳之範圍為200nm以上且12μm以下。
又，該等膜厚可利用SURFCORDER或DEKTAK等觸針式輪廓儀、或SEM(Scanning Electron Microscope，掃描式電子顯微鏡)、或TEM等電子顯微鏡進行測定。
又，本發明之構造體可積層於任意為導電性、電氣絕緣性之基板上，使用導電性之基板者就散熱之方面而言較優異。導電性之基板可使用單晶矽基板、多晶矽基板、微晶矽基板等先前公知之表面平滑性優異之基板。
對本發明之氧化物半導體基板所要求之特性為表面平滑性，尤其是於在縱向使用之情形時亦必需導電性。廉價地實現該條件者為矽基板，除此以外，亦可使用Cu、Al、Mo、W、Ni、Cr、Fe、Nd、Au、Ag、Nd、Pd等金屬及該等之合金。尤其是若使用導熱性較高之金屬材料，則亦可期待散熱之效果，而且於進而必需散熱之情形時亦可製成散熱片構造。又，亦可使用GaAs、InP等化合物單晶晶圓、Al2O3、ZnO、MgO、SrTiO3、YSZ(Yttria Stabilized Zirconia，氧化釔穩定氧化鋯)、鋁酸鑭、Y3Al5O12、NdGaO3等、藍寶石、AlN、GaN、SiC、無鹼玻璃、鈉鈣玻璃等各種氧化物、氮化物、碳化物等之基板。再者，於在橫向使用之情形時，基板亦可為絕緣性。再者，所謂縱向，意指於相對於氧化物半導體之膜面為垂直之方向通電，所謂橫向，意指於相對於氧化物半導體之膜面為水平之方向通電。
又，作為電氣絕緣性之基板，除玻璃以外，可使用聚碳酸酯、聚芳酯、聚對苯二甲酸乙二酯、聚醚碸、聚醯亞胺、酚樹脂等樹脂基板。
由於本發明之構造體無需高溫製程，故而可將用以驅動液晶顯 示器或有機EL(Electroluminescence，電致發光)等之顯示器之電路之電源部等與顯示器搭載於同一基板上。
於在本發明之氧化物半導體基板積層歐姆性之電極之情形時，較佳為選擇具有接近於以Ga2O3為主成分之氧化物半導體之功函數3.7eV~4.3eV之功函數的材料。以Ga2O3為主成分之氧化物半導體之功函數根據所添加之元素之種類與濃度而改變，若考慮密接性，則作為歐姆性之電極之材料，較佳為Ti。
又，本發明中使用之以Ga2O3為主成分之氧化物半導體較佳為非晶質或者多晶結構。於使用多晶結構之情形時，若使粒徑過度成長，則變得容易通過晶界而產生漏電，因此必須注意。
將Ga2O3成膜後，亦可以多晶不過度成長之程度進行退火處理。藉由進行退火處理，於積層歐姆電極之下一行程中，奪氧得到緩和。於不進行退火處理之情形時，有於積層歐姆電極之步驟中，氧自Ga2O3遷移至歐姆電極側，Ga2O3區域之載子濃度增加之情況。若奪氧及於對向之肖特基區域，則有整流效果消失之虞。
本發明之氧化物半導體基板可分別較佳地用於功率半導體元件、二極體元件、肖特基能障二極體元件，包含該功率半導體元件、二極體元件、肖特基能障二極體元件中之1種以上之電路可分別較佳地用於電氣設備、電子設備、電動車輛。
本發明提供一種較佳作為構成功率半導體元件、具體而言二極體元件或IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)元件、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)之構件之積層體。尤其是關於二極體元件，可較佳地提供肖特基能障二極體元件或PN(positive-negative，正-負)二極體元件、PIN(positive-intrinsic-negative，正-本徵-負)二極體元件。
此處，關於二極體之種類，藉由應用於電源電路所使用之整流二極體、或PWM(Pulse Width Modulation，脈衝寬度調變)方式之反相器電路所使用之快速回復二極體等，可抑制發熱，減少消耗電力。尤其是反相器電路要求動作頻率較高，開關切換時之回復時間較少。就該方面而言，若與先前之快速回復二極體相比，則膜厚較小而且為單極，可充分地減少回復時間。因此，動作頻率越高，越可發揮本發明之二極體之特徵。
例如，車輛用之反相器電路自先前以來係使用GTO(Gate Turn-Off thyristor，閘極截止閘流體)。GTO適合大功率之開關，頻率為500Hz左右，發動時之噪音成為問題。因此，最近之車輛或EV(Electric Vehicle，電動汽車)搭載IGBT之例增加。IGBT之開關速度可提高至數10kHz，可抑制噪音，並且亦可將周邊之構件小型化。IGBT之開關損耗原理上較小，但動作頻率較高，故而減少併用之快速回復二極體之逆向漏電流對消耗電力之減少有較大之效果。因此，逆向之漏電流少於先前之Si二極體的本發明之二極體作為用於IGBT反相器之快速回復二極體尤其有效。今後，於提高動作頻率，期望更順利之動作之情形時，效果進而提高。又，由於亦可抑制發熱，故而可更為簡化冷卻機構。例如，於EV之情形時，有可以110℃之散熱器將先前必需之複數個冷卻機構一體化之效果。
實施例
以下一面適當地參照圖式，一面說明本發明之實施例。
實施例1
圖1係模式性地表示藉由實施例1獲得之肖特基能障二極體元件的剖面圖。
首先，準備電阻率0.02Ω．cm之n型矽(Si)基板11，利用稀氫氟酸進行處理而去除形成於基板之表面之自然氧化膜。將該Si晶圓安裝 於濺鍍裝置(島津製作所製造：HSM552)。使用含有包含500ppm之Si之Ga2O3之燒結體(以下將該組成稱為「Si-Ga2O3」)作為濺鍍靶，於RF(Radio Frequency，射頻)100W之條件下進行濺鍍放電，於Si基板之去除了氧化膜之面上獲得厚度300nm之Si-Ga2O3膜(鎵氧化物膜)12。
繼而，藉由光微影法將該Si-Ga2O3膜圖案化而形成所需之圖案之後，於氮氣中、500℃、0.5小時之條件下進行退火而使Si-Ga2O3膜結晶化。藉由XRD測定確認Si-Ga2O3膜之結晶狀態。再次將該附多晶Si-Ga2O3膜之Si基板安裝於濺鍍裝置，使用Pt靶進行濺鍍成膜，於多晶Si-Ga2O3膜上形成Pt電極13而獲得肖特基接合。
繼而，再次將該基板浸漬於稀氫氟酸而去除未形成多晶Si-Ga2O3膜之背側之自然氧化膜，依序濺鍍成膜Ti14、Ni15、Au16而形成歐姆電極。最後，於空氣中、200℃、1小時之條件下對該積層體進行退火而獲得肖特基能障二極體元件10。
為了確認Si-Ga2O3膜於室溫下之載子濃度，進行CV(Capacitance-Voltage，電容-電壓)測定。每單位面積之空乏層電容C[F/cm2]係以C=ε/W表示。此處，ε表示半導體之介電常數[F/cm]，W表示空乏層寬度[cm]。又，於對肖特基二極體施加順向偏壓電壓V[V]時，由於空乏層寬度為W={2ε(-V)/qN}(1/2)，故而C={qεN/2(-V)}(1/2)。此處，q為基本電荷(=1.6×10-19[C])，為內建電位[V]，表示Pt電極與Si-Ga2O3膜之接觸電位差。
取得CV測定後，可對C-2-V特性進行繪圖，並根據斜率求出摻雜濃度(=載子濃度)N。根據C-2-V之斜率進行計算，結果載子濃度為5×1015cm-3。
對所獲得之肖特基能障二極體元件之電流-電壓特性進行測定，求出n值與逆耐壓電壓。此處，n值如下述式(1)所示，係表示肖特基 能障二極體元件之特性之參數，n越接近1，越可獲得理想之元件特性。
I=I0[exp(eV/nkT)]．．．(1)
I：自鎵氧化物膜朝向Si基板側流動之總電流密度[A/cm2]
e：電子之電荷，1.60×10-19[C]
V：施加於元件之電壓[V]
I0：施加於元件之電壓V=0時之電流密度[A/cm2]
k：玻耳茲曼常數，1.38×10-23[J/K]
T：溫度[K]
其結果為，n值成為1.7，逆耐壓成為23V。該逆耐壓相當於0.77MV/cm之絕緣破壞電場，即便與先前之使用單晶Si之肖特基能障二極體相比亦為2倍左右之高耐壓。
此處，逆耐壓之值係根據逆耐壓(V)=絕緣破壞電場(V/cm)×半導體膜厚(cm)算出。
將以上之結果示於表1。再者，表中之「順向電壓」係流動0.1mA/cm2所必需之電壓，「導通電流密度」係施加10V時之電流密度。
實施例2~實施例3
以下，如表1所示，適當地變更肖特基電極與半導體之組成，並且與實施例1同樣地均使用濺鍍法來製作肖特基能障二極體元件。將對電流-電壓特性進行測定之結果示於表1。
實施例4
首先，準備電阻率0.02Ω．cm之n型Si基板，利用稀氫氟酸進行處理而去除形成於基板之表面之自然氧化膜。將該Si晶圓安裝於濺鍍裝置(島津製作所製造：HSM552)。濺鍍靶係使用Ga2O3。於RF100W之條件下進行濺鍍放電而於Si基板之去除了氧化膜之面上獲得厚度300nm之鎵氧化物膜。
繼而，將該附鎵氧化物膜之矽晶圓安裝於離子摻雜注入裝置，並摻雜Si 0.5 at%。繼而，於空氣中、500℃、1小時之條件下進行退火而使Si活化，並且獲得多晶之Ga2O3膜。藉由光微影法將多晶Ga2O3膜圖案化而形成所需之圖案後，再次將該基板安裝於濺鍍裝置，使用、Pt靶進行濺鍍成膜，於多晶Ga2O3膜上形成Pt電極而獲得肖特基接合。
繼而，再次將該基板浸漬於稀氫氟酸而去除未形成多晶Ga2O3膜之背側之自然氧化膜，依序將Ti、Ni、Au濺鍍成膜而形成歐姆電極。最後，於空氣中、200℃、1小時之條件下對該積層體進行退火而獲得肖特基能障二極體元件。
以與實施例1相同之方式進行CV測定，結果為n值成為1.3，逆耐壓成為30V。該逆耐壓相當於1.0MV/cm之絕緣破壞電場，若與先前之使用單晶Si之肖特基能障二極體相比，則為3倍左右之高耐壓。
實施例5
圖2係模式性地表示藉由實施例5獲得之肖特基能障二極體元件的剖面圖。
首先，準備電阻率0.02Ω．cm之p型矽基板21，利用稀氫氟酸去除自然氧化膜之後，使用Ni靶進行濺鍍成膜而形成Ni電極22。繼而，利用UV臭氧對該Ni之表面進行氧化處理後，使用包含1wt%之Sn之Ga2O3靶進行濺鍍成膜，獲得厚度300nm之Sn-Ga2O3膜23。繼而，於氮氣中、500℃、0.5小時之條件下進行退火之後，於Sn-Ga2O3膜上依序濺鍍成膜Ti24、Ni25、Au26而製成歐姆電極。
進而，對p型矽基板之背面側(與形成Ni電極之面相反之面側)亦利用稀氫氟酸去除自然氧化膜後，將TiAl合金作為靶，濺鍍成膜TiAl膜27。最後，於空氣中、200℃、1小時之條件下進行退火而獲得肖特基能障二極體元件20。該二極體與實施例1~5之二極體極性相反，若 將p型矽晶圓側連接於正極，則成為順向，若連接於負極，則成為逆向。
將對電流-電壓特性進行測定之結果示於表1。
實施例6
圖3係模式性地表示藉由實施例6獲得之肖特基能障二極體元件的剖面圖。
準備電阻率0.02Ω．cm之n型Si基板31，利用稀氫氟酸去除表面之自然氧化膜。將該Si晶圓安裝於濺鍍裝置(島津製作所製造：HSM552)。濺鍍靶係使用包含1wt%之Zr之Ga2O3(以下將該組成稱為「Zr-Ga2O3」)。於RF100W之條件下進行濺鍍放電而獲得厚度300nm之Zr-Ga2O3膜32。
繼而，藉由旋轉塗佈法塗佈AZ Materials公司製造之負型抗蝕劑。藉由預烘烤、曝光、顯影、後烘烤而於Zr-Ga2O3膜之邊緣(端部)部分形成挖成環狀之圖案。繼而，將該Si晶圓安裝於濺鍍裝置，將SiO2作為靶，於RF100W、50分鐘之條件下濺鍍成膜厚度50nm之SiO2膜。繼而，浸漬於抗蝕劑剝離液中，將無用部分之抗蝕劑與Zr-Ga2O3膜一起剝離。以此種方式形成Zr-Ga2O3膜之保護環37。之後，以與實施例1相同之方式製作Pt電極33、及Ti34、Ni35、Au36之歐姆電極，製作附保護環之肖特基能障二極體元件30。
將對電流-電壓特性進行測定之結果示於表1。該肖特基能障二極體藉由保護環之效果而與實施例1相比顯示更良好之耐壓特性。
實施例7
準備電阻率0.02Ω．cm之n型Si基板(4英吋)。將該Si晶圓安裝於濺鍍裝置(島津製作所製造：HSM552)，使用圓形之區域遮罩，依序濺鍍成膜Ti 15nm、Pd 50nm。更換區域遮罩後，使用Ga2O3：SnO2=99.9：0.1wt%之燒結體靶，於RF100W、Ar100%之條件下，以200nm之膜厚將Ga2O3：SnO2濺鍍成膜。繼而，將該構造體放置於加熱板上，於空氣中、300℃、1小時之條件下進行退火處理。
以如下方式對以此種方式獲得之構造體之電流-電壓特性進行評價。使用TOYO Corporation製造之SCS-4200作為電源電錶，將源極端子連接於氧化物半導體，將汲極端子連接於Pd電極。端子之材質係使用鎢針。一面改變汲極電壓一面對元件中流動之電流進行測定。所獲得之電流-電壓特性顯示明確之整流特性(圖5)。再者，肖特基電極之功函數係使用理研計器之AC-3進行測定。
又，對Ga2O3：SnO2薄膜之XRD進行測定。其結果，除試樣台與Si晶圓基板以外未見到繞射峰，可知為非晶質膜。
再者，該XRD之測定條件如下所述。
裝置：Rigaku股份有限公司製造之SmartLab
X射線：Cu-Kα射線(波長1.5406Å，利用石墨單色器單色化)
2θ-θ反射法，連續掃描(1.0°/分鐘)
取樣間隔：0.02°
狹縫DS、SS：2/3°，RS：0.6mm
實施例8
再次將實施例7中製造之構造體裝入至濺鍍裝置，使用直徑1mm之區域遮罩，依序濺鍍成膜Ti 50nm、Au 50nm。將以此種方式獲得之積層體之模式圖示於圖6。進而，以與實施例7相同之方式對電流-電壓特性進行評價。電流密度係除以直徑1mm區域遮罩之孔之面積 而求出，結果獲得30A/cm2以上之順向電流。藉由設置歐姆電極，順向之閾值電壓(Vf)大幅度地降低，自2.5V上升。由施加逆向偏壓所引起之崩潰電壓為-30V，作為絕緣破壞電場強度，獲得1.5MV/cm。
將該等性能匯總於表2。
實施例9~16
以下對與實施例8相同之構造體變更半導體之材料或電極材料，並且進行評價。將結果示於表2。再者，所謂實施例表中之微晶，係多晶之形態之一。
於實施例10中，使用廉價之多晶Si晶圓作為基板，使用Pt作為肖特基電極，使用Ga2O3：SiO2=99.9：0.1wt%之組成作為半導體。半導體成膜後，於空氣中、400℃、1小時之條件下進行退火，膜之結構為微晶結構。
實施例11中使用無鹼玻璃作為基板，實施例12中使用聚醯亞胺作為基板，實施例13、14中使用表面塗佈有SiO2作為硬塗層之聚碳酸酯樹脂基板作為基板。雖均為絕緣性之基板，但由於本發明之元件無需使用單晶之半導體，因此可如此產生於各種基板上。再者，於實施例14中，Ga相對於構成半導體之全部金屬元素之濃度為88.8 at%，少於較佳之範圍，因此絕緣破壞電場降低為0.2MV/cm，再者，具有與使用結晶矽之二極體相當之性能。
於實施例15中，於最終步驟中，於空氣中、600℃、1小時下進行退火，因此成為多晶結構。因此，絕緣破壞電場降低，但順向電壓成為0.1V，獲得內部電阻較小之二極體。
實施例16中使用純粹之Ga2O3膜形成二極體。其結果為，順向電壓變大，為25V，但絕緣破壞電場與導通電流獲得良好之性能。
比較例1
將SiC代替Ga2O3系材料作為靶進行濺鍍，除此以外，以與實施 例8相同之方式製成肖特基能障二極體。其結果為，顯示較少之整流特性，不顯示Ga2O3：SnO2(99.9：0.1wt%)程度之性能。SiC係作為下一代功率裝置而受到期待之材料，但顯示若不於單晶基板進行磊晶成長，則難以製成二極體使用。
比較例2
於比較例2中，肖特基電極係使用功函數較低之Mo，因此不顯示二極體特性。
實施例17~實施例23
以下，對與實施例8相同之構造體變更半導體之材料、膜厚、以及基板之種類，並進行評價。將結果示於表3。半導體膜之濺鍍係全部利用濺鍍法進行，實施例17中將膜厚設為200nm，實施例18、20及22中將膜厚設為1μm，實施例19、21及23中將膜厚設為10μm。
再者，所謂實施例表中之4H-SiC，係表示具有4層重複結構之六方晶SiC基板，所謂YSZ，係表示氧化釔穩定氧化鋯基板。
如以上所詳細闡述，藉由使用氧化鎵系之材料，使用濺鍍等量產性優異之裝置，可獲得優於先前之使用結晶矽之肖特基能障二極體之整流特性。本發明之二極體即便於300℃以下之低溫下製作，亦具有充分之整流特性，因此可搭載於玻璃或樹脂基板等。
[產業上之可利用性]
本發明之肖特基能障二極體元件可較佳地用於要求高速動作或開關特性之電路、電氣設備、電子設備、車輛、電動車輛等。
於上述詳細地說明了若干本發明之實施形態及/或實施例，但業者容易實質上不脫離本發明之新穎教導及效果，對該等作為例示之實施形態及/或實施例施加較多變更。因此，該等較多之變更包含於本 發明之範圍內。
將成為本案之巴黎優先權之基礎之日本申請說明書之內容全部引用於本文。
10‧‧‧肖特基能障二極體元件
11‧‧‧n型矽基板
12‧‧‧Si-Ga2O3膜
13‧‧‧Pt電極
14‧‧‧Ti
15‧‧‧Ni
16‧‧‧Au

Claims (30)

  1. 一種肖特基能障二極體元件，其係包含n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物及非晶質氧化物中之任一者或兩者。
  2. 一種肖特基能障二極體元件，其係包含n型或p型矽(Si)基板、氧化物半導體層、及肖特基電極層者，且上述氧化物半導體層包含以鎵(Ga)為主成分之多晶氧化物。
  3. 如請求項1或2之肖特基能障二極體元件，其中上述氧化物半導體層中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)為90~100 at%。
  4. 如請求項1或2之肖特基能障二極體元件，其中於上述矽基板上形成有上述氧化物半導體層，於上述氧化物半導體層上形成有上述肖特基電極層。
  5. 如請求項1或2之肖特基能障二極體元件，其中於上述矽基板上形成有上述肖特基電極層，於上述肖特基電極層上形成有上述氧化物半導體層。
  6. 如請求項1或2之肖特基能障二極體元件，其中於上述氧化物半導體層，以氧化物半導體層中之全部金屬元素中0.01 at%~10 at%之比率包含選自Si、Ge、Sn、Ti、Zr及Hf中之至少1種元素。
  7. 如請求項1或2之肖特基能障二極體元件，其中上述氧化物半導體層於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
  8. 如請求項1或2之肖特基能障二極體元件，其中上述肖特基電極層為功函數為4.7eV以上之金屬薄膜。
  9. 如請求項1或2之肖特基能障二極體元件，其以上述氧化物半導 體層之端部不露出之方式由絕緣膜被覆。
  10. 一種電路，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  11. 一種電氣設備，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  12. 一種電子設備，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  13. 一種車輛，其包含如請求項1至9中任一項之肖特基能障二極體元件。
  14. 一種構造體，其特徵在於包括功函數為4.7eV以上之金屬薄膜與以Ga為主成分之氧化物半導體電性接觸之區域。
  15. 如請求項14之構造體，其中於上述以Ga為主成分之氧化物半導體中，以氧化物半導體中之全部金屬元素中0.01 at%以上且10 at%以下之比率包含選自Si、Ge、Sn及Ti中之至少1種元素。
  16. 如請求項14之構造體，其中上述氧化物半導體中所含之鎵相對於全部金屬元素之原子組成百分率([Ga]/([Ga]+[Ga以外之全部金屬元素])×100)為90~100 at%。
  17. 如請求項14之構造體，其中上述氧化物半導體於室溫下之載子濃度為1×1014cm-3以上且1×1017cm-3以下。
  18. 如請求項14之構造體，其中上述氧化物半導體之膜厚為50nm~20μm。
  19. 如請求項14至18中任一項之構造體，其中上述金屬薄膜包含Au、Cr、Cu、Fe、Ir、Mo、Nb、Ni、Pd、Pt、Re、Ru、W、In2O3、In-Sn-O、或In-Zn-O。
  20. 一種氧化物半導體基板，其特徵在於：其係將如請求項14至19中任一項之構造體積層於導電性之基板上而成。
  21. 如請求項20之氧化物半導體基板，其中上述導電性之基板包含選自單晶矽、多晶矽及微晶矽中之1種以上。
  22. 一種氧化物半導體基板，其特徵在於：其係將如請求項14至19中任一項之構造體積層於電氣絕緣性之基板上而成。
  23. 一種功率半導體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  24. 一種二極體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  25. 一種肖特基能障二極體元件，其使用有如請求項20至22中任一項之氧化物半導體基板。
  26. 一種肖特基能障二極體元件，其係包含如請求項20至22中任一項之氧化物半導體基板者，且將上述以Ga為主成分之氧化物半導體設為氧化物半導體層，將上述功函數為4.7eV以上之金屬薄膜設為肖特基電極層。
  27. 一種電路，其包含選自由如請求項23之功率半導體元件、如請求項24之二極體元件、及如請求項25或26之肖特基能障二極體元件所組成之群中之1種以上之元件。
  28. 一種電氣設備，其包含如請求項27之電路。
  29. 一種電子設備，其包含如請求項27之電路。
  30. 一種車輛，其包含如請求項27之電路。
TW103128174A 2013-08-19 2014-08-15 Oxide semiconductor substrate and Schottky barrier diode TWI629799B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013169967 2013-08-19
JP2013-169967 2013-08-19
JP2014030250 2014-02-20
JP2014-030250 2014-02-20

Publications (2)

Publication Number Publication Date
TW201515243A true TW201515243A (zh) 2015-04-16
TWI629799B TWI629799B (zh) 2018-07-11

Family

ID=52483295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128174A TWI629799B (zh) 2013-08-19 2014-08-15 Oxide semiconductor substrate and Schottky barrier diode

Country Status (6)

Country Link
US (2) US9570631B2 (zh)
JP (1) JP6283364B2 (zh)
KR (1) KR102267094B1 (zh)
CN (1) CN105474397B (zh)
TW (1) TWI629799B (zh)
WO (1) WO2015025500A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751999B (zh) * 2015-12-25 2022-01-11 日商出光興產股份有限公司 半導體元件及使用其之電氣機器
TWI795349B (zh) * 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) * 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
EP3174101A4 (en) * 2014-07-22 2017-06-28 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP6758569B2 (ja) * 2015-03-20 2020-09-23 株式会社タムラ製作所 高耐圧ショットキーバリアダイオード
TWI660505B (zh) * 2015-12-18 2019-05-21 日商Ｆｌｏｓｆｉａ股份有限公司 Semiconductor device
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
US10340356B2 (en) * 2015-12-25 2019-07-02 Idemitsu Kosan Co., Ltd. Laminated article
US20170350752A1 (en) * 2016-06-01 2017-12-07 Ventsislav Metodiev Lavchiev Light emitting structures and systems on the basis of group iv material(s) for the ultraviolet and visible spectral ranges
JP6856193B2 (ja) * 2016-09-30 2021-04-07 株式会社タムラ製作所 ショットキーバリアダイオードの製造方法
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP7145077B2 (ja) * 2016-10-11 2022-09-30 出光興産株式会社 構造物、その製造方法、半導体素子及び電子回路
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6999106B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP6999104B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP6999105B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置の製造方法
JP6999103B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
JP7248962B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
US10944015B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
CA3082067C (en) * 2017-11-21 2023-08-01 Lumus Ltd. Optical aperture expansion arrangement for near-eye displays
DE112019007009B4 (de) * 2019-03-13 2023-04-27 Mitsubishi Electric Corporation Halbleitereinheit
CN111048402A (zh) * 2019-10-14 2020-04-21 西安电子科技大学 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构
CN111146294B (zh) * 2019-12-05 2023-11-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111129164B (zh) * 2019-12-05 2023-09-26 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
US11610999B2 (en) * 2020-06-10 2023-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Floating-gate devices in high voltage applications
CN111696698A (zh) * 2020-06-22 2020-09-22 厦门理工学院 氧化镓肖特基同位素电池及其制备方法
CN117954504A (zh) * 2022-10-19 2024-04-30 广州华瑞升阳投资有限公司 一种肖特基势垒二极管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536975A (ja) 1991-03-07 1993-02-12 Sumitomo Metal Ind Ltd シヨツトキーバリアダイオード素子
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
US7718459B2 (en) * 2005-04-15 2010-05-18 Aptina Imaging Corporation Dual conversion gain pixel using Schottky and ohmic contacts to the floating diffusion region and methods of fabrication and operation
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP4929882B2 (ja) 2006-07-11 2012-05-09 富士電機株式会社 半導体装置
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP2008216897A (ja) * 2007-03-07 2008-09-18 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2009164237A (ja) 2007-12-28 2009-07-23 Panasonic Corp ショットキーバリアダイオード
JP2009194225A (ja) * 2008-02-15 2009-08-27 Sumitomo Electric Ind Ltd ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法
JP5078039B2 (ja) 2009-01-19 2012-11-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP2012138552A (ja) 2010-12-28 2012-07-19 Taiyo Yuden Co Ltd ショットキーダイオードおよびその製造方法
JP5894393B2 (ja) * 2011-08-19 2016-03-30 出光興産株式会社 酸化物粒子分散液
JP5866727B2 (ja) * 2011-09-08 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３単結晶膜の製造方法及び結晶積層構造体
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
CN104508548B (zh) * 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751999B (zh) * 2015-12-25 2022-01-11 日商出光興產股份有限公司 半導體元件及使用其之電氣機器
TWI795349B (zh) * 2015-12-25 2023-03-11 日商出光興產股份有限公司 積層體

Also Published As

Publication number Publication date
US20170141240A1 (en) 2017-05-18
JP6283364B2 (ja) 2018-02-21
JPWO2015025500A1 (ja) 2017-03-02
US9570631B2 (en) 2017-02-14
CN105474397A (zh) 2016-04-06
TWI629799B (zh) 2018-07-11
WO2015025500A1 (ja) 2015-02-26
CN105474397B (zh) 2019-06-18
KR102267094B1 (ko) 2021-06-18
US20160211386A1 (en) 2016-07-21
KR20160043968A (ko) 2016-04-22

Similar Documents

Publication Publication Date Title
TWI629799B (zh) Oxide semiconductor substrate and Schottky barrier diode
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
TWI731844B (zh) 積層體
KR101824124B1 (ko) 반도체 장치 및 그 제작 방법
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
EP3859046A1 (en) Oxide multilayer body and method for producing same
TWI831755B (zh) ｐ型氧化物半導體膜及其形成方法
TW201735358A (zh) 半導體元件及使用其之電氣機器
TW201638363A (zh) 積層體及積層體之製造方法
López-Lugo et al. Fabrication of Li-Doped NiO Thin Films by Ultrasonic Spray Pyrolysis and Its Application in Light-Emitting Diodes. Nanomaterials 2023, 13, 197