JP6999105B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、パワーデバイス等として有用な半導体装置の製造方法に関する。

従来、半導体基板上にショットキーバリア電極が設けられている半導体装置が知られており、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすること等を目的に、ショットキーバリア電極について種々検討されている。
特許文献１には、半導体上の中央部に、バリアハイトが小さくなる金属を配置し、半導体上の周辺部に、バリアハイトが大きくなる金属と半導体とのショットキーコンタクトを形成して、逆方向耐圧を大きくし、さらに順方向立ち上がり電圧を小さくすることが記載されている。

また、ショットキー電極とオーミック電極との組合せについても検討がなされており、例えば特許文献２には、同種金属で構成されるショットキー電極とオーミック電極とが基板上に形成されたワイドバンドギャップ半導体装置が記載されており、このような構成とすることにより、サージ電流などの高い電流が順方向に流れる場合における熱破壊耐性を向上させることができる旨記載されている。しかしながら、ショットキー接合とオーミック接合との各界面の密着性や各接合同士の密着性に課題があったり、また、電極材料も制限する必要があったり、またさらに、温度によって、バリアハイトが変化する問題等があったりして、必ずしも満足のいくものではなかった。そのため、立ち上がり電圧が低く、温度安定性にも優れた半導体装置を、プロセス、設計および電極材料においてあまり制約がなく、さらに容易かつ簡便に製造できる方法が待ち望まれていた。

特開昭５２－１０１９７０号公報 特開２０１４－７８６６０号公報

本発明は、ショットキー特性および半導体特性に優れた半導体装置を工業的有利に製造できる方法を提供することを目的とする。

本発明者らは、上記目的を達成すべく鋭意検討した結果、第１のバリア電極を前記半導体領域上に形成し、ついで、第１のバリア電極よりもバリアハイトの低い第２のバリア電極を第１のバリア電極と隣接するように前記半導体領域上に形成することにより、プロセス、設計および電極材料における自由度を向上させるとともに、立ち上がり電圧が低く、かつ、温度安定性を優れた半導体装置が容易に得られることを見出し、このようにして半導体装置を得る方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。

すなわち、本発明は、以下の発明に関する。
［１］ 半導体領域と、該半導体領域上に設けられている２種以上のバリア電極とを少なくとも備えている半導体装置を製造する方法であって、前記バリア電極の形成を、第１のバリア電極を前記半導体領域上に形成し、ついで、第１のバリア電極よりもバリアハイトの低い第２のバリア電極を前記半導体領域上に形成することを特徴とする半導体装置の製造方法。
［２］ 前記半導体領域との間にショットキーバリアを形成可能な複数の第１のバリア電極と、前記半導体領域との間に第１のバリア電極のショットキーバリアのバリアハイトとは異なるバリアハイトのショットキーバリアを形成可能な複数の第２のバリア電極とが、前記半導体領域上に交互に設けられるように前記バリア電極を形成する前記［１］記載の製造方法。
［３］ 前記バリア電極の外側には第１のバリア電極を設ける前記［１］または［２］に記載の製造方法。
［４］ 第１のバリア電極および第２のバリア電極の電極材料がそれぞれ同種の金属である前記［１］～［３］のいずれかに記載の製造方法。
［５］ 第１のバリア電極のショットキーバリアのバリアハイトが、１ｅＶ以上である前記［１］～［４］のいずれかに記載の製造方法。
［６］ 第２のバリア電極のショットキーバリアハイトが、１ｅＶ未満である前記［１］～［５］のいずれかに記載の製造方法。
［７］ 前記半導体領域が、結晶性酸化物半導体を主成分として含む前記［１］～［６］のいずれかに記載の製造方法。
［８］ 前記半導体領域が、ガリウム化合物を主成分として含む前記［１］～［７］のいずれかに記載の製造方法。
［９］ 前記半導体領域が、α―Ｇａ_２Ｏ_３またはその混晶を主成分として含む前記［１］～［８］のいずれかに記載の製造方法。
［１０］ 第１のバリア電極の形成を、第１のバリア電極を前記半導体領域に埋め込むことにより行う前記［１］～［９］のいずれかに記載の製造方法。
［１１］ さらに、前記バリア電極の外周辺部にガードリングを形成する前記［１］～［１０］のいずれかに記載の製造方法。
［１２］ 前記ガードリングが金属からなる前記［１１］記載の製造方法。
［１３］ 前記半導体装置がダイオードである前記［１］～［１２］のいずれかに記載の製造方法。
［１４］ 前記半導体装置がジャンクションバリアショットキーダイオードである前記［１］～［１３］のいずれかに記載の製造方法。
［１５］ 前記半導体装置がパワーデバイスである前記［１］～［１４］のいずれかに記載の製造方法。

本発明の製造方法は、ショットキー特性および半導体特性に優れている半導体装置を工業的有利に得ることができる。

本発明の製造方法で得られるジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図１のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を本発明の好適な実施の一態様として説明する図である。 図１のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 本発明の製造方法で得られるジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 本発明の製造方法で得られるジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図５のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を本発明の好適な実施の一態様として説明する図である。 本発明の製造方法で得られるジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一態様を模式的に示す図である。 図８のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 図８のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な製造方法を説明する図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 実施例において用いられる成膜装置（ミストＣＶＤ装置）の概略構成図である。 実施例におけるＩＶ測定結果を示す図であり、（ａ）が順方向測定結果を示し、（ｂ）が逆方向測定結果を示す。

本発明の製造方法は、半導体領域と、該半導体領域上に設けられている２種以上のバリア電極とを少なくとも備えている半導体装置を製造する方法であって、前記バリア電極の形成を、第１のバリア電極を前記半導体領域上に形成し、ついで、第１のバリア電極よりもバリアハイトの低い第２のバリア電極を前記半導体領域上に形成することを特長とする。

前記バリア電極は、第１のバリア電極と第２のバリア電極とを含み、前記半導体領域との界面に所定のバリアハイトを有するショットキーバリアを形成するものであれば特に限定されない。前記バリア電極の電極材料は、それぞれバリア電極として用いることができるものであれば特に限定されず、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極材料がそれぞれ同種又は異種の金属であるのが好ましい。前記金属としては、好適には例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属などが挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられるが、中でもＴｉが好ましい。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）等から選ばれる１種または２種以上の金属などが挙げられるが、本発明においては、よりスイッチング特性等の半導体特性がより良好なものとなるのでＣｒが好ましい。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられるが、中でもＰｔが好ましい。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。

第１のバリア電極および第２のバリア電極の形成手段としては、例えば、前記電極材料の膜を形成後、加熱や表面処理により、第１のバリア電極および第２のバリア電極をそれぞれ形成することなどが挙げられ、より具体的に例えば、バリア電極として、前記電極材料の膜を形成し、ついで、熱処理することにより、バリアハイトを低くし、フォトリソグラフィー法を用いたエッチング等により第１のバリア電極および第２のバリア電極がそれぞれ形成できるように前記電極材料の膜の一部を除去した後、前記電極材料の膜を形成する手段などが挙げられる。

本発明においては、第１のバリア電極のショットキーバリアのバリアハイトが、１ｅＶ以上となるように調整されるのが好ましく、第２のバリア電極のショットキーバリアハイトが、１ｅＶ未満となるように調整されるのも好ましい。このような好ましいバリアハイトに調整することにより、本発明の半導体装置の半導体特性（例えばスイッチング特性等）をさらにより良好なものとすることができる。

また、本発明においては、前記半導体領域が、結晶性酸化物半導体を主成分として含むのが好ましい。前記結晶性酸化物半導体は、βガリア構造またはコランダム構造を有するのが好ましく、コランダム構造を有するのがより好ましい。また、前記半導体領域は、ガリウム化合物を主成分として含むのも好ましく、ＩｎＡｌＧａＯ系半導体を主成分とするのがより好ましく、α―Ｇａ_２Ｏ_３またはその混晶を主成分として含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα－Ｇａ_２Ｏ_３である場合、前記半導体領域中の金属元素中のガリウムの原子比が０．５以上の割合でα－Ｇａ_２Ｏ_３が含まれていればそれでよい。本発明においては、前記半導体領域中の金属元素中のガリウムの原子比が０．７以上であることが好ましく、０．８以上であるのがより好ましい。また、前記半導体領域は、通常、単相領域であるが、本発明の目的を阻害しない限り、さらに異なる半導体相からなる第２の半導体領域やその他の相などを有していてもよい。また、前記半導体領域は通常膜状であり、半導体膜であってよい。前記半導体領域の半導体膜の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ～４０μｍであるのが好ましく、１μｍ～２５μｍであるのがより好ましい。前記半導体膜の表面積は特に限定されないが、１ｍｍ^２以上であってもよいし、１ｍｍ^２以下であってもよい。なお、前記結晶性酸化物半導体は、通常、単結晶であるが、多結晶であってもよい。また、前記半導体膜は、単層膜であってもよいし、多層膜であってもよい。前記半導体膜が多層膜である場合には、前記多層膜が、膜厚４０μｍ以下であるのが好ましく、また、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア濃度が、第２の半導体層のキャリア濃度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア濃度は、ドーピング量を調節することにより、適宜設定することができる。

前記半導体膜は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体膜の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。

前記半導体膜は、例えば、ミストＣＶＤ法等の手段を用いて形成され、より具体的に例えば、原料溶液を霧化または液滴化し（霧化・液滴化工程）、得られたミストまたは液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより好適に形成される。

（霧化・液滴化工程）
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。

（原料溶液）
前記原料溶液は、霧化または液滴化が可能であり、半導体領域を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよいが、本発明においては、前記原料が、金属または金属化合物であるのが好ましく、ガリウム、鉄、インジウム、アルミニウム、バナジウム、チタン、クロム、ロジウム、ニッケル、コバルト、亜鉛、マグネシウム、カルシウム、シリコン、イットリウム、ストロンチウムおよびバリウムから選ばれる１種または２種以上の金属を含むのがより好ましい。

本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。

また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、より良質な膜が得られるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ_２Ｏ_２）、過酸化ナトリウム（Ｎａ_２Ｏ_２）、過酸化バリウム（ＢａＯ_２）、過酸化ベンゾイル（Ｃ_６Ｈ_５ＣＯ）_２Ｏ_２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。

前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはｐ型ドーパントなどが挙げられる。ドーパントの濃度は、通常、約１×１０^１６／ｃｍ^３～１×１０^２２／ｃｍ^３であってもよいし、また、ドーパントの濃度を例えば約１×１０^１７／ｃｍ^３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０^２０／ｃｍ^３以上の高濃度で含有させてもよい。本発明においては、１×１０^１７／ｃｍ^３以上のキャリア濃度で含有させるのが好ましい。

原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。

（搬送工程）
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。

（成膜工程）
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、非酸素雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。

（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。

前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。

基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ_２Ｏ_３（サファイア基板）またはα－Ｇａ_２Ｏ_３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ_２Ｏ_３基板、又はＧａ_２Ｏ_３とＡｌ_２Ｏ_３とを含みＡｌ_２Ｏ_３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。

本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよいが、好ましくは非酸素雰囲気下であり、より好ましくは窒素雰囲気下である。

また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、バッファ層（緩衝層）や応力緩和層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明においては、ミストＣＶＤ法が好ましい。

本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記半導体領域として半導体装置に用いてもよいし、そのまま前記半導体領域として半導体装置に用いてもよい。

また、本発明の半導体装置は、通常、オーミック電極を備える。前記オーミック電極は、公知の電極材料が用いられてよく、本発明の目的を阻害しない限り特に限定されないが、周期律表第４族または第１１族の金属を含むのが好ましい。オーミック電極に用いられる好適な周期律表第４族または第１１族の金属は、前記ショットキー電極に含まれる金属と同様であってよい。また、オーミック電極は単層の金属層であってもよいし、２以上の金属層を含んでいてもよい。オーミック電極の形成手段としては、特に限定されず、例えば、真空蒸着法、スパッタリング法などの公知の手段などが挙げられる。また、オーミック電極を構成する金属は、合金であってもよい。本発明においては、オーミック電極が、Ｔｉまたは／およびＡｕを含むのが好ましい。

また、本発明においては、前記のバリア電極の形成を、第１のバリア電極を前記半導体領域上に形成し、ついで、第２のバリア電極を第１のバリア電極と隣接するように前記半導体領域上に形成するのが好ましく、前記半導体領域との間にショットキーバリアを形成可能な複数の第１のバリア電極と、前記半導体領域との間に第１のバリア電極のショットキーバリアのバリアハイトとは異なるバリアハイトのショットキーバリアを形成可能な複数の第２のバリア電極とが、前記半導体領域上に交互に設けられるようにして行うのがより好ましい。

以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。

図１は、本発明の製造方法で得られる好適な半導体装置の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図１の半導体装置は、半導体領域３と、前記半導体領域上に設けられておりかつ前記半導体領域との間にショットキーバリアを形成可能な複数の第１のバリア電極１と、第１のバリア電極１に隣接して設けられておりかつ前記半導体領域３との間に第１のバリア電極１のショットキーバリアのバリアハイトとは異なるバリアハイトのショットキーバリアを形成可能な複数の第２のバリア電極２とを含んでいる。そして、第１のバリア電極１と第２のバリア電極２とは、前記半導体領域３上に交互に設けられており、さらに、第１のバリア電極１と第２のバリア電極２とは、それぞれ同じ電極材料を主成分として含む。本発明においては、半導体領域３上に水平方向に第１のバリア電極と第２のバリア電極とが交互に設けられているのが好ましい。このようにして、熱安定性および密着性により優れ、リーク電流がより軽減されるようにＪＢＳが構成されている。なお、図１の半導体装置は、半導体領域３上にオーミック電極４を備えている。

図１の半導体装置の各層の形成手段は、本発明の目的を阻害しない限り特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術等により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。本発明においては、第２のバリア電極を形成した後、第１のバリア電極を形成するのが好ましい。このような順序でバリア電極を形成することにより、金属材料の選択性がより向上し、プロセスの自由度や設計の自由度もより向上する。

以下、図２および図３を用いて、図１の半導体装置の好ましい製造工程等を本発明の好適な実施の一態様として説明する。図２（ａ）は、半導体領域３としての半導体基板上にオーミック電極４が積層されている積層体を示している。オーミック電極の形成は、本発明の目的を阻害しない限り特に限定されず、ドライ法、ウェット法のいずれでもよい。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。図２（ａ）の積層体の半導体領域３上に、第１のバリア電極１を形成し、図２（ｂ）のとおり、第１のバリア電極１、半導体領域３およびオーミック電極４の積層体を得る。その後、第１のバリア電極をアニール処理して、バリアハイトを低減させ、半導体領域３上に第２のバリア電極２を形成し、図２（ｃ）のとおり、第２のバリア電極２、半導体領域３およびオーミック電極４の積層体を得る。

図２（ｃ）の積層体を形成した後、フォトリソグラフィー法を用いたエッチングを行い、図３（ｄ）のとおり、第２のバリア電極２の一部を除去する。図３（ｄ）の積層体は、第１のバリア電極と第２のバリア電極とが半導体領域上に交互に設けられるようにパターン化された第２のバリア電極２と、半導体領域３と、オーミック電極４とが積層されている。図３（ｄ）の積層体を得た後、パターン化された第２のバリア電極２および表面に露出している半導体領域３上に、第１のバリア電極１を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図３（ｅ）の積層体を得る。図３（ｅ）の積層体は、第１のバリア電極１と第２のバリア電極２と半導体領域３とオーミック電極４とが積層されている。図３（ｅ）の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、第２のバリア電極２上の第１のバリア電極１等の不要な部分を取り除き、図３（ｆ）の積層体を得る。図３（ｆ）の積層体は、半導体領域３と、前記半導体領域３上に設けられておりかつ前記半導体領域との間にショットキーバリアを形成可能な複数の第１のバリア電極１と、第１のバリア電極に隣接して設けられておりかつ前記半導体領域３との間に第１のバリア電極１のショットキーバリアのバリアハイトとは異なるバリアハイトのショットキーバリアを形成可能な複数の第２のバリア電極２とが、前記半導体領域３上に交互に設けられており、さらに、それぞれ同じ電極材料を主成分として含むものであり、本発明に含まれるものである。

図４は、本発明の製造方法で得られる好適な半導体装置の一つであるガードリングを備えた半導体装置を示す。図４の半導体装置は、半導体領域３にオーミック電極４が設けられており、オーミック電極４が設けられている側とは反対側の半導体領域３上に、第１のバリア電極１と第２のバリア電極２とが交互に設けられており、さらに、バリア電極の外周辺部にガードリング５が設けられている。なお、図４の半導体装置は、図１の半導体装置とは、バリア電極の周辺部にガードリング５が設けられている点で異なる。本発明においては、第１のバリア電極と第２のバリア電極とが半導体領域上に交互に設けられたバリア電極を用いるので、ガードリングを半導体領域上に容易に設けることができ、また、耐圧をより効果的により良好なものとすることができる。またさらに、ガードリングにバリアハイトの高い金属を用いることにより、バリア電極の形成とあわせてガードリングを工業的有利に設けることができ、半導体領域にあまり影響を与えることなく、オン抵抗も悪化させずに形成することができる。

前記ガードリングには、通常、バリアハイトの高い材料が用いられる。前記ガードリングに用いられる材料としては、例えば、バリアハイトが１ｅＶ以上の導電性材料などが挙げられ、前記電極材料と同じものであってもよい。本発明においては、前記ガードリングに用いられる材料が、耐圧構造の設計自由度が高く、ガードリングを多く設けることもでき、柔軟に耐圧をより良好なものとすることができるので、前記金属であるのが好ましい。また、ガードリングの形状としては、特に限定されず、例えば、コ字形状、Ｌ字形状または帯状などが挙げられる。ガードリングの本数も特に限定されないが、好ましくは３本以上、より好ましくは６本以上である。

図５は、本発明の製造方法で得られる好適な半導体装置の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図５の半導体装置は、図１の半導体装置とは、第１のバリア電極１が半導体領域３に埋め込まれている点で異なる。このようにして第１のバリア電極１を埋め込むことによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。

以下、図６を用いて、図５の半導体装置の好ましい製造工程等を本発明の好適な実施の一態様として説明する。図６（ａ）は、半導体領域３としての半導体基板上にオーミック電極４が積層されており、その反対側に第２のバリア電極２が形成されている積層体を示している。第２のバリア電極２は、第１のバリア電極を積層した後、加熱処理または表面処理により第２のバリア電極２としたものであるのが好ましい。そして、図６（ａ）の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図６（ｂ）のとおり、第２のバリア電極２の一部と半導体領域３の一部とを除去する。図６（ｂ）の積層体は、第１のバリア電極と第２のバリア電極とが半導体領域上に交互に設けられるようにパターン化された第２のバリア電極２と、半導体領域３と、オーミック電極４とが積層されている。図６（ｂ）の積層体を得た後、パターン化された第２のバリア電極２および表面に露出している半導体領域３上に、第１のバリア電極１を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図６（ｃ）の積層体を得る。図６（ｃ）の積層体は、第１のバリア電極１と第２のバリア電極２と半導体領域３とオーミック電極４とが積層されている。図６（ｃ）の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、第２のバリア電極２上の第１のバリア電極１等の不要な部分を取り除き、図６（ｄ）の積層体を得る。図６（ｄ）の積層体は、第１のバリア電極１が、前記半導体領域３に埋め込められており、さらに第２のバリア電極２と交互に設けられた構造をしているので、耐圧により優れている。

図７は、本発明の製造方法で得られる好適な半導体装置の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）を示す。図７の半導体装置は、図１の半導体装置とは、バリア電極の外周辺部にガードリング５が設けられている点、第１のバリア電極１が半導体領域３に埋め込まれている点において異なる。このように構成することによって、より耐圧等の半導体特性に優れた半導体装置を得ることができる。

以下、図８および図９を用いて、図７の半導体装置の好ましい製造工程等を本発明の好適な実施の一態様として説明する。図８（ａ）は、半導体領域３としての半導体基板上にオーミック電極４が積層されており、その反対側に第２のバリア電極２が形成されている積層体を示している。第２のバリア電極２は、第１のバリア電極を積層した後、加熱処理または表面処理により第２のバリア電極２としたものであるのが好ましい。そして、図８（ａ）の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図８（ｂ）のとおり、第２のバリア電極２の一部と半導体領域３の一部とを除去する。図８（ｂ）の積層体は、第１のバリア電極と第２のバリア電極とが半導体領域上に交互に設けられるようにパターン化された第２のバリア電極２と、半導体領域３と、オーミック電極４とが積層されている。図８（ｂ）の積層体を得た後、パターン化された第２のバリア電極２および表面に露出している半導体領域３上に、第１のバリア電極１を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図８（ｃ）の積層体を得る。

そして、図８（ｃ）の積層体に対して、フォトリソグラフィー法を用いたエッチングを行い、図９（ｄ）のとおり、第１のバリア電極１の一部、第２のバリア電極２の一部および半導体領域３の一部を除去する。図９（ｄ）の積層体は、ガードリングを形成可能なように、第１のバリア電極１、第２のバリア電極２、半導体領域３およびオーミック電極４がそれぞれ積層されている。図９（ｄ）の積層体を得た後、表面に露出している半導体領域３上に、ガードリング５を前記ドライ法（好ましくは真空蒸着法またはスパッタ）または前記ウェット法等により形成し、図９（ｅ）の積層体を得る。図９（ｅ）の積層体は、ガードリング５、第１のバリア電極１、第２のバリア電極２、半導体領域３およびオーミック電極４がそれぞれ積層されている。図９（ｅ）の積層体を得た後、フォトリソグラフィー法を用いたエッチングを行い、不要な部分を取り除き、図９（ｆ）の積層体を得る。図９（ｆ）の積層体は、第１のバリア電極１が、前記半導体領域３に埋め込められており、さらに周辺部にガードリングを備えており、またさらに、第２のバリア電極２と交互に設けられた構造をしているので、耐圧等において、より優れている。

前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオードまたはトランジスタ（例えば、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ジャンクションバリアショットキーダイオード（ＪＢＳ）がより好ましい。

本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記電源装置は、公知の手段を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図１０に電源システムの例を示す。図１０は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図１１に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図１２に示す。図１２は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ（ＭＯＳＦＥＴ：Ａ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランスで絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ（Ａ～Ｂ’）で整流後、ＤＣＬ（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路でインバータ及び整流ＭＯＳＦＥＴを制御する。

（実施例１）
１－１．ｎ－型半導体層の形成
１－１－１．成膜装置
図１３を用いて、実施例で用いたミストＣＶＤ装置１９を説明する。ミストＣＶＤ装置１９は、基板２０を載置するサセプタ２１と、キャリアガスを供給するキャリアガス供給手段２２ａと、キャリアガス供給手段２２ａから送り出されるキャリアガスの流量を調節するための流量調節弁２３ａと、キャリアガス（希釈）を供給するキャリアガス（希釈）供給手段２２ｂと、キャリアガス（希釈）供給手段２２ｂから送り出されるキャリアガスの流量を調節するための流量調節弁２３ｂと、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる供給管２７と、供給管２７の周辺部に設置されたヒーター２８とを備えている。サセプタ２１は、石英からなり、基板２０を載置する面が水平面から傾斜している。成膜室となる供給管２７とサセプタ２１をどちらも石英で作製することにより、基板２０上に形成される膜内に装置由来の不純物が混入することを抑制している。

１－１－２．原料溶液の作製
０．１Ｍ臭化ガリウム水溶液に臭化水素酸を体積比で２０％含有させ、これを原料溶液とした。

１－１－３．成膜準備
上記１－１－２．で得られた原料溶液２４ａをミスト発生源２４内に収容した。次に、基板２０として、サファイア基板をサセプタ２１上に設置し、ヒーター２８を作動させて成膜室２７内の温度を４８０℃にまで昇温させた。次に、流量調節弁２３ａ、２３ｂを開いて、キャリアガス源であるキャリアガス供給手段２２ａ、２２ｂからキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／分に、キャリアガス（希釈）の流量を０．５Ｌ／分にそれぞれ調節した。なお、キャリアガスとして窒素を用いた。

１－１－４．半導体膜形成
次に、超音波振動子２６を２．４ＭＨｚで振動させ、その振動を、水２５ａを通じて原料溶液２４ａに伝播させることによって、原料溶液２４ａを霧化させてミストを生成した。このミストが、キャリアガスによって成膜室２７内に導入され、大気圧下、５１０℃にて、成膜室２７内でミストが反応して、基板２０上に半導体膜が形成された。なお、膜厚は２．５μｍであり、成膜時間は１８０分間であった。

１－１－５．評価
ＸＲＤ回折装置を用いて、上記１－１－４．にて得られた膜の相の同定を行ったところ、得られた膜はα－Ｇａ_２０_３であった。

１－２．ｎ＋型半導体層の形成
０．０５Ｍガリウムアセチルアセトナート水溶液に塩酸を体積比で１．５％および塩化スズ０．２％をそれぞれ含有させ、これを原料溶液としたこと以外、上記１－１．と同様にして、上記１－１．で得られたｎ－型半導体層上に半導体膜を成膜した。得られた膜につき、ＸＲＤ回折装置を用いて、膜の相の同定を行ったところ、得られた膜はα－Ｇａ_２０_３であった。

１－３．オーミック電極の形成
図１に示すとおり、ｎ＋型半導体層上に、Ｔｉ層およびＡｕ層をそれぞれ電子ビーム蒸着にて積層した。なお、Ｔｉ層の厚さは３５ｎｍであり、Ａｕ層の厚さは１７５ｎｍであった。

１－４．ショットキー電極の形成
サファイア基板を剥離後、ｎ－型半導体層上に、Ｐｔ層を電子ビーム蒸着にて積層した。そして、高速アニール装置（ＲＴＡ）を用いて窒素雰囲気で４００℃３０秒間アニール処理し、図２に示すとおり、第２のバリア電極を形成した。また、フォトリソグラフィーおよびエッチング処理に付し、図３に示すとおり、第１のバリア電極を形成した。なお、第１のバリア電極の金属層の形成は、Ｐｔ層を電子ビーム蒸着にて積層することにより行った。

１－５．評価
ＩＶ測定を実施した。その結果、第１のバリア電極のバリアハイトは、１．５ｅＶであり、第２のバリア電極のバリアハイトは０．９ｅＶであった。なお、第２のバリア電極についてのＩＶ測定結果を図１４に示す。また、温度変化によっても特性が変わらず、半導体特性において非常に良好であった。

本発明の半導体装置の製造方法は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。

１ 第１のバリア電極
２ 第２のバリア電極
３ 半導体領域
４ オーミック電極
５ ガードリング
１９ ミストＣＶＤ装置
２０ 基板
２１ サセプタ
２２ａ キャリアガス供給手段
２２ｂ キャリアガス（希釈）供給手段
２３ａ 流量調節弁
２３ｂ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 供給管
２８ ヒーター
２９ 排気口

Claims (14)

1. 結晶性酸化物半導体を主成分として含む半導体領域と、該半導体領域上に設けられている２種以上のバリア電極とを少なくとも備えている半導体装置を製造する方法であって、前記バリア電極の形成を、第１のバリア電極を前記半導体領域上に形成し、ついで、第１のバリア電極よりもバリアハイトの低い第２のバリア電極を前記半導体領域上に形成することを特徴とする半導体装置の製造方法。
2. 前記半導体領域との間にショットキーバリアを形成可能な複数の第１のバリア電極と、前記半導体領域との間に第１のバリア電極のショットキーバリアのバリアハイトとは異なるバリアハイトのショットキーバリアを形成可能な複数の第２のバリア電極とが、前記半導体領域上に交互に設けられるように前記バリア電極を形成する請求項１記載の製造方法。
3. 前記バリア電極の外端には前記第１のバリア電極が位置している請求項１または２に記載の製造方法。
4. 第１のバリア電極および第２のバリア電極の電極材料がそれぞれ同種の金属である請求項１～３のいずれかに記載の製造方法。
5. 第１のバリア電極のショットキーバリアのバリアハイトが、１ｅＶ以上である請求項１～４のいずれかに記載の製造方法。
6. 第２のバリア電極のショットキーバリアハイトが、１ｅＶ未満である請求項１～５のいずれかに記載の製造方法。
7. 前記半導体領域が、ガリウム化合物を主成分として含む請求項１～６のいずれかに記載の製造方法。
8. 前記半導体領域が、α―Ｇａ２Ｏ３またはその混晶を主成分として含む請求項１～７のいずれかに記載の製造方法。
9. 第１のバリア電極の形成を、第１のバリア電極を前記半導体領域に埋め込むことにより行う請求項１～８のいずれかに記載の製造方法。
10. さらに、前記バリア電極の外周辺部にガードリングを形成する請求項１～９のいずれかに記載の製造方法。
11. 前記ガードリングが金属からなる請求項１０記載の製造方法。
12. 前記半導体装置がダイオードである請求項１～１１のいずれかに記載の製造方法。
13. 前記半導体装置がジャンクションバリアショットキーダイオードである請求項１～１２のいずれかに記載の製造方法。
14. 前記半導体装置がパワーデバイスである請求項１～１３のいずれかに記載の製造方法。
    
    

Images