CN109427915B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109427915B
CN109427915B CN201810972334.3A CN201810972334A CN109427915B CN 109427915 B CN109427915 B CN 109427915B CN 201810972334 A CN201810972334 A CN 201810972334A CN 109427915 B CN109427915 B CN 109427915B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
semiconductor device
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810972334.3A
Other languages
English (en)
Other versions
CN109427915A (zh
Inventor
杉本雅裕
髙桥勲
四户孝
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN109427915A publication Critical patent/CN109427915A/zh
Application granted granted Critical
Publication of CN109427915B publication Critical patent/CN109427915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且半导体特性优异的半导体装置。本发明制造一种半导体装置，所述半导体装置至少包括：n型半导体层，包括第一半导体作为主要成分；i型半导体层，包括第二半导体作为主要成分；以及p型半导体层，包括第三半导体作为主要成分，第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体，将得到的半导体装置用于功率器件等。

Description

半导体装置
技术领域
本发明特别涉及对于功率器件有用的半导体装置。
背景技术
已知具有n型半导体层、i型半导体层和p型半导体层的PiN二极管。当接通PiN二极管时，空穴从p型半导体层注入到i型半导体层，电子从n型半导体层注入到i型半导体层，在i型半导体层产生电导率调制。断开PiN二极管时，在高电阻区域中存在的载体(空穴和电子)从p型半导体层和阴极区域排出，PiN二极管变为非导通。
在专利文献1中记载了如下内容：在PiN二极管中，从n型半导体层侧和p型半导体层侧双方朝向i型半导体层侧照射质子，在n型半导体层与i型半导体层的界面以及p型半导体层与i型半导体层的界面处形成晶体缺陷，从而降低断开PiN二极管时的反向恢复电荷。但是，存在如下问题：因质子的照射，对n型半导体层和p型半导体层这两者与i型半导体层的各自的界面带来不良影响，另外，在i型半导体层的局部出现晶体缺陷等，导致PiN二极管的电气特性降低。进而，也无法充分满足耐压等电气特性。
另外，在专利文献2中记载了如下内容：为了提高PiN二极管的耐压，将i型半导体层形成为较厚的50μm以上，并且使i型半导体层的全部区域含氧，形成原子空洞与氧结合的复合缺陷，从而降低反向恢复电流。但是，专利文献2中记载的PiN二极管为了高耐压化而需要将i型半导体层设为较厚的50μm以上，在小型化方面存在问题，也无法充分满足耐压。另外，还存在无法充分实现良好的PiN接合的问题。
专利文献1：日本专利特开平08-102545号公报
专利文献2：日本专利特开2011-222550号公报
发明内容
本发明的目的在于提供一种具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且半导体特性优异的半导体装置。
本发明人等为了达成上述目的而进行深入研究的结果如下：发现一种半导体装置，至少包括：n型半导体层，包括第一半导体作为主要成分；i型半导体层，包括第二半导体作为主要成分；以及p型半导体层，包括第三半导体作为主要成分，第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体，能够实现p型半导体层、n型半导体层和i型半导体层间的良好的接合，并且耐压等半导体特性优异，发现这种半导体装置能够一举解决上述现有的问题。
另外，本发明人等获得上述发现后，进一步开展研究而完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体装置，至少包括：n型半导体层，包括第一半导体作为主要成分；i型半导体层，包括第二半导体作为主要成分；以及p型半导体层，包括第三半导体作为主要成分，其特征在于，第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体。
[2]根据所述[1]所述的半导体装置，其中，所述n型半导体层、所述i型半导体层和所述p型半导体层按该顺序层叠，形成PiN结构。
[3]根据所述[1]或[2]所述的半导体装置，其中，第一半导体包括选自铝、铟和镓的一种或两种以上的金属。
[4]根据所述[1]～[3]中任一项所述的半导体装置，其中，第一半导体包括镓。
[5]根据所述[1]～[4]中任一项所述的半导体装置，其中，第三半导体包括元素周期表的d区金属。
[6]根据所述[1]～[5]中任一项所述的半导体装置，其中，第三半导体包括元素周期表第9族的金属。
[7]根据所述[1]～[6]中任一项所述的半导体装置，其中，第二半导体包括元素周期表的p区金属。
[8]根据所述[1]～[7]中任一项所述的半导体装置，其中，第二半导体包括选自铝、铟和镓的一种或两种以上的金属。
[9]根据所述[1]～[8]中任一项所述的半导体装置，其中，第二半导体包括元素周期表的d区金属。
[10]根据所述[1]～[9]中任一项所述的半导体装置，其中，所述半导体装置进一步具备降低表面电场区域。
[11]根据所述[1]～[10]中任一项所述的半导体装置，其中，所述半导体装置进一步具备保护环。
[12]根据所述[1]～[11]中任一项所述的半导体装置，其中，所述半导体装置为二极管。
[13]根据所述[1]～[12]中任一项所述的半导体装置，其中，所述半导体装置为结势垒肖特基二极管。
[14]根据所述[1]～[13]中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
[15]一种半导体系统，其中，具备所述[1]～[14]中任一项所述的半导体装置。
本发明的半导体装置具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且半导体特性优异。
附图说明
图1是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方式的图。
图2是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图3是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方式的图。
图4是说明图3的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图5是说明图3的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图6是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方式的图。
图7是说明图6的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图8是示意性地示出电源系统的优选的一例的图。
图9是示意性地示出系统装置的优选的一例的图。
图10是示意性地示出电源装置的电源电路图的优选的一例的图。
图11是本发明中优选使用的喷雾CVD装置的概略结构图。
图12是示出实施例中的IV测定的结果的图。
图13是示出根据图12的IV测定的结果计算出的电场强度与电压的关系的图。
图14是示出使用SiC时的电场强度与电压的关系的图。
图15是示出使用Si时的电场强度与电压的关系的图。
具体实施方式
本发明的半导体装置至少包括：n型半导体层，包括第一半导体作为主要成分；i型半导体层，包括第二半导体作为主要成分；以及p型半导体层，包括第三半导体作为主要成分，其特征在于，第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体。
只要第一半导体为具有刚玉结构的氧化物半导体，则并不特别限定。作为具有刚玉结构的氧化物半导体，例如，可以举出氧化铝、氧化镓、氧化铟、氧化铬、氧化铁、氧化钛、氧化钒、氧化钴或它们的混晶等。在本发明中，第一半导体优选包括选自铝、铟和镓的一种或两种以上的金属，更优选至少包括镓，最优选为α-Ga2O3或其混晶。通过将第一半导体设为这种优选的材料，即使在使用比第一半导体的材料的带隙小的材料作为第三半导体的材料时，也能够在所述n型半导体层侧扩展耗尽层，不会损害所述半导体装置的耐压，能够使半导体特性优异，因此优选。只要所述n型半导体层包括第一半导体作为主要成分，则并不特别限定，在本发明中，所述n型半导体层优选包括n型掺杂剂。作为所述n型掺杂剂，例如，可以举出锡、锗、硅、钛、锆、钒或铌等。所述n型掺杂剂的浓度并不特别限定，优选为约1×1016/cm3～1×1022/cm3，更优选为1×1017/cm2～1×1022/cm3，最优选为1×1018/cm2～1×1022/cm3。此外，“主要成分”是指，例如当第一半导体为α-Ga2O3时，所述n型半导体层中的金属元素中的镓的原子比以0.5以上的比例包含α-Ga2O3即可。在本发明中，所述n型半导体层中的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。
只要第三半导体为具有刚玉结构的氧化物半导体，则并不特别限定。作为具有刚玉结构的氧化物半导体，例如，可以举出氧化铝、氧化镓、氧化铟、氧化铬、氧化铁、氧化钛、氧化钒、氧化钴、氧化铑、氧化铱或它们的混晶等。在本发明中，第三半导体还可以包括元素周期表的d区金属和p区金属的任意金属，更优选为包括元素周期表的d区金属。“元素周期表”是指由国际纯粹与应用化学联合会(International Union of Pure and AppliedChemistry)(IUPAC)制定的元素周期表。“d区”是指具有满足3d、4d、5d和6d轨道的电子的元素。作为所述d区金属，例如，可以举出钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、镥(Lu)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、铹(Lr)、钅卢(Rf)、钅杜(Db)、钅喜(Sg)、钅波(Bh)、钅黑(Hs)、钅麦(Mt)、钅达(Ds)、钅仑(Rg)、钅哥(Cn)及这些中的两种以上的金属等。在本发明中，所述d区金属优选为过渡金属，更优选为元素周期表的第9族金属，进一步优选为铑、铱或钴，最优选为铱。另外，在本发明中，第三半导体为α-Ga2O3或其混晶，也能够使所述半导体装置的耐压更优异，因此优选。
只要所述p型半导体层包括第三半导体作为主要成分，则并不特别限定，在本发明中，所述p型半导体层优选包括p型掺杂剂。作为所述p型掺杂剂，例如，可以举出Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及这些中的两种以上的元素等。在本发明中，所述p型掺杂剂优选为元素周期表的第1族金属或第2族金属。另外，在本发明中，所述p型掺杂剂还优选为元素周期表的第12族金属。在本发明中，所述p型掺杂剂优选为Mg、Ca或Zn。所述p型掺杂剂的浓度并不特别限定，优选为约1×1016/cm3～1×1022/cm3，更优选为1×1017/cm2～1×1022/cm3，最优选为1×1018/cm2～1×1022/cm3。另外，在本发明中，所述p型掺杂剂的浓度还优选为1×1019/cm3以上的高浓度，还优选为1×1020/cm3以上。如此通过将所述p型掺杂剂浓度设为高浓度，即使在使用比第一半导体的材料(例如，氧化镓等)的带隙低的材料(例如氧化铱等)作为第三半导体时，也能够维持所述半导体装置的高耐压性。此外，“主要成分”是指，例如当第三半导体为α-Ir2O3时，所述p型半导体层中的金属元素中的铱的原子比以0.5以上的比例包含α-Ir2O3即可。在本发明中，所述p型半导体层中的金属元素中的铱的原子比优选为0.7以上，更优选为0.8以上。
只要第二半导体为具有刚玉结构的氧化物半导体，则并不特别限定。作为具有刚玉结构的氧化物半导体，例如，可以举出氧化铝、氧化镓、氧化铟、氧化铬、氧化铁、氧化钛、氧化钒、氧化钴、氧化铑、氧化铱或它们的混晶等。在本发明中，第二半导体优选包括元素周期表的p区金属，还优选包括元素周期表的d区金属，更优选包括元素周期表的p区金属。“元素周期表”是指由国际纯粹与应用化学联合会(International Union of Pure andApplied Chemistry)(IUPAC)制定的元素周期表。“p区”是指具有满足2p、3p、4p、5p、6p和7p轨道的电子的元素。作为所述p区金属，例如，可以举出铝(Al)、硅(Si)、磷(P)、硫(S)、镓(Ga)、锗(Ge)、铟(In)、锡(Sn)、锑(Sb)、碲(Te)、铊(Tl)、铅(Pb)、铋(Bi)、钋(Po)及这些中的两种以上的金属等。在本发明中，所述p区金属优选为元素周期表第13族的金属，所述p区金属之所以选自铝、铟和镓的一种或两种以上的金属，是因为能够使耐压更优异，因此更优选，第二半导体最优选为α-Ga2O3或其混晶。通过将第二半导体设为这种优选的材料，从而即使在使用比第二半导体的带隙小的材料作为第三半导体时，也能够使所述半导体装置的耐压更优异，因此优选。另外，所述d区金属可以与上述的d区金属相同。
只要所述i型半导体层包括第二半导体作为主要成分，则并不特别限定。此外，“主要成分”是指，例如当所述i型半导体层为α-Ga2O3时，层中的金属元素中的镓的原子比以0.5以上的比例包含α-Ga2O3即可。在本发明中，所述层中的金属元素中的镓的原子比优选为0.7以上，更优选为0.8以上。另外，所述i型半导体层可以包括掺杂剂，也可以不包括掺杂剂。作为所述i型半导体层包括掺杂剂时的掺杂剂，可以举出上述的n型掺杂剂或p型掺杂剂，在本发明中，优选为锡、锗、硅、钛、锆、钒或铌等n型掺杂剂。所述掺杂剂的浓度通常小于所述n型半导体层及所述p型半导体层中的所述n型掺杂剂及所述p型掺杂剂的浓度，优选为约1×1018/cm3以下，更优选为1×1017/cm2以下。此外，在本发明中，即使所述i型半导体层的掺杂剂浓度较高时(例如，1×1016cm3等)，通过使用α-Ga2O3或其混晶作为第一半导体，能够得到具有充分的耐压性的半导体装置。
所述n型半导体层、所述i型半导体层和所述p型半导体层的厚度并不特别限定，可以为1μm以下，也可以为1μm以上。在本发明中，所述i型半导体层的厚度优选为50μm以下，更优选为30μm以下，最优选为10μm以下。在本发明中，即使如此将i型半导体层的厚度形成为较薄时，也能够得到具有充分的耐压的半导体装置。此外，第一半导体、第二半导体和第三半导体优选为分别为单晶，也可以为多晶。
作为所述n型半导体层、所述i型半导体层和所述p型半导体层(以下，汇总称为所述半导体层)的优选的制造方法，可以举出，例如使用图11所示的喷雾CVD装置，使原料溶液雾化或液滴化(雾化/液滴化工序)，利用载体气体将得到的喷雾或液滴搬送到基体上(搬送工序)，然后通过在成膜室内使所述喷雾或液滴进行热反应，从而在基体上层叠作为主要成分包括氧化物半导体的半导体层(成膜工序)等。
(基体)
只要所述基体可支撑所述半导体层，则并不特别限定。所述基体的材料只要不阻碍本发明的目的则并不特别限定，可以为公知的基体，还可以为有机化合物，也可以为无机化合物。作为所述基体的形状，可以为任意形状，对所有形状有效，例如，可以举出平板或圆板等板状、纤维状、棒状、圆柱状、方柱状、筒状、螺旋状、球状、环状等，在本发明中，优选为基板。基板的厚度在本发明中并不特别限定。
所述基板为板状，作为所述半导体层的支撑体，则并不特别限定。可以为绝缘体基板，可以为半导体基板，还可以为金属基板或导电性基板，所述基板优选为绝缘体基板，另外，还优选为表面具有金属膜的基板。此外，所述金属膜优选为多层膜。作为所述基板，例如，可以举出，作为主要成分包括具有刚玉结构的基板材料的基底基板、或者作为主要成分包括具有β-gallia结构的基板材料的基底基板、作为主要成分包括具有六方晶结构的基板材料为主要成分的基底基板等。这里，“主要成分”是指所述具有特定的晶体结构的基板材料以原子比计优选含有相对于基板材料的全部成分为50％以上，更优选70％以上，进一步优选90％以上，还可以为100％。
基板材料只要不阻碍本发明的目的，则并不特别限定，可以为公知的基板材料。作为具有所述的刚玉结构的基板材料，例如，优选可以举出α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更优选的例子可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。作为以具有β-gallia结构的基板材料为主要成分的基底基板，例如，可以举出包括β-Ga2O3基板、或包括Ga2O3和Al2O3且Al2O3为多于0wt％且60wt％以下的混晶体基板等。另外，作为以具有六方晶结构的基板材料为主要成分的基底基板，例如，可以举出SiC基板、ZnO基板、GaN基板等。
在本发明中，所述基体优选在表面的一部分或全部具有金属或刚玉结构。另外，基体具有刚玉结构时，更优选为以具有刚玉结构的基板材料为主要成分的基底基板，最优选为蓝宝石基板或α型氧化镓基板。另外，所述基体还可以包括铝，在这种情况下，优选为以具有刚玉结构的含铝的基板材料为主要成分的基底基板，更优选为蓝宝石基板(优选为c面蓝宝石基板、a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板)。另外，所述基体优选包括氧化物，作为所述氧化物，例如，可以举出YSZ基板、MgAl2O4基板、ZnO基板、MgO基板、SrTiO3基板、Al2O3基板、石英基板、玻璃基板、β型氧化镓基板、钛酸钡基板、钛酸锶基板、氧化钴基板、氧化铜基板、氧化铬基板、氧化铁基板、Gd3Ga5O12基板、钽酸钾基板、铝酸镧基板、镧铝酸锶基板、没食子酸镧锶基板、铌酸锂基板、钽酸锂基板、铝钽镧锶、氧化锰基板、没食子酸钕基板(ネオジウムガレード基板)、氧化镍基板、钪酸铝镁基板、氧化锶、钛酸锶基板、氧化锡基板、氧化碲基板、氧化钛基板、YAG基板、铝酸钇基板、铝酸锂基板、没食子酸锂基板、LAST基板、没食子酸钕基板(ネオジムガレート基板)、钇钒铅矿基板等。
(雾化/液滴化工序)
雾化/液滴化工序将所述原料溶液进行雾化或液滴化。所述原料溶液的雾化方法或液滴化方法只要能使所述原料溶液雾化或液滴化，则并不特别限定，可以为公知的方法，在本发明中，优选为使用超声波的雾化方法或液滴化方法。使用超声波得到的喷雾或液滴，初速度为零，在空中飘浮，因此优选，例如，不是像喷雾器那样吹出，而是可在空间飘浮并作为气体来搬送的喷雾，因此没有因冲突能量造成的损伤，所以非常适合。液滴尺寸并不特别限定，可以为数mm左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液只要可雾化或液滴化，则并不特别限定，另外，还可以包括无机材料，也可以包括有机材料。在本发明中，所述原料溶液优选包含金属或金属化合物，该金属或金属化合物通常为上述的第一半导体、第二半导体或第三半导体含有的金属或其化合物。
在本发明中，作为所述原料溶液，能够优选使用使所述金属以络合物或盐的形态溶解或分散在有机溶剂或水中而成的溶液。作为络合物的形态，例如，可以举出乙酰丙酮络合物、羰基络合物、胺络合物、氢化物络合物等。作为盐的形态，例如，可以举出有机金属盐(例如金属醋酸盐，金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷氧化金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，所述原料溶液中优选混合卤化氢酸或氧化剂等的添加剂。作为所述卤化氢酸，例如，可以举出氢溴酸、盐酸、氢碘酸等，其中，从可得到更优质的膜的理由出发，优选为氢溴酸或氢碘酸。作为所述氧化剂，例如，可以举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化二苯甲酰(C6H5CO)2O2等过氧化物、次氯酸(HClO)、过盐酸、硝酸、臭氧水、过醋酸和硝基苯等有机过氧化物等。
所述原料溶液中还可以包含掺杂剂。通过使原料溶液中包含掺杂剂，从而能够良好地进行掺杂。所述掺杂剂只要不阻碍本发明的目的，则并不特别限定。作为所述掺杂剂，例如，可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等p型掺杂剂等。掺杂剂的浓度通常可以为约1×1016/cm3～1×1022/cm3，另外，还可以将掺杂剂的浓度例如设为约1×1017/cm3以下的低浓度。另外，进而，根据本发明，还可以以约1×1020/cm3以上的高浓度含有掺杂剂。
原料溶液的溶剂并不特别限定，可以为水等无机溶剂，可以为乙醇等有机溶剂，还可以为无机溶剂与有机溶剂的混合溶剂。在本发明中，优选为所述溶剂包括水，更优选为水或水与乙醇的混合溶剂。
(搬送工序)
在搬送工序中，利用载体气体将所述喷雾或所述液滴搬送到成膜室内。作为所述载体气体，只要不阻碍本发明的目的则并不特别限定，例如，可以举出氧气、臭氧、氮气或氩气等惰性气体，或者氢气或合成气体等还原气体等作为适合的例子。另外，载体气体的种类可以为一种，可以为两种，还可以进一步将降低流量的稀释气体(例如10倍稀释气体等)等用作第二载体气体。另外，载体气体的供给位置也不仅为一处位置，还可以为两处位置以上。载体气体的流量并不特别限定，优选为0.01～20L/分，更优选为1～10L/分。稀释气体时，稀释气体的流量优选为0.001～2L/分，更优选为0.1～1L/分。
(成膜工序)
在成膜工序中，通过在成膜室内使所述喷雾或液滴进行热反应，从而在基体上成膜所述半导体层。热反应通过热使所述喷雾或液滴发生反应即可，反应条件等也只要不阻碍本发明的目的，则并不特别限定。在本工序中，通常使所述热反应在溶剂的蒸发温度以上的温度进行，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，热反应只要不阻碍本发明的目的，则可以在真空下、非氧气气氛下、还原气体气氛下和氧气气氛下的任意气氛下进行，优选在非氧气气氛下或氧气气氛下进行。另外，可以在大气压下、加压下和减压下的任意条件下进行，在本发明中，优选在大气压下进行。此外，通过调整成膜时间，能够设定膜厚。
在本发明中，还可以在所述成膜工序之后进行退火处理。退火的处理温度只要不阻碍本发明的目的，则并不特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，退火处理只要不阻碍本发明的目的，则可以在任意气氛下进行，优选在非氧气气氛下，更优选为氮气气氛下。
另外，在本发明中，可以在所述基体上直接设置所述半导体层，还可以经由缓冲层(Buffer层)或应力缓和层等其他层来设置结晶性氧化物半导体膜。各层的形成方法并不特别限定，可以为公知的方法，在本发明中优选为喷雾CVD法。
在本发明中，可以将所述半导体层在使用从所述基体等剥离等的公知方法之后，用于半导体装置，还可以直接用于半导体装置。
只要所述半导体装置至少包括所述n型半导体层、所述i型半导体层和所述p型半导体层，则并不特别限定。在本发明中，所述n型半导体层、所述i型半导体层、所述p型半导体层按该顺序层叠以形成PiN结构，因为能够实现更良好的半导体特性，因此优选。另外，在本发明中，所述n型半导体层、所述i型半导体层和所述p型半导体层的主要成分相同，因为能够通过同质接合而在各层之间分别形成更良好的接合，因此优选，更优选所述n型半导体层、所述i型半导体层和所述p型半导体层的主要成分为α-Ga2O3或其混晶。此外，关于在本发明中以优选使用的α-Ga2O3或其混晶为主要成分的p型半导体层，例如能够在包含金属的原料溶液中添加p型掺杂剂和氢溴酸并通过喷雾CVD法得到。这里，重要的是将氢溴酸作为添加剂添加到所述原料溶液中。此外，对于所述喷雾CVD法的各工序和各方法以及各条件，可以与上述的雾化/液滴化工序、搬送工序和成膜工序以及各方法和各条件等相同。如此得到的p型半导体层与所述i型半导体层或所述n型半导体层的接合也良好，例如可适合用于同质接合的PiN结构，能够得到耐压等半导体特性优异的半导体装置。另外，根据本发明的优选的方式，即使所述i型半导体层的厚度为10μm以下，也能够实现所述半导体装置的耐压600V以上，更优选地，即使所述i型半导体层的厚度为1μm以下，也能够实现所述半导体装置的耐压400V以上。另外，根据本发明的优选的方式，即使所述i型半导体层的载体浓度为1×1016/cm3以上，也能够实现所述半导体装置的耐压400V以上。
另外，所述半导体装置优选在所述半导体层上具备肖特基电极。所述肖特基电极的电极材料只要可作为肖特基电极使用，则并不特别限定，可以为导电性无机材料，也可以为导电性有机材料。在本发明中，所述电极材料优选为金属。作为所述金属，并不特别限定，优选地例如可以举出选自元素周期表第4族～第11族的至少一种金属等。作为元素周期表第4族的金属，例如，可以举出钛(Ti)、锆(Zr)、铪(Hf)等，其中优选为Ti。作为元素周期表第5族的金属，例如，可以举出钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族的金属，例如，可以举出选自铬(Cr)、钼(Mo)和钨(W)等的一种或两种以上的金属等，在本发明中，由于开关特性等半导体特性更良好，因此优选Cr。作为元素周期表第7族的金属，例如，可以举出锰(Mn)、锝(Tc)、铼(Re)等。作为元素周期表第8族的金属，例如，可以举出铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族的金属，例如，可以举出钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族的金属，例如，可以举出镍(Ni)、钯(Pd)、铂(Pt)等，其中优选为Pt。作为元素周期表第11族的金属，例如，可以举出铜(Cu)、银(Ag)、金(Au)等。作为所述肖特基电极的形成方法，例如可以举出公知的方法等，更具体而言，例如，可以举出干法或湿法等。作为干法，例如，可以举出溅射、真空蒸镀、CVD等公知的方法。作为湿法，例如，可以举出丝网印刷或模涂等。
另外，本发明的半导体装置通常具备欧姆电极。欧姆电极优选包括元素周期表第4族或第11族的金属。用于欧姆电极的合适的元素周期表第4族或第11族的金属可以与所述肖特基电极中包含的金属相同。另外，欧姆电极可以为单层的金属层，还可以包括两层以上的金属层。作为金属层的层叠方法，并不特别限定，例如，可以举出真空蒸镀法、溅射法等公知的方法等。另外，构成欧姆电极的金属可以为合金。在本发明中，欧姆电极优选包括Ti或/和Au，更优选包括Ti和Au。
所述半导体装置尤其对于功率器件有用。作为所述半导体装置，例如，可以举出二极管或晶体管(例如，MESFET等)等，其中优选为二极管，更优选为结势垒肖特基二极管(JBS)。此外，在第一半导体层或第二半导体层中使用镓时，设置保护环，是因为能够使耐压等半导体特性更为优异，因此优选。
下面，使用附图对本发明的适合的实施方式进行更详细说明，但本发明并不限定于这些实施方式。
图1示出本发明的优选的实施方式之一即结势垒肖特基二极管(JBS)。图1的半导体装置包括：n型半导体层4、在所述n型半导体层上层叠的i型半导体层3、在所述i型半导体层上设置且与所述i型半导体层上之间可形成肖特基势垒的肖特基电极2、以及在肖特基电极2与i型半导体层3之间设置的p型半导体层1。此外，p型半导体层1被埋入i型半导体层3。在本发明中，优选为所述p型半导体层每隔一定间隔设置，更优选为在所述肖特基电极的两端与所述i型半导体层之间分别设置有所述p型半导体层。根据这种优选的方式，构成热稳定性和密合性更优异、泄漏电流进一步减少、进而耐压等半导体特性更为优异的JBS。此外，图1的半导体装置在n型半导体层4上具备欧姆电极5。
图1的半导体装置的各层的形成方法只要不阻碍本发明的目的，则并不特别限定，可以为公知的方法。例如，可以举出通过真空蒸镀法或CVD法、溅射法、各种涂布技术等成膜后，通过光刻法进行图案化的方法、或者使用印刷技术等直接进行图案化的方法等。
下面，使用图2，对图1的半导体装置的优选的制造工序等进行说明。图2的(a)示出如下的层叠体：在作为由n型半导体层4和i型半导体层3构成的层叠体的半导体基板上层叠有欧姆电极5，在其相反侧表面形成有多个沟道。而且，对于图2的(a)的，使用光刻法，如图2的(b)所示，在i型半导体层3的沟道内形成p型半导体层1。得到图2的(b)的层叠体后，在p型半导体层1和i型半导体层3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成肖特基电极2，得到图2的(c)的层叠体。图2的(c)的层叠体具有n型半导体层4、i型半导体层3和p型半导体层1被层叠而成的PiN结构，因此耐压尤其优异。
图3示出作为本发明的优选的实施方式之一的结势垒肖特基二极管(JBS)。图3的半导体装置与图1的半导体装置在进一步设置有保护环6这点不同。通过如此构成，能够得到耐压等半导体特性更为优异的半导体装置。在本发明中，i型半导体层包括以包含镓的氧化物半导体为主要成分时，能够使半导体装置的耐压更为优异。此外，在本发明中，通过将保护环6的一部分分别埋入i型半导体层3表面，从而能够使耐压更有效且更良好。另外进而，通过将势垒高度较高的金属用于保护环，从而能够对工业上有利地与肖特基电极的形成一起地设置保护环，且可以在不损害导通电阻的情况下形成保护环而不会对半导体区域产生太大影响。
所述保护环通常使用势垒高度较高的材料。作为可用于所述保护环的材料，例如，可以举出势垒高度为1eV以上的导电性材料等，可以与所述电极材料相同。另外，作为保护环的形状，并不特别限定，例如，可以举出コ字形状、L字形状或带状等。保护环的个数并不特别限定，优选为3个以上，更优选为6个以上。
下面，使用图4和图5，对图3的半导体装置的优选的制造工序等进行说明。图4的(a)示出如下的层叠体：在作为由n型半导体层4和i型半导体层3构成的层叠体的半导体基板上层叠有欧姆电极5，在其相反侧表面形成有多个沟道。而且，对于图4的(a)，通过光刻法，如图4的(b)所示，在i型半导体层3上形成p型半导体层1之后，如图4的(c)所示，使i型半导体层3表面露出。图4的(b)和(c)的层叠体为p型半导体层1、i型半导体层3、n型半导体层4和欧姆电极5层叠。得到图4的(c)的层叠体后，在p型半导体层1和i型半导体层3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成肖特基电极2，得到图4的(d)的层叠体。
而且，对于图4的(d)的层叠体，进行使用光刻法的刻蚀，如图5的(e)所示，去除肖特基电极2的一部分和i型半导体层3的一部分。得到图5的(e)的层叠体后，在露出于表面的i型半导体层3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成保护环6，得到图5的(f)的层叠体。图5的(f)的层叠体为保护环6、肖特基电极2、p型半导体层1、i型半导体层3和欧姆电极分别层叠而成。得到图5的(f)的层叠体后，进行使用光刻法的刻蚀，去除不要的部分，得到图5的(g)的层叠体。图5的(g)的层叠体的p型半导体层1被埋入i型半导体层3，进而在肖特基电极2的周边部具备埋入结构的保护环6，因此在耐压等中更为优异。
图6示出作为本发明的优选的实施方式之一的结势垒肖特基二极管(JBS)。图6的半导体装置与图1的半导体装置在进一步设置有降低表面电场区域7这点上不同。通过如此构成，能够得到耐压等半导体特性更为优异的半导体装置。
所述降低表面电场区域通常具有比所述i型半导体层低的掺杂浓度。用于所述降低表面电场区域的材料，例如可以与所述n型半导体、所述i型半导体或所述p型半导体的材料相同。另外，作为所述降低表面电场区域的形状，并不特别限定，例如可以举出コ字形状、L字形状或带状等。所述降低表面电场区域的数量并不特别限定，优选为3个以上，更优选为6个以上。
图6的半导体装置的各层的形成方法只要不阻碍本发明的目的，则并不特别限定，可以为公知的方法。例如，可以举出通过真空蒸镀法或CVD法、溅射法、各种涂布技术等成膜后，通过光刻法进行图案化的方法、或者使用印刷技术等直接进行图案化的方法等。
下面，使用图7，对图6的半导体装置的优选的制造工序等进行说明。图7的(a)示出如下的层叠体：在作为由n型半导体层4和i型半导体层3构成的层叠体的半导体基板上层叠有欧姆电极5，在其相反侧表面形成有多个沟道。而且，对于图7的(a)的层叠体，使用光刻法，如图7的(b)所示，在i型半导体层3的沟道内形成p型半导体层1和降低表面电场区域7。得到图7的(b)的层叠体后，在p型半导体层1和i型半导体层3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成肖特基电极2，得到图7的(c)的层叠体。图7的(c)的层叠体的p型半导体层1被埋入i型半导体层3，进而在肖特基电极2的周边部具备降低表面电场区域7，因此在耐压等中更为优异。
本发明的半导体装置在上述的事项的基础上，进一步使用公知的方法，适合作为功率模块、逆变器或转换器使用，进而例如适合用于使用了电源装置的半导体系统等。所述电源装置使用公知的方法，通过与布线图案等进行连接等，从而能够由所述半导体装置中或作为所述半导体装置来进行制作。图8示出电源系统的例子。图8使用多个所述电源装置和控制电路来构成电源系统。如图9所示，所述电源系统能够与电子电路组合用于系统装置。此外，图10示出电源装置的电源电路图的一例。图10示出由功率电路和控制电路构成的电源装置的电源电路，通过逆变器(由MOSFETA～D构成)以高频对DC电压进行切换并转换为AC之后，通过变压器实施绝缘和变压，在通过整流MOSFET(A～B’)整流后，通过DCL(平滑用线圈L1、L2)和电容器进行平滑，输出直流电压。此时，通过电压比较器将输出电压与基准电压进行比较，通过PWM控制电路控制逆变器和整流MOSFET以变为期望的输出电压。
[实施例]
下面，对本发明的实施例进行说明，但本发明并不限定于这些。
(实施例1)包括n型半导体层、i型半导体层和p型半导体层的半导体装置的制作
1-1.n型半导体层的形成
1-1-1.成膜装置
使用图11，对实施例中使用的喷雾CVD装置19进行说明。喷雾CVD装置19具备：载置基板20的基座21、供给载体气体的载体气体供给单元22a、用于对从载体气体供给单元22a送出的载体气体的流量进行调节的流量调节阀23a、供给载体气体(稀释)的载体气体(稀释)供给单元22b、用于对从载体气体(稀释)供给单元22b送出的载体气体的流量进行调节的流量调节阀23b、收容有原料溶液24a的喷雾发生源24、可放入水25a的容器25、在容器25的底面安装的超声波振动器26、由内径40mm的石英管构成的供给管27、以及在供给管27的周边部设置的加热器28。基座21由石英构成，载置基板20的面从水平面倾斜。作为成膜室的供给管27和基座21均由石英制作，从而抑制在基板20上形成的膜内混入来自于装置的杂质。
1-1-2.原料溶液的制作
将乙酰丙酮镓和溴化锡与超纯水混合，将水溶液调整为锡对镓的原子比为1:0.02及乙酰丙酮镓成为0.05mol/L，此时，以体积比3％含有氢溴酸，将其作为原料溶液。
1-1-3.成膜准备
将上述1-1-2.得到的原料溶液24a收容到喷雾发生源24内。接着，作为基板20，将蓝宝石基板设置在基座21上，使加热器28运行并使成膜室内的温度升温至630℃。接着，打开流量调节阀23a、23b，将载体气体从作为载体气体源的载体气体供给单元22a、22b供给到成膜室内，用载体气体充分置换成膜室内的气氛后，分别将载体气体的流量调节为1L/分，将载体气体(稀释)的流量调节为1L/分。此外，使用氮气作为载体气体。
1-1-4.半导体膜形成
接着，使超声波振动器以2.4MHz振荡，使该振荡通过水25a传播至原料溶液24a，从而使原料溶液24a雾化并生成喷雾。该喷雾通过载体气体被导入成膜室内，在大气压下，在630℃，喷雾在成膜室内进行反应，在基板20上形成半导体膜。此外，成膜时间为120分钟。
1-1-5.评价
使用XRD衍射装置，进行通过上述1-1-4得到的膜的相的鉴定的结果是，得到的膜为α-Ga2O3。
2.i型半导体层的形成
作为原料溶液，使用将溴化镓和溴化镁与超纯水混合、将水溶液调整为镁对镓的原子比为1:0.01及溴化镓变为0.1mol/L、此时以体积比20％含有氢溴酸的物质，将成膜温度设为520℃，以及将成膜时间设为60分钟，除此以外其他与上述n型半导体层的形成相同，在上述1-1-4.得到的n型半导体层上形成i型半导体层。此外，i型半导体层的形成以使用掩模并在所述n型半导体层表面的一部分露出接触电极形成用的区域的方式进行。关于得到的膜，使用XRD衍射装置，进行膜相的鉴定的结果是，得到的膜为α-Ga2O3。
3.p型半导体层的形成
作为原料溶液，除了使用将溴化镓和溴化镁与超纯水混合，将水溶液调整为镁对镓的原子比为1:0.01及溴化镓变为0.1mol/L，此时，以体积比1％含有氢溴酸的物质、将成膜温度设为580℃、以及将成膜时间设为60分钟以外，其他与上述i型半导体层的形成同样，在上述2.得到的i型半导体层上形成p型半导体层。关于得到的膜，使用XRD衍射装置，进行膜相的鉴定的结果是，得到的膜为α-Ga2O3。
4.电极的形成
附加光刻、刻蚀处理和电子束蒸镀等，作为接触电极，在所述n型半导体层上形成Ti，在所述p型半导体层上形成Pt，从而制作半导体装置。
5.评价
对于上述得到的半导体装置，实施IV测定。图12示出IV测定的结果。由图12明确可知，示出优异的整流性，且n型半导体层、i型半导体层和p型半导体层形成良好的接合。另外可知由于镁作为p型掺杂剂正常发挥功能，因此作为p型半导体层的材料，使用与n型半导体层和i型半导体层相同的材料(α-Ga2O3)，能够实现迄今为止制作较为困难的、同质接合的良好的PiN结构。
(耐压的计算)
由IV测定的结果和表1所示的值等求出电场强度与电压的关系。图13示出结果。另外，为了进行比较，当使用(1)SiC(2)Si来作为n型半导体层、i型半导体层和p型半导体层时，也以同样的条件分别进行计算。图14和图15示出这些结果。
[表1]
记号 单位 值
单位电荷 q [C] 1.6×10-19
玻尔兹曼常数 k [J/K] 1.38×10-23
普朗克常数 h [Js] 6.63×10-34
电子的质量 m0 [kg] 9.11×10-31
真空的介电常数 ε0 [F/m] 8.85×10-12
Si的介电常数 11.8
SiC的介电常数 9.7
α-Ga2O3的介电常数 10
Si的带隙 [eV] 1.1
SiC的带隙 [eV] 3.4
α-Ga2O3的带隙 [eV] 5.4
绝对温度 [K] 300
i型半导体层的载体浓度 [/cm3] 1.15×1016
n型半导体层的载体浓度 [/cm3] 1.23×1019
p型半导体层的载体浓度 [/cm3] 1.00×1018
i型半导体层的厚度 [μm] 1.0
由图13所示的图表求出的耐压约为400V，这是使用(2)Si时的耐压的30倍以上，使用(1)SiC时的3倍以上的值，可知使用α-Ga2O3的同质接合的PiN结构与以往的使用Si或SiC的PiN结构相比，耐压性格外优异，具有优异的半导体特性。
另外，由图13可以明确，根据本发明的PiN结构，即使i型半导体层的膜厚较小时也能够得到具有较高的、充分的耐压性的半导体装置。另外可知作为所述n型半导体层使用α-Ga2O3时，即使在n型半导体层或i型半导体层的载体浓度较高时(例如，1×1016/cm3以上)，也可得到较高的耐压，半导体特性优异。
如以上所述，本发明的半导体装置具有p型半导体层、n型半导体层和i型半导体层间的良好的接合且耐压等半导体特性优异。
本发明的半导体装置能够用于半导体(例如化合物半导体电子器件等)、电子零件/电气设备部件、光学/电子照相关联装置、工业部件等所有领域，特别对于功率器件有用。
附图标记说明
1 p型半导体层
2 肖特基电极
3 i型半导体层
4 n型半导体层
5 欧姆电极
6 保护环
7 降低表面电场区域
19 喷雾CVD装置
20 基板
21 基座
22a 载体气体供给单元
22b 载体气体(稀释)供给单元
23a 流量调节阀
23b 流量调节阀
24 喷雾发生源
24a 原料溶液
25 容器
25a 水
26 超声波振动器
27 供给管
28 加热器
29 排气口

Claims (15)

1.一种半导体装置，至少包括：n型半导体层，包括第一半导体作为主要成分；i型半导体层，包括第二半导体作为主要成分；以及p型半导体层，包括第三半导体作为主要成分，其特征在于，
所述i型半导体层的载流子浓度或掺杂剂浓度小于所述n型半导体层和所述p型半导体层的载流子浓度或掺杂剂浓度，
第一半导体、第二半导体和第三半导体均为具有刚玉结构的氧化物半导体，
所述半导体装置的耐压为400V以上。
2.根据权利要求1所述的半导体装置，其中，所述n型半导体层、所述i型半导体层和所述p型半导体层按顺序层叠，形成PiN结构。
3.根据权利要求1或2所述的半导体装置，其中，第一半导体包括选自铝、铟和镓的一种或两种以上的金属。
4.根据权利要求1或2所述的半导体装置，其中，第一半导体包括镓。
5.根据权利要求1或2所述的半导体装置，其中，第三半导体包括元素周期表的d区金属。
6.根据权利要求1或2所述的半导体装置，其中，第三半导体包括元素周期表第9族的金属。
7.根据权利要求1或2所述的半导体装置，其中，第二半导体包括元素周期表的p区金属。
8.根据权利要求1或2所述的半导体装置，其中，第二半导体包括选自铝、铟和镓的一种或两种以上的金属。
9.根据权利要求1或2所述的半导体装置，其中，第二半导体包括元素周期表的d区金属。
10.根据权利要求1或2所述的半导体装置，其中，所述半导体装置进一步具备降低表面电场区域。
11.根据权利要求1或2所述的半导体装置，其中，所述半导体装置进一步具备保护环。
12.根据权利要求1或2所述的半导体装置，其中，所述半导体装置为二极管。
13.根据权利要求1或2所述的半导体装置，其中，所述半导体装置为结势垒肖特基二极管。
14.根据权利要求1或2所述的半导体装置，其中，所述半导体装置为功率器件。
15.一种半导体系统，其中，具备权利要求1～14中任一项所述的半导体装置。
CN201810972334.3A 2017-08-24 2018-08-24 半导体装置 Active CN109427915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-161676 2017-08-24
JP2017161676 2017-08-24

Publications (2)

Publication Number Publication Date
CN109427915A CN109427915A (zh) 2019-03-05
CN109427915B true CN109427915B (zh) 2023-10-20

Family

ID=65437782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810972334.3A Active CN109427915B (zh) 2017-08-24 2018-08-24 半导体装置

Country Status (3)

Country Link
US (1) US10944015B2 (zh)
JP (1) JP7248961B2 (zh)
CN (1) CN109427915B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034192B (zh) * 2019-05-17 2023-11-10 山东大学深圳研究院 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN110265486B (zh) * 2019-06-20 2023-03-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN110571274B (zh) * 2019-07-31 2021-07-09 中国科学技术大学 氧化镓晶体管及其制备方法
DE112020004152T5 (de) * 2019-09-02 2022-05-19 Denso Corporation Verfahren zum Bilden einer Schicht und zum Herstellen einer Halbleitervorrichtung
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) * 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
CN107068773A (zh) * 2015-12-18 2017-08-18 Flosfia株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JP5523901B2 (ja) 2010-04-02 2014-06-18 株式会社豊田中央研究所 Ｐｉｎダイオード
WO2013035843A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
KR102267094B1 (ko) 2013-08-19 2021-06-18 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
WO2015040712A1 (ja) 2013-09-19 2015-03-26 三菱電機株式会社 半導体装置
JP6349592B2 (ja) 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
JP6552950B2 (ja) 2015-03-24 2019-07-31 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6873926B2 (ja) 2015-06-09 2021-05-19 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211397A (ja) * 2012-03-30 2013-10-10 Semiconductor Energy Lab Co Ltd ｐ型半導体材料、および光電変換装置の作製方法
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
CN107068773A (zh) * 2015-12-18 2017-08-18 Flosfia株式会社 半导体装置

Also Published As

Publication number Publication date
JP7248961B2 (ja) 2023-03-30
US20190067492A1 (en) 2019-02-28
JP2019041106A (ja) 2019-03-14
CN109427915A (zh) 2019-03-05
US10944015B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
CN109427867B (zh) 半导体装置
CN109427915B (zh) 半导体装置
TWI660505B (zh) Semiconductor device
CN110870079B (zh) 半导体装置
JP6906217B2 (ja) 半導体装置
JP2022137303A (ja) 半導体装置
WO2020013242A1 (ja) 半導体装置
WO2020013244A1 (ja) 半導体装置
JP6999106B2 (ja) 半導体装置
JP6999103B2 (ja) 半導体装置
JP6999105B2 (ja) 半導体装置の製造方法
JP6932904B2 (ja) 半導体装置
WO2020235690A1 (ja) 半導体装置
JP6999104B2 (ja) 半導体装置
WO2020013243A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: FLOSFIA Inc.

Address before: Kyoto Japan

Applicant before: Liuhui Co.,Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant