JP6552950B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP6552950B2
JP6552950B2 JP2015236876A JP2015236876A JP6552950B2 JP 6552950 B2 JP6552950 B2 JP 6552950B2 JP 2015236876 A JP2015236876 A JP 2015236876A JP 2015236876 A JP2015236876 A JP 2015236876A JP 6552950 B2 JP6552950 B2 JP 6552950B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
density
less
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015236876A
Other languages
English (en)
Other versions
JP2016181672A (ja
Inventor
清水　達雄
達雄 清水
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US15/055,807 priority Critical patent/US9673315B2/en
Priority to CN201610124548.6A priority patent/CN106024849B/zh
Publication of JP2016181672A publication Critical patent/JP2016181672A/ja
Application granted granted Critical
Publication of JP6552950B2 publication Critical patent/JP6552950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁層との間に存在する界面準位の密度がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
また、例えば、ＳｉＣ上に金属電極を設けてＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を製造する場合、ＳｉＣと金属電極との間に存在する界面準位によりフェルミレベルのピン止めが生じる。このため、ＳＢＤとして所望の特性が実現できないという問題がある。
特表２０１４−５２３１３１号公報
本発明が解決しようとする課題は、ＳｉＣ表面の界面準位が低減された半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。
実施形態の半導体装置は、第１の面を備えるＳｉＣ層と、絶縁層と、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含有し、前記元素の濃度のピークの半値全幅が１ｎｍ以下であり、前記ピークの前記元素の濃度が、５×１０ ２０ ｃｍ −３ 以下である、前記ＳｉＣ層の前記第１の面と前記絶縁層との間の領域と、を備え、前記絶縁層中の前記元素の濃度が、１×１０ １７ ｃｍ −３ 以下である。
第１の実施形態の半導体装置を示す模式断面図である。 第１の実施形態のＳｉＣ半導体の結晶構造を示す図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第４の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第５の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第６の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第６の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。 第７の実施形態の半導体装置を示す模式断面図である。 第８の実施形態の半導体装置を示す模式断面図である。 第９の実施形態の半導体装置を示す模式断面図である。 第１０の実施形態の半導体装置を示す模式断面図である。 第１１の実施形態の半導体装置を示す模式断面図である。 第１２の実施形態の半導体装置を示す模式断面図である。 第１３の実施形態の半導体装置を示す模式断面図である。 第１３の実施形態の変形例の半導体装置を示す模式断面図である。 第１４の実施形態の半導体装置を示す模式断面図である。 第１４の実施形態の変形例の半導体装置を示す模式断面図である。 第１５の実施形態の半導体装置を示す模式断面図である。 第１６の実施形態の駆動装置の模式図である。 第１７の実施形態の車両の模式図である。 第１８の実施形態の車両の模式図である。 第１９の実施形態の昇降機の模式図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１の面を備えるＳｉＣ層と、絶縁層と、ＳｉＣ層の第１の面と絶縁層との間に設けられ、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含有し、上記元素の濃度のピークの半値全幅が１ｎｍ以下であり、第１の面においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度とした場合に、上記元素の面密度である第２の面密度が第１の面密度の１／２以下である領域と、を備える。
以下、便宜上、上記領域を界面領域と称する。また、便宜上、界面領域に含有される上記元素を終端元素と称する。
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＩＳＦＥＴ１００は、ｎ＋型のＳｉＣ基板１２を備えている。本明細書ではＳｉＣ基板１２等の面に対し、図１における上側の面を表面、下側の面を裏面と称する。
ＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びa面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
以下、ＳｉＣ基板１２の表面がシリコン面に対し０度以上３０度以下傾斜した面、裏面がカーボン面に対し０度以上３０度以下傾斜した面である場合を例に説明する。
ＳｉＣ基板１２の表面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面（第１の面）も、シリコン面に対し０度以上３０度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４及びｐウェル領域１６の表面（第１の面）に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁層（絶縁層）２８を有している。ゲート絶縁層２８には、例えば、シリコン酸化膜、シリコン酸窒化膜、又は、ｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁層２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
また、ゲート絶縁層２８中にＣ（炭素）が過剰に存在すると、デバイス特性に悪影響を与えるトラップ準位の密度が増加する恐れがある。したがって、ゲート絶縁層２８中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることが望ましい。
そして、ゲート絶縁層２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下の、ソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁層２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁層２８との間には、界面領域４０が設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
終端元素は、ドリフト層１４とゲート絶縁層２８との間の界面に偏析している。終端元素の濃度のピークの半値全幅は１ｎｍ以下である。濃度のピークの半値全幅は０．５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
界面領域４０は、単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）であることが望ましい。
ドリフト層（ＳｉＣ層）１４の表面（第１の面）においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度と定義する。また、終端元素の面密度を第２の面密度とする。第２の面密度は第１の面密度の１／２以下である。
第２の面密度が第１の面密度の１／１２０以下であることが望ましい。また、第２の面密度が第１の面密度の１／１２０００以上であることが望ましい。
界面領域４０における終端元素の濃度のピークは、５×１０１８ｃｍ−３以上であることが望ましい。また、１×１０１９ｃｍ−３以上であることがより望ましい。
ゲート絶縁層（絶縁層）２８中の終端元素の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。絶縁層中の終端元素の濃度は、ＳＩＭＳにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。ゲート絶縁層２８中の終端元素の濃度は、例えば、界面領域４０における終端元素の濃度のピークから１ｎｍ以上離れた位置の濃度とする。
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、裏面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）である。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
以下、本実施形態の半導体装置の作用及び効果について説明する。
ＳｉＣのＭＩＳ構造において、高い移動度が実現できない原因の一つは、界面のＳｉ（シリコン）やＣ（炭素）のダングリングボンドが終端されず、界面準位を形成することにあると考えられる。発明者らによる第一原理計算による検討の結果、アルカリ土類金属であるＢｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる元素（終端元素）により、安定してＳｉＣ層表面のダングリングボンドを終端できることが明らかになった。
より具体的には、例えば、ＳｉＣ層とシリコン酸化膜との積層構造中に、上記元素が存在する場合、上記元素がＳｉＣ層中やシリコン酸化膜中に存在するよりも、上記元素がＳｉＣ層の表面のＳｉ（シリコン）又はＣ（炭素）と電子の交換作用を伴ってＳｉＣ層表面に結合する方がエネルギー的に安定であることが判明した。１個の上記元素は、２価であるため、ＳｉＣ層表面で近接する２個のＳｉ又はＣとの間で電子の交換を行うことでＳｉＣ層表面に結合する。しかし、ＳｉＣ層とシリコン酸化膜との積層界面のみに終端元素が偏析した構造を作りこむには、後に記すようなプロセスの工夫が必要である。
上記元素とＳｉ又はＣとの間の結合状態は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定などにより確認することが可能である。
本実施形態では、ＳｉＣ層の表面を、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素で終端する。したがって、ＭＩＳ構造の界面の界面準位が低減され、チャネル部で高い移動度が得られる。よって、オン抵抗が低いＭＩＳＦＥＴが実現できる。
図３は、本実施形態の半導体装置のバンド図の一例を示す図である。ＳｉＣ半導体のシリコン面をＳｒ（ストロンチウム）で終端させた場合のバンド図を第一原理計算で求めている。
図３に示すように、ＳｒがＳｉと結合することにより、Ｓｉのダングリングボンドが終端され、価電子帯と伝導帯との間のミッドギャップ中のダングリングボンドに起因する界面準位が無くなる。そして、バンドギャップエネルギーは、バルク４Ｈ−ＳｉＣのバンドギャップエネルギーを回復している。
また、第一原理計算によれば、本実施形態の終端元素は、例えば、ダングリングボンドを終端することが知られるＨ（水素）やＮ（窒素）よりも、エネルギー的に安定な終端構造が形成できることが判明している。したがって、例えば、製造中に高温工程を経ても、終端元素の乖離によるダングリングボンドの発生が生じにくい。
ＳｉＣ層表面を酸化する場合、酸素がＳｉのバックボンドにアタックすることにより、ＳｉＣと酸化膜との界面のラフネスが生じ、ゲート絶縁層の信頼性が低下する恐れがある。また、酸化中にＣ（炭素）が酸化膜中に拡散し、リーク電流の増大、信頼性の低下が生じる恐れがある。また、酸化中にＳｉＣ層にＣ（炭素）の空孔が生じてトラップ準位を形成し、ＭＩＳＦＥＴの移動度が低下する恐れがある。
本実施形態によれば、上記の終端元素により、ＳｉＣ層の最表面が終端され、安定した界面領域４０が形成される。安定な界面領域４０が存在すると、酸化性雰囲気に晒されても、ＳｉＣ層の更なる酸化が抑制される。したがって、界面のラフネスや、Ｃ（炭素）の酸化膜中への拡散が抑制される。よって、ゲート絶縁層のリーク電流の増大や信頼性の低下が抑制される。また、Ｃ（炭素）の空孔の形成も抑制され、ＭＩＳＦＥＴの移動度の低下も抑制される。
一方、ＳｉＣ層の表面に結合しない余剰の終端元素が存在すると、その終端元素は絶縁層中に拡散することになる。例えば、絶縁層がシリコン酸化膜である場合、シリコン酸化膜中に終端元素のシリケートや酸化物が形成される。絶縁層中の終端元素のシリケートや終端元素の酸化物は、バンドオフセットが小さいため、トラップ準位を形成し、絶縁層の信頼性を低下させる恐れがある。
したがって、終端元素が、ＳｉＣ層と絶縁層との界面でＳｉＣ層と結合する量以上に存在することは、デバイス特性を劣化させるため望ましくない。
上述のように本実施形態の終端元素は、２個のＳｉ又はＣとの間で電子の交換を行うことでＳｉＣ層表面に結合する。このため、ＳｉＣ層の表面において、終端元素は、ダングリングボンドを備えうるＳｉ又はＣの数の半分より多くは結合できない。
したがって、余剰の終端元素が存在しないようにする観点から、終端元素の第２の面密度は第１の面密度の１／２以下であることが望ましい。言い換えれば、終端元素の第２の面密度は第１の面密度の１／２よりも大きくないことが望ましい。ここで、第１の面密度は、ＳｉＣ層の表面（第１の面）においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度である。言い換えれば、ＳｉＣ層の表面（第１の面）において、ダングリングボンドを備えうるＳｉ又はＣの面密度である。
例えば、ドリフト層１４の表面（第１の面）がシリコン面である場合を考える。シリコン面の表面に現れるＳｉ（シリコン）又はＣ（炭素）の面密度は、２．４×１０１５ｃｍ−２である。シリコン面では、表面のＣ（炭素）は、すべてＳｉ（シリコン）と結合している。したがって、シリコン面の場合は、ＳｉのみがＳｉ又はＣのいずれとも結合しないので、第１の面密度は半分の１．２×１０１５ｃｍ−２となる。したがって、第２の面密度は、０．６×１０１５ｃｍ−２以下、すなわち、６×１０１４ｃｍ−２以下であることが望ましい。
仮に、界面領域の厚さを０．２ｎｍとすると、６×１０１４ｃｍ−２の面密度は、体積密度で３×１０２２ｃｍ−３に相当する。したがって、上記終端元素のピークの濃度は、３×１０２２ｃｍ−３以下であることが望ましい。
ＳｉＣ層表面の界面準位密度は１×１０１４ｃｍ−２程度以下である。この場合、１個の上記終端元素が１個の界面準位を終端させるとすると、終端元素の上限は１×１０１４ｃｍ−２となる。これは、シリコン面の第１の面密度である１．２×１０１５ｃｍ−２の１／１２である。よって、第２の面密度が第１の面密度の１／１２以下であることが望ましい。また、第２の面密度が１×１０１４ｃｍ−２以下であることが望ましい。
仮に、界面領域の厚さを０．２ｎｍとすると、1×１０１４ｃｍ−２の面密度は、体積密度で５×１０２１ｃｍ−３に相当する。したがって、上記終端元素のピークの濃度は、５×１０２１ｃｍ−３以下であることが望ましい。
一般に、ＳｉＣ層表面の界面準位密度は１×１０１３ｃｍ−２程度とされている。この場合、１個の上記終端元素が１個の界面準位を終端させるとすると、終端元素の上限は１×１０１３ｃｍ−２となる。これは、シリコン面の第１の面密度である１．２×１０１５ｃｍ−２の１／１２０である。よって、第２の面密度が第１の面密度の１／１２０以下であることが望ましい。また、第２の面密度が１×１０１３ｃｍ−２以下であることが望ましい。
仮に、界面領域の厚さを０．２ｎｍとすると、1×１０１３ｃｍ−２の面密度は、体積密度で５×１０２０ｃｍ−３に相当する。したがって、上記終端元素のピークの濃度は、５×１０２０ｃｍ−３以下であることが望ましい。
また、上記元素による終端効果を実現するためには、少なくとも存在すると考えられる界面準位の１０個に１個は上記終端元素で終端させることが出来れば十分な効果がある。したがって、第２の面密度が第１の面密度の１／１２００以上であることが望ましい。また、第２の面密度が1×１０１２ｃｍ−２以上であることが望ましい。
仮に、界面領域の厚さを０．２ｎｍとすると、1×１０１２ｃｍ−２の面密度は、体積密度で５×１０１９ｃｍ−３に相当する。したがって、上記終端元素のピークの濃度は、５×１０１９ｃｍ−３以上であることが望ましい。
また、上記元素による終端効果を実現するためには、少なくとも存在すると考えられる界面準位の１００個に１個は上記終端元素で終端させることが望ましい。したがって、第２の面密度が第１の面密度の１／１２０００以上であることが望ましい。また、第２の面密度が1×１０１1ｃｍ−２以上であることが望ましい。
仮に、界面領域の厚さを０．２ｎｍとすると、1×１０１1ｃｍ−２の面密度は、体積密度で５×１０１８ｃｍ−３に相当する。したがって、上記終端元素のピークの濃度は、５×１０１８ｃｍ−３以上であることが望ましい。
なお、第１の面密度は、ＳｉＣ層の表面（第１の面）の面方位が定まれば、幾何学的に算出することが可能である。また、第２の面密度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により求めることが可能である。例えば、第２の面密度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によりカウントされた界面領域の上記終端元素の量を、入射イオンのビーム面積で除した値である。
また、絶縁層中に終端元素が存在して、デバイス特性を劣化させることを抑制する観点から、絶縁層中の上記終端元素の濃度が、１×１０１８ｃｍ−３以下であることが望ましい。絶縁層中の終端元素の濃度は、ＳＩＭＳにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。
また、絶縁層中に上記終端元素が存在して、デバイス特性を劣化させることを抑制する観点から、界面領域４０は、単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）であることが望ましい。
単原子層とは、ＳｉＣ表面に終端元素が原子１層分しかない状態を意味する。界面領域４０が、単原子層の場合、界面領域４０の物理的膜厚は、原子１個分以下である。具体的には０．２ｎｍ未満である。
界面領域４０が単原子層の場合、ＳｉＣ層の表面において、Ｓｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の数と、終端元素の数が一致する場合、すなわち、第１の面密度と第２の面密度が等しい場合を、界面領域４０が１モノレイヤ（１ＭＬ）であると定義する。界面領域４０が単原子層の場合、第２の面密度が第１の面密度の半分であるため、界面領域４０は１／２モノレイヤ以下である。界面領域４０は１／１２０モノレイヤ以下であることが望ましい。また、界面領域４０は１／１２０００モノレイヤ以上であることが望ましい。
なお、終端元素で終端されていない界面準位が、Ｈ（水素）、Ｎ（窒素）、Ｆ（フッ素）で終端されても構わない。したがって、界面領域４０に、Ｈ（水素）、Ｎ（窒素）、又は、Ｆ（フッ素）が含有されていても構わない。
なお、終端元素の内、原子半径が大きい元素程、より安定にＳｉＣ層表面に結合する。したがって、安定した終端構造を実現する観点からは、終端元素がＢａ（バリウム）又はＳｒ（ストロンチウム）であることが望ましい。一方、半導体装置の製造コストを低減させる観点からは、終端元素は、安価な元素であるＭｇ（マグネシウム）、Ｃａ（カルシウム）であることが望ましい。
なお、ドリフト層１４の表面（第１の面）は、シリコン面に対し０度以上８度以下傾斜した面であることが望ましい。
以上、本実施形態によれば、ＳｉＣ層とゲート絶縁層との間の界面準位が低減され、高い移動度を備えたＭＩＳＦＥＴが実現される。そして、ＳｉＣ層とゲート絶縁層との間の界面の間のラフネスが低減されている。また、終端元素のゲート絶縁層中の濃度が抑制されている。したがって、ゲート絶縁層のリーク電流が低減されるとともにゲート絶縁層の信頼性が向上する。よって、高い動作性能及び高い信頼性を備えたＭＩＳＦＥＴ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ドリフト層（ＳｉＣ層）の表面（第１の面）がカーボン面（（０００−１）面）に対し０度以上３０度以下傾斜した面である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
本実施形態のＭＩＳＦＥＴの構成も、図１で示される構成と同様である。以下、図１を参照しつつ本実施形態のＭＩＳＦＥＴについて説明する。
本実施形態のＭＩＳＦＥＴでは、ＳｉＣ基板１２の表面及びドリフト層（ＳｉＣ層）１４の表面（第１の面）がカーボン面（（０００−１）面）に対し０度以上３０度以下傾斜した面である。
そして、ドリフト層（ＳｉＣ層）１４とゲート絶縁層（絶縁層）２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
カーボン面では、表面のＳｉ（シリコン）は、すべてＣ（炭素）と結合している。したがって、カーボン面の場合は、ＣのみがＳｉ又はＣのいずれとも結合しない。よって、Ｃのみが、ダングリングボンドを形成し得る。
発明者による第一原理計算より、終端元素は、ＳｉよりもＣと結合することが、より安定であることが判明している。したがって、本実施形態によれば、第１の実施形態よりも、更に安定した界面領域４０を備えるＭＩＳＦＥＴが実現される。
なお、ドリフト層１４の表面は、更に安定した界面領域４０を実現させる観点から、カーボン面に対し０度以上８度以下傾斜した面であることが望ましい。
（第３の実施形態）
本実施形態の半導体装置は、ドリフト層（ＳｉＣ層）の表面（第１の面）が＜０００１＞方向に対し０度以上３０度以下傾斜する面である点で、第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
本実施形態のＭＩＳＦＥＴでは、ＳｉＣ基板１２の表面及びドリフト層（ＳｉＣ層）１４の表面（第１の面）が＜０００１＞方向に対し０度以上３０度以下傾斜する面である。例えば、ドリフト層１４の表面は、a面又はｍ面である。なお、＜０００１＞方向との表記は、［０００１］方向と［０００−１］方向を含む。
そして、ドリフト層１４とゲート絶縁層（絶縁層）２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
＜０００１＞方向に対し０度以上３０度以下傾斜する面では、Ｓｉ（シリコン）及びＣ（炭素）のいずれもが、ダングリングボンドを形成し得る。
第２の実施形態で説明したように、終端元素は、ＳｉよりもＣと結合することが、より安定であることが判明している。一方、例えば、ゲート絶縁層２８が酸化膜である場合、ＣよりもＳｉの方が酸素と強く結合する。
したがって、本実施形態によれば、終端元素がＣと結合することで、第１の実施形態よりも更に安定した界面領域４０が実現されるとともに、ＳｉＣ層とゲート酸化膜２８の結合もＳｉと酸素が結合することにより安定化する。したがって、デバイス特性が安定したＭＩＳＦＥＴが実現される。
なお、ドリフト層１４の表面は＜０００１＞方向に対しに対し０度以上８度以下傾斜した面であることが望ましい。
（第４の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ層の第１の面に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素のイオンをイオン注入し、ＳｉＣ層の第１の面に熱酸化膜を形成し、熱酸化膜を剥離し、ＳｉＣ層の第１の面上に第１の絶縁層を形成する。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図４−図８は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である表面と、カーボン面である裏面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の表面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する。
次に、ドリフト層１４の表面（第１の面）から、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）のイオンをドリフト層１４にイオン注入する（図４）。以下、終端元素としてＳｒ（ストロンチウム）を例に説明する。
Ｓｒのイオン注入の前に、ドリフト層１４の表面に、例えば、シリコン酸化膜等の絶縁膜のキャップ膜（第２の絶縁層）を設けても構わない。Ｓｒを、キャップ膜を通してイオン注入することにより、イオン注入後のドリフト層１４内のＳｒを、ドリフト層１４の表面近傍に分布させることが容易になる。
次に、ドリフト層１４に、熱酸化膜４２を形成する（図５）。熱酸化膜４２を形成する際に、イオン注入によりドリフト層１４に導入されたＳｒは、エネルギー的に安定なドリフト層１４と熱酸化膜４２との界面に偏析して界面領域４０を形成する。より具体的には、Ｓｒは、ドリフト層１４と熱酸化膜４２との界面のＳｉと結合し、界面に高い濃度で分布する。
この時、ドリフト層１４内に打ち込まれたＳｒのほぼ全てが界面領域４０、或いは熱酸化膜４２に移動するように熱酸化を行うことが望ましい。つまり、Ｓｒが打ち込まれた領域全体を熱酸化により界面領域４０、或いは熱酸化膜４２に変えることが望ましい。
熱酸化は、例えば、ドライ酸化で９００℃以上１１００℃以下の温度で行う。
次に、熱酸化膜４２を、例えば、公知のウェットエッチング法で全て剥離する（図６）。残存する界面領域４０は、０．２ｎｍ未満である。
次に、ドリフト層１４の表面側の界面領域４０上に、ゲート絶縁層（第１の絶縁層）２８を形成する。ゲート絶縁層２８は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の堆積法により形成されるシリコン酸化膜である。
ゲート絶縁層２８の形成後に、ゲート絶縁層２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で、１２００℃以上１３００℃以下の温度で行われる。
次に、公知の方法で、ゲート絶縁層２８上にゲート電極３０を形成する（図８）。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
本実施形態の製造方法では、熱酸化膜４２を全て剥離することで、熱酸化膜４２中に拡散した炭素や余剰の終端元素を除去し、ゲート絶縁層２８中のトラップ準位を低減させる。
本実施形態の製造方法により、高い動作性能及び高い信頼性を備えたＭＩＳＦＥＴが実現される。
（第５の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ層の第１の面に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含む第１の膜を形成し、ＳｉＣ層の第１の面に第１の絶縁層を形成する。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図９−図１１は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である表面と、カーボン面である裏面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。
ＳｉＣ基板１２上にドリフト層１４を形成した後、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する。この工程までは、第４の実施形態と同様である。
次に、ドリフト層１４の表面（第１の面）に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含む終端元素含有膜（第１の膜）４４を形成する（図９）。終端元素含有膜４４は、例えば、上記終端元素の単体膜である。単体膜は、例えば、金属膜である。以下、終端元素としてＳｒ（ストロンチウム）を例に説明する。
ドリフト層１４表面には、終端元素含有膜４４として、Ｓｒの単体膜（Ｓｒ膜）が形成される。Ｓｒ膜は、例えば、公知のスパッタ法により形成される。Ｓｒ膜は、蒸着法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により形成されても構わない。
次に、ドリフト層１４の表面を熱酸化し、熱酸化膜４６を形成する（図１０）。熱酸化膜４６を形成する際に、終端元素含有膜４４のＳｒは、エネルギー的に安定なドリフト層１４と熱酸化膜４６との界面に偏析して界面領域４０を形成する。より具体的には、Ｓｒは、ドリフト層１４と熱酸化膜４６との界面のＳｉと結合して、界面に高い濃度で分布する。
次に、熱酸化膜４６を、例えば、公知のウェットエッチング法で全て除去する（図１１）。残存する界面領域４０は、０．２ｎｍ未満である。
次に、第４の実施形態同様、ドリフト層１４の表面側の界面領域４０上に、ゲート絶縁層（第１の絶縁層）２８を形成する。さらに、ゲート絶縁層２８上にゲート電極３０を形成する。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
なお、熱酸化膜に代えて、熱酸窒化により熱酸窒化膜を形成しても構わない。
本実施形態の製造方法では、熱酸化膜４６を全て剥離することで、熱酸化膜４６中に拡散した炭素や余剰の終端元素を除去し、ゲート絶縁層（絶縁層）２８中のトラップ準位を低減させる。
また、余剰の終端元素が生じないように、例えば、ＭＢＥ法でＳｒの量を制御することも可能である。例えば、第１の面においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度とした場合に、Ｓｒの面密度である第２の面密度が第１の面密度の１／２以下となるようＳｒの量を制御する。この方法によれば、熱酸化膜や熱酸窒化膜の形成を省略することが可能となる。
本実施形態の製造方法により、高い動作性能及び高い信頼性を備えたＭＩＳＦＥＴが実現される。
（第６の実施形態）
本実施形態の半導体装置の製造方法は、終端元素含有膜４４がシリケート膜である点、及び、ＳｉＣ層の熱酸化を行わない点で、第５の実施形態と異なる。本実施形態の半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法の一例である。
図１２、図１３は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である表面と、カーボン面である裏面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層（ＳｉＣ層）１４を形成する。
ＳｉＣ基板１２上にｎ−型のドリフト層（ＳｉＣ層）１４を形成後、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する。この工程までは、第５の実施形態と同様である。
次に、ドリフト層１４の表面（第１の面）に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含む終端元素含有膜（第１の膜）４４を形成する（図１２）。終端元素を含む膜は、上記終端元素のシリケート膜である。以下、終端元素としてＳｒ（ストロンチウム）を例に説明する。
ドリフト層１４表面には、終端元素含有膜４４として、Ｓｒのシリケート膜（ＳｒＳｉＯ膜）が形成される。ＳｒＳｉＯ膜は、例えば、公知のスパッタ法により形成される。
次に、終端元素含有膜４４をエッチングにより除去する（図１３）。エッチングは、公知のドライエッチング法により行う。
終端元素含有膜４４をエッチングする際に、終端元素含有膜４４のＳｒは、エネルギー的に安定なドリフト層１４の表面に偏析して界面領域４０を形成する。より具体的には、Ｓｃは、ドリフト層１４の表面のＳｉと結合して、界面に高い濃度で分布する。
終端元素による界面終端構造は、エネルギー的に極めて安定である。したがって、終端元素含有膜４４のエッチングにより、Ｓｒが自由に動けるようになると、界面終端構造を形成するようにドリフト層１４の表面を移動する。そして、Ｓｒがダングリングボンドと結合し、界面に偏析した状態が形成される。
次に、第５の実施形態同様、ドリフト層１４の表面側の界面領域４０上に、ゲート絶縁層（第１の絶縁層）２８を形成する。さらに、ゲート絶縁層２８上にゲート電極３０を形成する。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
本実施形態の製造方法により、高い動作性能及び高い信頼性を備えたＭＩＳＦＥＴが実現される。
（第７の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁層及びゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
このＭＩＳＦＥＴ２００は、表面と裏面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、表面とは図の上側の面であり、裏面とは図の下側の面である。ＳｉＣ基板１２の表面は、シリコン面に対し０度以上８度以下傾斜した面である。
このＳｉＣ基板１２は、例えば、４Ｈ−ＳｉＣのＳｉＣ基板である。
ＳｉＣ基板１２の表面上には、ｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。
ドリフト層１４の一部表面には、ｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６は、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、ｎ＋型のソース領域１８が形成されている。また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、ｐ＋型のｐウェルコンタクト領域２０が形成されている。
ドリフト層１４の表面からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、ｍ面又はａ面となっている。
トレンチ５０内のドリフト層１４、ｐウェル領域１６及びソース領域１８の表面（第１の面）に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁層（絶縁層）２８を有している。
そして、ゲート絶縁層２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ２００のチャネル領域として機能する。
ゲート絶縁層２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁層２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
そして、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の効果を得ることが可能である。さらに、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴの集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損を低減することが可能となる。
（第８の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
このＩＧＢＴ３００は、表面と裏面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１５においては、表面とは図の上側の面であり、裏面とは図の下側の面である。ＳｉＣ基板１１２の表面は、シリコン面に対し０度以上８度以下傾斜した面である。
ＳｉＣ基板１１２の表面上には、ｎ−型のドリフト層（ＳｉＣ層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。ドリフト層１４の表面（第１の面）も、シリコン面に対し０度以上８度以下傾斜した面である。
ドリフト層１４の一部表面には、ｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６は、ＩＧＢＴ３００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、ｎ＋型のエミッタ領域１１８が形成されている。
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、ｐ＋型のｐウェルコンタクト領域２０が形成されている。
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁層（絶縁層）２８を有している。
そして、ゲート絶縁層２８上には、ゲート電極３０が形成されている。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁層２８は、ゲート電極３０とドリフト層１４との間に設けられる。そして、ドリフト層１４とゲート絶縁層２８との間の界面には、界面領域４０が設けられる。界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。
本実施形態によれば、界面領域４０が存在することにより第１の実施形態と同様の作用及び効果を得ることが可能である。したがって、高い動作性能及び高い信頼性を備えたＩＧＢＴ３００が実現される。
（第９の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴの終端領域に界面領域が設けられる点で第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１６は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。ＭＩＳＦＥＴ４００は、素子領域と、素子領域の周囲に設けられる終端領域を備えている。終端領域は、ＭＩＳＦＥＴ４００の耐圧を向上させる機能を備える。
素子領域には、例えば、第１の実施形態のＭＩＳＦＥＴ１００がユニットセルとして配置される。
終端領域は、ｐ型のリサーフ領域（ＳｉＣ層）６０、ｐ＋型のコンタクト領域６２、ｐ型のガードリング領域（ＳｉＣ層）６４、フィールド酸化膜（絶縁層）３３、界面領域４０を備える。界面領域４０は、ｐ型のリサーフ領域６０及びｐ型のガードリング領域６４の表面（第１の面）と、フィールド酸化膜３３との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
フィールド酸化膜３３は、例えば、シリコン酸化膜である。フィールド酸化膜３３中の終端元素の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。フィールド酸化膜３３中の終端元素の濃度は、ＳＩＭＳにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。フィールド酸化膜３３中の終端元素の濃度は、例えば、界面領域４０における終端元素の濃度のピークから１ｎｍ以上離れた位置の濃度とする。
ＭＩＳＦＥＴ４００のオフ時に、リサーフ領域６０、ガードリング領域６４、及び、ガードリング領域６４の間のドリフト層１４に空乏層が形成されることで、ＭＩＳＦＥＴ４００の耐圧が向上する。
しかし、リサーフ領域６０及びガードリング領域６４と、フィールド酸化膜３３との間の界面に界面準位が存在すると、電荷が界面準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＭＩＳＦＥＴ４００の耐圧が劣化する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＭＩＳＦＥＴが実現される。
（第１０の実施形態）
本実施形態の半導体装置は、ＳｉＣのＰＩＮダイオードの終端領域に界面領域が設けられる点で第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１７は、本実施形態の半導体装置であるＰＩＮダイオードの構成を示す模式断面図である。
ＰＩＮダイオード５００は、ｎ＋型のカソード領域７０、ｎ−型のドリフト層（ＳｉＣ層）７２、ｐ＋型のアノード領域７４、ｐ型のガードリング（ＳｉＣ層）７６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ガードリング７６及びドリフト層７２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
保護膜７８は、例えば、シリコン酸化膜である。保護膜７８中の終端元素の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。保護膜７８中の終端元素の濃度は、SIMSにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。保護膜７８中の終端元素の濃度は、例えば、界面領域４０における終端元素の濃度のピークから１ｎｍ以上離れた位置の濃度とする。
ＰＩＮダイオード５００のオフ時に、ガードリング７６、ドリフト層７２に空乏層が形成されることで、ＰＩＮダイオード５００の耐圧が向上する。
しかし、ガードリング７６及びドリフト層７２と、保護膜７８との間の界面に界面準位が存在すると、電荷が界面準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＰＩＮダイオード５００の耐圧が劣化する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＰＩＮダイオードが実現される。
（第１１の実施形態）
本実施形態の半導体装置は、ＳｉＣのＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）の終端領域に界面領域が設けられる点で第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１８は、本実施形態の半導体装置であるＳＢＤの構成を示す模式断面図である。
ＳＢＤ６００は、ｎ＋型のカソード領域７０、ｎ−型のドリフト層（ＳｉＣ層）７２、ｐ型のガードリング（ＳｉＣ層）７６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ガードリング７６及びドリフト層７２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
保護膜７８は、例えば、シリコン酸化膜である。保護膜７８中の終端元素の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。保護膜７８中の終端元素の濃度は、SIMSにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。保護膜７８中の終端元素の濃度は、例えば、界面領域４０における終端元素の濃度のピークから１ｎｍ以上離れた位置の濃度とする。
ＳＢＤ６００のオフ時に、ガードリング７６、ドリフト層７２に空乏層が形成されることで、ＳＢＤ６００の耐圧が向上する。
しかし、ガードリング７６及びドリフト層７２と、保護膜７８との間の界面に界面準位が存在すると、電荷が界面準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＳＢＤ６００の耐圧が劣化する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＳＢＤが実現される。
（第１２の実施形態）
本実施形態の半導体装置は、第１の面を備えるＳｉＣ層と、金属電極と、ＳｉＣ層の第１の面と金属電極との間に設けられ、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含有し、上記元素の濃度のピークの半値全幅が１ｎｍ以下であり、第１の面においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度とした場合に、上記元素の面密度である第２の面密度が第１の面密度の１／２以下である領域と、を備える。
本実施形態の半導体装置は、アノード電極とドリフト層の間にも界面領域が設けられる点で、第１１の実施形態と異なっている。第１１の実施形態と重複する内容については記述を省略する。
図１９は、本実施形態の半導体装置であるＳＢＤの構成を示す模式断面図である。
ＳＢＤ６００は、ｎ＋型のカソード領域７０、ｎ−型のドリフト層（ＳｉＣ層）７２、ｐ型のガードリング（ＳｉＣ層）７６、界面領域４０、保護膜（絶縁層）７８、アノード電極（金属電極）８０、カソード電極８２を備える。
界面領域４０は、ガードリング７６及びドリフト層７２と、保護膜７８との間に設けられる。また、界面領域４０は、ドリフト層７２と、アノード電極８０との間にも、設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
終端元素は、ドリフト層７２とアノード電極８０との間の界面に偏析している。終端元素の濃度のピークの半値全幅は１ｎｍ以下である。濃度のピークの半値全幅は０．５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
界面領域４０は、単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）であることが望ましい。
ドリフト層７２の表面（第１の面）においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度と定義する。また、終端元素の面密度を第２の面密度とする。第２の面密度は第１の面密度の１／２以下である。
第２の面密度が第１の面密度の１／１２０以下であることが望ましい。また、第２の面密度が第１の面密度の１／１２０００以上であることが望ましい。
界面領域４０における終端元素の濃度のピークは、５×１０１８ｃｍ−３以上であることが望ましい。また、１×１０１９ｃｍ−３以上であることがより望ましい。
保護膜７８は、例えば、シリコン酸化膜である。
ドリフト層７２とアノード電極８０との間の界面に界面準位が存在すると、フェルミレベルのピン止めが生じる。このため、ドリフト層７２とアノード電極８０との間に所望のショットキー障壁が実現できない恐れがある。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、アノード電極８０の仕事関数で定まる所望のショットキー障壁を備えるＳＢＤが実現される。
（第１３の実施形態）
本実施形態の半導体装置は、第１の面を備えるダイヤモンド層と、絶縁層と、ダイヤモンド層の第１の面と絶縁層との間に設けられ、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含有し、上記元素の濃度のピークの半値全幅が１ｎｍ以下であり、第１の面においてＣ（炭素）と結合しないＣ（炭素）の面密度を第１の面密度とした場合に、上記元素の面密度である第２の面密度が第１の面密度の１／２以下である領域と、を備える。
ＳｉＣにかえて半導体材料としてダイヤモンドを用いること以外は、第１１の実施形態と同様である。したがって、第１１の実施形態と重複する内容については記述を省略する。
図２０は、本実施形態の半導体装置であるＳＢＤの構成を示す模式断面図である。
ＳＢＤ８００は、ｎ＋型のカソード領域９０、ｎ−型のドリフト層（ダイヤモンド層）９２、ｐ型のガードリング（ダイヤモンド層）９６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ｐ型のガードリング９６及びｎ−型のドリフト層９２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
上記終端元素は、ドリフト層９２と保護膜（絶縁層）７８との間の界面に偏析している。終端元素の濃度のピークの半値全幅は１ｎｍ以下である。濃度のピークの半値全幅は０．５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
界面領域４０は、単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）であることが望ましい。
ドリフト層９２の表面（第１の面）においてＣ（炭素）と結合しないＣ（炭素）の面密度を第１の面密度と定義する。また、終端元素の面密度を第２の面密度とする。第２の面密度は第１の面密度の１／２以下である。
第２の面密度が第１の面密度の１／１２０以下であることが望ましい。また、第２の面密度が第１の面密度の１／１２０００以上であることが望ましい。
界面領域４０における終端元素の濃度のピークは、５×１０１８ｃｍ−３以上であることが望ましい。また、１×１０１９ｃｍ−３以上であることがより望ましい。
保護膜７８は、例えば、シリコン酸化膜である。保護膜７８中の終端元素の濃度は、１×１０１８ｃｍ−３以下であることが望ましい。保護膜７８中の終端元素の濃度は、ＳＩＭＳにて確認できるが、各終端元素の検出限界以下（およそ１×１０１７ｃｍ−３以下）であることがより好ましい。保護膜７８中の終端元素の濃度は、例えば、界面領域４０における終端元素の濃度のピークから１ｎｍ以上離れた位置の濃度とする。
ＳＢＤ８００のオフ時に、ガードリング９６、ドリフト層９２に空乏層が形成されることで、ＳＢＤ８００の耐圧が向上する。
しかし、ガードリング９６及びドリフト層９２と、保護膜７８との間の界面に界面準位が存在すると、電荷が界面準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＳＢＤ８００の耐圧が劣化する。
ダイヤモンド層の表面も、例えば、カーボン面のＳｉＣ層と同様、カーボンのダングリングボンドが存在する。終端元素は、Ｃ（炭素）と結合することによりダングリングボンドを終端する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＳＢＤが実現される。
更に、上述のように、終端元素は、ＳｉよりもＣと結合することが、より安定であることが判明している。ダイヤモンドを半導体材料とする場合、界面領域４０の終端元素は、すべてＣと結合する。したがって、極めて安定した界面領域４０を備えるＳＢＤが実現される。
（変形例）
図２１は、本実施形態の変形例の半導体装置であるＳＢＤの構成を示す模式断面図である。
変形例のＳＢＤは、ｐ＋型のカソード領域１９０、ｐ−型のドリフト層（ダイヤモンド層）１９２、ｎ型のガードリング（ダイヤモンド層）１９６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ｎ型のガードリング１９６及びｐ−型のドリフト層１９２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
本変形例のＳＢＤは、ｎ型とｐ型が反転している点で本実施形態のＳＢＤと異なっている。本変形例によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＳＢＤが実現される。
（第１４の実施形態）
本実施形態の半導体装置は、第１の面を備えるダイヤモンド層と、金属電極と、ダイヤモンド層の第１の面と金属電極との間に設けられ、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含有し、上記元素の濃度のピークの半値全幅が１ｎｍ以下であり、第１の面においてＣ（炭素）と結合しないＣ（炭素）の面密度を第１の面密度とした場合に、上記元素の面密度である第２の面密度が第１の面密度の１／２以下である領域と、
を備える。
本実施形態の半導体装置は、アノード電極とドリフト層の間にも界面領域が設けられる点で、第１３の実施形態と異なっている。第１３の実施形態と重複する内容については記述を省略する。
図２２は、本実施形態の半導体装置であるＳＢＤの構成を示す模式断面図である。
ＳＢＤ９００は、ｎ＋型のカソード領域９０、ｎ−型のドリフト層（ダイヤモンド層）９２、ｐ型のガードリング（ダイヤモンド層）９６、界面領域４０、保護膜（絶縁層）７８、アノード電極（金属電極）８０、カソード電極８２を備える。
界面領域４０は、ガードリング９６及びドリフト層９２と、保護膜７８との間に設けられる。また、界面領域４０は、ドリフト層９２と、アノード電極８０との間にも、設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
終端元素は、ドリフト層９２とアノード電極８０との間の界面に偏析している。終端元素の濃度のピークの半値全幅は１ｎｍ以下である。濃度のピークの半値全幅は０．５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
界面領域４０は、単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）であることが望ましい。
ドリフト層７２の表面においてＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度と定義する。また、終端元素の面密度を第２の面密度とする。第２の面密度は第１の面密度の１／２以下である。
第２の面密度が第１の面密度の１／１２０以下であることが望ましい。また、第２の面密度が第１の面密度の１／１２０００以上であることが望ましい。
界面領域４０における終端元素の濃度のピークは、５×１０１８ｃｍ−３以上であることが望ましい。また、１×１０１９ｃｍ−３以上であることがより望ましい。
保護膜７８は、例えば、シリコン酸化膜である。
ドリフト層９２とアノード電極８０との間の界面に界面準位が存在すると、フェルミレベルのピン止めが生じる。このため、ドリフト層９２とアノード電極８０との間に所望のショットキー障壁が実現できない恐れがある。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、アノード電極８０の仕事関数で定まる所望のショットキー障壁を備えるＳＢＤが実現される。
更に、上述のように、終端元素は、ＳｉよりもＣと結合することが、より安定であることが判明している。ダイヤモンドを半導体材料とする場合、界面領域４０の終端元素は、すべてＣと結合する。したがって、極めて安定した界面領域４０を備えるＳＢＤが実現される。
（変形例）
図２３は、本実施形態の変形例の半導体装置であるＳＢＤの構成を示す模式断面図である。
変形例のＳＢＤは、ｐ＋型のカソード領域１９０、ｐ−型のドリフト層（ダイヤモンド層）１９２、ｎ型のガードリング（ダイヤモンド層）１９６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ｎ型のガードリング１９６及びｐ−型のドリフト層１９２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
本変形例のＳＢＤは、ｎ型とｐ型が反転している点で本実施形態のＳＢＤと異なっている。本変形例によれば、界面領域４０を設けることで界面準位が終端されている。したがって、アノード電極８０の仕事関数で定まる所望のショットキー障壁を備えるＳＢＤが実現される。
（第１５の実施形態）
本実施形態の半導体装置は、第１の面を備えるダイヤモンド層と、絶縁層と、ダイヤモンド層の第１の面と絶縁層との間に設けられ、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素を含有し、上記元素の濃度のピークの半値全幅が１ｎｍ以下であり、第１の面においてＣ（炭素）と結合しないＣ（炭素）の面密度を第１の面密度とした場合に、上記元素の面密度である第２の面密度が第１の面密度の１／２以下である領域と、を備える。
ＳｉＣにかえて半導体材料としてダイヤモンドを用いること、ｎ型とｐ型反転していること以外は、第１０の実施形態と同様である。したがって、第１０の実施形態と重複する内容については記述を省略する。
図２４は、本実施形態の半導体装置であるＰＩＮダイオードの構成を示す模式断面図である。
ＰＩＮダイオード１０００は、ｐ＋型のカソード領域１７０、ｐ−型のドリフト層（ＳｉＣ層）１７２、ｎ＋型のアノード領域１７４、ｎ型のガードリング（ＳｉＣ層）１７６、界面領域４０、保護膜（絶縁層）７８、アノード電極８０、カソード電極８２を備える。
界面領域４０は、ガードリング７６及びドリフト層７２と、保護膜７８との間に設けられる。
界面領域４０は、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
本実施形態によれば、界面領域４０を設けることで界面準位が終端されている。したがって、所望の空乏層が形成され耐圧の安定したＰＩＮダイオードが実現される。
更に、上述のように、終端元素は、ＳｉよりもＣと結合することが、より安定であることが判明している。ダイヤモンドを半導体材料とする場合、界面領域４０の終端元素は、すべてＣと結合する。したがって、極めて安定した界面領域４０を備えるＳＢＤが実現される。
（第１６の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図２５は、本実施形態の駆動装置の模式図である。駆動装置１１００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路５０は、第１の実施形態のＭＩＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
本実施形態によれば、界面準位が低減されたＭＩＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１１００の動作が安定する。
（第１７の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２６は、本実施形態の車両の模式図である。本実施形態の車両１２００は、鉄道車両である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路５０は、第１の実施形態のＭＩＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪１２９０が回転する。
本実施形態によれば、界面準位が低減されたＭＩＳＦＥＴ１００を備えることで、車両１２００の動作が安定する。
（第１８の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２７は、本実施形態の車両の模式図である。本実施形態の車両１３００は、自動車である。車両１３００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭIＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１０００の車輪１２９０が回転する。
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、車両１３００の信頼性が向上する。
（第１９の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図２８は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１４００は、かご１０１０、カウンターウエイト１０１２、ワイヤロープ１０１４、巻上機１０１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭIＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機１０１６が回転し、かご１０１０が昇降する。
本実施形態によれば、高い閾値を有するＭＩＳＦＥＴを備えることで、昇降機１４００の信頼性が向上する。
なお、第１乃至第１２の実施形態において、ｎ型とｐ型とを入れ替えた構造のデバイスも同様に特性向上が実現できる。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１７乃至第１９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層（ＳｉＣ層）
１６ ｐウェル領域（ＳｉＣ層）
２８ ゲート絶縁層（絶縁層）
３０ ゲート電極
３３ フィールド酸化膜（絶縁層）
４０ 界面領域（領域）
６０ リサーフ領域（ＳｉＣ層）
６４ ガードリング領域
７２ ドリフト層（ＳｉＣ層）
７６ ガードリング（ＳｉＣ層）
７８ 保護膜（絶縁層）
８０ アノード電極（金属電極）
９２ ドリフト層（ダイヤモンド層）
９６ ガードリング（ダイヤモンド層）
１００ ＭＩＳＦＥＴ（半導体装置）
１４０ モーター
１５０ インバータ回路
２００ ＭＩＳＦＥＴ（半導体装置）
３００ ＩＧＢＴ（半導体装置）
４００ ＭＩＳＦＥＴ（半導体装置）
５００ ＰＩＮダイオード（半導体装置）
６００ ＳＢＤ（半導体装置）
７００ ＳＢＤ（半導体装置）
８００ ＳＢＤ（半導体装置）
９００ ＳＢＤ（半導体装置）
１０００ ＰＩＮダイオード（半導体装置）
１１００ 駆動装置
１２００ 車両
１３００ 車両
１４００ 昇降機

Claims (26)

  1. 第１の面を備えるＳｉＣ層と、
    絶縁層と、
    Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含有し、前記元素の濃度のピークの半値全幅が１ｎｍ以下であり、前記ピークの前記元素の濃度が、５×１０ ２０ ｃｍ −３ 以下である、前記ＳｉＣ層の前記第１の面と前記絶縁層との間の領域と、
    を備え、
    前記絶縁層中の前記元素の濃度が、１×１０ １７ ｃｍ −３ 以下である半導体装置。
  2. 前記第１の面において前記ＳｉＣ層中のＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないボンドを有するＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度とした場合に、前記元素の面密度である第２の面密度が前記第１の面密度の１／１２０以下である請求項１記載の半導体装置。
  3. 前記第２の面密度が前記第１の面密度の１／１２０００以上である請求項２記載の半導体装置。
  4. 前記ピークの前記元素の濃度が、５×１０１８ｃｍ−３以上である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記領域が前記元素の単原子層（ｍｏｎｏａｔｏｍｉｃ ｌａｙｅｒ）である請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第１の面が＜０００１＞方向に対し０度以上３０度以下傾斜する面である請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記第１の面が（０００−１）面に対し０度以上３０度以下傾斜する面である請求項１乃至請求項５いずれか一項記載の半導体装置。
  8. 前記絶縁層の上にゲート電極を、更に備える請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記第２の面密度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によりカウントされた前記領域の前記元素の量を、入射イオンのビーム面積で除した値である請求項２又は至請求項３記載の半導体装置。
  10. 第１の面を備えるダイヤモンド層と、
    絶縁層と、
    Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含有し、前記元素の濃度のピークの半値全幅が１ｎｍ以下であり、前記ピークの前記元素の濃度が、５×１０ ２０ ｃｍ −３ 以下である、前記ダイヤモンド層の前記第１の面と前記絶縁層との間の領域と、
    を備え、
    前記絶縁層中の前記元素の濃度が、１×１０ １７ ｃｍ −３ 以下である半導体装置。
  11. 前記第１の面において前記ダイヤモンド層のＣ（炭素）と結合しないボンドを有するＣ（炭素）の面密度を第１の面密度とした場合に、前記元素の面密度である第２の面密度が前記第１の面密度の第２の面密度が前記第１の面密度の１／１２０以下である請求項１０記載の半導体装置。
  12. 第１の面を備えるｎ型のＳｉＣ層と、
    金属の第１の電極と、
    前記第１の電極との間に前記ＳｉＣ層を挟む第２の電極と、
    Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含有し、前記元素の濃度のピークの半値全幅が１ｎｍ以下であり、前記ピークの前記元素の濃度が、５×１０ ２０ ｃｍ −３ 以下である、前記ＳｉＣ層の前記第１の面と前記第１の電極との間の領域と、
    を備え、
    前記第１の電極と前記ＳｉＣ層との間にショットキー障壁を有する半導体装置。
  13. 前記第１の面において前記ＳｉＣ層中のＳｉ（シリコン）又はＣ（炭素）いずれとも結合しないボンドを有するＳｉ（シリコン）及びＣ（炭素）の面密度を第１の面密度とした場合に、前記元素の面密度である第２の面密度が前記第１の面密度の１／１２０以下である請求項１２記載の半導体装置。
  14. 前記第２の面密度が前記第１の面密度の１／１２０００以上である請求項１３記載の半導体装置。
  15. 前記ピークの前記元素の濃度が、５×１０１８ｃｍ−３以上である請求項１２乃至請求項１４いずれか一項記載の半導体装置。
  16. 第１の面を備えるｎ型のダイヤモンド層と、
    金属の第１の電極と、
    前記第１の電極との間に前記ダイヤモンド層を挟む第２の電極と、
    Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含有し、前記元素の濃度のピークの半値全幅が１ｎｍ以下であり、前記ピークの前記元素の濃度が、５×１０ ２０ ｃｍ −３ 以下である、前記ダイヤモンド層の前記第１の面と前記第１の電極との間の領域と、
    を備え、
    前記第１の電極と前記ダイヤモンド層との間にショットキー障壁を有する半導体装置。
  17. 前記第１の面において前記ダイヤモンド層中のＣ（炭素）と結合しないボンドを有するＣ（炭素）の面密度を第１の面密度とした場合に、前記元素の面密度である第２の面密度が前記第１の面密度の１／１２０以下である請求項１６記載の半導体装置。
  18. 請求項１乃至請求項１７いずれか一項記載の半導体装置を備えるインバータ回路。
  19. 請求項１乃至請求項１７いずれか一項記載の半導体装置を備える駆動装置。
  20. 請求項１乃至請求項１７いずれか一項記載の半導体装置を備える車両。
  21. 請求項１乃至請求項１７いずれか一項記載の半導体装置を備える昇降機。
  22. ＳｉＣ層の第１の面から、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素のイオンをイオン注入し、
    前記ＳｉＣ層の前記第１の面に熱酸化膜を形成し、
    前記熱酸化膜を剥離し、
    前記ＳｉＣ層の前記第１の面の上に第１の絶縁層を形成する半導体装置の製造方法。
  23. 前記イオンをイオン注入する前に、前記ＳｉＣ層の前記第１の面に第２の絶縁層を形成する請求項２２記載の半導体装置の製造方法。
  24. 前記第１の絶縁層の上にゲート電極を形成する請求項２２又は請求項２３記載の半導体装置の製造方法。
  25. ＳｉＣ層の第１の面に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含む第１の膜を形成し、
    前記ＳｉＣ層の前記第１の面に第１の絶縁層を形成する半導体装置の製造方法であって、
    前記第１の膜を形成した後、前記第１の絶縁層を形成する前に、前記第１の面に熱酸化膜を形成し、
    前記第１の絶縁層を形成する前に、前記熱酸化膜を剥離する半導体装置の製造方法。
  26. ＳｉＣ層の第１の面に、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）の群の少なくとも一つの元素を含む第１の膜を形成し、
    前記ＳｉＣ層の前記第１の面に第１の絶縁層を形成する半導体装置の製造方法であって、
    前記第１の膜が前記元素のシリケート膜、又は、前記元素の酸化膜であり、
    前記第１の絶縁層を形成する前に、前記シリケート膜、又は、前記酸化膜を剥離する半導体装置の製造方法。
JP2015236876A 2015-03-24 2015-12-03 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6552950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/055,807 US9673315B2 (en) 2015-03-24 2016-02-29 Semiconductor device, inverter circuit, driving device, vehicle, and elevator
CN201610124548.6A CN106024849B (zh) 2015-03-24 2016-03-04 半导体装置、倒相电路、驱动装置、车辆以及升降机

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015061799 2015-03-24
JP2015061799 2015-03-24

Publications (2)

Publication Number Publication Date
JP2016181672A JP2016181672A (ja) 2016-10-13
JP6552950B2 true JP6552950B2 (ja) 2019-07-31

Family

ID=57131209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015236876A Active JP6552950B2 (ja) 2015-03-24 2015-12-03 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (1)

Country Link
JP (1) JP6552950B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943981B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP7248961B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP6776204B2 (ja) * 2017-08-25 2020-10-28 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6896593B2 (ja) * 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7166053B2 (ja) * 2017-12-21 2022-11-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7241704B2 (ja) * 2018-01-17 2023-03-17 ローム株式会社 半導体装置およびその製造方法
JP6957428B2 (ja) * 2018-09-14 2021-11-02 株式会社東芝 半導体装置、及び、半導体装置の製造方法
JP7362546B2 (ja) 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7588342B2 (ja) 2020-12-11 2024-11-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288172A (ja) * 2006-03-24 2007-11-01 Hitachi Ltd 半導体装置
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP5284389B2 (ja) * 2011-03-07 2013-09-11 株式会社東芝 半導体装置
US9396946B2 (en) * 2011-06-27 2016-07-19 Cree, Inc. Wet chemistry processes for fabricating a semiconductor device with increased channel mobility

Also Published As

Publication number Publication date
JP2016181672A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6689423B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10923568B2 (en) Semiconductor device, inverter circuit, and vehicle
US9685551B2 (en) Semiconductor device and inverter circuit
JP6189261B2 (ja) 半導体装置およびその製造方法
JP2016157762A (ja) 半導体装置及びその製造方法
JP6776204B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11239079B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2019114585A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
JP2017216305A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6552951B2 (ja) 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
US20240096938A1 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US12191356B2 (en) Semiconductor device including silicon carbide region containing oxygen
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R151 Written notification of patent or utility model registration

Ref document number: 6552950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151