CN110034192B - 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 - Google Patents

利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 Download PDF

Info

Publication number
CN110034192B
CN110034192B CN201910410099.5A CN201910410099A CN110034192B CN 110034192 B CN110034192 B CN 110034192B CN 201910410099 A CN201910410099 A CN 201910410099A CN 110034192 B CN110034192 B CN 110034192B
Authority
CN
China
Prior art keywords
gallium oxide
oxide
field effect
effect transistor
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910410099.5A
Other languages
English (en)
Other versions
CN110034192A (zh
Inventor
辛倩
刘雅璇
宋爱民
徐明升
杜路路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Research Institute Of Shandong University
Shandong University
Original Assignee
Shenzhen Research Institute Of Shandong University
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Research Institute Of Shandong University, Shandong University filed Critical Shenzhen Research Institute Of Shandong University
Priority to CN201910410099.5A priority Critical patent/CN110034192B/zh
Publication of CN110034192A publication Critical patent/CN110034192A/zh
Application granted granted Critical
Publication of CN110034192B publication Critical patent/CN110034192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,包括衬底、栅电极、源电极和漏电极,衬底的上表面设置有底栅介质层;底栅介质层上设置有氧化镓沟道层,氧化镓沟道层的材料为N型掺杂氧化镓;源电极与漏电极之间的氧化镓沟道层上设置有氧化亚锡层。本发明的场效应晶体管的制备方法,包括:a).衬底清洗;b).制备氧化镓薄膜;c).去除转移物;d).制备源、漏电极;e).制备氧化亚锡层;f).退火处理。本发明针对现有氧化镓晶体管需要很大的负电压才能关断的问题,提出利用p型氧化亚锡调节n型氧化镓场效应晶体管阈值电压的方法及工艺,以调控晶体管的阈值电压,能够明显改善器件的阈值电压,提高器件的利用价值。

Description

利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
技术领域
本发明涉及一种氧化镓场效应晶体管及制备方法,更具体的说,尤其涉及一种利用氧化亚锡调节阈值电压的氧化镓场效应晶体管及制备方法,属于半导体器件技术领域。
背景技术
氧化镓是一种新型的第四代直接带隙宽禁带半导体,相比于第三代半导体,它具有禁带宽度更大、吸收截止边更短、生长成本更低等突出优点,成为功率器件和深紫外光电子器件的优选材料之一。但是常规氧化镓场效应晶体管阈值电压高,都为耗尽型晶体管,需要很大的负电压才能关断。
氧化镓薄膜可以通过化学气相沉积、金属-有机物气相外延、分子束外延和射频磁控溅射等方式进行生长,但相比较而言,氧化镓块状单晶材料拥有更为理想的结晶状态和更少的缺陷。近年来,氧化镓大体积晶体的晶体生长和材料质量也有了迅速的提高。2017年,国内Wenxiang Mu等人[W. Mu, Z. Jia, Y. Yin, Q. Hu, Y. Li, B. Wu, J. Zhang,and X. Tao.High quality crystal growth and anisotropic physicalcharacterization of β-Ga2O3 single crystals grown by EFG method. Journal ofAlloys Comphotodetector. 2017,714]利用导模法制备出了直径为一英寸的高质量β-Ga2O3单晶。氧化镓单晶是层状材料,其晶体结构中具有两个不同的镓位点和两个解理面(100)和(001),所以它的纳米结构可以通过对块状晶体的机械剥离而获得。
目前已经有许多关于机械剥离氧化镓制作的场效应晶体管等电子器件的报道。中国专利文献104183649A提供了一种阈值电压可调的薄膜晶体管:一种阈值电压可调的薄膜晶体管,包括衬底、设在衬底上的第一栅极,设在衬底上并覆盖第一栅极的第一栅氧化层,设在第一栅氧化层上的沟道层,设在沟道层上相对两侧的源极、漏极,和设在沟道层以及源极、漏极上的隧穿层,设在隧穿层上的存储层,设在存储层上的阻挡层和设在阻挡层上的第二栅极。所述第二栅极位于第一栅极正上方。该薄膜晶体管利用俘获在存储层中的电荷调节晶体管的阈值电压,具有结构简单、低功耗、高稳定性、与现有技术兼容等优点。HongZhou等人[H. Zhou, K. Maize, G. Qiu, A. Shakouri, and P. D. Ye.β-Ga2O3 oninsulator field-effect transistors with drain currents exceeding 1.5 A/mm andtheir self-heating effect. Applied Physics Letters. 2017,111(9)]以剥离得到的氧化镓为沟道层制备的底栅结构场效应晶体管已经实现了1.5 A/mm的大电流密度,同时他们也研究了不同氧化镓沟道层厚度对晶体管阈值电压的影响。结果表明当其氧化镓厚度小于80 nm时,阈值电压从负值变为正值,也就是说通过对氧化镓厚度的改变,实现了场效应晶体管从耗尽型向增强型的转变。
增强型晶体管的实现是功率器件自动防故障装置的要求,这在实际应用中极具优势。但是通过机械剥离得到较薄的氧化镓从而制备增强型场效应晶体管是比较难实现的,所以我们基于p型与n型半导体相接触在界面发生空穴-电子结合形成p-n结消耗彼此载流子这一原理,在氧化镓沟道上表面溅射氧化亚锡p型材料来调节其阈值电压,为实现增强型氧化镓场效应晶体管提供了一种新的方法。氧化亚锡作为一种p型半导体材料具有较高的空穴迁移率和双极性特性而被视为目前最有潜力的p型材料。同时,氧化亚锡采用射频磁控溅射进行生长,成本低,易操作,因此在氧化镓沟道上表面溅射氧化亚锡来调节氧化镓场效应晶体管的阈值电压是一种更有效的可控操作。
发明内容
针对剥离氧化镓薄膜厚度的不确定性导致场效应晶体管阈值电压大,器件需要很大的负电压才能关断的问题,我们使用剥离法获得高质量氧化镓薄膜制备场效应晶体管,并以p型氧化亚锡与n型氧化镓接触面形成p-n结调节氧化镓场效应晶体管的阈值电压,实现了阈值电压大幅度正向移动,进一步满足其在功率器件中的实际应用要求。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,包括衬底、栅电极、源电极和漏电极,衬底的上表面设置有底栅介质层;其特征在于:所述底栅介质层的上表面上设置有氧化镓沟道层,氧化镓沟道层的材料为n型掺杂氧化镓;源电极和漏电极间隔设置于氧化镓沟道层的上表面上,源电极与漏电极之间的氧化镓沟道层上设置有氧化亚锡层,氧化亚锡层与源电极和漏电极均不相接触。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,所述氧化亚锡层采用厚度为20 - 200 nm的氧化亚锡薄膜。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,所述栅电极为底栅电极,底栅电极位于衬底底部;所述衬底的材质为碳化硅、金刚石、硅或铜,所述底栅电极为硅。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,所述底栅介质层的材质为氧化硅、氧化铝或氧化铪,底栅介质层的厚度为10 - 100 nm。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,所述氧化镓沟道层为N型掺杂氧化镓薄膜,氧化镓薄膜的厚度为100 - 300 nm,掺杂浓度为5 × 1016 cm-3 –5 × 1018 cm-3
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管,所述源电极和漏电极均为Ti/Au叠层金属,Ti/Au叠层金属中:Ti的厚度为10 - 500 nm,Au厚度为50 - 1000nm。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,其特征在于,通过以下步骤来实现:
a). 衬底清洗,采用清洗液将衬底的表面清洗干净;
b). 制备氧化镓薄膜,采用机械剥离的方法从N型掺杂氧化镓晶体上撕下氧化镓薄膜,并将其转移至步骤a)获取的样品上,以形成氧化镓沟道层;
c). 去除转移物,将步骤b)中转移氧化镓薄膜进行清洗;
d). 制备源、漏电极,以光刻胶为掩膜,利用光刻和蒸发工艺在氧化镓薄膜上的源区和漏区上覆盖源电极和漏电极;
e). 制备氧化亚锡层,在源电极与漏电极之间的氧化镓沟道层上制备氧化亚锡薄膜,以形成氧化亚锡层;
f). 退火处理,将步骤e)获得的样品进行退火处理,以形成氧化镓场效应晶体管。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,步骤a)中所述的衬底清洗步骤为:首先将衬底依次用去离子水、丙酮、乙醇清洗10分钟,然后用氮气吹干;步骤a)中,如果所选取的衬底包含介质层,则直接实施步骤b),如果所选取的衬底不包含介质层,则应在衬底上制备出底栅介质层后再执行步骤b)。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,步骤b)中,制备氧化镓薄膜的具体步骤为:首先将黏性胶带贴在氧化镓晶体上,然后快速撕下,以使氧化镓晶体的表层100 - 300 nm厚的薄膜粘在黏性胶带上,然后再将其转移;步骤c)中,去除转移物的具体步骤为:将样品放4-甲基异丁基甲酮中,加热至85 ℃并浸泡10分钟,以去除黏性胶带;然后用异丙醇冲洗2 - 5分钟,最后用氮气吹干。
本发明的利用氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,步骤f)中所述的退火处理中:退火温度为225 ℃,退火时间为120分钟。
本发明的有益效果是:本发明针对剥离氧化镓薄膜厚度的不确定性导致场效应晶体管阈值电压大,器件需要很大的负电压才能关断的问题,提出利用p型氧化亚锡调节n型氧化镓场效应晶体管阈值电压的制作工艺,采用胶带把氧化镓薄膜从单晶上剥离下来,转移到衬底上,然后制备源电极和漏电极,得到氧化场效应晶体管。采用在氧化镓沟道层溅射氧化亚锡,可以调控晶体管的阈值电压,提高器件的利用价值。
此项发明通过剥离高质量氧化镓单晶材料获得薄膜,并采用底栅的器件结构,使得制备工艺简单、器件性能稳定。氧化镓场效应晶体管的初始阈值电压为-29 V,电流开关比约为104。在氧化镓沟道上表面溅射氧化亚锡并对整个器件退火,最终其阈值电压为-1.2V,电流开关大于106,迁移率达到了60 cm2/Vs,本发明证明具有氧化亚锡层结构的晶体管能够明显改善器件的阈值电压。
附图说明
图1为不设置氧化亚锡层的氧化镓场效应晶体管的结构示意图;
图2为本发明的设置氧化亚锡层的氧化镓场效应晶体管的结构示意图;
图3为设置和不设置氧化亚锡层的氧化镓场效应晶体管的电流转移特性曲线。
图中:1衬底和底栅电极,2底栅介质层,3氧化镓沟道层,4源电极,5漏电极,6氧化亚锡层。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
实施例1,实施例1为不设置氧化亚锡层的氧化镓场效应晶体管,其作为对照之用,如图1所示,给出了其结构示意图,结构如图1所示,衬底1上从下至上依次设置底栅介质层2和氧化镓沟道层3,氧化镓沟道层3上设置有源电极4和漏电极5。
衬底为硅衬底,底栅为硅。底栅介质层的厚度为100 nm,底栅介质层为氧化硅。氧化镓沟道层以氧化镓薄膜为沟道层,氧化镓薄膜的厚度为185 nm,为n型掺杂氧化镓,掺杂浓度5 × 1016 cm-3 - 5 × 1018 cm-3。源电极为Ti/Au叠层金属,Ti厚度20 nm,Au厚度100nm。漏电极为Ti/Au叠层金属,Ti厚度20 nm,Au厚度100 nm。
制备步骤如下:
(1)将硅衬底进行清洗,步骤如下:用去离子水清洗10分钟,用氮气吹干,然后放入丙酮中清洗10分钟,最后放入乙醇中清洗10分钟,用氮气吹干;
(2)将黏性胶带贴在氧化镓晶体上,然后快速撕下,氧化镓晶体的表层薄膜会粘在胶带上,厚度为185 nm;
(3)将步骤(2)所述的黏性胶带到步骤(1)的样品上;
(4)将步骤(3)的样品放在4-甲基异丁基甲酮中,加热到85 ℃,浸泡10分钟,去除黏性胶带;
(5)将步骤(4)所述的样品用异丙醇进行冲洗2 - 5分钟,用氮气吹干;
将步骤(5)所述的样品通过光刻、电子束蒸发和剥离,制备源电极和漏电极,材料为Ti/Au,厚度20/100 nm。
实施例2,如图2所示,给出了本发明的设置氧化亚锡层的氧化镓场效应晶体管的结构示意图,其由衬底和底栅电极1、底栅介质层2、氧化镓沟道层3、源电极4、漏电极5和氧化亚锡层6构成,衬底和底栅电极1可同时作为衬底和栅电极,底栅介质层2设置于衬底的上表面上,氧化镓沟道层3设置于底栅介质层2上,源电极4和漏电极5设置于氧化镓沟道层3的上表面上,氧化亚锡层6设置于源电极4与漏电极5之间的氧化镓沟道层3上,且氧化亚锡层6与源电极和漏电极不相接触。氧化镓沟道层3采用n型掺杂的氧化镓薄膜材料,氧化亚锡层6为p型半导体材料。
氧化亚锡层6采用厚度为20 - 200 nm的氧化亚锡薄膜,衬底的材质为碳化硅、金刚石、硅或铜,所述底栅电极为硅。底栅介质层2的材质为氧化硅、氧化铝或氧化铪,底栅介质层的厚度为10 - 100 nm。氧化镓沟道层3为n型掺杂氧化镓薄膜,氧化镓薄膜的厚度为100 - 300 nm,掺杂浓度为5 × 1016 cm-3 - 5 × 1018 cm-3。源电极4和漏电极5均为Ti/Au叠层金属,Ti/Au叠层金属中:Ti的厚度为10 - 500 nm,Au厚度为50 - 1000 nm。
采用如下步骤制备设置氧化亚锡层的氧化镓场效应晶体管:
(1)将硅衬底进行清洗,步骤如下:用去离子水清洗10分钟,用氮气吹干,然后放入丙酮中清洗10分钟,最后放入乙醇清洗10分钟,用氮气吹干;
(2)将黏性胶带贴在氧化镓晶体上,然后快速撕下,氧化镓晶体的表层薄膜会粘在胶带上,厚度为185 nm;
(3)将步骤(2)所述的黏性胶带到步骤(1)的样品上;
(4)将步骤(3)的样品放在4-甲基异丁基甲酮中,加热到85 ℃,浸泡10分钟,去除黏性胶带;
(5)将步骤(4)所述的样品用异丙醇进行冲洗2 - 5分钟,用氮气吹干;
(6)将步骤(5)所述的样品通过光刻、电子束蒸发和剥离,制备源电极和漏电极,材料为Ti/Au,厚度20/100 nm。
(7)将步骤(6)所述的样品通过光刻和射频磁控溅射制备氧化亚锡层,厚度为24nm。
(8)将步骤(7)所述的样品置于空气中退火,温度225 ℃,退火120分钟。
测试实施例1和实施例2的转移特性,测得的转移特性曲线如图3所示;从图中可以看出实施例1和实施例2的阈值电压分别为-29 V和-1.2 V,电流开关比分别为104和106;通过图3两条曲线的对比,可以明显看出本发明具有氧化亚锡层结构的晶体管能够明显改善器件的阈值电压。

Claims (10)

1.一种利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,包括衬底、栅电极、源电极(4)和漏电极(5),衬底的上表面设置有底栅介质层(2);其特征在于:所述底栅介质层的上表面设置有氧化镓沟道层(3),氧化镓沟道层的材料为n型掺杂氧化镓;源电极和漏电极间隔设置于氧化镓沟道层的上表面,源电极与漏电极之间的氧化镓沟道层上设置有氧化亚锡层(6),氧化亚锡层与源电极和漏电极均不相接触。
2.根据权利要求1所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,其特征在于:所述氧化亚锡层(6)采用厚度为20 - 200 nm的氧化亚锡薄膜。
3.根据权利要求1或2所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,其特征在于:所述栅电极为底栅电极,底栅电极位于衬底底部;所述衬底的材质为碳化硅、金刚石、硅或铜,所述底栅电极为硅。
4.根据权利要求1或2所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,其特征在于:所述底栅介质层(2)的材质为氧化硅、氧化铝或氧化铪,底栅介质层的厚度为10 - 300 nm。
5.根据权利要求1或2所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,其特征在于:所述氧化镓沟道层(3)为n型掺杂氧化镓薄膜,氧化镓薄膜的厚度为100 - 300nm,掺杂浓度为5 × 1016 cm-3 - 5 × 1018 cm-3
6.根据权利要求1或2所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管,其特征在于:所述源电极(4)和漏电极(5)均为Ti/Au叠层金属,Ti/Au叠层金属中:Ti的厚度为10 - 500 nm,Au厚度为50 - 1000 nm。
7.一种利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,其特征在于,通过以下步骤来实现:
a). 衬底清洗,采用清洗液将衬底的表面清洗干净;
b). 制备氧化镓薄膜,采用机械剥离的方法从n型掺杂氧化镓晶体上撕下氧化镓薄膜,并将其转移至步骤a)获取的样品上,以形成氧化镓沟道层;
c). 去除转移物,将步骤b)中转移氧化镓薄膜进行清洗;
d). 制备源、漏电极,以光刻胶为掩膜,利用光刻和蒸发工艺在氧化镓薄膜上的源区和漏区上覆盖源电极和漏电极;
e). 制备氧化亚锡层,在源电极与漏电极之间的氧化镓沟道层上制备氧化亚锡薄膜,以形成氧化亚锡层;
f). 退火处理,将步骤e)获得的样品进行退火处理,以形成氧化镓场效应晶体管。
8.根据权利要求7所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,其特征在于:步骤a)中所述的衬底清洗步骤为:首先将衬底依次用去离子水、丙酮、乙醇清洗10分钟,然后用氮气吹干;步骤a)中,如果所选取的衬底包含介质层,则直接实施步骤b),如果所选取的衬底不包含介质层,则应在衬底上制备出底栅介质层后再执行步骤b)。
9.根据权利要求7或8所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,其特征在于:步骤b)中,制备氧化镓薄膜的具体步骤为:首先将黏性胶带贴在氧化镓晶体上,然后快速撕下,以使氧化镓晶体的表层100 - 300 nm厚的薄膜粘在黏性胶带上,然后再将其转移;步骤c)中,去除转移物的具体步骤为:将样品放在4-甲基异丁基甲酮中,加热至85 ℃并浸泡10分钟,以去除黏性胶带;然后用异丙醇冲洗2 - 5分钟,最后用氮气吹干。
10.根据权利要求7或8所述的利用p型氧化亚锡调节阈值电压的氧化镓场效应晶体管的制备方法,其特征在于,步骤f)中所述的退火处理中:退火温度为225 ℃,退火时间为120分钟。
CN201910410099.5A 2019-05-17 2019-05-17 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法 Active CN110034192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910410099.5A CN110034192B (zh) 2019-05-17 2019-05-17 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910410099.5A CN110034192B (zh) 2019-05-17 2019-05-17 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法

Publications (2)

Publication Number Publication Date
CN110034192A CN110034192A (zh) 2019-07-19
CN110034192B true CN110034192B (zh) 2023-11-10

Family

ID=67242419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910410099.5A Active CN110034192B (zh) 2019-05-17 2019-05-17 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法

Country Status (1)

Country Link
CN (1) CN110034192B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133755A (zh) * 2020-10-07 2020-12-25 西安电子科技大学 绝缘衬底的高性能氧化镓场效应晶体管制备方法
CN112164724A (zh) * 2020-10-07 2021-01-01 西安电子科技大学 一种pn结栅控氧化镓场效应晶体管及制备方法
CN113555466B (zh) * 2021-06-09 2023-03-28 浙江芯科半导体有限公司 一种SiC基氧化镓微米线的光电探测器及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097966A (zh) * 2006-06-28 2008-01-02 三星电子株式会社 结型场效应晶体管
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN106876515A (zh) * 2017-03-06 2017-06-20 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
CN108447788A (zh) * 2018-04-19 2018-08-24 中国电子科技集团公司第十三研究所 增强型高电子迁移率晶体管的制备方法
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
CN109427915A (zh) * 2017-08-24 2019-03-05 流慧株式会社 半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097966A (zh) * 2006-06-28 2008-01-02 三星电子株式会社 结型场效应晶体管
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN104992981A (zh) * 2015-05-26 2015-10-21 中国科学院宁波材料技术与工程研究所 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
CN106876515A (zh) * 2017-03-06 2017-06-20 中国科学院宁波材料技术与工程研究所 薄膜晶体管结构可见盲光电探测器及其制备方法
WO2019031204A1 (ja) * 2017-08-10 2019-02-14 株式会社タムラ製作所 ダイオード
CN109427915A (zh) * 2017-08-24 2019-03-05 流慧株式会社 半导体装置
CN108447788A (zh) * 2018-04-19 2018-08-24 中国电子科技集团公司第十三研究所 增强型高电子迁移率晶体管的制备方法

Also Published As

Publication number Publication date
CN110034192A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
US7883934B2 (en) Method of fabricating oxide semiconductor device
Powell et al. Amorphous silicon‐silicon nitride thin‐film transistors
US7495313B2 (en) Germanium substrate-type materials and approach therefor
CN110034192B (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
US9954077B2 (en) Apparatus and method for multiple gate transistors
TW201137989A (en) Semiconductor device and method for manufacturing the same
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
Higashiwaki et al. Depletion-mode Ga 2 O 3 MOSFETs on β-Ga 2 O 3 (010) substrates with Si-ion-implanted channel and contacts
US7427538B2 (en) Semiconductor on insulator apparatus and method
Li et al. Enhanced performance of atomic layer deposited thin-film transistors with high-quality ZnO/Al 2 O 3 interface
CN108550624A (zh) 一种高散热性能双栅氧化镓场效应薄膜晶体管及其制备方法
JP2764049B2 (ja) 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ
JP3281431B2 (ja) 薄膜トランジスタ
Choi et al. Comparison of bottom-up and top-down 3C-SiC NWFETs
CN111403473B (zh) 一种基于二维材料的场效应整流器及其制备方法
CN113421915A (zh) 低接触电阻的氧化镓基场效应晶体管及其制作方法
Liu et al. Positive gate-bias temperature instability of ZnO thin-film transistor
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof
Kang et al. Improvement of on/off current ratio of amorphous In–Ga–Zn–O thin-film transistor with off-planed source/drain electrodes
Gogoi Thermally deposited Ag-doped CdS thin film transistors with high-k rare-earth oxide Nd 2 O 3 as gate dielectric
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
US20240079477A1 (en) Vertical gallium oxide transistor and preparation method thereof
US20240136180A1 (en) Diamond-Capped Gallium Oxide Transistor
Cho et al. Annealing effects of polycrystalline silicon gate on electrical properties of thin gate oxide
CN116435373A (zh) 一种常关型二维氧化镓异质结场效应管场效应管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant