CN113421915A - 低接触电阻的氧化镓基场效应晶体管及其制作方法 - Google Patents

低接触电阻的氧化镓基场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN113421915A
CN113421915A CN202110692063.8A CN202110692063A CN113421915A CN 113421915 A CN113421915 A CN 113421915A CN 202110692063 A CN202110692063 A CN 202110692063A CN 113421915 A CN113421915 A CN 113421915A
Authority
CN
China
Prior art keywords
gallium oxide
layer
buffer layer
tmd
interface buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110692063.8A
Other languages
English (en)
Inventor
苏杰
常晶晶
马开创
林珍华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110692063.8A priority Critical patent/CN113421915A/zh
Publication of CN113421915A publication Critical patent/CN113421915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种低接触电阻的氧化镓基场效应晶体管及其制作方法,主要解决现有器件结构中金属和氧化镓接触时接触电阻较大的问题。其自下而上包括衬底(1),绝缘层(2),氧化镓沟道层(3),该沟道层上方设有不规则的极性过渡金属硫化物界面缓冲层(4),其化学式为MXX′,M为钼,钨中的任意一种;X和X′分别为硫、硒、碲中任意不同的两种。界面缓冲层上部设有介质层,介质层两端设有源漏电极,介质层上部设有栅电极。本发明由于有引入了界面缓冲层可防止金属和氧化镓直接接触产生的界面态,同时由于该界面缓冲层自身存在的电场更加有利于电子的传输,减小了接触电阻,提高了器件性能,可用于制备高性能功率器件。

Description

低接触电阻的氧化镓基场效应晶体管及其制作方法
技术领域
本发明属于半导体器件技术领域,具体涉及一种氧化镓基场效应晶体管,可用于制备高性能功率器件。
背景技术
氧化镓(Ga2O3)是一种新型的宽禁带半导体材料,具有诸多优异的物理特性,如:禁带宽度大,约4.9eV;击穿电场强度大,约8MV/cm。相比于其他宽禁带半导体如SiC,GaN,氧化镓材料具有高达3400的巴利加优值,大约是SiC的10倍、GaN的4倍,因此在制造相同耐压的功率器件时,元件的导通电阻比SiC、GaN 低的多,极大降低了器件的导通损耗。且相较于SiC、GaN,氧化镓更容易获得高质量,低成本的单晶材料。这些优良的特性使得氧化镓材料在日盲光电探测器、透明导电电极、信息存储器、LED基板等器件中展现出巨大的应用前景。
SHIWAKIM等人研制的Ga2O3基场效应晶体管,如图1所示。其结构包括Ga2O3衬底、Sn掺杂的Ga2O3沟道层、Ti/Au合金的源漏电极和Pt/Ti/Au合金的栅电极。该结构具有良好的直流器件特性,即有超过250V关断状态的击穿电压和约为104高漏电流开关比,充分显示出了Ga2O3材料制备功率器件的优势。但是该晶体管由于源漏接触电阻较高,且金属和氧化镓接触时存在费米钉扎的缘故,因而很难通过选择功函数小的金属来与氧化镓形成良好的欧姆接触,从而降低了接触电阻。正是由于这种大的接触电阻,甚至在出现的肖特基接触时,会极大的降低器件的导通电流,增加功耗,严重的影响基于氧化镓的MOSFET的性能。
发明内容
本发明的目的在于针对上述现有技术的不足,提出一种低接触电阻的氧化镓基场效应晶体管及其制作方法,以保证器件的导通电流,减小功耗,提高器件性能。
本发明的技术方案是这样实现的:
1、一种低接触电阻的氧化镓基场效应晶体管,其自下而上包括硅衬底,绝缘层,氧化镓沟道层,其特征在于,氧化镓沟道层的上部设有不规则的极性过渡金属硫化物J-TMD界面缓冲层,用于降低金属与氧化镓直接接触形成的高接触电阻,该J-TMD界面缓冲层上方两端分别设有源区电极和漏区电极,源漏区电极之间设有Al2O3介质层,介质层上部设有栅电极。
所述极性过渡金属硫化物J-TMD界面缓冲层,化学式为MXX′,M为钼,钨中的任意一种;X和X′分别为硫、硒、碲中任意不同的两种。
所述极性过渡金属硫化物J-TMD界面缓冲层,其覆盖氧化镓沟道的面积可以是任意的,可以是氧化镓沟道层上覆盖满J-TMD,可以是在金属和氧化镓重叠的部分覆盖J-TMD,也可以仅在部分金属和氧化镓重叠的部分覆盖J-TMD。
2.一种低接触电阻的氧化镓基场效应晶体管制作方法,其特征在于,包括如下步骤:
1)采用含有厚度为200nm二氧化硅绝缘层的p型硅衬底;依次使用丙酮、无水乙醇、去离子水清洗衬底,吹干后的得到清洁的SiO2/Si衬底;
2)在上述SiO2/Si衬底上,采用磁控溅射的方式生长氧化镓薄膜,并在800℃的氮气环境中进行60min的退火,形成Ga2O3沟道层;
4)采用硫化MoSe2的方式制备MoSSe薄层,并将其转移至Ga2O3沟道层上形成厚度为1-2nm的J-TMD界面缓冲层;
5)采用等离子体ALD在J-TMD界面缓冲层上方制备Al2O3介质层;
6)采用电子束蒸镀Ti/Au的方式在J-TMD界面缓冲层上介质层的两端制备源漏电极,在Al2O3介质层上方制备栅电极。
进一步,所述采用硫化MoSe2的方式制备MoSSe薄层,实现如下:
4a)在氩气气氛中,设置加热区的温度为700℃-800℃,将Mo源的MoO3粉末放在加热区中心,将硒粉作为Se源放置在加热区的上游,在SiO2/Si衬底上结晶生长MoSe2
4b)将硫粉放置在加热区加热至150℃对MoSe2硫化30分钟,生成MoSSe薄层。
本发明与现有技术相比,具有如下优点
本发明采用极性过渡金属硫化物作为金属和氧化镓的界面缓冲层,由于这种超薄的J-TMD材料有光滑的表面,不存在不饱和键,从而能够抑制金属和氧化镓界面的界面态;同时由于这种非对称的超薄J-TMD材料自身内部存在电场,也会加速电子在金属和氧化镓之间的传输,进一步降低了接触电阻,从而使得本发明的氧化镓基场效应晶体管具有较低的电极接触电阻和较低的器件功耗。
附图说明
图1现有的氧化镓基场效应晶体管
图2本发明氧化镓基场效应晶体管结构图
图3本发明制作氧化镓基场效应晶体管的工艺流程图
具体实施方式
以下结合附图对本发明的实施例进行详细说明。
参照图2,本实例的氧化镓基场效应晶体管,其自下而上包括硅衬底1、SiO2绝缘层2、氧化镓沟道层3、面积不同的极性过渡金属硫化物J-TMD界面缓冲层4, J-TMD界面缓冲层上方两端分别设有源电极5和漏电极6,源漏电极之间设有 Al2O3介质层7,介质层上部设有Ti栅电极8。
J-TMD界面缓冲层覆盖氧化镓沟道的面积可以是任意的,如图2(a)所示在全部氧化镓沟道上覆盖了J-TMD,如图2(b)所示在部分源漏电极和栅介质下方覆盖 J-TMD,如图2(c)所示仅在源漏电极下方覆盖J-TMD。
参照图2,本发明制备氧化镓基场效应晶体管的方法给出如下三种实施例:
实施例一:制作J-TMD界面缓冲层的材料为MoSSe,其覆盖氧化镓沟道的方式为:在全部氧化镓沟道上覆盖的氧化镓基场效应晶体管,其结构如图2(a)。
第1步,衬底准备。
1.1)取含有厚度200nm二氧化硅绝缘层2的p型硅衬底1,切成1cm×1cm的正方形小片;
1.2)将衬底放入去离子水中,超声清洗5分钟,去除裁切过程中遗留的残渣,然后将将硅片放入盛有丙酮的烧杯中,封好杯口并放入超声震荡仪清洗20min,再将硅片放入盛有丙酮的烧杯中,震荡清洗10min,去除硅片表面的有机物;再将硅片放入去离子水中超声清洗5分钟,去除表面残余的酒精,使用氮气枪将衬底吹干备用。
第2步,制备氧化镓沟道层3。
选用科特莱思公司的PVD75磁控溅射设备,采用射频溅射模式,设置溅射功率为140W,使用纯度为99.995%,直径为50.8mm的Ga2O3作为靶材,高纯氩气作为电离气体,在SiO2绝缘层2上以磁控溅射的方式生长氧化镓沟道层:
2.1)生长氧化镓时先进行5分钟的预溅射,以除去靶材表面的杂质,确保淀积氧化镓的纯净及均匀,预溅射时保持靶材的屏蔽壳处于关闭状态,先后依次打开靶材的屏蔽盖和衬底的挡板,开始淀积生长氧化镓,生长1个小时候后取出衬底。
2.2)在氮气气氛下,进行800℃,1小时的退火,获得厚度为100nm氧化镓沟道层。
第3步,制备场效应晶体管的单层MoSSe界面缓冲层4。
3.1)将作为Mo源的MoO3粉末放在CVD加热腔室中心,将硒粉作为Se源放置在加热区的上游,通入超高纯氩气,在600℃的温度下,MoO3粉和硒粉反应生成的MoSe2薄层在SiO2/Si衬底上结晶并生长。
3.2)另起一炉将生长有MoSe2的样品放置在加热区的中央并加热到750℃,将硫粉放置在加热区上游加热至150℃,通过超高纯氩气将硫气运送到加热区的中心,进行30分钟的硫化反应,然后将炉自然冷却至室温得到2nm厚的MoSSe。
第4步,将制备好的单层MoSSe界面缓冲层转移到氧化镓沟道层上。
4.1)在样品上旋涂聚苯乙烯薄膜,然后浸泡于5%的HF溶液中5-10秒后拿出;再将样品竖直缓慢地放入去离子水中,水的表面张力会使粘有MoSSe的聚苯乙烯薄膜脱离衬底,从而漂浮在去离子水表面;
4.2)将浮在水面上的薄膜捞起,转移到氧化镓沟道层上,之后用丙酮溶解掉单层MoSSe上的聚苯乙烯,得到MoSSe界面缓冲层J-TMD,并利用光学显微镜标定缓冲层在氧化镓沟道层上的位置和形状。
第5步,制备栅介质层7。
将长有界面缓冲层J-TMD的样件放入ALD生长腔室中,腔室温度设为180℃,采用等离子体ALD的方法,在MoSSe界面缓冲层J-TMD上方生长厚度为150nm 的Al2O3,形成器件的栅介质层。
第6步,制备源电极5、漏电极6、栅电极8。
6.1)根据缓冲层的形状和大小绘制源电极5和漏电极6的大小和位置,若因缓冲层尺寸过小导致6.1中绘制的源漏电极没有完全位于同一片缓冲层内,可采用实施例二的方法。
6.2)结合上述电极图像,利用电子束光刻工艺在上述制备完成的部分上获得源电极5、漏电极6和栅电极8,完成整个器件的制作。
实施例二:制作J-TMD界面缓冲层的材料为MoSSe,其覆盖氧化镓沟道的方式为:在部分源漏电极和栅介质下方覆盖J-TMD的氧化镓基场效应晶体管,其结构如图2(b)。
步骤A,对衬底预处理。
具体实现与实施例一的第1步相同。
步骤B,制备氧化镓沟道层3。
具体实现与实施例一的第2步相同。
步骤C,制备场效应晶体管的单层MoSSe界面缓冲层4。
具体实现与实施例一的第3步相同
步骤D,将制备好的单层MoSSe界面缓冲层转移到氧化镓沟道层上。
具体实现与实施例一的第4步相同
步骤E,制备栅介质层7。
本步骤的具体实现与实施例一的第5步相同。
步骤F,绘制电极图像和位置
根据转移的J-TMD的形状和大小绘制源漏电极的大小和位置,使得源漏电极位于同一片缓冲层,且部分源漏电极超出了缓冲层的覆盖范围。
步骤G,制备源电极5、漏电极6、栅电极8。
结合上述电极图像,利用电子束光刻工艺在上述制备完成的部分上获得源电极5、漏电极6和栅电极8,完成整个器件的制作。
实施例三:制作J-TMD界面缓冲层的材料为MoSeTe,其覆盖氧化镓沟道的方式为:仅在源漏电极下方覆盖J-TMD的氧化镓基场效应晶体管,其结构如图2(c)。
步骤一,SiO2/Si衬底预处理。
具体实现与实施例一的第1步相同。
步骤二,制备氧化镓沟道层3。
具体实现与实施例一的第2步相同。
步骤三,制备栅介质层7。
将样件放入ALD生长腔室中,腔室温度设为180℃,采用等离子体ALD的方法,利用掩膜版在Ga2O3沟道层上方生长厚度为150nm的Al2O3,形成图案化的栅介质层。
步骤四,制备场效应晶体管的单层MoSeTe界面缓冲层4。
4a)将作为Mo源的MoO3粉末放在CVD加热腔室中心,将作为Se源的硒粉放置在加热区的上游,通入超高纯氩气,在600℃的温度下,MoO3粉和硒粉反应生成的MoSe2薄层在SiO2/Si衬底上结晶并生长;
4b)另起一炉将生长有MoSe2的样品放置在加热区的中央,在炉子中通入氢等离子气体剥离顶层的Se原子,保留二维Se-Mo-结构。再将碲粉放置在加热区上游加热至300℃-450℃,通过超高纯氩气将硫气运送到加热区的中心,进行30分钟的碲化反应,然后将炉自然冷却至室温得到2nm厚的MoSeTe。
步骤五,将制备好的单层MoSeTe界面缓冲层转移到氧化镓沟道层上。
5a)在SiO2/Si衬底上生长单层MoSeTe后,先在MoSeTe表面旋涂一层聚苯乙烯,然后放在热台上对其进行加热固化,固化后将其放入浓度为5%的HF溶液中5-10秒后拿出;再将样品竖直缓慢地放入去离子水中,水的表面张力会使粘有MoSeTe的聚苯乙烯薄膜脱离衬底,从而漂浮在去离子水表面;
5b)利用玻璃片将粘有MoSeTe的聚苯乙烯捞起,利用自对准工艺将MoSeTe 覆盖于图案化栅介质的间隙,并用丙酮溶解去掉聚苯乙烯,在图案化栅介质间隙留下MoSeTe薄片。
步骤七,制备源电极5、漏电极6、栅电极8。
将上述制备完成的部分放入真空室,通过掩膜版,用电子束蒸镀方法制得Ti/Au源电极5、Ti/Au漏电极6,Ti/Au栅电极8,完成整个器件的制作。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明的内容和原理后,都可能在不背离本发明原理,结构的情况下,进行形式和细节上的各种修改和改变,如将J-TMD界面缓冲层的材料换为WSSe、WSTe、WSeTe等,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (5)

1.一种低接触电阻的氧化镓基场效应晶体管,其自下而上包括硅衬底(1),绝缘层(2),氧化镓沟道层(3),其特征在于,氧化镓沟道层(3)的上部设有不规则的极性过渡金属硫化物J-TMD界面缓冲层(4),用于降低金属与氧化镓直接接触形成的高接触电阻,该J-TMD界面缓冲层上方两端分别设有源区电极(5)和漏区电极(6),源漏区电极之间设有Al2O3介质层(7),介质层上部设有栅电极(8)。
2.根据权利要求1所述场效应晶体管,所述极性过渡金属硫化物J-TMD界面缓冲层(4),其厚度为1-2nm,化学式为MXX′,M为钼,钨中的任意一种;X和X′分别为硫、硒、碲中任意不同的两种。
3.根据权利要求1所述场效应晶体管,所述极性过渡金属硫化物J-TMD界面缓冲层(4),其覆盖氧化镓沟道的面积可以是任意的,可以是氧化镓沟道层上覆盖满J-TMD,可以是在金属和氧化镓重叠的部分覆盖J-TMD,也可以仅在部分金属和氧化镓重叠的部分覆盖J-TMD。
4.一种低接触电阻的氧化镓基场效应晶体管制作方法,其特征在于,包括如下步骤:
1)采用含有厚度为200nm二氧化硅绝缘层的p型硅衬底;
3)采用磁控溅射的方式生长氧化镓薄膜,并在800℃的氮气环境中进行60min的退火,形成Ga2O3沟道层;
4)采用硫化MoSe2的方式制备MoSSe薄层,并将其转移至Ga2O3沟道层上形成厚度为1-2nm的J-TMD界面缓冲层;
5)采用等离子体ALD在J-TMD界面缓冲层上方制备Al2O3介质层;
6)采用电子束蒸镀Ti/Au的方式在J-TMD界面缓冲层上介质层的两端制备源漏电极,在Al2O3介质层上方制备栅电极。
5.根据权利要求4所述的方法,其中4)采用硫化MoSe2的方式制备MoSSe薄层,实现如下:
4a)在氩气气氛中,设置加热区的温度为700℃-800℃,将Mo源的MoO3粉末放在加热区中心,将硒粉作为Se源放置在加热区的上游,在SiO2/Si衬底上结晶生长MoSe2
4b)将硫粉放置在加热区加热至150℃对MoSe2硫化30分钟,生成MoSSe薄层。
CN202110692063.8A 2021-06-22 2021-06-22 低接触电阻的氧化镓基场效应晶体管及其制作方法 Pending CN113421915A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110692063.8A CN113421915A (zh) 2021-06-22 2021-06-22 低接触电阻的氧化镓基场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110692063.8A CN113421915A (zh) 2021-06-22 2021-06-22 低接触电阻的氧化镓基场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN113421915A true CN113421915A (zh) 2021-09-21

Family

ID=77716066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110692063.8A Pending CN113421915A (zh) 2021-06-22 2021-06-22 低接触电阻的氧化镓基场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN113421915A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172511A (zh) * 2022-07-18 2022-10-11 西安电子科技大学 一种具有石墨烯和极性j-tmd插入层的氧化镓日盲紫外探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473906A (zh) * 2019-08-28 2019-11-19 西安电子科技大学 一种氧化镓基场效应晶体管
US20200098880A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Channel structures for thin-film transistors
CN112635594A (zh) * 2020-12-18 2021-04-09 西安电子科技大学 基于极性J-TMDs/β-Ga2O3异质结的高速光电子器件及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200098880A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Channel structures for thin-film transistors
CN110473906A (zh) * 2019-08-28 2019-11-19 西安电子科技大学 一种氧化镓基场效应晶体管
CN112635594A (zh) * 2020-12-18 2021-04-09 西安电子科技大学 基于极性J-TMDs/β-Ga2O3异质结的高速光电子器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"β-Ga2O3欧姆接触的研究进展" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115172511A (zh) * 2022-07-18 2022-10-11 西安电子科技大学 一种具有石墨烯和极性j-tmd插入层的氧化镓日盲紫外探测器及其制备方法

Similar Documents

Publication Publication Date Title
JP4164562B2 (ja) ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR101803553B1 (ko) 반도체 장치 및 그 제작 방법
Chiu et al. High-Performance a-IGZO Thin-Film Transistor Using $\hbox {Ta} _ {2}\hbox {O} _ {5} $ Gate Dielectric
TWI677905B (zh) 半導體裝置的製造方法
US20090166616A1 (en) Oxide semiconductor device and surface treatment method of oxide semiconductor
JP2010062229A (ja) 薄膜トランジスタ及び薄膜トランジスタの作製方法
Shin et al. Electrical properties of yttrium–indium–zinc-oxide thin film transistors fabricated using the sol–gel process and various yttrium compositions
TW201138106A (en) Transistor
Hu et al. Effect of ITO serving as a barrier layer for Cu electrodes on performance of a-IGZO TFT
Hsu et al. A study of solution-processed zinc–tin-oxide semiconductors for thin-film transistors
CN110034192B (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
Ruzgar et al. The influence of low indium composition ratio on sol–gel solution-deposited amorphous zinc oxide thin film transistors
CN113421915A (zh) 低接触电阻的氧化镓基场效应晶体管及其制作方法
JP6036984B2 (ja) 酸窒化物半導体薄膜
CN113066858A (zh) 一种高性能BaSnO3基透明导电薄膜和薄膜晶体管及其制备技术
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
Wu et al. Effect of active layer deposition temperature on the performance of sputtered amorphous In—Ga—Zn—O thin film transistors
KR101231724B1 (ko) 박막 트랜지스터 및 그의 제조 방법
CN110660865A (zh) 一种可靠的双极性SnO薄膜晶体管及其制备方法
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
On et al. 37‐3: Late‐News Paper: Achieving High Field‐Effect Mobility Exceeding 60 cm2/Vs in IZTO Transistor via Metal‐Assisted Crystallization
JP4031021B2 (ja) 薄膜トランジスタの作製方法
WO2024050865A1 (zh) 一种垂直型氧化镓晶体管及其制备方法
Cho et al. Lowering the Trap-State Density of Transparent Amorphous Oxide Semiconductor-Based Thin Film Transistors Through Microwave Irradiation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210921