CN108417488B - 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 - Google Patents

一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 Download PDF

Info

Publication number
CN108417488B
CN108417488B CN201810213884.7A CN201810213884A CN108417488B CN 108417488 B CN108417488 B CN 108417488B CN 201810213884 A CN201810213884 A CN 201810213884A CN 108417488 B CN108417488 B CN 108417488B
Authority
CN
China
Prior art keywords
layer
transistor
thin film
aln
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810213884.7A
Other languages
English (en)
Other versions
CN108417488A (zh
Inventor
吴国光
姜楠
张宝林
杜国同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin University
Original Assignee
Jilin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin University filed Critical Jilin University
Priority to CN201810213884.7A priority Critical patent/CN108417488B/zh
Publication of CN108417488A publication Critical patent/CN108417488A/zh
Application granted granted Critical
Publication of CN108417488B publication Critical patent/CN108417488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法,所述复合绝缘结构由AlN薄膜层以及在所述AlN薄膜层表面氧化形成的氧化层构成,其中,AlN薄膜层用于抑制由隧穿引起较大漏电流的同时提高器件的散热能力,而氧化层由于具有较低的界面态密度和较高的致密平整度,有利于后续进行电器元件制作时使用;所述晶体管中的有源层生长于复合绝缘结构中的氧化层上,其利用复合绝缘结构中氧化层表面较低的界面态密度和较高的致密平整度特点,来改善晶体管中有源层与绝缘层之间的界面特性,进而降低晶体管的漏电流、提高工作速度以及散热能力。

Description

一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制 作方法
技术领域
本发明公开涉及电子器件的技术领域,尤其涉及一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法。
背景技术
目前,许多电子器件采用SiO2或者SiNX等作为绝缘层材料来制备器件。随着微电子技术的快速发展,器件集成度的提高,导致器件特征尺寸的不断缩小,器件中绝缘层厚度的不断减薄导致电子越过绝缘层形成大量的隧穿漏电流,导致器件功耗大幅增加。器件特征尺寸的缩小也导致器件沟道长度缩短,虽然其增加了器件的工作速度,但是同时器件源极和漏极的耗尽区在沟道中所占比例有所提高,在未施加栅极电压时就会产生漏极电流,降低了电压对器件沟道的控制作用,降低了器件的阈值电压。同时,器件特征尺寸的缩小也导致散热问题越来越严重,较大的热功耗也严重影响了微电子技术的进一步发展。
因此,如何研发一种新型的绝缘层或绝缘结构,以解决上述电子器件存在漏电流大、散热能力差等问题,成为人们亟待解决的问题。
发明内容
鉴于此,本发明提供了一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法,以至少解决现有电子器件存在的漏电流大、散热能力差等问题。
本发明一方面提供了一种复合绝缘结构,另一方面还提供了一种晶体管。
具体而言,一种复合绝缘结构,包括:AlN薄膜层以及在所述AlN薄膜层表面氧化形成的氧化层;
所述氧化层为AlNXOY、Al2O3或两者的混合,其中,X>0、Y>0。
优选,所述氧化层的表面态密度低于所述AlN薄膜层的表面态密度。
进一步优选,所述氧化层的均方根粗糙度低于所述AlN薄膜层的均方根粗糙度。
进一步优选,所述AlN薄膜层的厚度大于一个原子层的厚度。
进一步优选,所述AlN薄膜层的均方根粗糙度小于5nm。
上述任意一种复合绝缘结构的制作方法,包括如下步骤:
1)在衬底表面制备AlN薄膜,备用;
2)采用热氧化或热压氧化等方法对所述AlN薄膜表面进行氧化退火处理,在AlN表面形成氧化层,得到复合绝缘结构样品。
一种晶体管,所述晶体管包括:有源层以及绝缘层,所述绝缘层为上述任意一种复合绝缘结构;
所述有源层生长于所述复合绝缘结构中氧化层的上表面。
优选,所述晶体管为场效应晶体管或薄膜晶体管。
上述晶体管的制作方法,包括如下步骤:
1)在衬底表面制备AlN薄膜,备用;
2)采用热氧化或热压氧化等方法对所述AlN薄膜表面进行氧化退火处理,在AlN表面形成氧化层,得到复合绝缘结构样品;
3)在所述复合绝缘结构样品的表面进行有源层的外延生长;
4)将进行有源层外延生长后的样品进行各电极的制作,获得成品。
本发明提供的复合绝缘结构,由两层材料构成,其中,AlN材料作为第一层,在第一层AlN的表面进行氧化处理形成的氧化物层作为第二层,该氧化层为AlNXOY、Al2O3或两者的混合,其中(X>0、Y>0),第一层AlN用于抑制由隧穿引起较大漏电流的同时提高器件的散热能力,而第二层氧化层由于具有较低的界面态密度和较高的致密平整度,有利于后续进行电器元件制作时使用。
本发明提供的晶体管,将晶体管中的绝缘层采用上述的复合绝缘结构,而且晶体管中的有源层生长于复合绝缘结构中的氧化层上,其利用复合绝缘结构中氧化层表面较低的界面态密度和较高的致密平整度特点,来改善晶体管中有源层与绝缘层之间的界面特性,进而降低晶体管的漏电流、提高工作速度以及散热能力。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为采用AlN为栅绝缘层的薄膜晶体管在不同栅压VG下的ID-VD图;
图2为本发明实施例1中薄膜晶体管在不同栅压VG下的ID-VD图;
图3为采用直接沉积AlN为栅绝缘层的薄膜晶体管和实施例1中薄膜晶体管的半对数坐标转移特性曲线;
图4为薄膜晶体管的结构示意图,其中,1表示ZnO层、2表示AlNXOY和Al2O3的混合层、3表示AlN层、4表示Si层、D表示漏极、S表示源极、G表示栅极。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
本实施方案提供了一种复合绝缘结构,该复合绝缘结构主要用于电子元器件的制作使用,例如进行场效应晶体管、薄膜晶体管等晶体管类元器件中的栅绝缘层使用,该复合绝缘结构为层状结构,主要由两层构成,分别为AlN薄膜层以及在AlN薄膜层表面氧化形成的氧化层,且氧化层为AlNXOY、Al2O3或两者的混合,其中(X>0、Y>0)。
该复合绝缘结构,相比现有技术中采用的SiO2或者SiNX,具有更高的介电常数和热导率,可采用较大厚度的复合绝缘结构作为绝缘层获得等效电容,抑制隧穿引起漏电流,并提高电子器件的散热能力。
该复合绝缘结构的具体制作方法如下:
1)在衬底表面制备AlN薄膜,备用;
2)将所述AlN薄膜放入管式退火炉或热压退火炉等氧化处理装置中,将高纯氧或含氧气体通入退火炉中,固定氧源流量,升高退火炉温度为400~1000℃,进行5~30min的氧化处理,随后降低至室温,取出复合绝缘结构样品。
上述制作方法中,步骤1)中的AlN薄膜可采用分子束外延、溅射、化学气相沉积、金属氧化物化学气相沉积、蒸发或HVPE等方法制作获得,优选,AlN薄膜具有均方根粗糙度低于5nm的致密形貌,从而有利于提高绝缘层与有源层界面处载流子的迁移率,AlN薄膜层的厚度大于一个原子层的厚度,从而抑制由隧穿引起的较大的漏电流同时提高器件的散热能力;步骤2)通过在高于AlN生长温度的条件下进行AlN薄膜的氧化,使得获得的氧化层表面粗糙度降低,有利于在后续生长有源层时获得光滑平整的界面,优选,氧化层的表面态密度低于AlN薄膜层的表面态密度,同时氧化层的均方根粗糙度低于AlN薄膜层的均方根粗糙度,从而利用改善了的界面特性提高器件工作速度。
其中,上述复合绝缘结构的具体制作方法中,步骤1)中的衬底可为Si、Ge、SiGe、SiC、GaAs、GaN、InP、InAs等其他III/V或II/VI族化合物半导体、玻璃、石英及各种柔性衬底等。
本实施方案提供了一种晶体管,该晶体管包括:有源层以及绝缘层,其中,绝缘层由两层材料构成,分别为AlN薄膜层以及在AlN薄膜层表面氧化形成的氧化层,且氧化层为AlNXOY、Al2O3或两者的混合,其中(X>0、Y>0),而有源层生长于所述氧化层的上表面。
上述晶体管的具体制作方法如下:
1)在衬底表面制备AlN薄膜,备用;
2)将所述AlN薄膜放入管式退火炉或热压退火炉等氧化处理装置中,将高纯氧或含氧气体通入退火炉中,固定氧源流量,升高退火炉温度为400~1000℃,进行5~30min的氧化处理,随后降低至室温,取出复合绝缘结构样品;
3)在所述复合绝缘结构样品的表面进行有源层的外延生长;
4)将进行有源层外延生长后的样品进行各电极的制作,获得成品。
其中,上述晶体管的具体制作方法中,步骤1)中的衬底可为Si、Ge、SiGe、SiC、GaAs、GaN、InP、InAs等其他III/V或II/VI族化合物半导体、玻璃、石英及各种柔性衬底等;AlN薄膜可采用分子束外延、溅射、化学气相沉积、金属氧化物化学气相沉积、蒸发或HVPE等方法制作获得;步骤3)中的有源层可以为ZnO、非晶硅、多晶硅、各种有机物以及各种氧化物(如InGaZnO、In2O3、SnO2等),而有源层的外延生长可以采用金属有机物化学气相沉积、溅射、化学气相沉积、分子束外延、蒸发以及HVPE等方法制作获得。
具体实施例
下面以薄膜晶体管为例进行本发明的进一步详细的解释说明,但是并不用于限制本发明的保护范围。
实施例1
按照如下方法进行薄膜晶体管的制作,具体结构请见图4:
a)硅衬底的化学清洗
1)按照丙酮、乙醇的先后顺序对硅衬底进行超声清洗,每种试剂超声5分钟;
2)把有机试剂清洗后的硅衬底用去离子水超声清洗5分钟,重复两次去掉衬底表面的乙醇;
3)在HF酸与去离子水为1:10的混合溶液中腐蚀1分钟,去除表面氧化层。然后用去离子水充分清洗,去除在酸清洗过程中残留的各种溶液并用氮气吹干。
b)衬底的去气
将清洗干净的衬底放入MBE进样室,然后导入生长室,升高衬底温度稳定在800℃,进行30min的去气处理,使吸附在衬底表面的杂质从衬底上脱附掉,提高衬底表面清洁度。
c)生长AlN外延层
降低衬底温度为500℃,在铝源温度为1045℃,氮等离子体源输出功率400W、氮气流量3sccm条件下,同时打开铝源及氮源挡板,外延生长AlN薄膜。
d)AlN表面的氧化处理
将外延制备出的AlN样品放入管式退火炉的石英舟内,将高纯氧气(5N)通入退火炉排净炉内空气,固定氧气流量为10sccm,升高退火炉温度到650℃,进行30min的氧化处理,形成氧化层,随后降低炉温为室温取出样品。
e)生长ZnO外延层
将氧化后样品放入MOCVD反应室内,采用衬底温度为400℃,锌源流量为2sccm,氧气流量为200sccm,进行ZnO薄膜的外延生长。
f)制备源栅漏电极
将外延生长后的样品放入真空镀膜机内,通过热蒸发法在样品表面蒸镀上一层金属铝,然后采用光刻技术制备源漏电极图形,随后通过热蒸发法在样品背面蒸镀上一层金属铝作为栅电极。
其中,采用X射线光电子能谱对步骤d)中的样品表面组份含量及价态进行分析,验证其为AlNXOY和Al2O3的混合物,其均方根粗糙度由氧化前的3.0nm降低到2.2nm。
本实施例采用低温外延制备氮化铝并进行适当的氧化处理形成表面氧化物薄层,制备工艺简单易行,为复合绝缘层与有源层之间提供低表面态密度及表面粗糙度的良好界面,同时由于其具有更高的介电常数和热导率,可采用较大厚度的复合绝缘层来获得等效电容,抑制隧穿引起的漏电流,并提高器件的散热能力。
性能试验
将采用AlN为栅绝缘层的薄膜晶体管与实施例1中制作的薄膜晶体管,在栅电压从0V增加到0.5V时,图1中源漏电流ID显示了一个降低的趋势,而图2中则相反,随栅电压的增加,源漏电流ID增大,并且图2器件的源漏电流ID在相同栅电压下比图1增大约2倍,表明图1器件存在较大的漏电流,这是由于AlN表面进行氧化处理后形成的AlNXOY+Al2O3有效的改善了栅绝缘层的绝缘特性。
将实施例1中制作的薄膜晶体管与以直接沉积AlN为栅绝缘层的薄膜晶体管相比,参见图3,实施例1中薄膜晶体管的关态电流降低,而开态电流增大,器件的开关比提高到了~103,并且其阈值电压也从0.98V降低到了0.57V,因此,对AlN表面进行氧化处理后作为栅绝缘层有效的提高了薄膜晶体管的电学特性,相比于沉积法制备复合绝缘层表面具有更加明显的改善作用,同时成本低、制备工艺简单易行。
综上性能试验表明,实施例1中的薄膜晶体管利用氧化处理,得到了降低的表面粗糙度和界面态密度,改善了栅绝缘层与有源层之间的界面特性从而提高了器件电学性能。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (4)

1.一种复合绝缘结构,其特征在于,包括:AlN薄膜层以及在所述AlN薄膜层表面氧化形成的氧化层;
所述氧化层为AlNXOY、Al2O3两者的混合,其中,X>0、Y>0;
所述氧化层的表面态密度低于所述AlN薄膜层的表面态密度;
所述氧化层的均方根粗糙度低于所述AlN薄膜层的均方根粗糙度,其均方根粗糙度由氧化前的3.0nm降低到2.2nm;
且所述复合绝缘结构由如下步骤制备获得:
1)在衬底表面制备AlN薄膜,备用;
2)采用热氧化方法对所述AlN薄膜表面进行氧化退火处理,在温度为400~650℃条件下,在AlN表面形成氧化层,得到复合绝缘结构样品。
2.一种晶体管,所述晶体管包括:有源层以及绝缘层,其特征在于,所述绝缘层为权利要求1所述一种复合绝缘结构;
所述有源层生长于所述复合绝缘结构中氧化层的上表面。
3.根据权利要求2所述晶体管,其特征在于,所述晶体管为场效应晶体管。
4.一种制作权利要求2所述晶体管的方法,其特征在于,包括如下步骤:
1)在衬底表面制备AlN薄膜,备用;
2)采用热氧化方法对所述AlN薄膜表面进行氧化退火处理,在AlN表面形成氧化层,得到复合绝缘结构样品;
3)在所述复合绝缘结构样品的表面进行有源层的外延生长;
4)将进行有源层外延生长后的样品进行各电极的制作,获得成品。
CN201810213884.7A 2018-03-15 2018-03-15 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法 Active CN108417488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810213884.7A CN108417488B (zh) 2018-03-15 2018-03-15 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810213884.7A CN108417488B (zh) 2018-03-15 2018-03-15 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN108417488A CN108417488A (zh) 2018-08-17
CN108417488B true CN108417488B (zh) 2021-04-06

Family

ID=63131537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810213884.7A Active CN108417488B (zh) 2018-03-15 2018-03-15 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN108417488B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540246B1 (ko) * 1999-12-22 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
CN101752389A (zh) * 2009-10-16 2010-06-23 中国科学院上海技术物理研究所 一种Al2O3/AlN/GaN/AlN MOS-HEMT器件及制作方法
CN103887163B (zh) * 2014-04-03 2016-04-20 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices

Also Published As

Publication number Publication date
CN108417488A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
US7919381B2 (en) Germanium substrate-type materials and approach therefor
EP1463121A1 (en) Semiconductor device and production method therefor
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
WO2004070798A1 (ja) シリコン半導体基板及びその製造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
Wang et al. Performance optimization of atomic layer deposited ZnO thin-film transistors by vacuum annealing
JP2008508719A (ja) 高k誘電材料と一緒に使用するための界面層
CN110034192B (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
Fu et al. Normally-off oxidized Si-terminated (111) diamond MOSFETs via ALD-Al 2 O 3 gate insulator with drain current density over 300 mA/mm
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN112599603A (zh) 基于纵向肖特基源隧穿结的准垂直场效应晶体管及方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
WO2024007443A1 (zh) 具有多阈值电压的GaN基HEMT结构、其制备方法及应用
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN212967711U (zh) 一种半导体器件及电容器
CN113594037A (zh) GaN MISHEMT器件及其制作方法
CN112614888A (zh) 基于横向肖特基源隧穿结的准垂直场效应晶体管及方法
CN113421915A (zh) 低接触电阻的氧化镓基场效应晶体管及其制作方法
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN112614890A (zh) 基于横向肖特基源隧穿结的全垂直场效应晶体管及方法
CN112614889A (zh) 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法
CN111463129B (zh) 基于原位钝化及氧化工艺的GaN器件及其制备方法
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant