CN103887163B - 用于SiC基MOS器件栅介质薄膜的制备方法 - Google Patents

用于SiC基MOS器件栅介质薄膜的制备方法 Download PDF

Info

Publication number
CN103887163B
CN103887163B CN201410132967.5A CN201410132967A CN103887163B CN 103887163 B CN103887163 B CN 103887163B CN 201410132967 A CN201410132967 A CN 201410132967A CN 103887163 B CN103887163 B CN 103887163B
Authority
CN
China
Prior art keywords
gate dielectric
film
aln
preparation
mos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410132967.5A
Other languages
English (en)
Other versions
CN103887163A (zh
Inventor
张峰
赵万顺
王雷
刘兴昉
孙国胜
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Purple Silicon Semiconductor Technology Co ltd
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410132967.5A priority Critical patent/CN103887163B/zh
Publication of CN103887163A publication Critical patent/CN103887163A/zh
Application granted granted Critical
Publication of CN103887163B publication Critical patent/CN103887163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator

Abstract

一种用于SiC基MOS器件栅介质薄膜的制备方法，包括：将一SiC衬底清洗；将一AlN薄膜沉积到清洗后的SiC衬底上；将AlN薄膜氧化为AlxOyNz薄膜，通过氧化工艺控制，选择将AlN薄膜完全氧化成AlxOyNz薄膜，或者部分氧化成AlxOyNz薄膜，形成AlN/AlxOyNz一种栅介质层；将一Al2O3薄膜淀积到AlxOyNz薄膜上，形成AlxOyNz/Al2O3和AlN/AlxOyNz/Al2O3两种叠栅介质层；对得到的三种叠栅介质层进行氩气退火然后冷却；在退火后的三种叠栅介质层上溅射或蒸镀金属电极，形成MOS器件结构，完成制备。本发明制备的栅介质薄膜，具有介电常数高、界面态密度低和载流子迁移率高等缺点。

Description

用于SiC基MOS器件栅介质薄膜的制备方法
技术领域
本发明涉及一种介质层薄膜，尤其是涉及一种用于SiC基MOS器件栅介质薄膜的制备方法。
背景技术
碳化硅(SiC)是一种优异性能的宽禁带半导体，不但具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，而且还具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。因此，SiC可用于研制高温、大功率、高频功率器件。
尽管如此，SiC基MOS功率器件在栅介质层可靠性、电子迁移率等方面遇到了较大挑战，其中主要的原因是，热氧化SiC衬底而形成的SiO2层的介电常数和SiC相比较低，使得SiO2内部的场强比SiC衬底高，常常导致SiO2比SiC先被击穿，显示不出SiC材料的优越性。其次、SiO2与SiC衬底之间有较多的界面态，界面态对载流子的散射导致MOS器件沟道的载流子迁移率比SiC体材料低一个数量级，这就需要寻找新的合适的介质层，取代SiO2以提高4H-SiC基MOSFET器件的电子迁移率及可靠性。
发明内容
本发明的目的在于，提供一种用于SiC基MOS器件栅介质薄膜的制备方法，其是针对目前SiC基MOS器件栅介质层存在介电常数低、界面态密度高和载流子迁移率低等缺点，提供一种具有高介电常数、高临界电场以及与SiC界面态密度低的主要用于MOS器件的栅介质薄膜及其制备方法。
本发明提供一种用于SiC基MOS器件栅介质薄膜的制备方法，包括以下步骤：
(1)将一SiC衬底清洗；
(2)利用化学气相沉积或物理气相沉积的方法，将一AlN薄膜沉积到清洗后的SiC衬底上；
(3)通过氧化和/或氧气退火的方法，将AlN薄膜氧化为AlxOyNz薄膜，其中x、y、z为化学计量比，通过氧化工艺控制，选择将AlN薄膜完全氧化成AlxOyNz薄膜，或者部分氧化成AlxOyNz薄膜，形成AlN/AlxOyNz一种栅介质层；
(4)利用化学气相沉积或物理气相沉积的方法，将一Al2O3薄膜淀积到AlxOyNz薄膜上，形成AlxOyNz/Al2O3和AlN/AlxOyNz/Al2O3两种叠栅介质层；
(5)对所述步骤(3)和(4)得到的三种叠栅介质层进行氩气退火然后冷却；
(6)在退火后的三种叠栅介质层上溅射或蒸镀金属电极，形成MOS器件结构，完成制备。
本发明的有益效果在于，其中AlN/AlxOyNz、AlxOyNz/Al2O3和AlN/AlxOyNz/Al2O3三种叠栅介质层的作用如下：
(1)由于AlN、AlxOyNz与SiC晶格常数匹配度高，可以降低SiC基MOSFET器件介质层与碳化硅间的界面态密度，从而降低对载流子输运的散射，提高载流子迁移率。
(2)AlN、AlxOyNz和Al2O3三种材料的介电常数与SiO2相比较高，可以缓解电场过于集中在栅氧化层，同时上述三种材料的临界电场与SiO2相似，所以可以提高SiC基MOS器件的抗击穿能力和稳定性。
(3)AlN、AlxOyNz和Al2O3薄膜的沉积速率比热氧化SiC得到SiO2要高，因此，可以提高器件的制备效率，降低成本。
附图说明
为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：
图1是本发明的器件制备流程图。
图2是本发明的器件制备结构示意图。
具体实施方式
实施例1
参照图1并结合参阅图2，本发明提供一种用于SiC基MOS器件栅介质薄膜的制备方法，包括以下步骤：
(1)对SiC衬底10样品进行标准清洗：
a.依次用甲苯、丙酮和乙醇超声清洗3遍，再用去离子水冲洗。
b.将冲洗后的衬底放入稀释的氢氟酸(按体积比氟化氢∶去离子水=1∶3)内浸泡1min。
c.将浸泡氢氟酸后的衬底放入浓硫酸煮10min。
d.将煮过浓硫酸的衬底依次用一号液和二号液煮15min，再用去离子水冲洗干净后用氮气吹干待用，一号液为氨水、过氧化氢和去离子水的混合液，按体积比氨水∶过氧化氢∶去离子水=1∶2∶5，二号液为盐酸、过氧化氢和去离子水的混合液，按体积比盐酸∶过氧化氢∶去离子水=1∶2∶5。
(2)利用金属有机化学气相沉积(MOCVD)方法，将一AlN薄膜11沉积到清洗后的SiC衬底10上(参阅图2)，由于AlN薄膜11与SiC晶格常数接近，晶格匹配度较好，可形成质量较高的AlN/SiC界面。所述的AlN薄膜11的厚度为40nm，该AlN薄膜11的生长温度为1200℃；
(3)通过高温氧化的方法，将AlN薄膜11氧化为AlxOyNz薄膜11’，其中x、y、z为化学计量比，通过氧化速率和氧化时间控制，将上层30nmAlN薄膜11氧化成AlxOyNz薄膜11’，该薄膜是比AlN薄膜11更为稳定的薄膜，起到保护AlN薄膜11的作用。形成AlN/AlxOyNz栅介质层，所述的高温氧化的方法，该高温的温度为1200℃；
(4)利用原子层沉积的方法，将Al2O3薄膜12淀积到AlxOyNz薄膜11’(参阅图2)上，Al2O3薄膜12的钝化性能较好，并且介电常数与AlN薄膜11和AlxOyNz薄膜11’接近，可以起到钝化层的作用。所述Al2O3薄膜12厚度为10nm，形成AlN/AlxOyNz/Al2O3叠栅介质层；
(5)对所述步骤(3)和(4)得到的AlN/AlxOyNz和AlN/AlxOyNz/Al2O3两种叠栅介质层进行氩气退火然后冷却，起到对介质层增密的作用。所述的氩气退火的温度为500℃；
(6)在退火后的两种叠栅介质层以及SiC衬底10底部蒸镀Ti/Au金属电极13，形成MOS器件结构，完成制备。
实施例2
参照图1并结合参阅图2，本发明提供一种用于SiC基MOS器件栅介质薄膜的制备方法，包括以下步骤：
其中步骤(1)和(2)同实施例1；
步骤(3)通过氧化的方法，将AlN薄膜11氧化为AlxOyNz薄膜11’，其中x、y、z为化学计量比，通过氧化速率和氧化时间控制，将AlN薄膜11完全氧化成AlxOyNz薄膜11’，该薄膜是比AlN薄膜11更为稳定的薄膜，可以起到降低界面态的作用；所述的氧化温度为1200℃；
步骤(4)利用原子层沉积将10nm的Al2O3薄膜12淀积到AlxOyNz薄膜11’上，Al2O3薄膜12的钝化性能较好，并且介电常数与AlN薄膜11和AlxOyNz薄膜11’接近，可以起到钝化层的作用。所述Al2O3薄膜12厚度为10nm，形成AlxOyNz/Al2O3叠栅介质层。
步骤(5)和(6)同实施例1。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种用于SiC基MOS器件栅介质薄膜的制备方法，包括以下步骤：
(1)将一SiC衬底清洗；
(2)利用化学气相沉积或物理气相沉积的方法，将一AlN薄膜沉积到清洗后的SiC衬底上；
(3)通过氧化的方法，将AlN薄膜氧化为AlxOyNz薄膜，其中x、y、z为化学计量比，通过氧化工艺控制，选择将AlN薄膜完全氧化成AlxOyNz薄膜，或者部分氧化成AlxOyNz薄膜，形成AlN/AlxOyNz一种叠栅介质层；
(4)利用化学气相沉积或物理气相沉积的方法，将一Al2O3薄膜淀积到AlxOyNz薄膜上，形成AlxOyNz/Al2O3和AlN/AlxOyNz/Al2O3两种叠栅介质层；
(5)对所述步骤(3)和(4)得到的三种叠栅介质层进行氩气退火然后冷却；
(6)在退火后的三种叠栅介质层上溅射或蒸镀金属电极，形成MOS器件结构，完成制备。
2.根据权利要求1所述的用于SiC基MOS器件栅介质薄膜的制备方法，其中所述的AlN薄膜的厚度为1-100nm。
3.根据权利要求1所述的用于SiC基MOS器件栅介质薄膜的制备方法，其中所述的退火的氩气温度为400-500℃。
4.根据权利要求1所述的用于SiC基MOS器件栅介质薄膜的制备方法，其中AlN薄膜的生长温度为800-1200℃。
5.根据权利要求1所述的用于SiC基MOS器件栅介质薄膜的制备方法，其中步骤(3)所述的氧化温度为800-1200℃。
CN201410132967.5A 2014-04-03 2014-04-03 用于SiC基MOS器件栅介质薄膜的制备方法 Active CN103887163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410132967.5A CN103887163B (zh) 2014-04-03 2014-04-03 用于SiC基MOS器件栅介质薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410132967.5A CN103887163B (zh) 2014-04-03 2014-04-03 用于SiC基MOS器件栅介质薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN103887163A CN103887163A (zh) 2014-06-25
CN103887163B true CN103887163B (zh) 2016-04-20

Family

ID=50956001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410132967.5A Active CN103887163B (zh) 2014-04-03 2014-04-03 用于SiC基MOS器件栅介质薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN103887163B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN109037332A (zh) * 2017-06-12 2018-12-18 中兴通讯股份有限公司 碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN107910265A (zh) * 2017-11-17 2018-04-13 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108417488B (zh) * 2018-03-15 2021-04-06 吉林大学 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN110233174A (zh) * 2019-06-13 2019-09-13 深圳爱仕特科技有限公司 绝缘栅介质层的制备方法及其碳化硅器件和碳化硅器件的制备方法
CN111640794A (zh) * 2020-06-10 2020-09-08 全球能源互联网研究院有限公司 一种高介电常数栅介质材料及其制备方法
CN113555441B (zh) * 2021-06-09 2023-06-27 浙江芯科半导体有限公司 一种SiC基MIS器件及其制备方法
CN114530506B (zh) * 2021-11-02 2023-03-17 浙江芯科半导体有限公司 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336010A (zh) * 1998-08-28 2002-02-13 克里公司 碳化硅半导体结构上的层叠电介质
CN1555580A (zh) * 2001-09-12 2004-12-15 �ձ�������ʽ���� 半导体器件及其制造方法
CN101427386A (zh) * 2004-06-04 2009-05-06 国际商业机器公司 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
CN101563780A (zh) * 2005-10-26 2009-10-21 国际商业机器公司 具有双重阈值电压控制手段的低阈值电压半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923926B2 (ja) * 2003-07-04 2007-06-06 株式会社東芝 半導体記憶装置
US7045814B2 (en) * 2004-06-24 2006-05-16 Lucent Technologies Inc. OFET structures with both n- and p-type channels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1336010A (zh) * 1998-08-28 2002-02-13 克里公司 碳化硅半导体结构上的层叠电介质
CN1555580A (zh) * 2001-09-12 2004-12-15 �ձ�������ʽ���� 半导体器件及其制造方法
CN101427386A (zh) * 2004-06-04 2009-05-06 国际商业机器公司 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
CN101563780A (zh) * 2005-10-26 2009-10-21 国际商业机器公司 具有双重阈值电压控制手段的低阈值电压半导体器件

Also Published As

Publication number Publication date
CN103887163A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103887163B (zh) 用于SiC基MOS器件栅介质薄膜的制备方法
Duan et al. Interfacial chemistry and valence band offset between GaN and Al2O3 studied by X-ray photoelectron spectroscopy
Eller et al. Electronic surface and dielectric interface states on GaN and AlGaN
Roccaforte et al. Surface and interface issues in wide band gap semiconductor electronics
JP6945585B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
CN110265486A (zh) 氧化镓sbd终端结构及制备方法
JP5584823B2 (ja) 炭化珪素半導体装置
US8598002B2 (en) Method for manufacturing metal gate stack structure in gate-first process
JP2017507489A (ja) 炭化ケイ素半導体装置およびその製造方法
Jiang et al. Interface Modulation and Optimization of Electrical Properties of HfGdO/GaAs Gate Stacks by ALD‐Derived Al2O3 Passivation Layer and Forming Gas Annealing
Siddiqui et al. High-k dielectrics for 4H-silicon carbide: present status and future perspectives
CN106340448B (zh) SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
Liu et al. Normally-off p-GaN gated AlGaN/GaN HEMTs using plasma oxidation technique in access region
CN104037239A (zh) SiC MOS电容及制造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
JP2016528729A (ja) トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN110199380A (zh) 在碳化硅上制造绝缘层的方法
CN106571387A (zh) 基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件
CN104409497A (zh) 基于La基栅的AlGaN/GaN高电子迁移率晶体管及制作方法
Ruan et al. Improvement on thermal stability for indium gallium zinc oxide by oxygen vacancy passivation with supercritical fluid cosolvent oxidation
CN104037238A (zh) SiC MOS电容及制造方法
Sometani et al. Impact of rapid cooling process in ultrahigh-temperature oxidation of 4H-SiC (0001)
CN104576766A (zh) Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200521

Address after: 361000 room 3194, Xuanye building, Chuangyuan, torch high tech Zone, Xiamen City, Fujian Province

Patentee after: Xiamen Shockley Energy Technology Co.,Ltd.

Address before: 100083 No. 35, Qinghua East Road, Beijing, Haidian District

Patentee before: Institute of Semiconductors, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231019

Address after: Room 301E, South Building, Weiye Building, Entrepreneurship Park, Xiamen Torch High tech Zone, Xiamen, Fujian Province, 361000

Patentee after: Xiamen purple silicon semiconductor technology Co.,Ltd.

Address before: Room 3194, Xuanye Building, Entrepreneurship Park, Torch High tech Zone, Xiamen City, Fujian Province, 361000

Patentee before: Xiamen Shockley Energy Technology Co.,Ltd.