CN114530506B - 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法 - Google Patents

用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN114530506B
CN114530506B CN202210130462.XA CN202210130462A CN114530506B CN 114530506 B CN114530506 B CN 114530506B CN 202210130462 A CN202210130462 A CN 202210130462A CN 114530506 B CN114530506 B CN 114530506B
Authority
CN
China
Prior art keywords
sic
gate dielectric
field effect
thin film
dielectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210130462.XA
Other languages
English (en)
Other versions
CN114530506A (zh
Inventor
李京波
岳倩
高伟
王小周
张峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Zhejiang Xinke Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinke Semiconductor Co Ltd filed Critical Zhejiang Xinke Semiconductor Co Ltd
Publication of CN114530506A publication Critical patent/CN114530506A/zh
Application granted granted Critical
Publication of CN114530506B publication Critical patent/CN114530506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法,制备方法如下:提供清洗后的SiC衬底;将CaF2薄膜沉积到清洗后的SiC衬底上,形成CaF2/SiC衬底;在CaF2/SiC衬底在碳化硅的一侧蒸镀金属薄膜作为栅电极;将二维材料转移到CaF2/SiC衬底上;在二维材料上蒸镀金属分别得到源电极和漏电极;利用惰性气体退火后完成晶体管的制备。该晶体管自下而上的结构为栅电极/SiC/CaF2/二维材料/源漏电极。本发明制备的栅介质薄膜CaF2具有空气稳定性高、无表面悬挂键、介电常数高,禁带宽度大和界面态密度低等优点。

Description

用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法
技术领域
本发明属于栅介质层生长和器件应用领域,具体涉及一种用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法。
背景技术
作为功率器件的热门半导体材料,碳化硅属于第三代宽禁带半导体之一,禁带宽度在2.3-3.3eV之间,其不仅具有大的电子饱和漂移速度,高击穿场强,抗辐射能力,化学稳定性高、热导率高等优点,而且还具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。基于这些优点,碳化硅可用于制备高频、高功率、用于极端环境中的器件。但是,国内外碳化硅基MOSFET、IGBT、SBD器件在栅介质层可靠性、电子迁移率等方面遇到了较大挑战,这是因为SiC的介电常数(9.7)几乎是高温热氧化碳化硅衬底形成的二氧化硅层介电常数(3.9)的3倍,二氧化硅的内部电场集中效应十分明显,因此晶体管的运行很容易受到二氧化硅介质被击穿的危险,难以发挥碳化硅的优越性。重要的是,在热氧化碳化硅衬底生成二氧化硅过程中元素C的聚集导致了SiO2/SiC界面处的高缺陷密度,会增强散射效应,大大降低碳化硅的迁移率。此外,碳化硅同质外延半绝缘碳化硅层的技术门槛高、生长工艺复杂、生长速率缓慢、重复性低,使得其成本高居不下。因此,开发一种高质量、价格低廉、工艺简单的新型栅介质薄膜取代SiO2是改进4H-SiC基场效应晶体管技术并提高其器件可靠性的重要方式。
有鉴于此,本申请提出一种用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法。
发明内容
本发明的目的在于针对现有技术的不足,针对目前SiC基晶体管器件栅介质层存在介电常数低、界面态密度高、亚阈值摆幅高、载流子迁移率低等缺点。提供一种具有高介电常数、高临界电场以及与SiC界面态密度低的用于基场效应晶体管的栅介质薄膜晶体管及其制备方法。
本发明的另一目的在于提供上述栅介质薄膜用于SiC基场效应晶体管的栅介质薄膜晶体管的方法。该方法是将剥离机械剥离的二维材料通过PVA干法转移到CaF2/SiC衬底上,并利用激光直写和蒸镀制备成二维材料场效应晶体管。
为了解决上述技术问题,采用如下技术方案:
一种用于SiC基场效应晶体管的栅介质薄膜晶体管,包括碳化硅衬底和氟化钙薄膜,氟化钙薄膜沉积到碳化硅衬底上,形成CaF2/SiC衬底,氟化钙薄膜上设置有二维材料,在氟化钙薄膜上经过转移方式设置有二维材料。
进一步的,CaF2/SiC衬底在碳化硅的一侧蒸镀金属薄膜作为栅电极。
进一步的,在二维材料上蒸镀金属分别得到源电极和漏电极。
进一步的,氟化钙薄膜的厚度为2-100nm。
进一步的,二维材料的带隙范围在0-2.5eV。
一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,包括以下步骤:
(1)提供清洗后的碳化硅衬底;
(2)将氟化钙薄膜沉积到清洗后的SiC衬底上,形成CaF2/SiC衬底;
(3)在CaF2/SiC衬底在碳化硅的一侧蒸镀金属薄膜作为栅电极,并在惰性气氛下退火;
(4)将二维材料转移到CaF2/SiC衬底上;
(5)在二维材料上蒸镀金属分别得到源电极和漏电极;
(6)利用惰性气体退火后完成晶体管的制备。
进一步的,在步骤(2)中,沉积到清洗后的SiC衬底上利用磁控溅射方法。
进一步的,氟化钙薄膜的溅射速度为0.005nm/s-0.01nm/s。
进一步的,在步骤(3)中,惰性气氛退火条件为氮气下1000℃退火5-10min。
进一步的,在步骤(4)中,二维材料转移到CaF2/SiC衬底上利用机械剥离-干法转移方法。
进一步的,在步骤(5)中,利用激光直写方法,在二维材料上获得源电极和漏电极的图案。
进一步的,在步骤(6)中,退火的温度为150-250℃,退火时间为15-120min。
进一步的,在步骤(6)中,惰性气体的保护气氛为氮气或氩气。
进一步的,源电极、漏电极和栅电极的蒸镀金属为Ti/Au、Cr/Au、Ni/Ag或Sc/Au。
由于采用上述技术方案,本发明具有以下有益效果:
本发明提供一种用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法,该晶体管自下而上的结构为栅电极/SiC/CaF2/二维材料/源漏电极。本发明制备的栅介质薄膜CaF2具有空气稳定性高、无表面悬挂键、介电常数高,禁带宽度大和界面态密度低等优点;所制备的二维材料晶体管,具有亚阈值摆幅低、阈值电压小、栅压调控性高、栅压区间窄、驰滞效应小等优势。生长的高纯度CaF2栅介质层是一种具有高介电常数、高临界电场以及与SiC界面态密度低的栅介质薄膜。具体具有以下效果:
(1)SiC的介电常数(9.7)几乎是高温热氧化碳化硅衬底而生成的SiO2层的介电常数(3.9)的3倍,因此晶体管的高场操作受到电介质击穿的限制,而CaF2的介电常数为8.43,几乎与SiC处于相同水平,可以缓解电场过于集中在栅氧化层,从而提高SiC基MOS器件的抗击穿能力和可靠性。
(2)本发明在SiC上生长的CaF2有助于制备低功耗SiC基二维材料场效应晶体管,具有低亚阈值摆幅、低阈值电压和窄开关电压范围。
(3)通过磁控溅射方法在SiC上原位生长的CaF2可以解决栅介质层与SiC界面处的高缺陷密度的问题,从而降低对载流子输运的散射,提高载流子迁移率。
(4)高纯度CaF2靶材便宜、磁控溅射沉积速率比热氧化SiC得到SiO2要高,因此,可以提高器件的制备效率,降低成本。
附图说明
下面结合附图对本发明作进一步说明:
图1为用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法的制备流程图;
图2为本发明的CaF2/SiC表面的光学显微镜图;
图3为本发明的于SiC基场效应晶体管的栅介质薄膜晶体管的结构示意图;
图4a为实施例制得的2H-MoTe2/CaF2/SiC基晶体管的转移曲线。
图4b为实施例制得的2H-MoTe2/CaF2/SiC基晶体管的输出曲线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面通过附图及实施例,对本发明进行进一步详细说明。但是应该理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
实施例1
参照图3,一种用于SiC基场效应晶体管的栅介质薄膜晶体管30,包括碳化硅衬底310A和氟化钙薄膜310B,氟化钙薄膜310B沉积到碳化硅衬底310A上,形成CaF2/SiC衬底310,氟化钙薄膜310B上设置有二维材料320,在氟化钙薄膜310B上经过转移方式设置有二维材料320。
作为对本实施例的进一步说明,CaF2/SiC衬底310在碳化硅310A相对于氟化钙薄膜310B的一侧蒸镀金属薄膜作为栅电极330,在氮气下1000℃退火5min。
作为对本实施例的进一步说明,在二维材料320上蒸镀金属分别得到源电极340和漏电极350。利用激光直写方法,在所述二维材料320上获得源电极340和漏电极350的图案。
作为对本实施例的进一步说明,氟化钙薄膜310B的厚度为2-100nm。
作为对本实施例的进一步说明,二维材料320的带隙范围在0-2.5eV。
作为对本实施例的进一步说明,二维材料320为MoTe2纳米片。
作为对本实施例的进一步说明,氟化钙薄膜310B沉积到碳化硅衬底310A上利用磁控溅射方法。所述氟化钙薄膜310B的溅射速度为0.005nm/s-0.01nm/s。
作为对本实施例的进一步说明,所述二维材料320转移到CaF2/SiC衬底310上利用机械剥离-干法转移方法。
作为对本实施例的进一步说明,所述源电极340、漏电极350和栅电极330的蒸镀金属可为Ti/Au、Cr/Au、Ni/Ag或Sc/Au。
请参照图1并结合参阅图2、图3和图4,本发明提供一种用于SiC基场效应晶体管的栅介质薄膜CaF2的制备方法,包括以下步骤:
(1)步骤S110:提供清洗后的碳化硅衬底;具体地,清洗导电性碳化硅(N型,载流子浓度在1017cm-3)衬底,具体步骤为:将40g NH4F加入18mlHF和60mlH2O配置缓冲氧化物刻蚀液(BOE)溶液,用BOE溶液浸泡SiC衬底5min,以彻底去除表面SiO2纳米层。再分别用丙酮和异丙醇超声清洗衬底15min以去除有机杂质及其他表面附着物,之后用去离子水冲洗,再用氮气枪吹干,制得清洗的碳化硅衬底。
(2)步骤S120:利用磁控溅射方法,在洁净的碳化硅衬底上以0.005nm/s的速率淀积15nm的CaF2栅介质薄膜,图2为CaF2/SiC的100倍光学显微镜图片,可见CaF2成膜性好、均匀度高,没有出现明显的成核点等缺陷。并在CaF2/SiC衬底在碳化硅的一侧利用电子束蒸镀金属(Ni/Ag)得到栅电极。
(3)步骤S130:在CaF2/SiC衬底的SiC一侧利用电子束蒸镀金属(Ni/Ag)得到栅电极,在氮气下1000℃退火5min。
(4)步骤S140:将二维材料转移到CaF2/SiC衬底上:机械剥离2H-MoTe2纳米片到SiO2/Si上,通过金相显微镜选择厚度在20-25nm的MoTe2纳米片,经过PVA干法转移技术转移到CaF2/SiC衬底上。具体过程如下:
(a)称量4g PVA(聚乙烯醇)颗粒(Mw=27000)到装有21ml去离子水的烧杯中,放置在磁力搅拌器平台上以1000rpm进行搅拌10-12h,最终获得透明粘稠状液体。
(b)准备一片干净载玻片(经过丙酮、异丙醇分别超声清洗5-10min),剪取0.5cm×0.3cm左右的0.4mm厚的聚二甲基硅氧烷PDMS(两面分别由一层硬膜和一层软膜封装而成),用尖嘴镊子取下硬膜,紧密贴在载玻片中心位置,再将软膜揭下,确保PDMS平整无褶皱和空气。
(c)将带有PDMS的干净载玻片放置在无尘纸上,用塑料滴管吸取少量PVA水溶液(注意不要吸取过多),滴一滴到PDMS上,此时PVA溶液呈大液珠形式,取另一载玻片用边缘小心刮取多余的PVA到无尘纸上(载玻片刮取方向朝上),待PVA呈均匀铺满到PDMS上且中间有所凸起。将其放置在加热台上在50℃加热10min,取起来观察PVA平整且无气泡。
(d)将转移平台温度调整至90℃,将MoTe2样品衬底固定在下平台,找到所需的MoTe2纳米片并聚焦将PVA/PDMS载玻片放置在转移平台的上平台固定,调整PVA/PDMS刚好位于目标样品上,调整PVA高度使其与2H-MoTe2纳米片接触,加热4min后抬起,将转移到PVA上的纳米片在转移平台上对准转移到衬底上,90℃加热4min,取出衬底室温冷却后放置在去离子水或二甲基亚砜中50℃加热20min溶解PVA,并再次用干净去离子水或二甲基亚砜浸泡数分钟,取出用氮气枪吹干。
(5)步骤S150:利用激光直写技术获得源电极和漏电极图案,再利用电子束蒸镀金属(Ti/Au、Cr/Au)制备源漏电极,丙酮溶解光刻胶去金之后可得到源漏电极。
(6)步骤S160:利用惰性气体退火后完成晶体管的制备。其中,所述退火的温度为150-250℃,退火时间为15-120min。所述惰性气体的保护气氛为氮气或氩气。具体地,可通过参看图3,图3为本实施例所制备2H-MoTe2/CaF2/SiC晶体管结构示意图。
图4为实施例1获得的MoTe2/CaF2/SiC晶体管的电学性能,其中图4a是不同偏压下的转移曲线,说明器件可以在较低的漏电压下实现开关特性,呈N型调控特性,且开态漏电流随偏压增大而增大,当偏压为0.1V时,器件的电子迁移率和亚阈值摆幅分别达到3cm2/V·s和116mV·dec-1(理论最低亚阈值摆幅为60mV·dec-1),并在-0.7-3.5V的窄栅极电压(Vg)区间下开关比接近103;图4b为该器件的输出曲线,说明MoTe2-源漏电极接触势垒低,实现欧姆接触,同时在不同栅压下依然有良好的线性行为。
本发明提供一种用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法,该晶体管自下而上的结构为栅电极/SiC/CaF2/二维材料/源漏电极。本发明制备的栅介质薄膜CaF2具有空气稳定性高、无表面悬挂键、介电常数高,禁带宽度大和界面态密度低等优点;所制备的二维材料晶体管,具有亚阈值摆幅低、阈值电压小、栅压调控性高、栅压区间窄、驰滞效应小等优势。生长的高纯度CaF2栅介质层是一种具有高介电常数、高临界电场以及与SiC界面态密度低的栅介质薄膜。具体具有以下效果:
(1)SiC的介电常数(9.7)几乎是高温热氧化碳化硅衬底而生成的SiO2层的介电常数(3.9)的3倍,因此晶体管的高场操作受到电介质击穿的限制,而CaF2的介电常数为8.43,几乎与SiC处于相同水平,可以缓解电场过于集中在栅氧化层,从而提高SiC基MOSFET器件的抗击穿能力和可靠性。
(2)本发明在SiC上生长的CaF2有助于制备低功耗SiC基二维材料场效应晶体管,具有低亚阈值摆幅、低阈值电压和窄开关电压范围。
(3)通过磁控溅射方法在SiC上原位生长的CaF2可以解决栅介质层与SiC界面处的高缺陷密度的问题,从而降低对载流子输运的散射,提高载流子迁移率。
(4)高纯度CaF2靶材便宜、磁控溅射沉积速率比热氧化SiC得到SiO2要高,因此,可以提高器件的制备效率,降低成本。
以上仅为本发明的具体实施例,但本发明的技术特征并不局限于此。任何以本发明为基础,为解决基本相同的技术问题,实现基本相同的技术效果,所作出地简单变化、等同替换或者修饰等,皆涵盖于本发明的保护范围之中。

Claims (14)

1.一种用于SiC基场效应晶体管的栅介质薄膜晶体管,其特征在于:包括碳化硅衬底和氟化钙薄膜,所述氟化钙薄膜沉积到所述碳化硅衬底上,形成CaF2/SiC衬底,所述氟化钙薄膜上设置有二维材料,在氟化钙薄膜上经过转移方式设置有二维材料。
2.根据权利要求1所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管,其特征在于:所述CaF2/SiC衬底在碳化硅的一侧蒸镀金属薄膜作为栅电极。
3.根据权利要求1所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管,其特征在于:在所述二维材料上蒸镀金属分别得到源电极和漏电极。
4.根据权利要求1所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管,其特征在于:所述氟化钙薄膜的厚度为2-100nm。
5.根据权利要求1所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管,其特征在于:所述二维材料的带隙范围在0-2.5eV。
6.一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:包括以下步骤:
(1)提供清洗后的SiC衬底;
(2)将氟化钙薄膜沉积到清洗后的SiC衬底上,形成CaF2/SiC衬底;
(3)在CaF2/SiC衬底在SiC的一侧蒸镀金属薄膜作为栅电极,并在惰性气氛下退火;
(4)将二维材料转移到CaF2/SiC衬底上;
(5)在所述二维材料上蒸镀金属分别得到源电极和漏电极;
(6)利用惰性气体退火后完成晶体管的制备。
7.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(2)中,沉积到清洗后的SiC衬底上利用磁控溅射方法。
8.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(3)中,蒸镀完栅电极后在1000℃下氮气退火5-10min。
9.根据权利要求7所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:所述氟化钙薄膜的溅射速度为0.005nm/s-0.01nm/s。
10.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(4)中,所述二维材料转移到CaF2/SiC衬底上利用机械剥离-干法转移方法。
11.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(5)中,利用激光直写方法,在所述二维材料上获得所述源电极和所述漏电极的图案。
12.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(6)中,所述退火的温度为150-250℃,退火时间为15-120min。
13.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:在步骤(6)中,所述惰性气体的保护气氛为氮气或氩气。
14.根据权利要求6所述的一种用于SiC基场效应晶体管的栅介质薄膜晶体管的制备方法,其特征在于:所述源电极、所述漏电极和所述栅电极的蒸镀金属为Ti/Au、Cr/Au、Ni/Ag或Sc/Au。
CN202210130462.XA 2021-11-02 2022-02-11 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法 Active CN114530506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111289791 2021-11-02
CN2021112897910 2021-11-02

Publications (2)

Publication Number Publication Date
CN114530506A CN114530506A (zh) 2022-05-24
CN114530506B true CN114530506B (zh) 2023-03-17

Family

ID=81622516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210130462.XA Active CN114530506B (zh) 2021-11-02 2022-02-11 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN114530506B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114944439A (zh) * 2022-06-16 2022-08-26 太原理工大学 一种晶体管型4H-SiC紫外光电探测器及其制备方法
CN114937710A (zh) * 2022-06-16 2022-08-23 太原理工大学 一种晶体管型4H-SiC基宽谱表面等离激元光电探测器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887163A (zh) * 2014-04-03 2014-06-25 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07288328A (ja) * 1994-04-18 1995-10-31 Nippon Telegr & Teleph Corp <Ntt> 横形mos電界効果トランジスタ
JP4360085B2 (ja) * 2002-12-25 2009-11-11 株式会社デンソー 炭化珪素半導体装置
JP4938984B2 (ja) * 2005-02-02 2012-05-23 独立行政法人理化学研究所 トップコンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887163A (zh) * 2014-04-03 2014-06-25 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法

Also Published As

Publication number Publication date
CN114530506A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
CN114530506B (zh) 用于SiC基场效应晶体管的栅介质薄膜晶体管及其制备方法
Zhang et al. Gallium nitride vertical power devices on foreign substrates: a review and outlook
CN107749433B (zh) 一种二维范德华异质结光电探测器及其制备方法
Zolper et al. Advances in silicon carbide electronics
Brown et al. SiC MOS interface characteristics
JP2009123753A (ja) 半導体素子ならびに半導体素子製造法
Hao et al. 2.6 kV NiO/Ga 2 O 3 heterojunction diode with superior high-temperature voltage blocking capability
CN110648922A (zh) 一种二维过渡金属硫属化合物薄膜大面积转移的方法及其应用
CN113097319B (zh) 一种碳化硅/二硫化锡异质结光电晶体管及其制备方法和应用
CN107170680A (zh) 一种准垂直结构的GaN基肖特基二极管制备方法
CN110010710B (zh) 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法
CN106784009B (zh) 基于pet柔性衬底的背栅黑磷场效应晶体管及制备方法
CN210325807U (zh) 一种氧化镓基场效应晶体管
CN113224143B (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
CN112447858B (zh) 结型场效应晶体管及其制备方法
CN113555497B (zh) 一种高迁移率的SiC基石墨烯器件及其制备方法
CN111403473B (zh) 一种基于二维材料的场效应整流器及其制备方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
Biswas et al. Epitaxial regrowth and characterizations of vertical GaN transistors on silicon
ES2929674B2 (es) Transistor metal-aislante-semiconductor de efecto campo (misfet) de diamante para alta potencia con canal opto-activado y procedimiento de fabricacion del mismo
CN117712124B (zh) 一种基于4H-SiC衬底的高性能CMOS器件
Wang et al. Perspective on organic bipolar transistors
JP5610387B2 (ja) 有機薄膜半導体装置及びその製造方法
CN116153987A (zh) 一种场效应晶体管及其制备方法
CN117080257A (zh) 一种双结型场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Gate dielectric thin film transistor for SiC based field-effect transistor and its preparation method

Granted publication date: 20230317

Pledgee: Fuyang Zhejiang rural commercial bank Limited by Share Ltd. the Fuchun River branch

Pledgor: Zhejiang Xinke Semiconductor Co.,Ltd.

Registration number: Y2024980000125

PE01 Entry into force of the registration of the contract for pledge of patent right