CN107910265A - 制备半导体结构的方法、半导体结构及场效应晶体管 - Google Patents

制备半导体结构的方法、半导体结构及场效应晶体管 Download PDF

Info

Publication number
CN107910265A
CN107910265A CN201711143467.1A CN201711143467A CN107910265A CN 107910265 A CN107910265 A CN 107910265A CN 201711143467 A CN201711143467 A CN 201711143467A CN 107910265 A CN107910265 A CN 107910265A
Authority
CN
China
Prior art keywords
layer
semiconductor
medium
boundary
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711143467.1A
Other languages
English (en)
Inventor
武娴
王敬
肖磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201711143467.1A priority Critical patent/CN107910265A/zh
Publication of CN107910265A publication Critical patent/CN107910265A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了制备半导体结构的方法、半导体结构及场效应晶体管。该方法包括:提供半导体层;在所述半导体层的上表面设置界面层,所述界面层为含铝元素的氮化物;在所述半导体层上设置第一介质层,所述第一介质层是通过对所述界面层进行热氧化或热氮氧化而形成的,所述界面层至少部分转化为所述第一介质层;以及在所述第一介质层远离所述半导体层的表面设置金属层。由此,可以利用简单的生产工艺获得具有高质量、优异界面特性的介质层的半导体结构。

Description

制备半导体结构的方法、半导体结构及场效应晶体管
技术领域
本发明涉及电子领域,具体地,涉及制备半导体结构的方法、半导体结构及场效应晶体管。
背景技术
介质薄膜以其优良的绝缘性能和介电性能,在半导体集成电路、薄膜混合集成电路以及一些薄膜化元器件中得到广泛应用。高质量的介质薄膜更是许多电学器件的必要组成部分,尤其在MOS(金属-氧化物-半导体)器件中,介质薄膜的质量以及介质薄膜与基底之间的界面特性都尤为重要,对器件的性能影响很大。因此,介质薄膜的制备起到关键作用。对于制备介质薄膜的方法除了常规的沉积方法外,还可以采用热氧的方法。通过热氧化在基底上得到本身的绝缘氧化层,热氧得到的氧化层与基底的界面处的缺陷密度更小,并且十分容易实现。例如,用热氧生长SiO2作为Si基金属-氧化物-半导体场效应晶体管(MOSFET)的栅介质,它的界面态密度比通过沉积方法得到的氧化物介质薄膜更小,栅介质的质量更好。
然而,目前的制备半导体结构的方法、半导体结构及场效应晶体管仍有待改进。
发明内容
本发明是基于发明人的以下发现而完成的:
目前,半导体尤其是化合物半导体的MOSFET多存在性能较差的问题。发明人经过深入研究以及大量实验发现,这主要是由于上述场效应晶体管的介质层的质量较差以及其与半导体基底之间的界面特性较差导致的。具体的,目前化合物半导体的MOSFET的介质层多采用沉积的方式形成,例如,化学气相淀积(CVD)或者原子层沉积(ALD)形成的氧化物,这类介质与半导体之间的界面质量较差,界面态密度较高,造成器件漏电较大、可靠性变差。此外,发明人发现,对于化合物半导体而言,若采用热氧的方法制备介质层,会在半导体基底上形成其本身的氧化物,而该氧化物并不适合作介质层。这是由于该氧化物不稳定,易形成可移动电荷,并且质量也较差,因此会对器件的性能造成很大的影响。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
有鉴于此,在本发明的一个方面,本发明提出了一种制备半导体结构的方法。该方法包括:提供半导体层;在所述半导体层的上表面设置界面层,所述界面层为含铝元素的氮化物;在所述半导体层上设置第一介质层,所述第一介质层是通过对所述界面层进行热氧化或热氮氧化而形成的,所述界面层至少部分转化为所述第一介质层;以及在所述第一介质层远离所述半导体层的表面设置金属层。由此,可以利用简单的生产工艺获得具有高质量、优异界面特性的介质层的半导体结构。
根据本发明的实施例,所述半导体层设置在基底层上。由此,可以提供半导体结构的基底。
根据本发明的实施例,所述基底层包括半导体材料以及绝缘材料的至少之一。由此,可以使用来源广泛的材料形成基底层。
根据本发明的实施例,所述半导体层包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。上述半导体具有较好的电学性能,有利于提高利用该半导体结构形成的器件的性能。
根据本发明的实施例,所述界面层包括具有非晶、赝晶或晶体结构的含Al的氮化物的至少之一,所述第一介质层是由所述界面层经过所述热氧化或热氮氧化形成的高k介质形成的。由此,可以利用简单的生产工艺获得具有高质量、优异界面特性的介质层。
根据本发明的实施例,所述界面层为AlN,所述界面层的厚度为1-100nm。由此,可以提高由该界面层形成的介质层的抗击穿能力。
根据本发明的实施例,所述高k介质为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。由此,介质层具有高质量、优异界面特性的优点。
根据本发明的实施例,所述热氧化或所述热氮氧化的温度为600-1000℃。由此,可以使界面层转换成介质层。
根据本发明的实施例,在设置所述金属层之前,在所述第一介质层远离所述半导体层的表面进一步设置第二介质层,在所述第二介质层远离所述半导体层的表面设置所述金属层。设置第二介质层从而可以使第一介质层做的很薄,进而可以提高第一介质层的质量,同时双层介质层可以耐更高的击穿电压。
根据本发明的实施例,所述第二介质层是通过原子层沉积、磁控溅射或等离子体增强化学气相沉积形成的,任选地,所述第二介质层包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。由此,可以利用简单的生产工艺获得第二介质层。
根据本发明的实施例,所述界面层是在所述基底层上设置所述半导体层时采用原位沉积技术形成的。由此,可以降低界面态密度,提优异界面性能。
根据本发明的实施例,所述界面层是通过金属有机物化学气相沉积、原子层沉积、磁控溅射或等离子体增强化学气相沉积形成的。由此,可以利用简单的生产工艺获得界面层。
在本发明的另一方面,本发明提出了一种半导体结构。根据本发明的实施例,该半导体结构是由前面所述的方法制备的,由此,该半导体结构具有前面所述的方法制备的半导体结构的全部特征以及优点,在此不再赘述。总的来说,该半导体结构的介质层具有高质量以及优异界面性能的优点。
在本发明的另一方面,本发明提出了一种半导体结构。根据本发明的实施例,该半导体结构包括:半导体层;界面层,所述界面层设置在所述半导体层的上表面,所述界面层为含铝元素的氮化物;第一介质层,所述第一介质层设置在所述半导体层上表面,所述第一介质层是由所述界面层通过热氧化或热氮氧化而形成的,所述界面层至少部分转化为所述第一介质层;以及金属层,所述金属层设置在所述第一介质层远离所述半导体层的一侧。由此,该半导体结构的介质层具有高质量以及优异界面性能的优点。
根据本发明的实施例,该半导体结构进一步包括基底层,所述基底层设置在所述半导体层下表面。由此,提供半导体结构的基底。
根据本发明的实施例,所述基底层包括Si、GaAs、GaP、InP、GaSb、InSb、ZnS、ZnO、SiC、AlN、蓝宝石以及GaN的至少之一。由此,可以利用上述来源广泛的材料形成基底层。
根据本发明的实施例,所述半导体层包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。上述半导体具有较好的电学性能,有利于提高利用该半导体结构形成的器件的性能。
根据本发明的实施例,所述界面层包括具有非晶、赝晶、或晶体结构的含Al的氮化物的至少之一,所述第一介质层为高k介质形成的。由此,可以提高介质层的质量。
根据本发明的实施例,所述界面层是由AlN形成的,所述界面层的厚度为1-100nm。由此,可以提高由界面层形成的介质层的抗击穿能力。
根据本发明的实施例,所述高k介质为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。由此,介质层具有高质量、优异界面特性的优点。
根据本发明的实施例,该半导体结构进一步包括:第二介质层,所述第二介质层设置在所述第一介质层和所述金属层之间。由此,可以获得更高质量的第一介质层,同时双层介质层可以耐更高的击穿电压。
根据本发明的实施例,所述第二介质层包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。由此,可以利用上述来源广泛的材料形成第二介质层。
在本发明的另一方面,本发明提出了一种场效应晶体管。根据本发明的实施例,该场效应晶体管包括前面所述的半导体结构。由此,该场效应晶体管具有前面描述的半导体结构的全部特征以及优点,在此不再赘述。总的来说,可以提高器件的性能。
附图说明
图1显示了根据本发明一个实施例的制备半导体结构的方法的流程示意图;
图2显示了根据本发明一个实施例的半导体结构的结构示意图;以及
图3显示了根据本发明另一个实施例的半导体结构的结构示意图。
附图标记说明:
100:半导体层;200:界面层;300:第一介质层;400:金属层;500:基底层;600:第二介质层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种制备半导体结构的方法。根据本发明的实施例,参考图1,该方法包括:
S100:提供半导体层
根据本发明的实施例,在该步骤中,制备半导体层。根据本发明的实施例,半导体层可以包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。例如,可以是InxAlyGa1-x-yAs、InxAlyGa1-x-ySb、InxAlyGa1-x-yP、ZnS。由上述半导体构成半导体层,一方面自身性能较为优良,可用于制备电学性能较为优良的场效应晶体管等半导体器件,另一方面,上述材料形成的半导体层可以较为简便的通过后续步骤形成界面质量良好的界面层以及介质层。
根据本发明的实施例,还可以将半导体层设在基底层上。根据本发明的实施例,构成基底层的材料可以包括半导体材料以及绝缘材料的至少之一。具体的,基底层可以包括Si、GaAs、GaP、InP、GaSb、InSb、ZnS、ZnO、SiC、AlN、蓝宝石以及GaN的至少之一。由此,可以使用上述来源广泛的材料形成基底层。
S200:在半导体层的上表面设置界面层
根据本发明的实施例,在该步骤中,在半导体层的上表面设置界面层。该界面层可以在后续步骤中,部分或全部转化形成介质层。如前所述,对于化合物半导体的半导体结构而言,利用沉积的方法直接在半导体层上形成氧化物介质层会导致界面质量差等问题,而热氧化形成的介质层为半导体层材料自身的氧化物,该氧化物与半导体层的界面质量较差,影响器件性能。发明人发现,如首先在半导体层上形成界面层,再对界面层进行热氧化或热氮氧化,将界面层部分或全部转换为介质层,则可以解决上述问题:一方面,在该步骤中形成的界面层具有较为良好的界面状态,即便后续不能够完全转化为介质层,也不会对半导体器件的性能造成负面影响;另一方面,该界面层在热氧化或热氮氧化的过程中,生成的氧化物即为界面状态较好、可做为介质层的氧化物,因此也不存在热氧化或热氮氧化过程会产生影响器件质量的氧化物的问题。
根据本发明的实施例,该界面层为含铝元素的氮化物。具体的,界面层可以包括具有非晶、赝晶或晶体结构的含Al的氮化物的至少之一。例如,根据本发明的实施例,该Al的氮化物可以为AlN、AlGaN、InAlN等。根据本发明的具体实施例,界面层可以为AlN。通过对界面层进行热氧处理,可以获得高质量、优异界面特性的介质层。此外,发明人发现,介质层的厚度较大可以耐更高的击穿电压,也即是说,界面层的厚度较大可以提高介质层的抗击穿能力。由此,根据本发明的实施例,界面层的厚度可以为1-100nm。
关于界面层的制备方法不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,界面层可以是通过金属有机物化学气相沉积、原子层沉积、磁控溅射以及等离子体增强化学气相沉积形成的。根据本发明的具体实施例,界面层可以是在基底层上设置半导体层时采用原位沉积技术形成的。通过原位沉积可以降低界面态密度,提优异界面性能。
根据本发明的实施例,当界面层采用沉积以及溅射的方法形成时,在形成界面层之前还需对半导体层进行表面处理。根据本发明的实施例,该表面处理包括干法刻蚀以及湿法腐蚀的至少之一,以便除去半导体层表面的自然氧化物。具体的,干法刻蚀可以为以Ar为气源的等离子体刻蚀,湿法腐蚀可以为王水腐蚀。当界面层采用原位沉积方法形成时,则在形成界面层之前可以不对半导体层进行表面处理。
S300:在半导体层上设置第一介质层
根据本发明的实施例,在该步骤中,在半导体层上设置第一介质层。根据本发明的实施例,第一介质层是通过对界面层进行热氧化或热氮氧化而形成的,界面层至少部分转化为第一介质层。根据本发明的具体实施例,首先将样品放入卧式石英炉管中,随后在炉管中通入气体,在600-1000℃下对样品进行高温处理,时间为0.1-6h。需要说明的是,“样品”为上述步骤中制备的包括半导体层以及界面层的半导体结构。根据本发明的实施例,对样品进行高温处理的时间与所需的第一介质层的厚度有关,当所需的第一介质层的厚度较大时,其进行高温处理的时间也相应较长,并且高温处理的时间越长,界面层的氧化均匀性越高。根据本发明的实施例,当上述高温处理为热氧化时,在炉管中通入氧气,当上述高温处理为热氮氧化时,在炉管中通入氧气以及氮气(和/或氨气),从而完成对界面层的热氧化或热氮氧化处理,使其至少部分转化为第一介质层。本领域技术人员能够理解的是,在对界面层进行热氧处理之前,还需对样品进行清洗。具体的,首先分别用丙酮、酒精对样品进行超声清洗,去除表面的有机污染物,随后利用1:10的氢氟酸对样品表面的自然氧化层进行清洗处理。
根据本发明的实施例,第一介质层可以是由界面层经过热氧化或热氮氧化形成的高k介质形成的。根据本发明的具体实施例,该高k介质可以为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。其中,Al2O3以及AlOxNy分别独立地为非晶体或晶体。根据本发明的实施例,非晶体或晶体的Al2O3以及AlOxNy可以通过控制处理工艺的温度和时间来实现。根据本发明的实施例,Al2O3作为半导体的介质层会有更小的漏电,并且界面质量也相对更好。并且,热氧生成的Al2O3的介电常数更高(可达到12.4),质量比沉积生成的Al2O3的质量更好,致密性好,缺陷更少。此外,热氧生成的Al2O3与半导体层之间的界面缺陷更少,质量更好。由此,由Al2O3或AlOxNy作介质层,可以提高介质层的质量以及其与半导体层之间的界面质量。
根据本发明的实施例,采用高分辨率透射电镜(HRTEM)、原子力显微镜(AFM)以及X射线衍射(XRD)等对第一介质层的性质进行了检测,利用上述方法形成的第一介质层具有较高的质量。例如,根据本发明的具体实施例,可以采用AlN为界面层,并通过热氧化转化为Al2O3,以Al2O3为该半导体结构的介质层。利用上述方法形成的介质层可以为非晶的Al2O3,因此非常稳定且可以降低利用该半导体结构形成的器件的栅漏电。该介质层的界面态密度小。由此,第一介质层与半导体层之间界面特性良好。
S400:在第一介质层远离半导体层的表面设置金属层
根据本发明的实施例,在该步骤中,在第一介质层远离半导体层的表面设置金属层。关于金属层的材料不受特别限制,本领域的技术人员可以根据具体情况进行设计。由此,可以获得半导体结构的金属电极,实现半导体器件的使用功能。
根据本发明的实施例,在设置金属层之前,还可以在第一介质层远离半导体层的表面设置第二介质层,随后再在第二介质层远离半导体层的表面设置金属层。根据本发明的实施例,第二介质层可以包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。关于第二介质层的形成方式不受特别限制,本领域的技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,第二介质层可以是通过原子层沉积、磁控溅射或等离子体增强化学气相沉积形成的。由此,可以利用简单的生产工艺获得第二介质层。
如前所述,界面层的厚度可以为1-100nm,也即是说,形成的介质层的厚度可以为1-100nm。根据本发明的实施例,设置第二介质层一方面可以使第一介质层做的更薄,提高第一介质层的质量,另一方面在提高介质层质量的同时还可以达到介质层所需要的厚度,同时双层介质层可以耐更高的击穿电压。由此,较薄的第一介质层不仅可以实现高质量,还可以保证半导体与介质之间的界面良好。例如,根据本发明的实施例,可以外延5-10nm的AlN层,该AlN层可以形成10-20nm的第一介质层,通过设置第二介质层,可以将整体的介质层厚度加厚到20-100nm。由此,可以耐更高的击穿电压。
在本发明的另一方面,本发明提出了一种半导体结构。根据本发明的实施例,该半导体结构是由前面描述的方法制备的,由此,该半导体结构具有前面描述的方法制备的半导体结构的全部特征以及优点,在此不再赘述。总的来说,该半导体结构的介质层具有高质量以及优异界面性能的优点。
在本发明的另一方面,本发明提出了一种半导体结构。根据本发明的实施例,该半导体结构可以为前面描述的方法制备的半导体结构,由此该半导体结构可以具有与前面描述的方法制备的半导体结构相同的特征以及优点,在此不再赘述。根据本发明的实施例,参考图2,该半导体结构包括:半导体层100、界面层200、第一介质层300以及金属层400。其中,界面层200设置在半导体层100的上表面,界面层200为含铝元素的氮化物,金属层400设置在第一介质层300远离半导体层100的一侧。根据本发明的实施例,第一介质层300是由界面层200通过热氧化或热氮氧化而形成的,并且界面层200的至少部分转化为第一介质层300。由此,该半导体结构的介质层具有高质量以及优异界面性能的优点。根据本发明的实施例,界面层200部分转化成第一介质层300时,第一介质层300设置在界面层200远离半导体层100的一侧。界面层200全部转化成第一介质层300时,第一介质层300设置在半导体层100的上表面。
下面根据本发明的具体实施例,对该半导体结构的各个部分进行详细说明:
关于半导体层的材料前面已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,半导体层100可以包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。例如,可以是InxAlyGa1-x-yAs、InxAlyGa1-x-ySb、InxAlyGa1-x-yP、ZnS。由上述半导体构成半导体层,一方面自身性能较为优良,可用于制备电学性能较为优良的场效应晶体管等半导体器件,另一方面,上述材料形成的半导体层可以较为简便的通过后续步骤形成界面质量良好的界面层以及介质层。
关于界面层的材料前面也已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,界面层可以包括具有非晶、赝晶或晶体结构的含Al的氮化物的至少之一。例如,根据本发明的实施例,该Al的氮化物可以为AlN、AlGaN、InAlN等。根据本发明的具体实施例,界面层可以为AlN。通过对界面层进行热氧处理,可以获得高质量、优异界面特性的介质层。根据本发明的实施例,界面层的厚度可以为1-100nm。由此,可以提高介质层的抗击穿能力。
关于第一介质层的材料以及性质前面已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,第一介质层可以是由界面层经过热氧化或热氮氧化形成的高k介质形成的。根据本发明的具体实施例,该高k介质可以为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。其中,Al2O3以及AlOxNy分别独立地为非晶体或晶体。根据本发明的实施例,Al2O3作为半导体的介质层会有更小的漏电,并且界面质量也相对更好。并且,热氧生成的Al2O3的介电常数更高(可达到12.4),质量比沉积生成的Al2O3的质量更好,致密性好,缺陷更少。此外,热氧生成的Al2O3与半导体层之间的界面缺陷更少,质量更好。由此,由Al2O3或AlOxNy作介质层,可以提高介质层的质量以及其与半导体层之间的界面质量。
根据本发明的实施例,参考图3,该半导体结构还可以包括基底层500,基底层500设置在半导体层100的下表面。关于基底层的材料前面已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,基底层500可以包括Si、GaAs、GaP、InP、GaSb、InSb、ZnS、ZnO、SiC、AlN、蓝宝石以及GaN的至少之一。由此,可以使用上述来源广泛的材料形成基底层。
根据本发明的实施例,该半导体结构还可以包括第二介质层600,第二介质层600设置在第一介质层300以及金属层400之间。由此,可以获得更高质量的第一介质层,同时双层介质层可以耐更高的击穿电压。关于第二介质层的材料前面已经进行了详细描述,在此不再赘述。例如,根据本发明的实施例,第二介质层600可以包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。由此,可以利用上述来源广泛的材料形成第二介质层。
在本发明的另一方面,本发明提出了一种场效应晶体管。根据本发明的实施例,该场效应晶体管包括前面所述的半导体结构。由此,该场效应晶体管具有前面描述的半导体结构的全部特征以及优点,在此不再赘述。总的来说,可以提高器件的性能。
实施例1
在GaAs半导体上利用ALD方法形成AlN界面层,通过对AlN界面层进行热氧处理,使AlN界面层部分转化成Al2O3介质层。其中热氧处理的温度为800℃,处理时间为0.5h。
通过高分辨率透射电镜对热氧后的样品进行表征,观察热氧后的Al2O3的厚度、结晶度、均匀性以及其与界面层的界面。在800℃下热氧生长的Al2O3为非晶结构,并且Al2O3与界面层AlN的界面清晰。继续对800℃下热氧生长的Al2O3进行原子力显微镜观察,测试表面粗糙度,得到的非晶Al2O3的粗糙度与AlN的粗糙度相当,即热氧化不会使表面粗糙度增加。
将氧化后的样品制作成电容器件,进行电容-电压(C-V)测试,根据C-V测试结果可以计算出界面态密度,界面态密度小于1011cm-2eV-1,界面态密度很低,而用ALD方法直接在GaAs表面沉积Al2O3得到的界面态密度在1012cm-2eV-1以上。因此,热氧化得到的Al2O3和半导体的界面质量很好。由此,第一介质层与半导体层之间界面特性良好。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (23)

1.一种制备半导体结构的方法,其特征在于,包括:
提供半导体层;
在所述半导体层的上表面设置界面层,所述界面层为含铝元素的氮化物;
在所述半导体层上设置第一介质层,所述第一介质层是通过对所述界面层进行热氧化或热氮氧化而形成的,所述界面层至少部分转化为所述第一介质层;以及
在所述第一介质层远离所述半导体层的表面设置金属层。
2.根据权利要求1所述的方法,其特征在于,所述半导体层设置在基底层上。
3.根据权利要求2所述的方法,其特征在于,所述基底层包括半导体材料以及绝缘材料的至少之一。
4.根据权利要求1所述的方法,其特征在于,所述半导体层包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。
5.根据权利要求1所述的方法,其特征在于,所述界面层包括具有非晶、赝晶、或晶体结构的含铝元素的氮化物的至少之一,
所述第一介质层是由所述界面层经过所述热氧化或热氮氧化形成的高k介质形成的。
6.根据权利要求5所述的方法,其特征在于,所述界面层为AlN,所述界面层的厚度为1-100nm。
7.根据权利要求5所述的方法,其特征在于,所述高k介质为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。
8.根据权利要求1所述的方法,其特征在于,所述热氧化或所述热氮氧化的温度为600-1000℃。
9.根据权利要求1所述的方法,其特征在于,在设置所述金属层之前,在所述第一介质层远离所述半导体层的表面进一步设置第二介质层,
在所述第二介质层远离所述半导体层的表面设置所述金属层。
10.根据权利要求9所述的方法,其特征在于,所述第二介质层是通过原子层沉积、磁控溅射或等离子体增强化学气相沉积形成的,
任选地,所述第二介质层包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。
11.根据权利要求2所述的方法,其特征在于,所述界面层是在所述基底层上设置所述半导体层时采用原位沉积技术形成的。
12.根据权利要求1所述的方法,其特征在于,所述界面层是通过金属有机物化学气相沉积、原子层沉积、磁控溅射或等离子体增强化学气相沉积形成的。
13.一种半导体结构,其特征在于,所述半导体结构是由权利要求1-12任一项所述的方法制备的。
14.一种半导体结构,其特征在于,包括:
半导体层;
界面层,所述界面层设置在所述半导体层的上表面,所述界面层为含铝元素的氮化物;
第一介质层,所述第一介质层是由所述界面层通过热氧化或热氮氧化而形成的,所述界面层至少部分转化为所述第一介质层;以及
金属层,所述金属层设置在所述第一介质层远离所述半导体层的一侧。
15.根据权利要求14所述的半导体结构,其特征在于,进一步包括:基底层,所述基底层设置在所述半导体层下表面。
16.根据权利要求15所述的半导体结构,其特征在于,所述基底层包括Si、GaAs、GaP、InP、GaSb、InSb、ZnS、ZnO、SiC、AlN、蓝宝石以及GaN的至少之一。
17.根据权利要求14所述的半导体结构,其特征在于,所述半导体层包括砷化物半导体、锑化物半导体、磷化物半导体、以及硫化物半导体的至少之一。
18.根据权利要求14所述的半导体结构,其特征在于,所述界面层包括具有非晶、赝晶、或晶体结构的含Al的氮化物的至少之一,所述第一介质层为高k介质形成的。
19.根据权利要求18所述的半导体结构,其特征在于,所述界面层是由AlN形成的,所述界面层的厚度为1-100nm。
20.根据权利要求18所述的半导体结构,其特征在于,所述高k介质为Al2O3或AlOxNy,其中0<x<1.5,0≤y<1。
21.根据权利要求14所述的半导体结构,其特征在于,进一步包括:第二介质层,所述第二介质层设置在所述第一介质层和所述金属层之间。
22.根据权利要求21所述的半导体结构,其特征在于,所述第二介质层包括Al2O3、SiO2、HfO2、TiO2、ZrO2、La2O3的至少之一。
23.一种场效应晶体管,其特征在于,包括权利要求14~22任一项所述的半导体结构。
CN201711143467.1A 2017-11-17 2017-11-17 制备半导体结构的方法、半导体结构及场效应晶体管 Pending CN107910265A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711143467.1A CN107910265A (zh) 2017-11-17 2017-11-17 制备半导体结构的方法、半导体结构及场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711143467.1A CN107910265A (zh) 2017-11-17 2017-11-17 制备半导体结构的方法、半导体结构及场效应晶体管

Publications (1)

Publication Number Publication Date
CN107910265A true CN107910265A (zh) 2018-04-13

Family

ID=61845860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711143467.1A Pending CN107910265A (zh) 2017-11-17 2017-11-17 制备半导体结构的方法、半导体结构及场效应晶体管

Country Status (1)

Country Link
CN (1) CN107910265A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116306A1 (en) * 2003-11-28 2005-06-02 Kunihiko Iwamoto Metallic compound thin film and method of fabricating the same, semiconductor device including metallic compound thin film and method of fabricating the device
CN102194859A (zh) * 2010-03-05 2011-09-21 中国科学院微电子研究所 高迁移率ⅲ-ⅴ族半导体mos界面结构
CN103887163A (zh) * 2014-04-03 2014-06-25 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN105514168A (zh) * 2016-01-12 2016-04-20 清华大学 半导体结构、形成方法以及场效应晶体管
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116306A1 (en) * 2003-11-28 2005-06-02 Kunihiko Iwamoto Metallic compound thin film and method of fabricating the same, semiconductor device including metallic compound thin film and method of fabricating the device
CN102194859A (zh) * 2010-03-05 2011-09-21 中国科学院微电子研究所 高迁移率ⅲ-ⅴ族半导体mos界面结构
CN103887163A (zh) * 2014-04-03 2014-06-25 中国科学院半导体研究所 用于SiC基MOS器件栅介质薄膜的制备方法
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN105514168A (zh) * 2016-01-12 2016-04-20 清华大学 半导体结构、形成方法以及场效应晶体管
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法

Similar Documents

Publication Publication Date Title
Kim et al. Effects of crystallization on the electrical properties of ultrathin HfO 2 dielectrics grown by atomic layer deposition
Yang et al. Microstructure and dielectric properties of La2O3 films prepared by ion beam assistant electron-beam evaporation
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
Engelmark et al. Electrical characterization of AlN MIS and MIM structures
Nigro et al. Laminated Al2O3–HfO2 layers grown by atomic layer deposition for microelectronics applications
CN110649092A (zh) 二维材料异质结背栅负电容隧穿晶体管及制备方法
CN103199103B (zh) 半导体器件和制造半导体器件的方法
Ramdani et al. Interface characterization of high-quality SrTiO3 thin films on Si (100) substrates grown by molecular beam epitaxy
Shih et al. Investigations of GaN metal-oxide-semiconductor capacitors with sputtered HfO2 gate dielectrics
CN111430228B (zh) 一种超高介电常数介质薄膜的制备方法
US8232581B2 (en) Method for manufacturing an III-V engineered substrate and the III-V engineered substrate thereof
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
US8859441B2 (en) Method and system for manufacturing semiconductor device
Nigro et al. Surface treatments on AlGaN/GaN heterostructures for gate dielectric Al2O3 thin films grown by Atomic Layer Deposition
CN107910265A (zh) 制备半导体结构的方法、半导体结构及场效应晶体管
JP2008053554A (ja) 電子デバイスとその製造方法
Schilirò et al. Plasma enhanced atomic layer deposition of Al2O3 gate dielectric thin films on AlGaN/GaN substrates: The role of surface predeposition treatments
CN108022833A (zh) 制备半导体结构的方法、半导体结构及场效应晶体管
Luo et al. Probing gate dielectrics for two-dimensional electronics at atomistic scale using transmission electron microscope
JP2009158612A (ja) ダイヤモンド電界効果トランジスタ
JP3748218B2 (ja) Mis型半導体装置の製造方法
JP2009512995A (ja) 高誘電率誘電体層を形成するための方法
JP2007081211A (ja) 絶縁ゲート型半導体装置及びその製造方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
TWI785993B (zh) 原子級調制人造二維材料之設備及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180413