JP2008053554A - 電子デバイスとその製造方法 - Google Patents
電子デバイスとその製造方法 Download PDFInfo
- Publication number
- JP2008053554A JP2008053554A JP2006229675A JP2006229675A JP2008053554A JP 2008053554 A JP2008053554 A JP 2008053554A JP 2006229675 A JP2006229675 A JP 2006229675A JP 2006229675 A JP2006229675 A JP 2006229675A JP 2008053554 A JP2008053554 A JP 2008053554A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor material
- electronic device
- insulating film
- layer
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ワイドバンドギャップを有する半導体材料を使用しているため耐電圧特性等に優れ、大電力に使用すること等が可能、その上フラットバンドの位置も適切で、界面準位の低下が発生せず、高速作動する電子デバイスを提供する。
【解決手段】半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが3eV以上であり、絶縁膜の材料はバンドギャップが6.5eV以上、誘電率が7以上であり、半導体材料の層と絶縁膜の間に半導体材料の酸化物層からなる領域を有している電子デバイス。半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが3eV以上であり、絶縁膜の材料はバンドギャップが6.5eV以上、誘電率が7以上であり、半導体材料の層と絶縁膜の間に絶縁中間層膜を有している電子デバイス。
【選択図】図1
【解決手段】半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが3eV以上であり、絶縁膜の材料はバンドギャップが6.5eV以上、誘電率が7以上であり、半導体材料の層と絶縁膜の間に半導体材料の酸化物層からなる領域を有している電子デバイス。半導体材料の層と金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、半導体材料はバンドギャップが3eV以上であり、絶縁膜の材料はバンドギャップが6.5eV以上、誘電率が7以上であり、半導体材料の層と絶縁膜の間に絶縁中間層膜を有している電子デバイス。
【選択図】図1
Description
本発明は電子デバイスとその製造方法に関し、特にワイドバンドギャップを有し、高誘電率の金属酸化物薄膜とワイドバンドギャップの半導体材料を有する電子デバイスとその製造方法に関する。
近年、SiC、GaN、ダイヤモンド等の優れた耐電圧性等を有する半導体材料(「半導体」と言う単語は、電気抵抗が絶縁体と導電体の中間である材料と、トランジスタやダイオードのような電子素子の何れの意味にも用いられているため、本出願書類では原則として、前者を指す場合には「半導体材料」と記し、後者を指す場合には「電子デバイス」あるいは「トランジスタ」と記す)を用いた電界効果トランジスタ(以下、「FET」とも記す)等の電子デバイス、特に金属酸化物薄膜を用いたワイドバンドギャップトランジスタ(以下、「MISFET」とも記す)等の電子デバイスの開発が盛んに行なわれている。これらの半導体材料を用いたMISFETの一層の高性能化のためには、バンドギャップ(Eg)が半導体材料よりも大きく、リーク電流を小さくするために誘電率(K)が充分に大きい材料をゲート絶縁膜(以下、「絶縁膜」とも記す)に用いる必要がある。
即ち、リーク電流を低減するためには絶縁膜の物理的な膜厚を厚くする必要があるが、膜厚が厚いと絶縁膜の容量が低下する。一方、FETのスイッチング応答性を高めるためには、ゲート容量を高く保つ必要がある。そこで、絶縁膜の物理的な膜厚を厚く保ちつつ容量も高めるためには、誘電率(K)の高い材料を使用しなければならない。
このため、例えばワイドバンドギャップトランジスタの半導体材料がSiC(Eg=3.3eV)である場合には絶縁膜としてSiO2膜やSiON膜を用いることが、同じくダイヤモンド(Eg=5.5eV)である場合にはSiO2膜やAl2O3膜を用いることが、同じくGaN(Eg=3.4eV)である場合にはAl2O3膜を用いることが検討されている。
また、FETの性能を高め、リーク電流を抑制するために、絶縁膜に高誘電率材料を用いることも検討されている。例えば、Si半導体の分野では、HfSiO、ZrSiO等が検討されている。
特開2004−79931号公報
G.D.Wilk、R.M.Wallace、J.M.Anthony、「High−gate dielectrics:Current status and materials properties considerations」、Journal of Applied Physics、(2001)、vol.89、p.5243
また、FETの性能を高め、リーク電流を抑制するために、絶縁膜に高誘電率材料を用いることも検討されている。例えば、Si半導体の分野では、HfSiO、ZrSiO等が検討されている。
しかしながら、現在用いられている前記のSiO2、SiON等の高絶縁性材料は、誘電率は各々3.9、5.5程度と必ずしも高くない。
また、HfSiO、ZrSiOは、20前後の高誘電率を有するが、Egは5〜6eV程度と低い。
また、HfSiO、ZrSiOは、20前後の高誘電率を有するが、Egは5〜6eV程度と低い。
また、単に誘電率が高い材料で絶縁膜を形成しても、ゲート絶縁膜の材料元素であるAl(13族)がマイナスチャージを持つためフラットバンドがプラスにシフトしたり、半導体との界面が乱れて界面準位密度が大きくなるためキャリアの移動度が低下したりしかねない。
このため、ワイドバンドギャップを有する半導体材料を使用することにより耐電圧特性等に優れ、ひいては大電力に使用すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスの開発が望まれていた。
本発明は、以上の課題を解決することを目的としてなされてものであり、ワイドバンドギャップを有する半導体材料を使用した電子デバイスの絶縁膜の材料と形成方法に工夫を凝らしたものである。
以下、各請求項の発明を説明する。
以下、各請求項の発明を説明する。
請求項1に記載の発明は、
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
本請求項の発明においては、半導体材料のバンドギャップが3eV以上と大きく、絶縁膜のバンドギャップが6.5eV以上とさらに大きいため、耐電圧特性が良好となる。
また、材料の誘電率は7以上であるため、ゲート絶縁膜の物理的膜厚さを大きくでき、リーク電流を少なくしつつ、電界効果型トランジスタの機能を充分発揮することとなる。
しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
また、材料の誘電率は7以上であるため、ゲート絶縁膜の物理的膜厚さを大きくでき、リーク電流を少なくしつつ、電界効果型トランジスタの機能を充分発揮することとなる。
しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
このため、本発明ではさらに、半導体材料の層と前記絶縁膜の間に半導体材料の酸化物層からなる界面を制御された領域を有している。これにより、半導体材料表面の欠陥または未結合手を補償することで、界面準位密度が低下する。具体的には、例えばGaNの13族や15族が表面で不均一になったとしても13族と14族と15族からなるBCN膜でいずれかの欠陥を補うことができる。
その結果、耐電圧特性が一層向上し、絶縁膜の耐電圧特性を一層向上させることでFETの容量を向上させることができ、ひいては大電力に使用すること等が可能であり、その上、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
その結果、耐電圧特性が一層向上し、絶縁膜の耐電圧特性を一層向上させることでFETの容量を向上させることができ、ひいては大電力に使用すること等が可能であり、その上、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
なお、半導体材料の酸化物層からなる界面を制御された領域は、半導体材料の表面を例えばフッ酸溶液で洗浄後、過酸化水素水、硫酸過酸化水素水、硝酸、高濃度オゾン水等に晒し、表面に薄い酸化膜を設けることにより形成される。あるいは、それに併せてさらに紫外線を照射する。前記半導体材料が、ダイヤモンド、GaN等の化合物系半導体材料の場合には、その後、例えばアンモニア過酸化水素水、アンモニア水、アンモニア含有ガスや水素含有ガスに晒す還元性処理を行なうことにより、表面にある不均一な自然酸化膜が除去される。
請求項2に記載の発明は、
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有していることを特徴とする電子デバイスである。
半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有していることを特徴とする電子デバイスである。
本請求項の発明においては、半導体材料のバンドギャップが3eV以上と大きく、絶縁膜のバンドギャップが6.5eV以上とさらに大きいため、耐電圧特性が良好となる。
また、絶縁膜の誘電率が7以上であるため、リーク電流が少なくなる。しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
また、絶縁膜の誘電率が7以上であるため、リーク電流が少なくなる。しかし、半導体材料の表面に単にワイドバンドギャップを有し、誘電率が高い材料の絶縁膜を形成するだけでは、フラットバンドがシフトしたり、界面準位密度が劣化したりする等の種々の不都合が生じかねず、納得がいく特性が得られるとは限らない。
このため、本発明ではさらに、半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有している。これにより、PVD法やCVD法にて絶縁膜を形成する過程で、界面にダメージを与えないようにすることができ、かつ金属酸化物製の絶縁膜の好ましくない特性を補償することが可能となる。また、前記絶縁中間層を有していることにより、半導体材料表面の欠陥または未結合手も補償され、界面準位密度が低下する。
その結果、耐電圧特性が一層向上し、FETの容量を向上させることができ、ひいては小型で大電力用の電子デバイスを実現すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
その結果、耐電圧特性が一層向上し、FETの容量を向上させることができ、ひいては小型で大電力用の電子デバイスを実現すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
請求項3に記載の発明は、前記の電子デバイスであって、
前記半導体材料の層と前記絶縁中間層膜の間に、前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
前記半導体材料の層と前記絶縁中間層膜の間に、前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイスである。
本請求項の発明においては、請求項1と請求項2の性能を合わせ持った半導体デバイスとなる。
請求項4に記載の発明は、前記の電子デバイスであって、
前記絶縁中間層は、13族と14族と15族の元素を含む酸化物、13族と15族の元素を含む酸化物、CNOまたは酸化アルミニウムのうちの少なくとも1種からなることを特徴とする電子デバイスである。
前記絶縁中間層は、13族と14族と15族の元素を含む酸化物、13族と15族の元素を含む酸化物、CNOまたは酸化アルミニウムのうちの少なくとも1種からなることを特徴とする電子デバイスである。
本請求項の発明においては、絶縁中間層は13族と14族と15族の元素を含む酸化物、13族と15族の元素を含む酸化物、CNOまたは酸化アルミニウムの内少なくとも1種からなるため、高誘電率であって、かつ絶縁性が良好である。
なお、酸化物としているのは、絶縁性、誘電率ともに良好であるからであり、アモルファス状の膜であることがさらに好ましい。
なお、酸化物としているのは、絶縁性、誘電率ともに良好であるからであり、アモルファス状の膜であることがさらに好ましい。
請求項5に記載の発明は、前記の電子デバイスであって、
前記13族、14族、15族の元素は、各々B、C、Nであることを特徴とする電子デバイスである。
前記13族、14族、15族の元素は、各々B、C、Nであることを特徴とする電子デバイスである。
本請求項の発明においては、前記13族、14族、15族の元素は、各々B、C、Nであるため、元素の質量が小さいため半導体の表面にダメージを与えることなく成膜(蒸着)させることが容易である。なお、リモートプラズマのCVDを使用して半導体材料の層の表面にB、C、Nを蒸着させると、前記半導体材料の層の表面にダメージを与えることがないので好ましい。
さらに、13族、14族、15族の元素は、GaNの13族、15族の元素、SiCの14族の元素等と界面における整合を取り易く、材料の手配も容易である。
さらに、13族、14族、15族の元素は、GaNの13族、15族の元素、SiCの14族の元素等と界面における整合を取り易く、材料の手配も容易である。
請求項6に記載の発明は、前記の電子デバイスであって、
前記絶縁膜は、Al2O3にSi、Y、N、Hfの少なくとも1種の元素を添加した材料からなることを特徴とする電子デバイスである。
前記絶縁膜は、Al2O3にSi、Y、N、Hfの少なくとも1種の元素を添加した材料からなることを特徴とする電子デバイスである。
前記絶縁膜が、単なるAl2O3で形成されていると、Al2O3の結晶化により、リーク電流が発生し易くなる。
しかし、本請求項の発明においては、Al2O3中にSi、Y、N、Hfの少なくとも1種の元素が添加されている材料である(AlSiO、AlYO、AlNO、AlHfO等)ため、Al2O3のグレインバウンダリー(結晶粒界)にSiやY等が偏析して、粒界に沿って生じる電流パスを抑制できるため、リーク電流が減少し、優れた電子デバイスとなる。
なお、Siは全体の10〜30重量%程度が好ましい。
また、13族のAlはマイナスチャージを持つため、15族のNを添加しても良い。
しかし、本請求項の発明においては、Al2O3中にSi、Y、N、Hfの少なくとも1種の元素が添加されている材料である(AlSiO、AlYO、AlNO、AlHfO等)ため、Al2O3のグレインバウンダリー(結晶粒界)にSiやY等が偏析して、粒界に沿って生じる電流パスを抑制できるため、リーク電流が減少し、優れた電子デバイスとなる。
なお、Siは全体の10〜30重量%程度が好ましい。
また、13族のAlはマイナスチャージを持つため、15族のNを添加しても良い。
請求項7に記載の発明は、前記の電子デバイスであって、
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであることを特徴とする電子デバイスである。
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであることを特徴とする電子デバイスである。
本請求項の発明においては、半導体材料としてバンドギャップが広いダイヤモンド、化合物系半導体を使用しているため、ワイドバンドギャップを有し、耐電圧性に優れた電子デバイスとなる。なお、ここに「化合物系半導体」としては、SiC、GaN、ZnO等を挙げることができる。
SiC、ダイヤモンドとも、バンドギャップが広く、半導体としての性質を示す限り、その結晶構造は問わない。
なお、ダイヤモンド、SiC、GaN、ZnOのバンドギャップは、各々5.5eV、3.3eV、3.4eV、5.9eVである。
SiC、ダイヤモンドとも、バンドギャップが広く、半導体としての性質を示す限り、その結晶構造は問わない。
なお、ダイヤモンド、SiC、GaN、ZnOのバンドギャップは、各々5.5eV、3.3eV、3.4eV、5.9eVである。
請求項8に記載の発明は、
バンドギャップが3eV以上の半導体材料と、半導体材料の酸化物層からなる領域と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に前記半導体材料の酸化物層からなる領域を形成する界面処理ステップと、
前記界面処理ステップがなされた半導体材料の表面に、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
バンドギャップが3eV以上の半導体材料と、半導体材料の酸化物層からなる領域と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に前記半導体材料の酸化物層からなる領域を形成する界面処理ステップと、
前記界面処理ステップがなされた半導体材料の表面に、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
本請求項の発明は、物の発明である請求項1を、製造方法の発明として捉えたものである。
請求項9に記載の発明は、
バンドギャップが3eV以上の半導体材料と、絶縁中間層と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に、13族と14族と15族の元素を含む化合物、13族と15族の元素を含む化合物、CNまたは酸化アルミニウムの少なくとも1種からなる絶縁中間層を形成する絶縁中間層形成ステップと、
前記絶縁中間層の表面にバンドギャップが6.5eV以上、誘電率が7以上の金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
バンドギャップが3eV以上の半導体材料と、絶縁中間層と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に、13族と14族と15族の元素を含む化合物、13族と15族の元素を含む化合物、CNまたは酸化アルミニウムの少なくとも1種からなる絶縁中間層を形成する絶縁中間層形成ステップと、
前記絶縁中間層の表面にバンドギャップが6.5eV以上、誘電率が7以上の金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法である。
本請求項の発明は、物の発明である請求項2または請求項3を、製造方法の発明として捉えたものである。
本請求項の発明においては、絶縁中間層をリモートプラズマによるCVDを用いて形成するのが好ましい。また、絶縁中間層を形成させることで、半導体材料の表面の欠陥または未結合手が補償される。
本請求項の発明においては、絶縁中間層をリモートプラズマによるCVDを用いて形成するのが好ましい。また、絶縁中間層を形成させることで、半導体材料の表面の欠陥または未結合手が補償される。
請求項10に記載の発明は、前記の電子デバイスの製造方法であって、
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒すものであることを特徴とする電子デバイスの製造方法である。
前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒すものであることを特徴とする電子デバイスの製造方法である。
本請求項の発明は、物の発明である請求項1と請求項3から請求項8の特徴を、界面処理に限定した製造方法の発明として捉えたものである。
請求項11に記載の発明は、前記の電子デバイスの製造方法であって、
前記半導体材料はダイヤモンド、化合物系半導体(但し、SiCを除く)のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒す酸化性処理と、
その後還元性薬液に晒す還元性処理を有していることを特徴とする電子デバイスの製造方法である。
前記半導体材料はダイヤモンド、化合物系半導体(但し、SiCを除く)のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒す酸化性処理と、
その後還元性薬液に晒す還元性処理を有していることを特徴とする電子デバイスの製造方法である。
本請求項の発明は、物の発明である請求項1と請求項3から請求項8の特徴を、界面処理に限定し、半導体材料はダイヤモンド、化合物系半導体(但し、SiCを除く)に限定した製造方法の発明として捉えたものである。
なお、かかる界面処理を行なう具体的な目的、なされる作用であるが、ダイヤモンドは成膜後の表面がHで終端されているため、酸化性薬液処理によりHを除去するためであり(Hがあると表面が導電性になる)、化合物系半導体(但し、SiCを除く)は、例えばGaNは、表面に不均一な自然酸化膜(GaO)が出来るため、還元性処理でこの不均一層を除去するためである。
なお、かかる界面処理を行なう具体的な目的、なされる作用であるが、ダイヤモンドは成膜後の表面がHで終端されているため、酸化性薬液処理によりHを除去するためであり(Hがあると表面が導電性になる)、化合物系半導体(但し、SiCを除く)は、例えばGaNは、表面に不均一な自然酸化膜(GaO)が出来るため、還元性処理でこの不均一層を除去するためである。
本発明においては、ワイドバンドギャップを有する半導体材料を使用した電子デバイスの絶縁膜の材料と形成方法に工夫を凝らし、また半導体材料層と絶縁膜との界面を適切にすることに工夫を凝らしたため、耐電圧特性に優れ、ひいては大電力に使用すること等が可能であり、その上フラットバンドの位置も適切であり、界面準位の上昇が発生せず、高速作動する電子デバイスとなる。
以下、本発明をその最良の実施の形態に基づいて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
(第1の実施の形態)
本実施の形態は、半導体材料がSiCであり、絶縁中間層はB−C−N−Oであり、絶縁膜はAlSiOである半導体デバイス(電界効果型トランジスタ)に関する。
本実施の形態は、半導体材料がSiCであり、絶縁中間層はB−C−N−Oであり、絶縁膜はAlSiOである半導体デバイス(電界効果型トランジスタ)に関する。
六方晶SiC基板上で原料ガスを熱分解させて成分元素を基板上に堆積させる化学気相成長法、エッチング等を用いて、基板上にSiCからなる電子デバイスの半導体材料層を形成した。
次いで、室温で5重量%フッ酸溶液に10分間晒して表面の自然酸化膜を取去り、さらに室温で30重量%過酸化水素水に30分間晒して、半導体材料層の表面に半導体材料自身のごく薄い酸化皮膜(SiCO層)からなる領域を形成した。
酸化性処理によるごく薄い酸化皮膜からなる領域を形成することによって、半導体表面の欠陥または未結合手が、酸素により補償される。
次いで、室温で5重量%フッ酸溶液に10分間晒して表面の自然酸化膜を取去り、さらに室温で30重量%過酸化水素水に30分間晒して、半導体材料層の表面に半導体材料自身のごく薄い酸化皮膜(SiCO層)からなる領域を形成した。
酸化性処理によるごく薄い酸化皮膜からなる領域を形成することによって、半導体表面の欠陥または未結合手が、酸素により補償される。
次いで、酸化皮膜の形成された半導体材料層の表面に、半導体材料の表面がプラズマに直接晒されることがないリモートプラズマを使用して発生させた蒸気を蒸着させるCVD法により、厚さ5〜10nmのBCNO層を形成した。なお、原料のCVDガスは、BCl3、N2、CH4、H2、O2の混合ガスであり、基板温度は400℃である。
次いで、BCNO層の表面に、絶縁膜としてPVD法にてSiを含む厚さ20〜60nmのAlSiO層を形成した。スパッタターゲットは、Al2O3とSiの混合物基板であり、成膜温度はおおよそ50〜100℃である。なお、既にSiC半導体材料層の表面にBCNO層を形成しているため、AlSiO層の成膜時に比較的原子重量が大きなSiやAlをPVD法で打ち込んでも、SiC層の表面、あるいはSiC層とBCN層の界面に何らかの悪影響が生じることはない。
また、形成したAlSiO層からなる絶縁膜のAlとSiとOの元素比率は、3:1:6である。ここに、絶縁膜としてAl2O3中にSiを混入してAlSiOとするのは、Al2O3のグレインバウンダリー(結晶粒界)にSiが偏析して、粒界に沿って生じる電流パスを抑制して、リーク電流を減少させるためである。
また、形成したAlSiO層からなる絶縁膜のAlとSiとOの元素比率は、3:1:6である。ここに、絶縁膜としてAl2O3中にSiを混入してAlSiOとするのは、Al2O3のグレインバウンダリー(結晶粒界)にSiが偏析して、粒界に沿って生じる電流パスを抑制して、リーク電流を減少させるためである。
なお、BCN層であるが、成膜時に原料ガス中の酸素分子が分解されて蒸着すること、BCN層の表面にAlとSiとOをPVD法にて打ち込まれることのため、OはBCN層に浸入する。このため、BCN層は、最終的にはBとCとNとOの元素比率が3:2:3:2のBCNO層となる。
この、ゲートが形成されていない状態(時点)での電子デバイスの各層の積層状態を、図1に示す。図1において、10は半導体材料のSiC層であり、11はSiC層の表面の界面処理層であり、19は最初のSiC層の表面であり、21は後記のようにOの濃度が比較的少ないBCNOからなる下部絶縁中間層であり、22はBCNOからなる絶縁中間層であり、30はAlSiOからなる絶縁膜である。なお、下部絶縁中間層21と絶縁中間層22の区別は、実際には困難である。
また、AlSiOの誘電率(K)は8〜10であり、バンドギャップは8〜8.5eVである。
図1において、SiC層10は、最初のSiC層の表面19で示す位置まで積層されていたが、界面処理としてフッ酸溶液次いで過酸化水素水に晒されて、その表面が図1に示すように厚さδだけ侵食されたため、SiC層10の表面は図で下方に後退し、さらに下方に後退したSiC層10の表面は過酸化水素水にて酸化されるため、ごく薄いSiCの酸化物が形成された界面処理層11となっている。
また、AlSiOの誘電率(K)は8〜10であり、バンドギャップは8〜8.5eVである。
図1において、SiC層10は、最初のSiC層の表面19で示す位置まで積層されていたが、界面処理としてフッ酸溶液次いで過酸化水素水に晒されて、その表面が図1に示すように厚さδだけ侵食されたため、SiC層10の表面は図で下方に後退し、さらに下方に後退したSiC層10の表面は過酸化水素水にて酸化されるため、ごく薄いSiCの酸化物が形成された界面処理層11となっている。
SiC層10の表面に、CVD法にてBCNが蒸着されて絶縁中間層22形成されるが、この際界面処理層11の欠陥、未結合手が補償され、界面準位密度を低下させることとなる。
絶縁中間層22には、この後の工程で、表面にAlSiOからなる絶縁膜30がPVD法で形成されるが、この際O(酸素原子)がBCN層内に入り込む。このため、絶縁中間層22の下部(反表面側方向)はOの濃度が比較的少ない下部絶縁中間層21となり、表面側はBCNOからなる絶縁中間層22となる。
絶縁中間層22が存在するため、絶縁膜30をPVD法で形成しても、界面がダメージを受けるのが抑制される。
絶縁中間層22には、この後の工程で、表面にAlSiOからなる絶縁膜30がPVD法で形成されるが、この際O(酸素原子)がBCN層内に入り込む。このため、絶縁中間層22の下部(反表面側方向)はOの濃度が比較的少ない下部絶縁中間層21となり、表面側はBCNOからなる絶縁中間層22となる。
絶縁中間層22が存在するため、絶縁膜30をPVD法で形成しても、界面がダメージを受けるのが抑制される。
この状態の下部絶縁中間層21と絶縁中間層22と絶縁膜30からなる絶縁用薄膜の絶縁特性の試験結果を、図2に示す。図2において、横軸は電圧(V)であり、縦軸は電流密度(A/cm2)である。
なお、絶縁特性を調べるための実験であるため、基板はSi基板とした。
また、実線が実施例の場合であり、破線は比較例としての厚さが100nmのBCNO膜の場合である。
図2より、比較例のBCNO膜では2V弱で絶縁性が損われているが、本実施の形態の絶縁用薄膜では、金属酸化物を含む膜、特にAlSiOのために、少なくとも5Vまで良好な絶縁特性を有しているのが判る。
以上の他、このゲート絶縁膜では、容量を高めるためBCNにOを添加している。この際、下部絶縁中間層21を形成するOの濃度が少ないBCNOからなる下部絶縁層は、本来のBCNOからなる絶縁中間層に比べてKが小さいため、絶縁膜と半導体材料間の寄生容量も小さくなる。
なお、絶縁特性を調べるための実験であるため、基板はSi基板とした。
また、実線が実施例の場合であり、破線は比較例としての厚さが100nmのBCNO膜の場合である。
図2より、比較例のBCNO膜では2V弱で絶縁性が損われているが、本実施の形態の絶縁用薄膜では、金属酸化物を含む膜、特にAlSiOのために、少なくとも5Vまで良好な絶縁特性を有しているのが判る。
以上の他、このゲート絶縁膜では、容量を高めるためBCNにOを添加している。この際、下部絶縁中間層21を形成するOの濃度が少ないBCNOからなる下部絶縁層は、本来のBCNOからなる絶縁中間層に比べてKが小さいため、絶縁膜と半導体材料間の寄生容量も小さくなる。
参考までに、同じ方法、条件でAlSiOが20nm、BCNOが10nmの厚さとしたn−SiCのC−V特性を、図3に示す。図3において、横軸は電圧(MV/cm)であり、縦軸はリーク電流密度(A/cm2)である。図3に示すように、電界0を中心にしてプラス方向とマイナス方向が対称な良好なカーブが得られた。
また、バンドギャップは6.5eV以上あり、ワイドバンドギャップ電子デバイス用の絶縁膜材料として充分であった。
また、バンドギャップは6.5eV以上あり、ワイドバンドギャップ電子デバイス用の絶縁膜材料として充分であった。
完成させた電子デバイスを対象にして、容量−電圧特性の試験を行なった。その結果を、図4に示す。図4において、横軸は電圧(V)であり、縦軸はカーブが飽和した容量を1として規格化して表現した容量(C/C0)である。図4の実線が、実施例のAlSiOが20nm、BCNOが10nmの厚さとしたn−SiCの場合であり、破線が比較例として製造したAlSiO層のみの絶縁膜を有する電子デバイスの場合である。Alを含む高誘電率の絶縁膜を半導体材料層の表面に直接形成するとマイナスチャージによりフラットバンドがプラスにシフトするが、間にBCNO層を形成すると、15族のNを含んでいるためそれを防止することが判る。
(その他の実施の形態)
AlSiO層の厚さが20nmの他は第1の実施例と同じワイドギャップ電子デバイスのヒステリシス特性を調べたが、やはり良好であった。
また、Al膜を蒸着法にて厚さ10nmに堆積し、大気中に放置して酸化させ、その後AlSiO膜を形成したが、優れた半導体デバイスとなった。
また、半導体材料層表面の界面処理は行なったが、BCN膜は堆積させず、AlSiO膜を形成した電子デバイスも製造したが、良好な耐電圧性等を有していた。
AlSiO層の厚さが20nmの他は第1の実施例と同じワイドギャップ電子デバイスのヒステリシス特性を調べたが、やはり良好であった。
また、Al膜を蒸着法にて厚さ10nmに堆積し、大気中に放置して酸化させ、その後AlSiO膜を形成したが、優れた半導体デバイスとなった。
また、半導体材料層表面の界面処理は行なったが、BCN膜は堆積させず、AlSiO膜を形成した電子デバイスも製造したが、良好な耐電圧性等を有していた。
また、誘電率(K)が7以上、かつバンドギャップ(Eg)が6.5eV以上の金属酸化物としては、以下のような物質があることを確認した。
Al2O3(K=9〜12、Eg=8.8eV)、
MgO(K=10〜12、Eg=7.6eV)、
AlYO3(K=16〜17、Eg=7.5eV)、
なお、誘電率(K)が7以上、かつバンドギャップ(Eg)が5eV以上の金属酸化物として、以下のような物質があることを確認した。
SiN(K=7、Eg=5eV)
ZrSiO4(K=12、Eg=6eV)
Y2O3(K=11、Eg=6.1eV)
ZrO2(K=22、Eg=5.9eV)
HfO2(K=22、Eg=5.6eV)
GdScO3(K=19〜29、Eg=6eV)
La2O3(K=24、Eg=5.4eV)
LaAlO3(K=25、Eg=5.7eV)
Al2O3(K=9〜12、Eg=8.8eV)、
MgO(K=10〜12、Eg=7.6eV)、
AlYO3(K=16〜17、Eg=7.5eV)、
なお、誘電率(K)が7以上、かつバンドギャップ(Eg)が5eV以上の金属酸化物として、以下のような物質があることを確認した。
SiN(K=7、Eg=5eV)
ZrSiO4(K=12、Eg=6eV)
Y2O3(K=11、Eg=6.1eV)
ZrO2(K=22、Eg=5.9eV)
HfO2(K=22、Eg=5.6eV)
GdScO3(K=19〜29、Eg=6eV)
La2O3(K=24、Eg=5.4eV)
LaAlO3(K=25、Eg=5.7eV)
従って、構造は多少複雑になるが、金属酸化物製絶縁膜を複数あるいはさらに多層に積み重ねて、一層の高誘電率と高絶縁性を有するゲート絶縁膜とすることも可能である。
またこの際、例えばゲート絶縁膜として、AlSiOのようにフラットバンドをシフトさせる等の特別な性質を示す材料を使用する場合に、ゲートの近傍は逆のチャージを有する等の反対の性質を示す元素を含む材料を使用して、シフト補償する等のごとく、各種材料を組合せて、好ましくない特性を補償したり、用途に応じて好ましい特性を発揮させたりすることも可能となる。
またこの際、例えばゲート絶縁膜として、AlSiOのようにフラットバンドをシフトさせる等の特別な性質を示す材料を使用する場合に、ゲートの近傍は逆のチャージを有する等の反対の性質を示す元素を含む材料を使用して、シフト補償する等のごとく、各種材料を組合せて、好ましくない特性を補償したり、用途に応じて好ましい特性を発揮させたりすることも可能となる。
10 SiC層
11 SiC層の界面処理層
19 最初のSiC層の表面
21 下部絶縁中間層
22 絶縁中間層
30 絶縁膜
11 SiC層の界面処理層
19 最初のSiC層の表面
21 下部絶縁中間層
22 絶縁中間層
30 絶縁膜
Claims (11)
- 半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に前記半導体材料の酸化物層からなる領域を有していることを特徴とする電子デバイス。 - 半導体材料の層と、金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスであって、
前記半導体材料は、バンドギャップが3eV以上であり、
前記絶縁膜の材料は、バンドギャップが6.5eV以上、誘電率が7以上であり、
前記半導体材料の層と前記絶縁膜の間に絶縁中間層膜を有していることを特徴とする電子デバイス。 - 前記半導体材料の層と前記絶縁中間層膜の間に、前記半導体材料の酸化物層からなる領域を有していることを特徴とする請求項2に記載の電子デバイス。
- 前記絶縁中間層は、13族と14族と15族の元素を含む酸化物、13族と15族の元素を含む酸化物、CNOまたは酸化アルミニウムのうちの少なくとも1種からなることを特徴とする請求項2または請求項3に記載の電子デバイス。
- 前記13族、14族、15族の元素は、各々B、C、Nであることを特徴とする請求項4に記載の電子デバイス。
- 前記絶縁膜は、Al2O3にSi、Y、N、Hfの少なくとも1種の元素を添加した材料からなることを特徴とする請求項1ないし請求項5のいずれかに記載の電子デバイス。
- 前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであることを特徴とする請求項1ないし請求項6のいずれかに記載の電子デバイス。
- バンドギャップが3eV以上の半導体材料と、半導体材料の酸化物層からなる領域と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に前記半導体材料の酸化物層からなる領域を形成する界面処理ステップと、
前記界面処理ステップがなされた半導体材料の表面に、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法。 - バンドギャップが3eV以上の半導体材料と、絶縁中間層と、バンドギャップが6.5eV以上、誘電率が7以上の金属酸化物または金属酸化物を含む物質製の絶縁膜を有する電子デバイスの製造方法であって、
前記半導体材料の表面に、13族と14族と15族の元素を含む化合物、13族と15族の元素を含む化合物、CNまたは酸化アルミニウムの少なくとも1種からなる絶縁中間層を形成する絶縁中間層形成ステップと、
前記絶縁中間層の表面にバンドギャップが6.5eV以上、誘電率が7以上の金属酸化物を含む物質製の絶縁膜を形成する絶縁膜形成ステップを有していることを特徴とする電子デバイスの製造方法。 - 前記半導体材料は、ダイヤモンド、化合物系半導体のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒すものであることを特徴とする請求項8または請求項9に記載の電子デバイスの製造方法。 - 前記半導体材料はダイヤモンド、化合物系半導体(但し、SiCを除く)のいずれかであり、
前記界面処理ステップは、前記半導体材料の表面を酸化性薬液に晒すか、またはさらに紫外線にも晒す酸化性処理と、
その後還元性薬液に晒す還元性処理を有していることを特徴とする請求項8または請求項9に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229675A JP2008053554A (ja) | 2006-08-25 | 2006-08-25 | 電子デバイスとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229675A JP2008053554A (ja) | 2006-08-25 | 2006-08-25 | 電子デバイスとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053554A true JP2008053554A (ja) | 2008-03-06 |
Family
ID=39237293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229675A Pending JP2008053554A (ja) | 2006-08-25 | 2006-08-25 | 電子デバイスとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053554A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151366A (ja) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | 誘電体膜の製造方法 |
WO2011108615A1 (ja) * | 2010-03-02 | 2011-09-09 | 次世代パワーデバイス技術研究組合 | 半導体トランジスタ |
WO2012157463A1 (en) * | 2011-05-13 | 2012-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014135347A (ja) * | 2013-01-09 | 2014-07-24 | Transphorm Japan Inc | 半導体装置及び半導体装置の製造方法 |
TWI481027B (zh) * | 2011-12-09 | 2015-04-11 | Power Integrations Inc | 高品質GaN高電壓矽異質結構場效電晶體 |
-
2006
- 2006-08-25 JP JP2006229675A patent/JP2008053554A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011151366A (ja) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | 誘電体膜の製造方法 |
WO2011108615A1 (ja) * | 2010-03-02 | 2011-09-09 | 次世代パワーデバイス技術研究組合 | 半導体トランジスタ |
CN102792449A (zh) * | 2010-03-02 | 2012-11-21 | 先进动力设备技术研究协会 | 半导体晶体管 |
US9875899B2 (en) | 2010-03-02 | 2018-01-23 | Fuji Electric Co., Ltd. | Semiconductor transistor |
WO2012157463A1 (en) * | 2011-05-13 | 2012-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8736371B2 (en) | 2011-05-13 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transistors each of which includes an oxide semiconductor |
TWI562534B (en) * | 2011-05-13 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
TWI481027B (zh) * | 2011-12-09 | 2015-04-11 | Power Integrations Inc | 高品質GaN高電壓矽異質結構場效電晶體 |
JP2014135347A (ja) * | 2013-01-09 | 2014-07-24 | Transphorm Japan Inc | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101474B2 (en) | Structure and method of forming buried-channel graphene field effect device | |
US9607826B2 (en) | Semiconductor device manufacturing methods and methods of forming insulating material layers | |
CN110911492B (zh) | 电子器件和制造该电子器件的方法 | |
US7700438B2 (en) | MOS device with nano-crystal gate structure | |
JP6041281B2 (ja) | 電界効果トランジスタ | |
KR20080069130A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008053554A (ja) | 電子デバイスとその製造方法 | |
Bhuyian et al. | Multilayered ALD HfAlO x and HfO 2 for high-quality gate stacks | |
Tsui et al. | High-Performance Metal–Insulator–Metal Capacitors With $\hbox {HfTiO}/\hbox {Y} _ {2}\hbox {O} _ {3} $ Stacked Dielectric | |
JP5050351B2 (ja) | 半導体装置の製造方法 | |
JP2015508569A (ja) | ダイヤモンドの基板にmos積層体を製造する方法 | |
KR101455263B1 (ko) | 기판의 산화물 제거 방법 및 이를 이용한 반도체 소자 제조 방법 | |
JP3696196B2 (ja) | 半導体装置 | |
Wu et al. | Comparison of Ge Surface Passivation Between $\hbox {SnGeO} _ {x} $ Films Formed by Oxidation of Sn/Ge and $\hbox {SnGe} _ {x}/\hbox {Ge} $ Structures | |
JP4868910B2 (ja) | 半導体装置およびその製造方法 | |
JP2005277223A (ja) | 半導体装置およびその製造方法 | |
JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
US6323114B1 (en) | Stacked/composite gate dielectric which incorporates nitrogen at an interface | |
TW201216363A (en) | Dielectric structure, transistor and manufacturing method thereof with praseodymium oxide | |
JP2016157874A (ja) | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 | |
Kar et al. | Physics and Technology of High-k Materials 9 | |
WO2022190817A1 (ja) | 強誘電性薄膜の形成方法、それを備える半導体装置 | |
KR102056312B1 (ko) | 고유전율 절연막이 구비된 저마늄 반도체 소자 및 이의 제조방법 | |
JP5252627B2 (ja) | 半導体装置の製造方法および半導体装置 | |
Lim et al. | Characteristics of a‐IZO TFTs with high‐κ HfSiOx gate insulator annealed in various conditions |