JP6041281B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP6041281B2
JP6041281B2 JP2015543739A JP2015543739A JP6041281B2 JP 6041281 B2 JP6041281 B2 JP 6041281B2 JP 2015543739 A JP2015543739 A JP 2015543739A JP 2015543739 A JP2015543739 A JP 2015543739A JP 6041281 B2 JP6041281 B2 JP 6041281B2
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
dielectric
type
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015543739A
Other languages
English (en)
Other versions
JPWO2015059986A1 (ja
Inventor
真司 右田
真司 右田
太田　裕之
裕之 太田
福田　浩一
浩一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Application granted granted Critical
Publication of JP6041281B2 publication Critical patent/JP6041281B2/ja
Publication of JPWO2015059986A1 publication Critical patent/JPWO2015059986A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、サブスレッショルド領域での電流変化率を急峻として、電流値を一桁変化させるのに必要なゲート電圧を小さくする電界効果トランジスタに関する。
半導体集積回路の低消費電力化を目的として、構成要素としての個々のトランジスタにおける消費電力を低減させることが求められている。
そのような手法として、前記トランジスタのオン・オフのスイッチング動作を規定する閾値電圧以下の領域（サブスレッショルド領域）における電流変化率を急峻とすることで、スイッチング動作に必要な電力を低減させる研究開発が進められている。このサブスレッショルド領域での電流変化率は、電流値を一桁変化させるのに必要なゲート電圧（Ｓファクタ）として指標され、その値が低い値であるほど、スイッチング動作を急峻なものとすることができる。
しかしながら、通常のトランジスタの構成では、前記サブスレッショルド領域の室温での電流変化率が、理論的に６０ｍＶ／ｄｅｃａｄｅ以上とされ、これを下回る急峻な特性が得られない問題がある（例えば、非特許文献１参照）。
そのため、従来のトランジスタとは異なる構成により、前記電流変化率が６０ｍＶ／ｄｅｃａｄｅより小さい、急峻な特性を有する新規なトランジスタの開発が模索されている状況である。
このような新規なトランジスタとしては、例えば、トンネル現象を利用するトンネル電界効果型トランジスタ（非特許文献２）が提案されている。
しかしながら、前記提案に係るトンネル電界効果型トランジスタでは、トンネル接合に強い電界を印加することでバンドを変調し、キャリアのトンネル輸送を誘起するため、動作に大きなゲート電圧を必要とし、低消費電力化を実現できていない問題がある。
したがって、低消費電力で、前記サブスレッショルド領域における電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させるための新規トランジスタの研究開発が様々な観点から模索されているのが現状である。
Yuan Taur and Tak H. Ning著、Fundamentals of MODERN VLSI DEVICES, Cambridge University Press 1998, p. 128. W. Y. Choi, et.al., Electron Device Letters 28 (2007) 743.
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低消費電力で、サブスレッショルド領域における電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることが可能な電界効果トランジスタを提供することを目的とする。
前記課題を解決するため、本発明者は、鋭意検討を行い、以下の知見を得た。
即ち、蓄積動作型の電界効果トランジスタにおいて、ゲート絶縁膜を、ゲート電極に印加されるゲート電圧の大きさに応じて比誘電率が減少変化する前記比誘電率の変化勾配を有する誘電体で構成することにより、低消費電力で、サブスレッショルド領域における電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることができることの知見を得た。
この知見について、図１を用いて説明する。図１は、前記比誘電率が変化しない材料及び前記比誘電率が変化する誘電体で前記ゲート絶縁膜を形成した場合のトランジスタ特性を示す図である。図１に示すように、前記比誘電率が５で一定の場合の電流変化率（ドレイン電流−ゲート電圧特性）を示す曲線ａ、前記比誘電率が１０で一定の場合の前記電流変化率を示す曲線ｂ及び前記比誘電率が２５で一定の場合の前記電流変化率を示す曲線ｃでは、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることはできないが、前記ゲート電極の電界強度に応じて前記比誘電率が変化する場合の前記電流変化率を示す曲線ｄでは、前記比誘電率が５，１０，２５の場合の特性を横切るように特性が変化し、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることができる。
本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞ 共通してＮ型及びＰ型のいずれか一つの導電型とされるソース領域、チャネル領域及びドレイン領域が形成される半導体層と、ゲート絶縁膜を介して前記チャネル領域に隣接して配されるゲート電極とを有し、ノーマリーオフで動作する蓄積層動作型の電界効果トランジスタであって、前記ゲート絶縁膜が、前記ゲート電極に印加されるゲート電圧の大きさに応じて比誘電率が減少変化する前記比誘電率の変化勾配を有する誘電体で形成されることを特徴とする電界効果トランジスタ。
＜２＞ 誘電体に加わる電界強度が０のときを原点として、前記原点から外れる前記電界強度の範囲に、前記誘電体が比誘電率の極大値を有する前記＜１＞に記載の電界効果トランジスタ。
＜３＞ 誘電体が、ゲート電圧を０．５Ｖ変調したとき、変調前の比誘電率と比べて０．５倍以下の前記比誘電率となる前記比誘電率の変化勾配を有する前記＜１＞から＜２＞のいずれかに記載の電界効果トランジスタ。
＜４＞ 誘電体が、ぺロブスカイト型結晶構造を有する金属酸化物、ホタル石型結晶構造を有する金属酸化物、種類の異なる前記ペロブスカイト型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、種類の異なる前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、及び前記ペロブスカイト型結晶構造を有する金属酸化物の層と前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造のいずれかで形成される前記＜１＞から＜３＞のいずれかに記載の電界効果トランジスタ。
＜５＞ 半導体層の厚みが、６ｎｍ〜１０ｎｍである前記＜１＞から＜４＞のいずれかに記載の電界効果トランジスタ。
＜６＞ チャネル領域の不純物濃度が、４×１０１８／ｃｍ３〜７×１０１８ｃｍ３である前記＜１＞から＜５＞のいずれかに記載の電界効果トランジスタ。
＜７＞ チャネル領域とゲート絶縁膜との間に界面層が配される前記＜１＞から＜６＞のいずれかに記載の電界効果トランジスタ。
＜８＞ 半導体層の形成材料が、シリコン、ゲルマニウム、スズ、シリコンとゲルマニウムの混晶、ゲルマニウムとスズの混晶、及びＩＩＩ−Ｖ族化合物のいずれかである前記＜１＞から＜７＞のいずれかに記載の電界効果トランジスタ。
＜９＞ トランジスタ構造が、バルク型、ＳＯＩ型、フィン型、及びナノワイア型のいずれかである前記＜１＞から＜８＞のいずれかに記載の電界効果トランジスタ。
本発明によれば、従来技術における前記諸問題を解決することができ、低消費電力で、サブスレッショルド領域における電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることが可能な電界効果トランジスタを提供することができる。
比誘電率が変化しない材料及び比誘電率が変化する誘電体でゲート絶縁膜を形成した場合のトランジスタ特性を示す図である。 本発明の一実施形態に係る電界効果トランジスタの断面構造を示す説明図である。 誘電体の電界強度−誘電率特性を示す図である。 非線形応答誘電体の電界強度−誘電率特性を示す図である。 ペロブスカイト型結晶構造を有するＳｒＴｉＯ３の比誘電率の電界依存性の一例を示す図である。 超格子構造を有する誘電体の比誘電率（静電容量）の電界（電圧）依存性の一例を示す図である。 シミュレーション試験の対象とする電界効果トランジスタの断面構造を示す説明図である。 電界効果トランジスタのゲート電圧−ドレイン電流特性を示す図である。 ゲート電圧に対するゲート絶縁膜のＥＯＴ変化を示す図である。 ゲート電圧を０．５Ｖ変調したときのＥＯＴ変化率特性を示す図である。 チャネル領域の厚みを変化させた場合の電流変化率（Ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）を算出した結果を示す図である。 チャネル領域の不純物濃度を変化させた場合の電流変化率（Ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）を算出した結果を示す図である。 ＳｒＨｆＯ３膜の結晶構造の測定結果を示す図である。 ペロブスカイト型結晶構造を有するＳｒＨｆＯ３の単体膜が形成されたＳｉ基板におけるＳｒ原子の深さ分布の測定結果を示す図である。 界面層を形成した場合のＳｒ原子の深さ分布の測定結果を示す図である。
本発明の電界効果トランジスタを、図２を主として参照しつつ説明する。図２は、本発明の一実施形態に係る電界効果トランジスタの断面構造を示す説明図である。該図２に示すように、電界効果トランジスタ１０は、支持基板１、絶縁層２、ソース領域３、ドレイン領域４、チャネル領域５、界面層６、ゲート絶縁膜７及びゲート電極８で構成される。
支持基板１としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、公知のＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板中の支持基板を適用することができる。
絶縁層２は、支持基板１上に配される。この絶縁層２としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ＳＯＩ基板中の埋め込み酸化膜を適用することができる。
ソース領域３、ドレイン領域４及びチャネル領域５が形成される半導体層９は、絶縁層２上に配される。この半導体層９としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記ＳＯＩ基板中の半導体層を適用することができる。即ち、支持基板１、絶縁層２及び半導体層９としては、前記ＳＯＩ基板を用いて構成することができる。
なお、前記ＳＯＩ基板を例示したが、半導体層９を構成する半導体材料としては、特に制限はなく、シリコン以外の半導体材料を適宜選択することもでき、例えば、ゲルマニウム、スズ、シリコンとゲルマニウムの混晶、ゲルマニウムとスズの混晶、ＩｎｘＧａ１−ｘＡｓ（ただし、ｘが０．５３以上）、ＧａＳｂ等のＩＩＩ−Ｖ族化合物などを用いることができる。
半導体層９の厚みとしては、特に制限はないが、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させる観点から、６ｎｍ〜１０ｎｍが好ましい。
ソース領域３及びドレイン領域４は、半導体層９に不純物物質をイオン注入して形成される。前記不純物物質としては、キャリアを生じさせる材料であれば、特に制限はなく、Ｎ型の導電型とする場合、Ｐ、Ａｓ等が挙げられる。また、Ｐ型の導電型とする場合、Ｂ等が挙げられる。イオン注入の方法としては、特に制限はなく、公知のイオン注入方法により実施することができ、例えば、公知のイオン注入装置により半導体層９に対し、二フッ化ホウ素（ＢＦ２）ガス、ホスフィン（ＰＨ３）ガス、アルシン（ＡｓＨ３）ガス等の原料ガス、固体Ｐ、固体Ａｓ等の原料固体をイオン源とするイオン注入を行うことで実施することができる。
これらソース領域３及びドレイン領域４は、同一の導電型で形成される。また、ソース領域３及びドレイン領域４における前記不純物物質の濃度としては、特に制限はないが、寄生抵抗を低減するために１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３が好ましい。
チャネル領域５は、ソース領域３−ドレイン領域４の間に配され、蓄積動作型のトランジスタとして、ソース領域３及びドレイン領域４と同一の導電型で形成される。
このチャネル領域５としては、特に制限はなく、ソース領域３及びドレイン領域４と同様の形成方法により形成することができるが、チャネル領域５における前記不純物濃度としては、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させる観点から、４×１０１８／ｃｍ３〜７×１０１８／ｃｍ３が好ましい。
以上のように、半導体層９は、共通してＮ型及びＰ型のいずれか一つの導電型とされるソース領域３、チャネル領域５及びドレイン領域４が形成され、蓄積層型のトランジスタ動作が可能とされる。即ち、所定のゲート電圧をゲート電極８に設定したときに、ゲート電極８とチャネル領域５との電気的ポテンシャル差によって生じる電界効果により、チャネル領域５が空乏化してソース領域３−ドレイン領域４間のドレイン電流を遮断し（オフ状態）、異なるゲート電圧をゲート電極８に印加したときに、チャネル領域５の空乏化が減退してチャネル領域５中にソース領域３及びドレイン領域４と同じキャリアの蓄積層の形成が促進され、前記蓄積層を介してソース領域３−ドレイン領域４間にドレイン電流が流れる（オン状態）。
ところで、前記蓄積動作型のトランジスタでは、ゲート電圧を印加していない場合でも電流が流れる、ノーマリーオンで動作するタイプが一般的であるが、低消費電力の集積回路に適用する際のトランジスタとしては、ノーマリーオフで動作するタイプが好ましい。そこで、電界効果トランジスタ１０では、ノーマリーオフで動作するタイプの蓄積動作型のトランジスタとしている。
なお、電界効果トランジスタ１０では、公知の例にしたがって、ゲート電極８の金属材料（仕事関数）及びチャンネル領域５（半導体層９）の厚みを調整することで、オン・オフ動作を規定する閾値電圧を所定の値に設定し、ノーマリーオフで動作させることができる。即ち、前記閾値電圧の設定により、電界効果トランジスタ１０では、ゲート電圧を印加していない状態でも、ゲート電極８とチャネル領域５の電気ポテンシャルの差によって発生する電界を打ち消すようにチャネル領域５が空乏化してオフ状態とされる一方で、ゲート電圧を正の方向に印加すると前記電界が弱まり、空乏化が減退してオン状態とされる。
ゲート絶縁膜７は、チャネル領域５上に配され、ゲート電極８に印加されるゲート電圧の大きさに応じて比誘電率が減少変化する前記比誘電率の変化勾配を有する誘電体で形成される。この誘電体の特性を図３を用いて説明する。なお、図３は、誘電体の電界強度−誘電率特性を示す図である。
一般に、誘電体には、該図３中の符号Ａで例示される特性を有する、電界強度の変化に応じて比誘電率が変化する誘電体（ここでは、この誘電体を非線形応答誘電体と呼ぶこととする）と、符号Ｂで例示される特性を有する、電界強度の変化に対して比誘電率が変化しない誘電体（ここでは、この誘電体を線形応答誘電体と呼ぶこととする）が存在する。前記線形応答誘電体の代表的な例としては、ＳｉＯ２が挙げられ、前記蓄積動作型の電界効果トランジスタや反転動作型の電界効果トランジスタのゲート絶縁膜として、広く用いられている。これに対して、電界効果トランジスタ１０では、ゲート絶縁膜７の形成材料として前記非線形応答誘電体を用い、ゲート電極８に印加される前記ゲート電圧の大きさに応じて前記比誘電率が減少変化する前記比誘電率の変化勾配を利用して、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させる。
ここで、電界効果トランジスタ１０では、前記ゲート電圧の大きさに応じて前記比誘電率が変化する前記非線形応答誘電体において、その比誘電率が減少変化する前記比誘電率の変化勾配の全部又は一部を利用するように、前記ゲート電圧の範囲を設定して動作させる。
また、図３に関し、符号Ａで例示される特性を有する前記非線形応答誘電体では、前記電界強度に応じて前記比誘電率が変化するが、電界効果トランジスタ１０では、前記ゲート電圧の動作範囲において、前記ゲート電圧が増加するときに前記非線形応答誘電体の前記電界強度が変化して、前記比誘電率が減少変化する作用を利用する。
前記非線形応答誘電体としては、加えられる電界強度が０のときを原点として、前記原点から外れる前記電界強度の範囲に前記比誘電率の極大値を有することが好ましい。この前記非線形応答誘電体の特性を図４を用いて説明する。なお、図４は、前記非線形応答誘電体の電界強度−誘電率特性を示す図である。
該図４に示すように、前記非線形応答誘電体の好ましい特性としては、前記原点から外れる前記電界強度の範囲に前記比誘電率の極大値を有する、上に凸の曲線で示される特性が挙げられる。
蓄積動作型の電界効果トランジスタ１０では、ゲート電極８にゲート電圧が印加されていないオフ状態であっても、前述の電気的ポテンシャルの差によって生ずる電界効果により、前記非線形応答誘電体に強い電界強度が加わっている場合がある。そのため、前記原点から外れる前記電界強度の範囲に前記比誘電率の極大値を有する前記非線形応答誘電体を用いることが好適となる。
また、前記比誘電率の変化勾配を利用する電界効果トランジスタ１０では、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させる観点から、前記比誘電率の変化勾配が急峻であることが好ましく、具体的には、前記非線形応答誘電体が、ゲート電圧を絶対値で０．５Ｖ大きく変調したとき、変調前の前記比誘電率と比べて０．５倍以下の前記比誘電率となる前記比誘電率の変化勾配を有することが好ましい。
前記非線形応答誘電体としては、特に制限はなく、前記特性を有するものとして、例えば、ペロブスカイト型結晶構造を有する金属酸化物、ホタル石型結晶構造を有する金属酸化物、種類の異なる前記ぺロブスカイト型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、種類の異なる前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、及び前記ペロブスカイト型結晶構造を有する金属酸化物の層と前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造のいずれかで形成されることが好ましい。
前記ペロブスカイト型結晶構造を有する金属酸化物としては、例えば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＣａＺｒＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＣａＨｆＯ３、ＳｒＨｆＯ３、ＢａＨｆＯ３、ＰｂＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、ＳｒＢｉ２Ｎｂ２Ｏ９、Ｓｒ２Ｂｉ４Ｔｉ５Ｏ１８等が挙げられる。
また、前記ホタル石型結晶構造を有する金属酸化物としては、例えば、ＺｒＯ２、Ｙを９モル％〜１３モル％添加したＺｒＯ２、ＨｆＯ２、Ｙを９モル％〜１３モル％添加したＨｆＯ２、Ｌａを９モル％〜１３モル％添加したＨｆＯ２、（Ｚｒ，Ｈｆ）Ｏ２等が挙げられる。
また、前記超格子構造としては、例えば、ＳｒＴｉＯ３とＢａＴｉＯ３との積層構造物、ＳｒＺｒＯ３とＢａＺｒＯ３との積層構造構造物、ＳｒＨｆＯ３とＢａＨｆＯ３との積層構造構造物、ＺｒＯ２とＨｆＯ２との積層構造物、ＳｒＨｆＯ３とＨｆＯ２との積層構造、ＳｒＺｒＯ３とＺｒＯ２との積層構造物等が挙げられる。
こうした前記非線形応答誘電体としては、種々の報告例があり、これら公知例にしたがって形成することができる。これら公知例の具体例として、前記ペロブスカイト型結晶構造を有するＳｒＴｉＯ３の報告例（参考文献１）、前記超格子構造の報告例（参考文献２）を図５（ａ）、図５（ｂ）に示す。これらの図は、いずれも前記非線形応答誘電体の前記比誘電率の電界依存性を示すものである。
また、前記非線形応答誘電体で形成されるゲート絶縁膜７の厚みとしては、特に制限はないが、前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させる観点から、ゲート電圧を０．５Ｖ変調したときの実効酸化膜厚（ＥＯＴ；Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）の変化率（ＥＯＴｍａｘ／ＥＯＴｍｉｎ）が２以上であることが好ましい。なお、ＥＯＴｍａｘは、ゲート電圧変調後のＥＯＴを示し、ＥＯＴｍｉｎは、ゲート電圧変調前のＥＯＴを示す。
参考文献１：S. Komatsu et al., Jpn. J. Appl. Phys. vol. 37 (1998) p. 5651.
参考文献２：J. Kim et al., Appl. Phys. Lett. vol. 80 (2002) p. 3581.
ゲート電極８は、ゲート絶縁膜７上に配される。ゲート電極８の形成材料としては、特に制限はなく、例えば、Ａｌ，Ａｕ，Ｐｔ，Ｗ，ＴａＮ，ＴｉＮ，シリサイド等が挙げられる。また、ゲート電極８の形成方法としては、特に制限はなく、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等が挙げられる。また、ゲート電極８の厚みとしては、特に制限はなく、１０ｎｍ〜５０ｎｍ程度とすればよい。
界面層６は、チャネル領域５とゲート絶縁膜７との間に配される。この界面層６は、ゲート絶縁膜７−チャネル領域５間の各構成原子の相互拡散を抑制する役割を有し、ゲート絶縁膜７及びチャネル領域５の構成に応じて必要により配される。
界面層６の形成材料としては、特に制限はなく、ＨｆＯ２、ＺｒＯ２、Ａl２Ｏ３、ＳｉＮ、ＩｎＰ等が挙げられる。界面層６の形成方法としても、特に制限はなく、スパッタリング法、ＣＶＤ法等が挙げられる。
なお、界面層６を配する場合、界面層６の厚みとしては、薄い程好ましく、例えば、５ｎｍ以下が好ましい。また、界面層６を配する場合、前述のゲート絶縁膜７のＥＯＴとしては、界面層６のＥＯＴを加えて設定される。
このように構成される蓄積動作型の電界効果トランジスタ１０の動作について説明する。
先ず、ゲート電極８のゲート電圧を０ないしは小さい値に設定する。この時、ゲート絶縁膜７にはゲート電極８とチャネル領域５との電気ポテンシャルの差によって強い電界強度が加わっており、図４に示す前記非線形応答誘電体の特性により比誘電率が大きい状態にある。この状態において、チャネル領域５にもゲート絶縁膜７の電界と釣り合う強い電界が加わることで空乏化され、ソース領域３−ドレイン領域４間のドレイン電流を強く遮断する（オフ状態）。
次に、ゲート電極８に前記オフ状態よりも大きいゲート電圧を印加する。この時、ゲート絶縁膜７では、ゲート電圧が大きくなるにつれ、ゲート絶縁膜７の電界強度が弱くなり、前記非線形応答誘電体の特性により比誘電率が減少するように変化する。この減少変化に応じて、チャネル領域５では、空乏化された領域に次第にキャリアが蓄積し、蓄積層が形成され、チャネル領域５の前記蓄積層を介して、ソース領域３−ドレイン領域４間にドレイン電流が流れる（オン状態）。
この時、オフ状態からオン状態に移行する際の前記サブスレッショルド領域における前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させることができる。
また、オン・オフ切り替え時のゲート電圧の動作範囲を低い電圧で規定することができる。
なお、メモリ動作用途として、電界強度に応じて誘電率が変化する強誘電体でゲート絶縁膜を形成し、反転動作型の電界効果トランジスタとして構成したものが知られている。しかしながら、この前記反転動作型の電界効果トランジスタの構成を応用して、スイッチング動作用途の電界効果トランジスタを構成した場合、前記電流変化率を室温で６０ｍＶ／ｄｅｃａｄｅ未満に急峻化させたという報告はない。その理由としては、必ずしも定かではないが、本発明者らが計算検討した結果によると、前記反転層動作の場合には前記非線形応答誘電体の前記ゲート絶縁膜の効果が機能しない、ドレイン電流が一定値となる鞍点が前記サブスレショルド領域内に存在し、電流変化率の急峻化を阻害するためであると推察される。
この様子を図１、図４に示す特性を例にとり説明する。ゲート電圧が小さい時（−０．１Ｖ、図１中の曲線ｄ参照）、ゲート絶縁膜７の電界強度は強い状態にあり（１．５ＭＶ／ｃｍ、図４参照）、ゲート絶縁膜７の比誘電率は極大値をとる（比誘電率：２５、図４参照）。
この状態からゲート電圧が大きくなるにつれ（１．０Ｖ、図１中の曲線ｄ参照）、ゲート絶縁膜７の電界強度が弱くなり（１．０ＭＶ／ｃｍ、図４参照）、ゲート絶縁膜７の比誘電率が低下し（比誘電率：５、図４参照）、ドレイン電流の急峻な立ち上がりが実現される（図１中の曲線ｄ参照）。
なお、この例では、ゲート電圧を正の方向に変化させた、いわゆるＮ型トランジスタの場合について説明をしたが、本発明の電界効果トランジスタにおいては、ゲート電圧を負の方向に変化させて動作させる、いわゆるＰ型トランジスタにも適用できる。即ち、この場合もゲート絶縁膜７の比誘電率及び電界強度の変化は、正の方向に変化させた場合と同様の変化となるため、この特性を利用した電界効果トランジスタとすることができる。
また、本発明の一実施形態として、ＳＯＩ型の電界効果トランジスタに代表される、半導体層９のチャネル領域５上にゲート絶縁膜７とゲート電極８をこの順に配した構造の電界効果トランジスタ１０を例に挙げて説明をしたが、ゲート絶縁膜７を形成する前記非線形応答誘電体の特性を利用したトランジスタ構成としては、このＳＯＩ型に限られず、本発明の電界効果トランジスタとしては、結晶基板の平坦表面をチャネルとして利用するバルク型、チャネル領域を一の面と他の面をコ字状に形成されたゲート絶縁膜及びゲート電極で覆うフィン型、円筒状に形成されたチャネル領域の外周をゲート絶縁膜及びゲート電極で覆うナノワイヤ型等の公知のトランジスタ構成で構成することができる。
以上に説明した電界効果トランジスタの動作確認のため、シミュレーション試験を行った。このシミュレーション試験は、図６に示す電界効果トランジスタ２０を想定して行った。図６は、前記シミュレーション試験の対象とする電界効果トランジスタ２０の断面構造を示す説明図である。
この電界効果トランジスタ２０では、支持基板２１上に絶縁層２２と、ソース領域２３、ドレイン領域２４及びチャネル領域２５が形成された半導体層２９とがこの順で積層されるＳＯＩ基板と、チャネル領域２５上に配されるゲート絶縁膜２７と、ゲート絶縁膜２７上に配されるゲート電極２８とで構成される。
ここで、各部の詳細としては、半導体層２９の厚みを８ｎｍとし、ソース領域２３及びドレイン領域２４にイオン注入される不純物をＡｓ、その不純物濃度を１×１０２０／ｃｍ３とし、チャネル領域２５にイオン注入される不純物をＡｓ、その不純物濃度を５×１０１８／ｃｍ３とし、前記非線形応答誘電体で形成されるゲート絶縁膜２７の比誘電率を２５から５の範囲で変化可能とし、ゲート電極２８の仕事関数を５．０ｅＶとした。
前記シミュレーション試験では、ソース電極を０Ｖ、ドレイン電極を０．１Ｖの状態に保持して、電界効果トランジスタ２０のゲート電極２８にゲート電圧を印加したときのドレイン電流を計算した。なお、計算に用いたシミュレータは、セリート社によって開発されたＨｙＥＮＥＸＸ ｖｅｒ．５．５である。
シミュレーション結果を図７に示す。図７は、電界効果トランジスタ２０のゲート電圧−ドレイン電流特性を示す図である。また、図７中、符号３１は、電界効果トランジスタのゲート電圧−ドレイン電流特性を示し、符号３２は、既存の電界効果トランジスタの理論的限界とされる、前記サブスレッショルド領域の室温での電流変化率が６０ｍＶ／ｄｅｃａｄｅのドレイン電流の立ち上がり特性を示している。また、符号３３は、電界効果トランジスタのゲート電圧−比誘電率特性を示し、ゲート電圧が大きくなるにつれてゲート絶縁膜２７における比誘電率が減少変化する変化勾配を有している。
この図７に示されるように、電界効果トランジスタ２０のゲート電圧−ドレイン電流特性は、電界効果トランジスタよりも急峻なドレイン電流の立ち上がりを示し、前記サブスレッショルド領域の室温での電流変化率が４８ｍＶ／ｄｅｃａｄｅとされる。
なお、前記シミュレーション試験の計算に用いた、ゲート電圧に対するゲート絶縁膜２７の比誘電率変化について説明する。下記式（１）に示すように、前記非線形応答誘電体で形成されるゲート絶縁膜２７では、比誘電率が最も大きい時にＥＯＴが最も薄くなり、比誘電率が最も小さい時にＥＯＴが最も厚くなる関係にある。ゲート電圧に対するゲート絶縁膜２７のＥＯＴ変化を図８に示す。前記シミュレーション試験では、このＥＯＴ変化特性を用いて計算を行っている。
ただし、前記式（１）中、Ｔは、ゲート絶縁膜２７の物理膜厚を示し、εは、ゲート絶縁膜の誘電率を示し、εＳｉＯ２は、ＳｉＯ２の誘電率を示す。
以上のように、前記シミュレーション試験においては、既存の電界効果トランジスタの理論的限界である、前記サブスレッショルド領域の室温での電流変化率が６０ｍＶ／ｄｅｃａｄｅよりも、より急峻なドレイン電流の立ち上がり特性が得られている。
以下では、更に、急峻なドレイン電流の立ち上がり特性を得るための条件について検討した結果について説明する。
先ず、前述のＥＯＴ変化の特性を変更した場合について説明する。急峻なドレイン電流の立ち上がりを得る観点から、ゲート電圧を０．５Ｖ変調したとき、比誘電率変化が大きく変化することが必要となる。
ここでは、先の図８に示したＥＯＴ変化について、ゲート電圧を０．５Ｖ変調したときのＥＯＴ変化率（ＥＯＴｍａｘ／ＥＯＴｍｉｎ）を基に、急峻なドレイン電流の立ち上がりを得るのに有効な比誘電率変化条件を検討した。
図９にゲート電圧を０．５Ｖ変調したときのＥＯＴ変化率特性を示す。図８中、○は、前記電流変化率が６０ｍＶ／ｄｅｃａｄｅ未満となる場合を示し、×は、前記電流変化率が６０ｍＶ／ｄｅｃａｄｅ以上となる場合を示す。なお、ＥＯＴｍａｘは、ゲート電圧変調後のＥＯＴを示し、ＥＯＴｍｉｎは、ゲート電圧変調前のＥＯＴを示す。
この図９に示すように、ゲート電圧を０．５Ｖ変調したときのＥＯＴ変化率（ＥＯＴｍａｘ／ＥＯＴｍｉｎ）が２以上の場合に、前記電流変化率が６０ｍＶ／ｄｅｃａｄｅ未満の急峻な電流立ち上がり特性が得られる。このことは、ゲート電圧を０．５Ｖ変調したときに、ゲート絶縁膜２７が、ゲート電圧変調前の比誘電率に比べて０．５倍以下の前記比誘電率となる前記比誘電率の変化勾配を有することを意味する。
次に、半導体層２９におけるチャネル領域２５の厚みと前記電流変化率との関係について説明する。
前記シミュレーション試験において、チャネル領域２５の厚みを変化させた場合の前記電流変化率（Ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）を算出した結果を図１０に示す。
該図１０に示すように、チャネル領域２５の厚みが６ｎｍ〜１０ｎｍの場合に前記電流変化率が６０ｍＶ／ｄｅｃａｄｅ未満の急峻な電流立ち上がり特性が得られることが確認される。
次に、半導体層２９におけるチャネル領域２５の不純物濃度と前記電流変化率との関係について説明する。
前記シミュレーション試験において、チャネル領域２５の不純物濃度を変化させた場合の前記電流変化率（Ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）を算出した結果を図１１に示す。
該図１１に示すように、チャネル領域２５の不純物濃度が４×１０１８／ｃｍ３〜７×１０１８／ｃｍ３の場合に前記電流変化率が６０ｍＶ／ｄｅｃａｄｅ未満の急峻な電流立ち上がり特性が得られることが確認される。
前記シミュレーション試験の計算で用いたゲート絶縁膜２７と同様の特性を有する前記非線形応答誘電体の膜を実際に成膜する成膜実験を行った。ここでは、前記非線形応答誘電体の膜として、ペロブスカイト型結晶構造を有するＳｒＨｆＯ３膜の成膜を行った。
先ず、ＲＦスパッタ装置（株式会社アルバック社製、ＭＰＳ−６０００−ＭＬＴ）の真空室に配置したＳｉ基板に対し、ターゲットのプラズマ出力とシャッター開閉時間を制御しながら、Ａｒガス雰囲気中でＳｒＯ２及びＨｆＯ２をターゲットとしたスパッタリングを行い、化学組成が調整されたＳｒＨｆＯ３膜を形成した。次いで、ＳｒＨｆＯ３膜が形成されたＳｉ基板に対し、窒素ガス雰囲気中にて１，０００℃で１０秒間の加熱処理を行い、ペロブスカイト型結晶構造を有するＳｒＨｆＯ３膜を形成した。
図１２に、ＳｒＨｆＯ３膜の面内Ｘ線解析装置（リガク社製、高分解能Ｘ線薄膜評価装置、ＳｕｐｅｒＬａｂ）による結晶構造の測定結果を示す。該図１２に示すように、本成膜実験では、Ｓｉ基板上にペロブスカイト型結晶構造を有するＳｒＨｆＯ３の単体膜を形成することができている。
ここで、ペロブスカイト型結晶構造を有するＳｒＨｆＯ３の単体膜が形成されたＳｉ基板に対し、ラザフォード後方散乱分析装置（神戸製鋼所製、ＨＲＢＳ５００）を用いて、Ｓｒ原子の深さ分布の測定を行った。測定結果を図１３（ａ）に示す。図１３（ａ）中、実線は、前記加熱処理後のＳｒ原子の深さ分布を示し、点線は、前記加熱処理前のＳｒ原子の深さ分布を示している。
該図１３（ａ）に示されるように、前記加熱処理の前後で、信号強度が現れるエネルギー位置と幅に変化が見られる。このことは、Ｓｒ原子の一部がＳｉ基板と反応して拡散し、深さ分布に拡がりが生じていることを示している。
こうしたことから、一旦、Ｓｉ基板に界面層として厚さ３ｎｍのＨｆＯ２膜を形成後、ＨｆＯ２膜上に前述と同様の方法でペロブスカイト型結晶構造を有するＳｒＨｆＯ３膜の形成を行った。ここで、ＨｆＯ２膜は、ＲＦスパッタ装置（株式会社アルバック社製、ＭＰＳ−６０００−ＭＬＴ）を用いて成膜した。
この界面層を形成した場合のラザフォード後方散乱分析装置によるＳｒ原子の深さ分布の測定を行った結果を図１３（ｂ）に示す。図１３（ｂ）中、実線は、前記加熱処理後のＳｒ原子の深さ分布を示し、点線は、前記加熱処理前のＳｒ原子の深さ分布を示している。
該図１３（ｂ）に示すように、界面層を形成した場合、前記加熱処理の前後で、信号強度が現れるエネルギー位置と幅が略一致している。
したがって、界面層を形成した場合、Ｓｒ原子がＳｉ基板中に拡散することを抑制することができている。
１，２１ 支持基板
２，２２ 絶縁層
３，２３ ソース領域
４，２４ ドレイン領域
５，２５ チャネル領域
６ 界面層
７，２７ ゲート絶縁膜
８，２８ ゲート電極
９，２９ 半導体層
１０，２０ 電界効果トランジスタ
３１，３２ 電界効果トランジスタのゲート電圧−ドレイン電流特性
３３ 電界効果トランジスタのゲート電圧−比誘電率特性

Claims (9)

  1. 共通してＮ型及びＰ型のいずれか一つの導電型とされるソース領域、チャネル領域及びドレイン領域が形成される半導体層と、ゲート絶縁膜を介して前記チャネル領域に隣接して配されるゲート電極とを有し、ノーマリーオフで動作する蓄積層動作型の電界効果トランジスタであって、
    前記ゲート絶縁膜が、前記ゲート電極に印加されるゲート電圧の大きさに応じて比誘電率が減少変化する前記比誘電率の変化勾配を有する誘電体で形成されることを特徴とする電界効果トランジスタ。
  2. 誘電体に加わる電界強度が０のときを原点として、前記原点から外れる前記電界強度の範囲に、前記誘電体が比誘電率の極大値を有する請求項１に記載の電界効果トランジスタ。
  3. 誘電体が、ゲート電圧を０．５Ｖ変調したとき、変調前の比誘電率と比べて０．５倍以下の前記比誘電率となる前記比誘電率の変化勾配を有する請求項１から２のいずれかに記載の電界効果トランジスタ。
  4. 誘電体が、ぺロブスカイト型結晶構造を有する金属酸化物、ホタル石型結晶構造を有する金属酸化物、種類の異なる前記ペロブスカイト型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、種類の異なる前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造、及び前記ペロブスカイト型結晶構造を有する金属酸化物の層と前記ホタル石型結晶構造を有する金属酸化物の層を積層して形成される超格子構造のいずれかで形成される請求項１から３のいずれかに記載の電界効果トランジスタ。
  5. 半導体層の厚みが、６ｎｍ〜１０ｎｍである請求項１から４のいずれかに記載の電界効果トランジスタ。
  6. チャネル領域の不純物濃度が、４×１０１８／ｃｍ３〜７×１０１８ｃｍ３である請求項１から５のいずれかに記載の電界効果トランジスタ。
  7. チャネル領域とゲート絶縁膜との間に界面層が配される請求項１から６のいずれかに記載の電界効果トランジスタ。
  8. 半導体層の形成材料が、シリコン、ゲルマニウム、スズ、シリコンとゲルマニウムの混晶、ゲルマニウムとスズの混晶、及びＩＩＩ−Ｖ族化合物のいずれかである請求項１から７のいずれかに記載の電界効果トランジスタ。
  9. トランジスタ構造が、バルク型、ＳＯＩ型、フィン型、及びナノワイア型のいずれかである請求項１から８のいずれかに記載の電界効果トランジスタ。
JP2015543739A 2013-10-22 2014-08-12 電界効果トランジスタ Active JP6041281B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013218870 2013-10-22
JP2013218870 2013-10-22
PCT/JP2014/071254 WO2015059986A1 (ja) 2013-10-22 2014-08-12 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP6041281B2 true JP6041281B2 (ja) 2016-12-07
JPWO2015059986A1 JPWO2015059986A1 (ja) 2017-03-09

Family

ID=52992595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543739A Active JP6041281B2 (ja) 2013-10-22 2014-08-12 電界効果トランジスタ

Country Status (5)

Country Link
US (1) US9698235B2 (ja)
EP (1) EP3062351B1 (ja)
JP (1) JP6041281B2 (ja)
TW (1) TWI597844B (ja)
WO (1) WO2015059986A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276663B2 (en) * 2016-07-18 2019-04-30 United Microelectronics Corp. Tunneling transistor and method of fabricating the same
JP7016177B2 (ja) * 2017-09-29 2022-02-04 国立研究開発法人産業技術総合研究所 半導体装置
US11444171B2 (en) * 2019-03-06 2022-09-13 Intel Corporation Self-aligned gate endcap (SAGE) architecture having gate or contact plugs
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
WO2022052045A1 (zh) * 2020-09-11 2022-03-17 北京大学深圳研究生院 负电容无结纳米线场效应晶体管及其制造方法
US11581334B2 (en) 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524860A (ja) * 1998-08-28 2002-08-06 クリー インコーポレイテッド 炭化珪素半導体構造における積層誘電体
WO2008001680A1 (fr) * 2006-06-27 2008-01-03 National University Corporation Tohoku University Dispositif à semi-conducteur
JP2008524866A (ja) * 2004-12-21 2008-07-10 エヌエックスピー ビー ヴィ 超常誘電性ゲート絶縁体を有する半導体デバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198994A (en) * 1988-08-31 1993-03-30 Kabushiki Kaisha Toshiba Ferroelectric memory device
US6242771B1 (en) * 1998-01-02 2001-06-05 Sharp Laboratories Of America, Inc. Chemical vapor deposition of PB5GE3O11 thin film for ferroelectric applications
JP4239015B2 (ja) * 2002-07-16 2009-03-18 日本電気株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002524860A (ja) * 1998-08-28 2002-08-06 クリー インコーポレイテッド 炭化珪素半導体構造における積層誘電体
JP2008524866A (ja) * 2004-12-21 2008-07-10 エヌエックスピー ビー ヴィ 超常誘電性ゲート絶縁体を有する半導体デバイス
WO2008001680A1 (fr) * 2006-06-27 2008-01-03 National University Corporation Tohoku University Dispositif à semi-conducteur

Also Published As

Publication number Publication date
JPWO2015059986A1 (ja) 2017-03-09
TWI597844B (zh) 2017-09-01
US9698235B2 (en) 2017-07-04
TW201517273A (zh) 2015-05-01
EP3062351A1 (en) 2016-08-31
US20160308019A1 (en) 2016-10-20
EP3062351A4 (en) 2017-05-10
EP3062351B1 (en) 2020-11-04
WO2015059986A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6041281B2 (ja) 電界効果トランジスタ
US11349026B2 (en) Electronic device including ferroelectric layer
US7485503B2 (en) Dielectric interface for group III-V semiconductor device
CN110911492B (zh) 电子器件和制造该电子器件的方法
US11855171B2 (en) Semiconductor device and forming method thereof
Kambayashi et al. High quality SiO2/Al2O3 gate stack for GaN metal–oxide–semiconductor field-effect transistor
JP2007324593A (ja) 実効仕事関数を調整するための方法
JP2007324594A (ja) 実効仕事関数を調整するための方法
TW201246312A (en) Semiconductor device and manufacturing method thereof
KR20140056210A (ko) 반도체 장치
Baik et al. Electrical properties and thermal stability in stack structure of HfO2/Al2O3/InSb by atomic layer deposition
Bhuyian et al. Multilayered ALD HfAlO x and HfO 2 for high-quality gate stacks
US20240038891A1 (en) Electronic device and method of manufacturing the same
Baik et al. Effects of thermal and electrical stress on defect generation in InAs metal–oxide–semiconductor capacitor
JP2008053554A (ja) 電子デバイスとその製造方法
Park et al. A hybrid ferroelectric-flash memory cells
Gregušová et al. ZrO2/InAlN/GaN metal–oxide–semiconductor heterostructure field-effect transistors with InAlN barrier of different compositions
JP2017098448A (ja) 窒化物半導体装置の製造方法
JP2010199294A (ja) 半導体装置
Lim et al. Characteristics of a‐IZO TFTs with high‐κ HfSiOx gate insulator annealed in various conditions
Lu et al. Interface Chemistry and Defect State Optimization of the ErSmO/InP Heterojunction Modified by ALD-Driven Al2O3 Interlayers
Pons-Flores et al. Hafnium-Indium-Zinc oxide thin film transistors using HfO 2 as gate dielectric, with both layers deposited by RF sputtering
Del Vitto et al. Evaluation of HfLaOx as blocking layer for innovative nonvolatile memory applications
KR20210075892A (ko) 고 유전율 및 밴드갭을 가지는 게이트 구조체 및 이의 제조방법
Meng High Mobility III-V Semiconductor Devices with Gate Dielectrics and Passivation Layers Grown by Atomic Layer Deposition

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6041281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250