JP2015508569A - ダイヤモンドの基板にｍｏｓ積層体を製造する方法 - Google Patents

ダイヤモンドの基板にｍｏｓ積層体を製造する方法 Download PDF

Info

Publication number
JP2015508569A
JP2015508569A JP2014548159A JP2014548159A JP2015508569A JP 2015508569 A JP2015508569 A JP 2015508569A JP 2014548159 A JP2014548159 A JP 2014548159A JP 2014548159 A JP2014548159 A JP 2014548159A JP 2015508569 A JP2015508569 A JP 2015508569A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
gate
diamond
insulating region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014548159A
Other languages
English (en)
Inventor
チコット，ゴーティエ
マレシャル，オーレリアン
ミュレ，ピエール
ペルノ，ジュリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Joseph Fourier (Grenoble 1)
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite Joseph Fourier (Grenoble 1)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite Joseph Fourier (Grenoble 1) filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2015508569A publication Critical patent/JP2015508569A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo

Abstract

【解決手段】本発明は、絶縁領域(7) によって単結晶ダイヤモンドの半導体基板(2) から絶縁された導電性のゲート(9) を備えた構成要素を製造する方法であって、半導体基板の水素表面終端を酸素表面終端に置換するように半導体基板(2) の表面を酸化させるステップａ）と、半導体基板(2) の表面に原子層堆積法（ALD ）の繰り返しによって絶縁領域(7) を形成するステップｂ）とを有する方法に関する。

Description

本発明は、単結晶ダイヤモンドの基板の内部及び上面に電子部品を形成する方法に関する。更に具体的には、半導体材料が単結晶ダイヤモンドである金属酸化膜半導体（MOS ）積層体を形成する方法を目的とする。
半導体材料としてドープした単結晶ダイヤモンドを使用することにより、電子部品、例えばショットキーダイオードを形成する方法が既に提供されている。ダイヤモンドは実際、特に高出力の適用に関して特に有利な物理的特性及び電子的特性を有している。
寺地徳之（T.Teraji）等著，「応用物理学会誌（Journal of Applied Physics）」，第105 巻，126109 ，2009年
半導体部品にダイヤモンドを使用する際の主な制約は、公知の製造方法では反転モードで動作することができる金属酸化膜ダイヤモンド形構造体を形成することができないということである。反転モードとはすなわち、適切に選択された電位をゲートに印加することにより、ゲートの下に配置されたダイヤモンドの領域で多数電荷担体の型が反転することである。
その結果、現在まで、反転モードを使用して動作する電子部品、例えばMOS トランジスタが、ダイヤモンドの半導体基板上に形成され得ない。
従って、本発明の実施形態の目的は、単結晶ダイヤモンドの基板の内部及び上面に、反転モードで動作することができるMOS 構造体を製造することを可能にする方法を提供することである。
本発明の実施形態は、絶縁領域によって単結晶ダイヤモンドの半導体基板から絶縁された導電性のゲートを備えた構成要素を製造する方法であって、前記半導体基板の表面を酸化させて、前記半導体基板の水素表面終端を酸素表面終端に置換するステップａ）、及び、前記半導体基板の表面に原子層堆積法（ALD ）によって絶縁領域を形成するステップｂ）を有することを特徴とする方法を提供する。
本発明の実施形態によれば、前記ステップａ）で、前記半導体基板を、大気圧より低い圧力の、二酸素を含む筐体に置き、前記半導体基板に紫外線を照射する。
本発明の実施形態によれば、前記絶縁領域はアルミニウム酸化物から形成されている。
本発明の実施形態によれば、前記ステップｂ）で、アルミニウム酸化物の原子単層を夫々形成するステップが、前記構成要素の表面をトリメチルアルミニウムを含む大気と接触させる段階と、該段階の後の、前記構成要素の表面を水蒸気を含む大気と接触させる段階とを有する。
本発明の実施形態によれば、前記ゲートは金属から形成されている。
本発明の実施形態によれば、前記ゲートはアルミニウムから形成されている。
本発明の実施形態によれば、前記半導体基板は、Ｐ型にドープした単結晶ダイヤモンドから形成された上側のエピタキシャル層を有している。
本発明の別の実施形態は、絶縁領域によって絶縁された導電性のゲートで覆われて、ドープした単結晶ダイヤモンドから形成された半導体基板を備えており、前述の方法によって得られることが可能な構成要素を提供する。
本発明の実施形態によれば、第１の閾値より大きな電位をゲートに印加することにより、ゲートの下に配置された基板の表面領域が反転する。
本発明の実施形態によれば、第２の閾値より小さな電位をゲートに印加することにより、ゲートの下に配置された基板領域に多数電荷担体が蓄積する。
本発明の別の実施形態は、絶縁領域によって絶縁された導電性のゲートで覆われた単結晶ダイヤモンドの半導体基板を備えた構成要素を製造する方法を提供し、該方法では、前記ゲートの下に配置された前記半導体基板の表面領域が反転可能である。
本発明の別の実施形態は、前述の方法によって得られることが可能な構成要素を提供する。
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
ダイヤモンドの基板の内部及び上面に形成されたMOS 構造体の一例を概略的に示す断面図である。 ダイヤモンドの基板の内部及び上面に、反転モードで動作することができるMOS 構造体を形成する方法のステップを概略的に示す断面図である。 ダイヤモンドの基板の内部及び上面に、反転モードで動作することができるMOS 構造体を形成する方法のステップを概略的に示す断面図である。 ダイヤモンドの基板の内部及び上面に、反転モードで動作することができるMOS 構造体を形成する方法のステップを概略的に示す断面図である。 ダイヤモンドの基板の内部及び上面に、反転モードで動作することができるMOS 構造体を形成する方法のステップを概略的に示す断面図である。 図2A−2Dの方法に従って形成されたMOS 構造体の、印加電圧に応じた静電容量の変化を示す図である。
集積回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。
図１は、ダイヤモンドの基板2 の内部及び上面に形成されたMOS 構造体1 を概略的に示している。この例では、基板2 は、単結晶ダイヤモンドから形成された支持体3 を有しており、支持体3 の上面が、低濃度でドープしたＰ型のダイヤモンドのエピタキシャル層5 （Ｐ- ）で覆われている。エピタキシャル層5 の上面の一部が、例えばアルミニウム酸化物（Al2O3 ）から形成された絶縁領域7 で覆われている。絶縁領域7 自体は、例えばアルミニウム(Al)から形成された金属電極9 、つまりゲートで覆われている。ゲート9 、絶縁領域7 、及びダイヤモンド半導体のエピタキシャル層5 の積層体がMOS 構造体を形成している。
現在まで、絶縁ゲートの下に配置された所与の導電型のドープしたダイヤモンドの層の一部を反転させるために、ダイヤモンドの電子部品の分野で関係者によってなされた試みは全て失敗している。
本発明者らによって行なわれた研究は、酸化物とダイヤモンドとの間の界面での表面準位により、少数電荷担体が、多数になるまでゲートの下に配置された基板の表面領域に蓄積することを防止する可能性があることを示している。特に、基板がＰ型である場合、ゲートと基板との間に正電圧を印加することにより、電子がゲートに向かって効果的に引き付けられるが、電子は酸化物とダイヤモンドとの間の界面で捕捉されるため、電子がゲートの下に配置された基板の表面領域に蓄積することを防止し、従って、この表面領域における多数電荷担体の型の反転を防止することを本発明者らが見出した。ゲートと基板との間に印加された正電圧が増加する場合、（界面で捕捉されない）自由電子がゲート酸化物の下に配置された基板の表面領域に十分蓄積され得る前に、酸化物の絶縁領域7 が壊れてしまう。
図2A−2Dは、ダイヤモンドの半導体基板の内部及び上面に、反転モードで動作することができるMOS 構造体を製造する方法の実施形態のステップを概略的に示す断面図である。同一の要素は、図2A−2D及び図１に同一の参照番号で示されている。
図2Aは、Ｐ型のドープしたダイヤモンドから形成されたエピタキシャル層5 で覆われた単結晶ダイヤモンドの支持体3 を有する基板2 を備えた最初の構造体を示している。支持体3 は、例えば、天然のカットダイヤモンドから形成されているか、又は化学蒸着法若しくは何らかの他の既知の技術によって高圧及び高温で成長させることによって得られた合成ダイヤモンドから形成されている。支持体3 の厚さは、例えば300 乃至700 μm の範囲内にある。エピタキシャル層5 は、例えばマイクロ波プラズマ化学蒸着法つまりMPCVD によって得られる。エピタキシャル層5 の厚さは、例えば0.1 乃至50μm の範囲内にある。
MOS 構造体のゲート絶縁体を形成する前に、エピタキシャル層5 の上面を酸化させる酸化ステップがある。一例として、構造体が真空の筐体内に置かれた後、酸素が筐体に導入され、エピタキシャル層5 の上面に紫外線が照射される。このため、ダイヤモンドのエピタキシャル層5 の上面の水素終端が酸素終端に置換される。それ自体公知であるこのような酸化法は、例えば、寺地徳之（T.Teraji）等著，「応用物理学会誌（Journal of Applied Physics）」，第105 巻，126109 ，2009年に公開された文献に記載されている。この文献では真空の筐体が、圧力が大気圧より低く、例えば約10-5ミリバールである筐体を意味することに注目すべきである。酸素が筐体内に存在するとき、筐体の圧力は例えば約０.4ミリバールである。一例として、構造体を酸素及び紫外線に晒す時間は、１時間乃至３時間の範囲内にある。酸化ステップは周囲温度で行なわれてもよい。
より一般的には、ダイヤモンドの水素表面終端を酸素表面終端に置換することができるあらゆる他の酸化法、例えばプラズマ酸化法が使用されてもよい。
図2Bは、ダイヤモンドのエピタキシャル層5 の既に酸化された上面にアルミニウム酸化物の絶縁領域7 を形成するステップを示している。マスク11が予め形成されており、アルミニウム酸化物の堆積が望まれる基板の領域を画定している。絶縁領域7 は原子層堆積法ALD によって形成される。実施形態では、アルミニウム酸化物の原子単層を夫々形成するステップが、覆われるべき表面をトリメチルアルミニウムを含む大気と接触させるステップと、その後の排出ステップと、その後の、表面を水蒸気を含む大気と接触させるステップと、新たな排出ステップとを有する。堆積温度は、例えば100 度乃至200 度の範囲内にある。この例では、堆積されたアルミニウム酸化物の厚さが約10nmである。
より一般的には、アルミニウム酸化物以外の材料がダイヤモンドの表面に原子層堆積法（ALD ）によって堆積されてもよいので、絶縁領域7 はこれらの材料から形成されてもよい。アルミニウム酸化物以外の別の材料が使用される場合、堆積を行なうために適した前駆体を選ぶことは当業者の技能の範囲内である。
実際には、酸化物の堆積（図2B）は、ダイヤモンドの表面を酸化させる（図2A）ために使用される筐体とは異なる筐体で行なわれる。単結晶ダイヤモンドは、単結晶ダイヤモンドの表面終端が、水素であれ酸素であれ、一旦変更されると少なくとも450 度の温度まで非常に安定しているという利点を有する。特に、単結晶ダイヤモンドの表面終端は、変更されることなく空気暴露に耐える。従って、様々な方法ステップの間に一筐体から他の筐体に基板を移すことにより、特定の問題が生じない。
図2Cは、アルミニウム酸化物の絶縁領域7 の上面にゲート9 を形成するステップを示している。ゲート9 は例えばアルミニウムから形成されており、電子銃によるアルミニウムの蒸着及び覆われるべき表面での凝縮により形成されてもよく、又は何らかの他の既知の方法により形成されてもよい。示された例では、アルミニウム酸化物の絶縁領域7 を画定するために既に使用された同一のマスク11が、ゲート9 の領域を画定するために使用される。この例では、ゲート9 の厚さは約100 nmである。
図2Dは、マスク11を除去するステップを示しており、該ステップの終了の際に、図１のMOS 構造体1 と同一の要素を備えたMOS 構造体13が得られる。
以下に更に詳細に述べる図３に示されているように、図2DのMOS 構造体13の本質的な特徴は、MOS 構造体13が反転モードで動作することができることであり、すなわち、正電位がゲート9 に印加されると、電子が、ゲート9 の下に配置されたエピタキシャル層5 の表面領域で正孔より多数になるまで電子がこの表面領域に蓄積することである。言い換えると、図2DのMOS 構造体13では、ゲート9 の下に配置されたエピタキシャル層5 の表面領域が反転可能である。
このような動作は、酸化物の絶縁領域7 を形成する前にダイヤモンドのエピタキシャル層5 の表面終端を酸化させるステップの使用と酸化物の絶縁領域7 を形成するための原子層堆積法（ALD ）の使用とを組み合わせることにより得られた、酸化物とダイヤモンドとの間の界面の性質によって可能になる。
図３は、ゲート9 と半導体層5 との間に印加された電圧ＶGS（ボルト（Ｖ））に応じた、図2DのMOS 構造体13の静電容量C （ナノファラッド（nF））の変化を示す図である。測定を行なうために、周辺電極（不図示）が半導体層5 上でのオーミックコンタクトのために設けられている。
例えば−10乃至−４Ｖの範囲内の負電圧ＶGSに関して、MOS 構造体は蓄積状態で動作し、すなわち、正孔（Ｐ型の半導体層5 の多数電荷担体）がゲート9 の下に配置された半導体層5 の領域に蓄積する。このため、この領域における半導体層5 の導電率が増加する。本発明者らによって行なわれた測定結果は、MOS 構造体13の静電容量が、関係式Ｃ=ε＊Ｓ／ｄに従った、酸化物の絶縁領域7 の厚さに直接関連していることを示しており、ここで、εがアルミニウム酸化物の誘電率であり、Ｓがゲート9 の表面積であり、ｄがアルミニウム酸化物の領域の厚さである。
電圧ＶGSが第１の閾値、例えばこの例では約−２Ｖを超えると、本発明者らによって行なわれた測定結果は、MOS 構造体13の静電容量の明らかな減少を示している。このような静電容量の減少は、ゲート9 の下に配置された単結晶ダイヤモンドの領域が多数担体、すなわち正孔を失うことを示している。これが空乏モードである。空乏層が、ゲート9 と半導体層5 の導電性領域との間で（アルミニウム酸化物の絶縁領域7 の厚さに加えて）ある厚さの追加の絶縁層として振る舞う。
電圧ＶGSが第１の閾値より大きい第２の閾値、例えばこの例では約０Ｖを超えると、静電容量は安定する。これは、空乏層の厚さの増加が停止し、ゲート9 の下に配置されたダイヤモンドの表面領域が反転することを意味する。
図３の曲線を観察することによって、この例では、約−２Ｖより大きな電圧ＶGSが印加されるとすぐに、すなわち、正電圧がゲートと基板との間に印加される前であっても、空乏（MOS 構造体の静電容量の低下）が生じることに注目すべきである。ゲート9 のアルミニウムと半導体層5 の半導体ダイヤモンドとの間に存在する仕事関数の差によりこの現象が説明され得る。
図2A−2Dと関連して述べられた方法によって得られたMOS 構造体の利点は、最小の伝導率が、約０のゲート電圧に関してゲートの下に配置されたダイヤモンドの表面領域（例えばMOS トランジスタのチャネル領域）で得られてもよいことである。従って、オン状態を得るために、蓄積中の動作（ゲートへの負電圧）又は反転モードでの動作（ゲートへの正電圧）のいずれかを選択することが可能である。
本発明の特定の実施形態を述べている。様々な変更、調整及び改良が当業者に容易に想起される。
反転モードで動作することができるMOS 積層体を製造する方法を上記に述べている。この方法を使用することは、いかなる進歩性も示すことなく当業者の技能の範囲内にあり、更に具体的には、ダイヤモンドの表面終端を酸化させるステップ、及び原子層堆積法によって酸化物を堆積するステップ（図2A及び2B）を使用して、反転モードで動作しなければならないかもしれないあらゆるMOS 構成要素、例えばMOS トランジスタを製造することは、いかなる進歩性も示すことなく当業者の技能の範囲内にある。しかしながら、提供される方法によって、蓄積モード及び空乏モードを使用してMOS トランジスタを形成することができ、同様に反転モード及び空乏モードを使用してMOS トランジスタを形成することができることに注目すべきである。
更に、本発明はダイヤモンドの半導体基板がＰ型である場合について述べられているが、Ｎ型のドープしたダイヤモンドの半導体基板の内部及び上面にMOS 構成要素を形成する方法に、提供された方法を適用することは、いかなる進歩性も示すことなく当業者の技能の範囲内にある。

Claims (9)

  1. 絶縁領域(7) によって単結晶ダイヤモンドの半導体基板(2) から絶縁された導電性のゲート(9) を備えた構成要素を製造する方法であって、
    前記半導体基板(2) の表面を酸化させて、前記半導体基板の水素表面終端を酸素表面終端に置換するステップａ）、及び、
    前記半導体基板(2) の表面に原子層堆積法（ALD ）によって絶縁領域(7) を形成するステップｂ）
    を有することを特徴とする方法。
  2. 前記ステップａ）で、前記半導体基板(2) を、大気圧より低い圧力の、二酸素を含む筐体に置き、前記半導体基板(2) に紫外線を照射することを特徴とする請求項１に記載の方法。
  3. 前記絶縁領域(7) はアルミニウム酸化物から形成されていることを特徴とする請求項１又は２に記載の方法。
  4. 前記ステップｂ）で、アルミニウム酸化物の原子単層を夫々形成するステップが、前記構成要素の表面をトリメチルアルミニウムを含む大気と接触させる段階と、該段階の後の、前記構成要素の表面を水蒸気を含む大気と接触させる段階とを有することを特徴とする請求項３に記載の方法。
  5. 前記ゲート(9) は金属から形成されていることを特徴とする請求項１乃至４のいずれかに記載の方法。
  6. 前記ゲート(9) はアルミニウムから形成されていることを特徴とする請求項１乃至５のいずれかに記載の方法。
  7. 前記半導体基板(2) は、Ｐ型にドープした単結晶ダイヤモンドから形成された上側のエピタキシャル層(5) を有していることを特徴とする請求項１乃至６のいずれかに記載の方法。
  8. 絶縁領域(7) によって絶縁された導電性のゲート(9) で覆われて、ドープした単結晶ダイヤモンドから形成された半導体基板(2) を備えており、
    前記ゲートの下に配置された前記半導体基板の表面領域が反転可能であることを特徴とする構成要素。
  9. 請求項１乃至７のいずれかに記載の方法によって得られることが可能な構成要素。
JP2014548159A 2011-12-20 2012-12-20 ダイヤモンドの基板にｍｏｓ積層体を製造する方法 Pending JP2015508569A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1162052 2011-12-20
FR1162052A FR2984595B1 (fr) 2011-12-20 2011-12-20 Procede de fabrication d'un empilement mos sur un substrat en diamant
PCT/FR2012/053026 WO2013093360A1 (fr) 2011-12-20 2012-12-20 Procede de fabrication d'un empilement mos sur un substrat en diamant

Publications (1)

Publication Number Publication Date
JP2015508569A true JP2015508569A (ja) 2015-03-19

Family

ID=47599102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014548159A Pending JP2015508569A (ja) 2011-12-20 2012-12-20 ダイヤモンドの基板にｍｏｓ積層体を製造する方法

Country Status (5)

Country Link
US (1) US9337034B2 (ja)
EP (1) EP2795668B1 (ja)
JP (1) JP2015508569A (ja)
FR (1) FR2984595B1 (ja)
WO (1) WO2013093360A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドｍｉｓｆｅｔの製造方法
JP2018006572A (ja) * 2016-07-01 2018-01-11 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
WO2020022579A1 (ko) 2018-07-23 2020-01-30 삼성디스플레이주식회사 유기 발광 소자
EP3706185A1 (en) 2019-02-15 2020-09-09 Samsung Display Co., Ltd. Organic light-emitting device and electronic apparatus including the same
EP3823053A1 (en) 2019-11-14 2021-05-19 Samsung Display Co., Ltd. Organic light-emitting device and apparatus including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004294087A (ja) * 2003-03-25 2004-10-21 Japan Science & Technology Agency ｐチャンネル電界効果トランジスタ及びそれを用いたセンサ
JP2007051327A (ja) * 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
JP2007234911A (ja) * 2006-03-01 2007-09-13 Kobe Steel Ltd 高温動作ダイヤモンドトランジスタ装置及びこれを用いた温度計、増幅器
JP2011113986A (ja) * 2009-11-24 2011-06-09 National Institute For Materials Science 単結晶ダイヤモンド上にｐｚｔ薄膜を形成する方法、ｐｚｔ薄膜が形成された単結晶ダイヤモンド、及びｐｚｔ薄膜が形成された単結晶ダイヤモンドを使用したキャパシタ
JP2011124412A (ja) * 2009-12-11 2011-06-23 Denso Corp 熱電子発電素子
JP2011168460A (ja) * 2010-02-22 2011-09-01 National Institute For Materials Science 単結晶ダイヤモンド・エアギャップ構造体及びその作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308755B2 (ja) * 1994-09-16 2002-07-29 東京瓦斯株式会社 素子分離された水素終端ダイヤモンド半導体素子の製造方法
JP3364119B2 (ja) * 1996-09-02 2003-01-08 東京瓦斯株式会社 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
EP2169709B1 (en) * 2007-07-04 2017-12-20 National Institute for Materials Science Diamond semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004294087A (ja) * 2003-03-25 2004-10-21 Japan Science & Technology Agency ｐチャンネル電界効果トランジスタ及びそれを用いたセンサ
JP2007051327A (ja) * 2005-08-18 2007-03-01 Kobe Steel Ltd 成膜方法
JP2007234911A (ja) * 2006-03-01 2007-09-13 Kobe Steel Ltd 高温動作ダイヤモンドトランジスタ装置及びこれを用いた温度計、増幅器
JP2011113986A (ja) * 2009-11-24 2011-06-09 National Institute For Materials Science 単結晶ダイヤモンド上にｐｚｔ薄膜を形成する方法、ｐｚｔ薄膜が形成された単結晶ダイヤモンド、及びｐｚｔ薄膜が形成された単結晶ダイヤモンドを使用したキャパシタ
JP2011124412A (ja) * 2009-12-11 2011-06-23 Denso Corp 熱電子発電素子
JP2011168460A (ja) * 2010-02-22 2011-09-01 National Institute For Materials Science 単結晶ダイヤモンド・エアギャップ構造体及びその作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T.TERAJI, Y.GARINO, Y.KOIDE, AND T.ITO: "Low-leakage p-type diamond Schottky diodes prepared using vacuum ultraviolet light/ozone treatment", JOURNAL OF APPLIED PHYSICS, vol. Vol.105,No.12 Page.126109, JPN6016044564, 15 June 2009 (2009-06-15), US, ISSN: 0003442848 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050485A (ja) * 2015-09-04 2017-03-09 国立研究開発法人物質・材料研究機構 ノーマリーオフ特性を有する水素化ダイヤモンドｍｉｓｆｅｔの製造方法
JP2018006572A (ja) * 2016-07-01 2018-01-11 国立研究開発法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
WO2020022579A1 (ko) 2018-07-23 2020-01-30 삼성디스플레이주식회사 유기 발광 소자
EP3706185A1 (en) 2019-02-15 2020-09-09 Samsung Display Co., Ltd. Organic light-emitting device and electronic apparatus including the same
EP3823053A1 (en) 2019-11-14 2021-05-19 Samsung Display Co., Ltd. Organic light-emitting device and apparatus including the same

Also Published As

Publication number Publication date
EP2795668A1 (fr) 2014-10-29
FR2984595A1 (fr) 2013-06-21
US9337034B2 (en) 2016-05-10
US20150014707A1 (en) 2015-01-15
FR2984595B1 (fr) 2014-02-14
WO2013093360A1 (fr) 2013-06-27
EP2795668B1 (fr) 2017-11-15

Similar Documents

Publication Publication Date Title
KR102026212B1 (ko) 트랜지스터
JP5914522B2 (ja) グラフェン及びカーボンナノチューブに基づく耐放射線化トランジスタ
US9530893B2 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
JP5584823B2 (ja) 炭化珪素半導体装置
TW200539448A (en) Metal transistor device
JP2015508569A (ja) ダイヤモンドの基板にｍｏｓ積層体を製造する方法
JP5645766B2 (ja) ＧａＮベースの薄膜トランジスタの製造方法
US20140113416A1 (en) Dielectric for carbon-based nano-devices
CN102376760B (zh) 增强式高电子移动率晶体管及其制造方法
JP2006216716A (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
TWI528557B (zh) 於半導體結構中形成材料層之方法
JP2010067937A (ja) ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP2008053554A (ja) 電子デバイスとその製造方法
US20050181619A1 (en) Method for forming metal oxide layer by nitric acid oxidation
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
US9466495B2 (en) Chemical dielectric formation for semiconductor device fabrication
JP2016157874A (ja) 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法
JP2016058450A (ja) 半導体装置
CN106611790B (zh) 垂直晶体管及其制备方法
TW201508828A (zh) 氮基半導體裝置與其之製作方法
JP6015992B2 (ja) 水素化アモルファスシリコン系膜を有する記憶素子
US20230118661A1 (en) Space-free vertical field effect transistor including active layer having vertically grown crystal grains
JP5252627B2 (ja) 半導体装置の製造方法および半導体装置
CN112466934A (zh) n型AlN欧姆接触结构、AlN肖特基二极管及AlN场效应晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627