CN102376760B - 增强式高电子移动率晶体管及其制造方法 - Google Patents
增强式高电子移动率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102376760B CN102376760B CN 201010265787 CN201010265787A CN102376760B CN 102376760 B CN102376760 B CN 102376760B CN 201010265787 CN201010265787 CN 201010265787 CN 201010265787 A CN201010265787 A CN 201010265787A CN 102376760 B CN102376760 B CN 102376760B
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- junction
- resilient coating
- nitride
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明揭示一种增强式高电子移动率晶体管及其制造方法，其包括：一缓冲层，磊晶于一基板上；一源级及漏极，形成于该缓冲层上；多个P-N接面，其是由多层堆栈的P-N接面形成于该缓冲层上、及该源级与漏极之间；及一栅极，形成于该P-N接面的堆栈上；其中该P-N接面由一P型及一N型半导体层所构成。本发明的增强式高电子移动率晶体管及其制造方法，可改善现有技术的深凹陷式栅极结构或四氟化碳等离子处理方式制作增强式氮化镓晶体管效能不佳的问题。并大幅提高增强式高电子移动率晶体管的临限电压。
Description
技术领域
本发明涉及增强式高电子移动率晶体管(High-Electron-Mobility Transistor，HEMT)技术，尤其涉及一种以P-N接面多层堆栈提高临限电压的增强式高电子移动率晶体管及其制造方法。
背景技术
氮化镓高电子移动率晶体管由于具有高输出功率、高崩溃电压、耐高温等特性，近年来已被应用于高功率元件中。然而由于其结构中的氮化镓/氮化铝镓具大量的极化电荷，而形成二维电子气(Two-Dimensional Electron Gas，2DEG)，使得此类晶体管通常操作在空乏式(Depletion Mode)，而属于常开式(NormallyOn)晶体管，其临限电压(Threshold Voltage，VT)为负值。因此，此类晶体管即使在栅极偏压为零的情况下，晶体管仍会导通电流，形成额外的功率损耗，也易导致高功率元件的不正常导通而引发电路的误动作。
目前由于环保意识抬头，使电动车受到高度重视，而高功率的高电子移动率晶体管更为电动车的功率电路中不可或缺的电子元件。由于车用电路通常需在高偏压下操作，此类环境容易伴随瞬间脉冲电压，使晶体管在非预期情况下导通，影响车辆的安全性。虽然已有现有技术提出以深凹陷式栅极结构(DeeplyRecessed Gate)或四氟化碳(CF4)等离子处理方式制作增强式(Enhancement Mode)的氮化镓高电子移动率晶体管，而为常关式(Normally Off)的操作特性，然而其临限电压至多只可提升至+0.9V，仍不足以满足实际应用电路上的需求。此外，深凹陷式栅极结构须导入表面蚀刻制程，而四氟化碳等离子处理方式也需利用等离子将氟离子导入元件中，此两种方式都容易造成晶体管的表面状态(Surface State)密度增加，影响晶体管的效能及可靠度。
发明内容
本发明的一目的是提供一种增强式高电子移动率晶体管及其制造方法，欲改善现有技术的深凹陷式栅极结构或四氟化碳等离子处理方式制作增强式氮化镓晶体管效能不佳的问题。
本发明的另一目的是提供一种增强式高电子移动率晶体管及其制造方法，欲大幅提高增强式高电子移动率晶体管的临限电压。
为达成上述的目的，在本发明的一方面揭示一种增强式高电子移动率晶体管，包括：一缓冲层，磊晶于一基板上；一源级及一漏极，形成于该缓冲层上；多个P-N接面，其是由多层堆栈的P-N接面形成于该缓冲层上、及该源级与漏极之间；及一栅极，形成于该P-N接面的堆栈上；其中该P-N接面由一P型及一N型半导体层所构成。
其中，该源级或漏极与该P-N接面的堆栈相隔离。
其中，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。
其中，该缓冲层的结构由多层的材料层所构成。
其中，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。
其中，该缓冲层的结构由上而下依序为氮化镓铝/氮化镓/氮化铝、或氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝。
其中，该源级或漏极的材料选自钛、铝、钨、镍、及金。
其中，该P-N接面由一P型及一N型半导体层所构成。
其中，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。
其中，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。
在本发明的另一方面揭示一种增强式高电子移动率晶体管的制造方法，其包括下列步骤：提供一具有一缓冲层的基板；形成多个P-N接面，多层堆栈于该缓冲层上；去除于预定的栅极区域之外的P-N接面堆栈；于该缓冲层上及分别于该预定栅极区域的两侧形成一源级及漏极；及形成一栅极于该P-N接面堆栈之上。
其中，该源级或漏极与该P-N接面的堆栈相隔离。
其中，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。
其中，该缓冲层的结构是由多层的材料层所构成。
其中，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。
其中，该缓冲层的结构由上而下依序为氮化镓铝/氮化镓/氮化铝、或氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝。
其中，该源级或漏极的材料选自钛、铝、钨、镍、及金。
其中，该P-N接面由一P型及一N型半导体层所构成。
其中，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。
其中，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。
本发明的增强式高电子移动率晶体管及其制造方法，可改善现有技术的深凹陷式栅极结构或四氟化碳等离子处理方式制作增强式氮化镓晶体管效能不佳的问题。并大幅提高增强式高电子移动率晶体管的临限电压。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1根据本发明的增强式高电子移动率晶体管的一实施例的结构剖面示意图；
图2根据本发明另一实施例的增强式高电子移动率晶体管制造方法的示意流程图；
图3至图9根据本发明实施例应用于与现有的场效晶体管整合的元件结构流程示意图。
其中，附图标记：
10：晶体管
11：基板
12：缓冲层
121：缓冲层的氮化镓
122：缓冲层的氮化镓铝
13：源级
14：漏极
15：P-N接面
151：P-N接面的N型区
152：P-N接面的P型区
16：栅极
18：光刻胶
具体实施方式
为使贵审查委员能对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明如后：
请参照图1，为根据本发明的具有多重PN接面的增强式高电子移动率晶体管的一实施例的结构剖面示意图。如图所示，本实施例的增强式高电子移动率晶体管10在结构上包括：一基板11、一缓冲层12、一源级13及漏极14、多个P-N接面15的多层堆栈、及一栅极16。该基板11用以支持建构于其上的半导体元件，其材料并没有特殊的限定，可以是砷化镓(GaAs)、氮化镓(GaN)、硅(Si)、碳化硅(SiC)、蓝宝石(Sapphire)、或其它半导体材料。一多层结构的缓冲层12磊晶于该基板11上，各层由上而下依序为氮化镓铝(AlGaN)/氮化镓/氮化铝(AlN)；其最上层的氮化镓铝层及氮化镓层间形成有井区(Well)，以提供半导体元件及场效晶体管通道(Channel)的建构区；该缓冲层也可适度地缓和该基板及元件建构区之间的材料结晶不匹配，而影响元件的制造或特性；缓冲层12的材料也可以是砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。一源级13及漏极14分别形成于该缓冲层12上及该晶体管通道的两侧，其材料为金属，可以是钛(Ti)、铝(Al)、钨(W)、镍(Ni)、或金(Au)，但并不限于此。
为了有效提高增强式高电子移动率晶体管的临限电压，本实施例于晶体管通道所在的该缓冲层12上，成长P-N型接面15，下层为N型151且上层为P型152半导体；其材料可以是砷化镓、氮化镓、氮化铝、或氮化镓铝，并以磊晶或化学气相沉积的工艺形成，但不以此为限，也可采用其它的半导体材料及工艺。由于单一个P-N接面的内建电压约为0.7V，当与现有的场效晶体管整合，可使晶体管导通所需的临限电压提升约0.7V。在某些特定应用的电路中，为了避免晶体管遭受不正常的开启，本实施例的晶体管将多层堆栈M个P-N接面15于该缓冲层上，则晶体管的临限电压将可提高0.7V的整数倍，或是说提高0.7×M V。例如，若一晶体管的临限电压希望为50V，则其结构设计为72个P-N接面多层堆栈于该缓冲层上，临限电压可提高约50V；而M值的选用，端视实际需要而定，并没有一定的限定。最后，一栅极16形成于该P-N接面的堆栈上，而达成一高临限电压的高电子移动率晶体管；该栅极16的材料可为铂(Pt)、铝、钛(Ti)、金、氮化钨(WNx)、或上述材料的组合；其中该源级13或漏极14与该P-N接面15的堆栈相隔离。
根据本发明的另一实施例，提供一种增强式高电子移动率晶体管的制造方法，其步骤流程请参照图2。首先，步骤21提供一具有缓冲层的基板，该基板的材料并没有特殊的限定，可以是砷化镓、氮化镓、硅、碳化硅、蓝宝石、或其它半导体材料；该缓冲层的材料可以是砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料多层的组合，例如：由上而下依序为一氮化镓铝/氮化镓/氮化铝、或氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝。其次，步骤23形成多个P-N接面，多层堆栈于该缓冲层上，其中该单一个P-N型接面的下层为N型且上层为P型半导体；其材料可以是砷化镓、氮化镓、氮化铝、或氮化镓铝，并以磊晶或化学气相沉积的工艺形成，但不以此为限，也可采用其它的半导体材料及工艺。再其次，步骤25将栅极的预定区域之外的P-N接面堆栈去除，可采用光微影蚀刻(Photolithography)或其它的半导体工艺技术。又其次，步骤27则于该缓冲层上、及分别于该预定栅极区域的两侧形成一源级及漏极，其材料为金属，可以是钛、铝、钨、镍、或金，但并不限于此。最后，步骤29于该P-N接面堆栈之上形成一栅极，而完成一高临限电压的高电子移动率晶体管，其材料可为铂、铝、钛、金、氮化钨、或上述材料的组合；其中该源级或漏极与该P-N接面的堆栈相隔离。
本发明的另一方面，也可与现有的空乏式或增强式场效晶体管进行整合，进一步提升晶体管之临限电压，以下举一例子说明。首先以图3所示意的氮化镓铝122/氮化镓121的磊晶基板11，利用光微影蚀刻技术，以光刻胶18定义出栅极区域，接着进行四氟化碳等离子处理，如图4所示，使氟离子进入氮化铝镓122的通道层中，以空乏通道中的电荷，使晶体管成为增强式场效晶体管。接着将光刻胶18移除，并成长P-N接面15的多层堆栈，如图5所示；如此可以利用氟离子空乏通道中的电荷的优点，及结合多层堆栈P-N接面提升晶体管临限电压的功效。接着将晶体管栅极区域以外的P-N接面多层堆栈去除，保留栅极下方的P-N接面多层堆栈，用以控制临限电压，如图6所示。接着制作晶体管的源级13(图中用S表示)及漏极14(图中用D表示)，如图7所示。接着以光微影蚀刻技术的光刻胶层定义出栅极区域，蒸镀金属层作为栅极16电极及该P-N接面之奥姆接触，如图8所示。最后，以金属剥离(Lift-off)技术，利用丙酮辅以超音波震荡的方式，将多余的光刻胶剥落，完成具多层堆栈PN接面的增强式场效晶体管结构，如图9所示。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
Claims (18)
1.一种增强式高电子移动率晶体管，其特征在于，包括：
一缓冲层，磊晶于一基板上，该缓冲层的结构由上而下依序为氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝；
一源极及一漏极，形成于该缓冲层上；
多个P-N接面，其由多层堆栈的P-N接面形成于该缓冲层上、及该源极与漏极之间，且所述堆栈从上至下以PN的顺序排列；及
一栅极，形成于该P-N接面的堆栈上。
2.根据权利要求1所述的晶体管，其特征在于，该源极或漏极与该P-N接面的堆栈相隔离。
3.根据权利要求1所述的晶体管，其特征在于，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。
4.根据权利要求1所述的晶体管，其特征在于，该缓冲层的结构由多层的材料层所构成。
5.根据权利要求4所述的晶体管，其特征在于，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。
6.根据权利要求1所述的晶体管，其特征在于，该源极或漏极的材料选自钛、铝、钨、镍、及金。
7.根据权利要求1所述的晶体管，其特征在于，该P-N接面由一P型及一N型半导体层所构成。
8.根据权利要求1所述的晶体管，其特征在于，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。
9.根据权利要求1所述的晶体管，其特征在于，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。
10.一种增强式高电子移动率晶体管的制造方法，其特征在于，包括下列步骤：
提供一具有一缓冲层的基板，该缓冲层的结构由上而下依序为氮化镓/氮化镓铝/氮化铝/氮化镓/氮化铝；
形成具有多个P-N接面的多层堆栈于该缓冲层上，且所述堆栈从上至下以PN的顺序排列；去除于预定的栅极区域之外的P-N接面堆栈；
于该缓冲层上及分别于该预定栅极区域的两侧形成一源极及漏极；及
形成一栅极于该P-N接面堆栈之上。
11.根据权利要求10所述的晶体管的制造方法，其特征在于，该源极或漏极与该P-N接面的堆栈相隔离。
12.根据权利要求10所述的晶体管的制造方法，其特征在于，该基板的材料选自砷化镓、氮化镓、硅、碳化硅、及蓝宝石。
13.根据权利要求10所述的晶体管的制造方法，其特征在于，该缓冲层的结构是由多层的材料层所构成。
14.根据权利要求13所述的晶体管的制造方法，其特征在于，该缓冲层的材料选自砷化镓、氮化镓、氮化铝、氮化镓铝、及上述材料的组合。
15.根据权利要求10所述的晶体管的制造方法，其特征在于，该源极或漏极的材料选自钛、铝、钨、镍、及金。
16.根据权利要求10所述的晶体管的制造方法，其特征在于，该P-N接面由一P型及一N型半导体层所构成。
17.根据权利要求10所述的晶体管的制造方法，其特征在于，该P-N接面的材料选自砷化镓、氮化镓、氮化铝、及氮化镓铝。
18.根据权利要求10所述的晶体管的制造方法，其特征在于，该栅极的材料选自铂、铝、钛、金、氮化钨、及上述材料的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010265787 CN102376760B (zh) | 2010-08-25 | 2010-08-25 | 增强式高电子移动率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010265787 CN102376760B (zh) | 2010-08-25 | 2010-08-25 | 增强式高电子移动率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376760A CN102376760A (zh) | 2012-03-14 |
| CN102376760B true CN102376760B (zh) | 2013-12-18 |
Family
ID=45795089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010265787 Active CN102376760B (zh) | 2010-08-25 | 2010-08-25 | 增强式高电子移动率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376760B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8895993B2 (en) * | 2011-01-31 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low gate-leakage structure and method for gallium nitride enhancement mode transistor |
| CN103579326B (zh) * | 2012-08-03 | 2016-12-21 | 电子科技大学 | 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管 |
| TWI648858B (zh) * | 2016-06-14 | 2019-01-21 | 黃知澍 | Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法 |
| CN110112131A (zh) * | 2019-03-13 | 2019-08-09 | 福建省福联集成电路有限公司 | 一种增强型和耗尽型栅极器件同时制备的方法及器件 |
| CN110459472B (zh) * | 2019-08-05 | 2022-12-09 | 中国电子科技集团公司第十三研究所 | 增强型GaN场效应晶体管及其制造方法 |
| CN112490243B (zh) * | 2019-09-12 | 2023-09-12 | 联华电子股份有限公司 | 三维半导体结构及其制作方法 |
| CN112038409A (zh) * | 2020-09-15 | 2020-12-04 | 西安电子科技大学 | 双异质结增强型金属氧化物场效应晶体管及制备方法 |
| CN114400246A (zh) * | 2021-12-13 | 2022-04-26 | 晶通半导体(深圳)有限公司 | 反向导通高迁移率晶体管 |
-
2010
- 2010-08-25 CN CN 201010265787 patent/CN102376760B/zh active Active
Non-Patent Citations (2)
| Title |
|---|
| Enhancement mode AlGaN/GaN HFET with selectively grown pn junction gate;X.Hu,etc;《Electronics Letters》;20000413;第36卷(第8期);753-754 * |
| X.Hu,etc.Enhancement mode AlGaN/GaN HFET with selectively grown pn junction gate.《Electronics Letters》.2000,第36卷(第8期),753-754. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102376760A (zh) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376760B (zh) | 增强式高电子移动率晶体管及其制造方法 | |
| TWI420664B (zh) | 增強式高電子移動率電晶體及其製造方法 | |
| US8269259B2 (en) | Gated AlGaN/GaN heterojunction Schottky device | |
| US8900939B2 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| TW577127B (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
| US8350294B2 (en) | Compensated gate MISFET and method for fabricating the same | |
| US7821035B2 (en) | ED inverter circuit and integrate circuit element including the same | |
| US20130087803A1 (en) | Monolithically integrated hemt and schottky diode | |
| CN111883589A (zh) | 用于hemt器件的侧壁钝化 | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| JP2015149324A (ja) | 半導体装置 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| CN103066121A (zh) | 晶体管及其制造方法 | |
| CN110379807B (zh) | 微电子器件及微电子器件制作方法 | |
| US11049961B2 (en) | High electron mobility transistor and methods for manufacturing the same | |
| CN107887383B (zh) | GaN基单片功率逆变器及其制作方法 | |
| CN111863806A (zh) | 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法 | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| JP2008091394A (ja) | 電界効果トランジスタ及びその製造方法 | |
| WO2023010560A1 (en) | Nitride-based semiconductor ic chip and method for manufacturing thereof | |
| JP2011066464A (ja) | 電界効果トランジスタ | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| KR20220082892A (ko) | Iii족 질화물 반도체 집적 회로 구조, 제조 방법 및 그 응용 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201228 Address after: A2-a12-5, 1st floor, No.1 Lixing 1st Road, East District, Hsinchu, Taiwan, China Patentee after: Yidatong Technology Co.,Ltd. Address before: Hsinchu City, Taiwan, China Patentee before: Siyuan Foundation of Jiaotong University |
|
| TR01 | Transfer of patent right |