CN111883589A - 用于hemt器件的侧壁钝化 - Google Patents

用于hemt器件的侧壁钝化 Download PDF

Info

Publication number
CN111883589A
CN111883589A CN202010743085.8A CN202010743085A CN111883589A CN 111883589 A CN111883589 A CN 111883589A CN 202010743085 A CN202010743085 A CN 202010743085A CN 111883589 A CN111883589 A CN 111883589A
Authority
CN
China
Prior art keywords
layer
passivation layer
iii
nitride
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010743085.8A
Other languages
English (en)
Inventor
邱汉钦
陈祈铭
蔡正原
姚福伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111883589A publication Critical patent/CN111883589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e‑HEMT的沟道区的由第一III‑氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III‑氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III‑氮化物材料制成。第一钝化层设置在栅极结构的侧壁周围并且由第四III‑氮化物材料制成。本发明的实施例还涉及用于HEMT器件的侧壁钝化。

Description

用于HEMT器件的侧壁钝化
本申请是2015年04月29日提交的标题为“用于HEMT器件的侧壁钝化”、专利申请号为201510212686.5的分案申请。
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及用于HEMT器件的侧壁钝化。
背景技术
高电子迁移率晶体管(HEMT)也称为异质结构FET(HFET)或调制掺杂的FET(MODFET)，是一种类型的场效应晶体管。鉴于传统的n型MOSFET包括布置在将n型源极/漏极区分隔开的p型掺杂的沟道区上方的栅电极，例如，HEMT器件将异质结用作沟道，而不是将掺杂区用作沟道。该异质结由界面限定，在该界面处，具有不同带隙的两种材料彼此接触。III-N(三氮化物)器件是一种类型的HEMT，其中，异质结由III族材料(例如，Al、Ga、In)和氮化物(N)材料组成。这些III-N器件示出了在高功率和高频率应用中的非常有前途的性能。例如，可以在诸如用于手机基站的发射器、直播卫星(DBS)接收器、电子对抗系统等的高功率-高频率应用中使用III-N器件。
发明内容
本发明的实施例提供了一种高电子迁移率晶体管(HEMT)，包括：异质结结构，布置在半导体衬底上方，所述异质结结构包括：用作所述HEMT的沟道区的由第一III-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在所述二元III/V半导体层上方并且由第二III-氮化物材料制成的三元III/V半导体层；源极区和漏极区，布置在所述三元III/V半导体层上方并且彼此横向间隔开；栅极结构，布置在所述异质结结构上方并且布置在所述源极区和所述漏极区之间，其中，所述栅极结构由第三III-氮化物材料制成；以及第一钝化层，设置在所述栅极结构的侧壁周围并且由第四III-氮化物材料制成。
根据本发明的另一实施例，提供了一种在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，包括：在所述衬底上方形成二元III-氮化物沟道层；在所述二元III-氮化物沟道层上方形成三元III-氮化物阻挡层，其中，所述三元III-氮化物阻挡层在异质结界面处与所述二元III-氮化物沟道层接触；在所述三元III-氮化物阻挡层上方形成二元III-氮化物栅极层，并且以供体或受体杂质掺杂所述二元III-氮化物栅极层；去除掺杂的二元III-氮化物栅极层的选择部分以形成具有栅极上表面和栅极外侧壁的图案化的掺杂的二元III-氮化物栅极结构，并且使得所述三元III-氮化物阻挡层的上表面区暴露；以及在所述三元III-氮化物阻挡层的栅极上表面、栅极外侧壁和暴露的上表面区上方形成第一共形钝化层。
根据本发明的又一实施例，提供了一种形成在衬底上的增强模式高电子迁移率晶体管(HEMT)，包括：AlN缓冲层，位于所述衬底上方；AlGaN缓冲层，位于所述AlN缓冲层上方；GaN沟道层，位于所述AlGaN缓冲层上方；AlGaN阻挡层，位于所述GaN沟道层上方；GaN栅极结构，位于所述AlGaN阻挡层上方，其中，所述GaN栅极结构掺杂有受体或供体杂质并且具有栅极结构上表面和栅极结构外侧壁；以及AlN或BN共形钝化层，位于所述栅极结构上表面上方并且邻接所述栅极结构外侧壁。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的一些实施例的HEMT器件的截面图的一些实施例。
图2示出了根据本发明的一些实施例的制造e-HEMT器件的方法的流程图。
图3至图11示出了根据本发明的一些实施例的一系列的截面图，这些截面图共同示出制造HEMT器件的方法。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
HEMT器件将具有不同带隙的两种材料之间的异质结用作沟道。例如，在一些III-NHEMT器件中，宽带隙AlGaN层可以与窄带隙GaN层形成异质结。这两种材料的晶格常数通常稍微不同。这些类型的材料的晶格结构的差异产生应变，该应变可以导致压电引起的极化并且在异质结界面处形成能带弯曲。例如，GaN HEMT通常具有导致其以常开(耗尽模式)状态运行的强表面极化。为了克服表面极化以及控制增强模式器件中的电荷载流子的流动，可以在AlGaN层的顶部上直接形成具有高功函数的p-GaN材料的栅极。
然而，具有作为肖特基势垒的AlGaN/GaN和作为控制栅极的p-GaN栅极的GaN HEMT导致大的栅极泄漏。此外，为了形成增强模式器件结构，很多III-N表面经受工艺引起的陷阱或损坏。这些陷阱或损坏主要导致使器件性能退化的栅极泄漏或器件泄漏电流。为了试图限制陷阱的数量(以及从而改进器件性能)，本发明阐述了在III-N表面(例如，p-GaN的侧壁)上形成钝化层的技术。该钝化层终止并且钝化栅极侧壁表面的表面上的悬空键以限制界面陷阱的数量并且从而有助于改进器件性能。因此，可以通过引入这种钝化层来减小栅极泄漏。
图1示出了根据本发明的HEMT器件100的截面图的一些实施例。HEMT器件100包括布置在半导体衬底104上方的异质结结构102。异质结结构102由二元III/V半导体层106和布置在二元III/V半导体层106上方的三元III/V半导体层108组成。二元III/V半导体层106由第一III-氮化物材料制成并且用作e-HEMT的沟道区。三元III/V半导体层108由第二III-氮化物层制成并且用作有点类似于用于传统的MOSFET的栅极电介质的阻挡层。在一些实施例中，二元III/V半导体层106由氮化镓(GaN)制成，并且三元III/V半导体层108由氮化铝镓(AlxGa1-xN，其中，0<x<1)制成。
可以在异质结构102和衬底104之间布置一个或多个缓冲层110。这些缓冲层110可以帮助逐渐地将应变分布在它们的厚度上方，其中，应变是由衬底104和二元III/V层106之间的晶格失配引起的。通过分布应变，这些缓冲层110在一些方面来说可以帮助避免形成陷阱。示出的缓冲层110包括邻接二元III/V层106的最上缓冲层112以及位于最上缓冲层112和衬底104之间的下缓冲层114。在一些实施例中，最上缓冲层112可以由AlGaN制成，并且下缓冲层114可以由AlN制成。在其他实施例中，在异质结构102和衬底104之间可以包括两个以上的缓冲层。
导电的源极区116和漏极区118布置在三元III/V半导体层108上方并且彼此横向地间隔开。导电的源极区116和漏极区118具有邻接三元III/V半导体层108并且欧姆连接至三元III/V半导体层108的相应的下部区。在一些实施例中，源极区116/漏极区118直接位于三元III/V半导体层108上并且邻接三元III/V半导体层108，并且与二元III/V半导体层106间隔开。然而，在其他实施例中，源极区116/漏极区118延伸穿过三元III/V半导体层108并且邻接二元III/V半导体层106。
栅极结构120布置在异质结结构102上方并且横向布置在导电的源极区116和漏极区118之间。栅极结构120由第三III-氮化物材料制成。例如，在一些实施例中，栅极结构120可以由GaN制成，该GaN已经掺杂有供体杂质以形成n型栅极结构或者已经掺杂有受体杂质以形成p型栅极结构。这些掺杂剂有助于使产生的HEMT器件100以与耗尽模式相反的增强模式运行。
在栅极结构侧壁120A、120B周围以及栅极结构上表面120C上方设置第一共形钝化层122。第一共形钝化层122也设置在三元III/V半导体层108的上表面108A上方。在一些实施例中，可以由氮化铝(AlN)或氮化硼(BN)制成的该第一共形钝化层122可以是高质量的薄膜以防止来自栅极结构120的电流泄漏。因此，在一些实施例中，通过原子层沉积(ALD)技术生长第一共形钝化层122，ALD技术虽然费时，但是产生非常高质量的膜。在一些实施例中，第一共形钝化层122可以具有在约5埃和约500埃之间的厚度。除了提供高质量的膜之外，ALD技术是有利的，因为它们可以在相对较低的温度下实施，例如，在200℃和500℃之间，这帮助限制热预算问题，以及因为与PVD相比，ALD技术提供良好的台阶覆盖。
在第一共形钝化层122上方设置第二共形钝化层124。该第二共形钝化层124可以在处理期间帮助保护第一共形钝化层122。在一些实施例中，该第二共形钝化层124可以由氮化物(例如，SiN)或氧化物(例如，SiO2)制成。第二共形钝化层124的厚度可以大于第一共形钝化层122的厚度，并且第二共形钝化层124可以通过与用于形成第一共形钝化层122的技术不同的技术形成。例如，在一些实施例中，第二共形钝化层124可以具有约50纳米至约500纳米的厚度。此外，例如，在一些实施例中，可以通过化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)或物理汽相沉积(PVD)形成第二共形钝化层124。
导电的源极区116/漏极区118向下延伸穿过第一钝化层122和第二钝化层124以欧姆连接至三元III/V半导体层108。例如，导电的源极区116/漏极区118可以是诸如铜、铝、钨、镍、铁、钴、银、金或铂的金属。
共形介电覆盖层126位于导电的源极区116/漏极区118上面。例如，在一些实施例中，该共形介电覆盖层126是氮化物(例如，SiN)或氧化物(例如，SiO2)。在一些实施例中，共形介电覆盖层126的厚度大于或等于第二共形钝化层124的厚度。
金属电极衬垫或金属电极接触件128向下延伸穿过介电覆盖层126并且穿过第一钝化层122和第二钝化层124以与栅极结构120形成欧姆连接。在一些实施例中，通过PVD或CVD形成金属电极衬垫或金属电极接触件128。金属电极衬垫或金属电极接触件128可以在与栅极结构120的上表面区欧姆接触之前沿着覆盖层126的侧壁以及第一钝化层122和第二钝化层124的侧壁向下延伸。
由于二元III/V层106和三元III-V层108之间的带隙的差异，在层106、108之间的界面处建立二维电子气(2DEG)形式的高度移动的电荷载流子。因此，在运行期间，施加至栅电极120的电压控制可以从源极116穿过层106中的沟道区流至漏极118(或反之亦然)的载流子(例如，2DEG)的数量。因此，可以通过在栅电极120的帮助下控制2DEG来控制HEMT 100是导电状态还是电阻状态。在许多情况下，HEMT器件100是增强模式器件，其通过通常处于非导电状态(常关)而类似于硅MOSFET器件运行。由于106/108之间的异质结界面的性质以及HEMT中的该异质结界面处的2DEG的形成，因此在III-N材料系统中形成的这种器件趋于是常开的或即为耗尽模式器件。AlGaN/GaN层的界面处的2DEG的高电子迁移率允许诸如HEMT器件的III-N器件在不施加栅极电位的情况下导电。
在关闭状态下，传统的增强模式HEMT(e-HEMT)器件可能出现来自它们的栅极结构的电流泄漏。在一些情况下，钝化层122可以帮助限制该电流泄漏约一个数量级。
图2示出了根据本发明的一些实施例的制造HEMT器件的方法的一些实施例的流程图。虽然下面将方法示出和描述为一系列的步骤或事件，但是将理解，这些步骤或事件的示出的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序进行和/或与除了本文中示出和/或描述的那些之外的其他步骤或事件同时进行。此外，可能不是所有示出的步骤对于实现本文的描述的一个或多个方面或实施例都是必需的。此外，可以在一个或多个单独的步骤和/或阶段中实施本文中示出的一个或多个步骤。
在步骤202中，在衬底上方形成由第一III-氮化物材料制成的第一缓冲层。在步骤204中，在第一缓冲层上方形成第二缓冲层，其中，第二缓冲层由与第一III-氮化物材料不同的第二III-氮化物材料制成。在步骤206中，在第二缓冲层上方形成二元III-氮化物沟道层。在步骤208中，在二元III-氮化物沟道层上方形成三元III-氮化物阻挡层。三元III-氮化物阻挡层在异质结界面处与二元III-氮化物沟道层接触。在步骤210中，在三元III-氮化物阻挡层上方形成二元III-氮化物栅极层，并且二元III-氮化物栅极层掺杂有供体或受体杂质。在步骤212中，去除掺杂的二元III-氮化物栅极层的选择的部分以形成具有栅极上表面和栅极外侧壁的图案化的掺杂的二元III-氮化物栅极结构。这些选择的部分的去除使得三元III-氮化物阻挡层的上表面区暴露。在步骤214中，在三元III-氮化物阻挡层的栅极上表面、栅极外侧壁和暴露的上表面区上方形成第一共形钝化层。该第一共形钝化层可以有助于减少栅极侧壁陷阱，并且因此在器件的运行期间帮助限制来自栅极结构的电流泄漏。
现在转至图3至图11，可以看到根据一些实施例的一系列的截面图，这些截面图共同示出HEMT器件的形成。将理解，虽然在这些截面图中公开了具体的结构部件，但是这些具体的结构部件不是在所有实施方式中都是必需的。
图3与由图2的参考标号202至210形成的结构的一些实施例一致。图3的结构包括可以采用各种不同形式的衬底302。在一些实施例中，衬底302是硅衬底、碳化硅(SiC)衬底或蓝宝石衬底。然后，例如通过外延生长技术在衬底302上方形成第一缓冲层304，在一些情况下，第一缓冲层304可以称为下缓冲层。在一些情况下，第一缓冲层304是氮化铝(AlN)层。然后，例如通过外延生长技术在第一缓冲层304上方形成第二缓冲层306，在一些情况下，第二缓冲层306可以称为最上缓冲层。在一些情况下，第二缓冲层306是AlGaN层。然后，例如通过外延生长技术在第二缓冲层306上方形成二元III-氮化物沟道层308。在一些情况下，二元III-氮化物沟道层308是GaN层。例如通过外延生长技术在二元III-氮化物沟道层308上方形成三元III-氮化物阻挡层310。在一些实施例中，三元III-氮化物阻挡层310是AlxGa1- xN层，其中，0<x<1。例如通过外延生长技术在三元III-氮化物阻挡层310上方形成二元III-氮化物栅极层312，并且以供体或受体杂质掺杂二元III-氮化物栅极层312。在一些实施例中，二元III-氮化物栅极层312是n型或p型GaN层。
在图4中，在二元III-氮化物栅极层上方形成并且图案化栅极结构掩模层。栅极结构掩模层可以是光刻胶层、诸如氮化物层的硬掩模层和/或其他单独的层或层的组合。在图案化的栅极结构掩模402位于适当的位置的情况下，实施蚀刻以选择性地去除二元III-氮化物栅极层312的暴露部分，从而留下其上方具有栅极结构掩模402的栅极结构312’。然后去除图案化的栅极结构掩模402。
在图5中，通过原子层沉积(ALD)形成第一共形钝化层502。在一些实施例中，第一共形钝化层502是AlN或BN并且沉积为具有在约5埃和500埃之间的厚度。为了限制栅极侧壁陷阱，第一共形钝化层502直接邻接栅电极312’的侧壁和上表面。
在图6中，在第一共形钝化层502上方形成第二共形钝化层602以在处理期间保护第一共形钝化层502。在一些实施例中，第二共形钝化层是诸如例如SiN的氮化物或诸如例如SiO2的氧化物。在一些实施例中，通过与形成第一共形钝化层502不同的技术形成第二共形钝化层602。例如，可以通过具有比ALD的沉积速率更快的沉积速率的CVD、PECVD或PVD形成第二共形钝化层602以将工艺生产量保持在良好水平。为了帮助保护第一共形钝化层502，第二钝化层602的厚度可以在约50nm和约500nm的范围内。
在图7中，已经在第二共形钝化层上方形成源极/漏极掩模700。在源极/漏极掩模700位于适当的位置的情况下，实施诸如例如干蚀刻的蚀刻以形成源极/漏极开口702，源极/漏极开口702延伸穿过第一共形钝化层502和第二共形钝化层602并且终止于三元III-氮化物阻挡层310上。可以在该蚀刻期间去除/消耗三元III-氮化物阻挡层310的一些部分，并且其他部分可以留在位于三元III-氮化物阻挡层310之上的源极/漏极开口702的下方。在图8中，去除源极/漏极掩模700，并且以诸如金属的导电材料填充源极/漏极开口。初始形成的金属延伸在第二共形钝化层的整个暴露表面上方。随后，在源极/漏极区上方形成诸如光刻胶掩模的掩模(未示出)，并且进行诸如干蚀刻的蚀刻以形成示出的导电的源极/漏极区802。
在图9中，形成共形介电覆盖层902。在一些实施例中，共形介电覆盖层是诸如例如SiN的氮化物或者诸如例如SiO2的氧化物。
在图10中，在介电覆盖层上方形成栅电极掩模1000。在栅电极掩模位于适当的位置的情况下，实施诸如干蚀刻的蚀刻以形成栅电极开口1002。栅电极开口延伸穿过介电覆盖层、第一共形钝化层和第二共形钝化层。栅电极开口终止于图案化的掺杂的二元III-氮化物栅极结构上。
在图11中，在栅电极开口中形成导电栅电极衬垫1100。在一些实施例中，通过PVD或CVD沉积导电栅电极衬垫。例如，导电栅电极层可以包括诸如铝、铜、钨或镍的金属或者例如可以包括诸如掺杂的多晶硅的其他导电材料。
从上述可以理解，本发明阐述了在栅电极的侧壁上方形成钝化层以限制界面陷阱的技术。该钝化层终止并且钝化栅极侧壁表面的表面上的悬空键以限制界面陷阱的数量并且有助于改进器件性能。具体地，该钝化层减小栅极泄漏电流。
因此，本发明的一些实施例涉及包括布置在半导体衬底上方的异质结结构的高电子迁移率晶体管(HEMT)。异质结结构包括用作e-HEMT的沟道区的由第一III-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在二元III/V半导体层上方并且由第二III-氮化物材料制成的三元III/V半导体层。源极区和漏极区布置在三元III/V半导体层上方并且彼此横向间隔开。栅极结构布置在异质结结构上方并且布置在源极区和漏极区之间。栅极结构由第三III-氮化物材料制成。第一共形钝化层设置在栅极结构的侧壁周围并且由第四III-氮化物材料制成。
在上述HEMT中，其中，所述栅极结构的所述第三III-氮化物材料是二元III/V半导体材料并且具有与所述第一III-氮化物材料相同的二元半导体组分，并且所述第一钝化层的所述第四III-氮化物材料是二元III/V半导体材料并且具有与所述第一III-氮化物材料和所述第二III-氮化物材料不同的二元半导体组分。
在上述HEMT中，其中，所述栅极结构是掺杂的n型或掺杂的p型栅极结构，并且其中，所述二元III/V半导体层是固有的半导体材料。
在上述HEMT中，其中，所述第一钝化层是共形的并且具有在5埃和500埃之间的厚度。
在上述HEMT中，还包括：第二钝化层，具有50nm至500nm的厚度并且共形地覆盖所述第一钝化层，其中，所述第二钝化层的材料组分与所述第一钝化层的材料组分不同。
在上述HEMT中，还包括：一个或多个缓冲层，位于所述二元III/V半导体层下方，其中，最上缓冲层由所述第二III-氮化物材料制成，并且其中，位于所述最上缓冲层下方的下缓冲层由所述第一III-氮化物材料制成。
在上述HEMT中，还包括：一个或多个缓冲层，位于所述二元III/V半导体层下方，其中，最上缓冲层由所述第二III-氮化物材料制成，并且其中，位于所述最上缓冲层下方的下缓冲层由所述第一III-氮化物材料制成，其中，所述第一钝化层由与所述下缓冲层相同的材料制成。
在上述HEMT中，还包括：一个或多个缓冲层，位于所述二元III/V半导体层下方，其中，最上缓冲层由所述第二III-氮化物材料制成，并且其中，位于所述最上缓冲层下方的下缓冲层由所述第一III-氮化物材料制成，其中，所述第一钝化层由与所述下缓冲层相同的材料制成，其中，所述二元III/V半导体层的所述第一III-氮化物材料是GaN；所述三元III/V半导体层的所述第二III-氮化物材料是AlxGa1-xN；所述栅极结构的所述第三III-氮化物材料是n型GaN或p型GaN；以及所述第一钝化层的所述第四III-氮化物材料是AlN或BN。
在上述HEMT中，还包括：第二钝化层，共形地设置在所述第一钝化层上方，并且具有第二厚度，所述第二厚度大于所述第一钝化层的第一厚度；覆盖层，共形地设置在所述第二钝化层的上表面区上方；以及金属栅电极，包括位于所述覆盖层的上表面区上面的边缘，并且包括内侧壁，所述内侧壁沿着开口的侧壁向下延伸穿过所述覆盖层、穿过所述第二钝化层并且穿过所述第一钝化层以与所述栅极结构的上表面直接电连接。
本发明的其他实施例涉及一种在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法。在该方法中，在衬底上方形成二元III-氮化物沟道层。在二元III-氮化物沟道层上方形成三元III-氮化物阻挡层。三元III-氮化物阻挡层在异质结界面处与二元III-氮化物沟道层接触。在三元III-氮化物阻挡层上方形成二元III-氮化物栅极层，并且以供体或受体杂质掺杂二元III-氮化物栅极层。去除掺杂的二元III-氮化物栅极层的选择部分以形成具有栅极上表面和栅极外侧壁的图案化的掺杂的二元III-氮化物栅极结构。去除栅极层的选择部分使得三元III-氮化物阻挡层的上表面区暴露。在三元III-氮化物阻挡层的栅极上表面上方、栅极外侧壁上方和暴露的上表面区上方形成第一共形钝化层。
在上述方法中，其中，通过原子层沉积(ALD)形成所述第一共形钝化层。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述第一共形钝化层通过ALD形成并且具有在约5埃和约500埃之间的厚度，并且其中，所述第二共形钝化层通过CVD、PECVD或PVD形成并且具有在约50nm和约500nm之间的厚度以在处理期间保护所述第一共形钝化层。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述方法还包括：在所述第二共形钝化层上方形成源极/漏极掩模；在所述源极/漏极掩模位于适当的位置的情况下，实施蚀刻以形成源极/漏极开口，所述源极/漏极开口延伸穿过所述第一共形钝化层和所述第二共形钝化层并且终止于所述三元III-氮化物阻挡层上；以及以导电材料填充所述源极/漏极开口。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述方法还包括：在所述第二共形钝化层上方形成源极/漏极掩模；在所述源极/漏极掩模位于适当的位置的情况下，实施蚀刻以形成源极/漏极开口，所述源极/漏极开口延伸穿过所述第一共形钝化层和所述第二共形钝化层并且终止于所述三元III-氮化物阻挡层上；以及以导电材料填充所述源极/漏极开口，所述方法还包括：图案化所述导电材料以形成源极/漏极导电主体；在所述源极/漏极导电主体上方形成介电覆盖层；在所述介电覆盖层上方形成栅电极掩模；在所述栅电极掩模位于适当的位置的情况下，实施蚀刻以形成延伸穿过所述介电覆盖层、所述第一共形钝化层和所述第二共形钝化层的栅电极开口，其中，所述栅电极开口终止于所述图案化的掺杂的二元III-氮化物栅极结构上；以及在所述栅电极开口中形成导电栅电极衬垫。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述方法还包括：在所述第二共形钝化层上方形成源极/漏极掩模；在所述源极/漏极掩模位于适当的位置的情况下，实施蚀刻以形成源极/漏极开口，所述源极/漏极开口延伸穿过所述第一共形钝化层和所述第二共形钝化层并且终止于所述三元III-氮化物阻挡层上；以及以导电材料填充所述源极/漏极开口，所述方法还包括：图案化所述导电材料以形成源极/漏极导电主体；在所述源极/漏极导电主体上方形成介电覆盖层；在所述介电覆盖层上方形成栅电极掩模；在所述栅电极掩模位于适当的位置的情况下，实施蚀刻以形成延伸穿过所述介电覆盖层、所述第一共形钝化层和所述第二共形钝化层的栅电极开口，其中，所述栅电极开口终止于所述图案化的掺杂的二元III-氮化物栅极结构上；以及在所述栅电极开口中形成导电栅电极衬垫，其中，所述二元III-氮化物沟道层由GaN制成；所述三元III-氮化物阻挡层由AlxGa1-xN制成；所述图案化的掺杂的二元III-氮化物栅极结构是n型GaN或p型GaN；所述第一共形钝化层是AlN或BN；所述第二共形钝化层是SiO2或SiN；以及所述介电覆盖层是SiN或SiO2。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述方法还包括：在所述衬底上方形成所述二元III-氮化物沟道层之前，形成第一缓冲层；以及在所述衬底上方形成所述二元III-氮化物沟道层之前，在所述第一缓冲层上方形成第二缓冲层。
在上述方法中，还包括：在所述第一共形钝化层上方形成第二共形钝化层，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层，其中，所述方法还包括：在所述衬底上方形成所述二元III-氮化物沟道层之前，形成第一缓冲层；以及在所述衬底上方形成所述二元III-氮化物沟道层之前，在所述第一缓冲层上方形成第二缓冲层，其中，所述第一共形钝化层由与所述第一缓冲层相同的材料制成。
又其他实施例涉及形成在衬底上的高电子迁移率晶体管(HEMT)。HEMT包括位于衬底上方的AlN缓冲层。AlGaN缓冲层布置在AlN缓冲层上方。GaN沟道层布置在AlGaN缓冲层上方。AlGaN阻挡层布置在GaN沟道层上方。GaN栅极结构布置在AlGaN阻挡层上方。GaN栅极结构掺杂有受体或供体杂质并且具有栅极结构上表面和栅极结构外侧壁。AlN或BN共形钝化层布置在栅极结构上表面上方并且邻接栅极结构外侧壁。
在上述HEMT中，所述HEMT还包括：第二钝化层，具有50nm至500nm的厚度并且共形地覆盖所述AlN或BN共形钝化层，其中，所述第二钝化层的材料组分与所述AlN或BN共形钝化层的材料组分不同。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (22)

1.一种高电子迁移率晶体管(HEMT)，包括：
异质结结构，布置在半导体衬底上方，所述异质结结构包括：用作所述高电子迁移率晶体管的沟道区的由第一III-氮化物材料制成的二元III/V半导体层以及用作阻挡层的布置在所述二元III/V半导体层上方并且由第二III-氮化物材料制成的三元III/V半导体层；
源极区和漏极区，布置在所述三元III/V半导体层上方并且彼此横向间隔开；
栅极结构，布置在所述异质结结构上方并且布置在所述源极区和所述漏极区之间，其中，所述栅极结构由第三III-氮化物材料制成；以及
第一钝化层，直接接触所述栅极结构的侧壁的所有侧壁表面并且由第四III-氮化物材料制成，所述所有侧壁表面没有悬空键；
第二钝化层，共形地覆盖所述第一钝化层的上方，所述第二钝化层与所述栅极结构没有物理接触。
2.根据权利要求1所述的高电子迁移率晶体管，其中，所述第一钝化层的所述第四III-氮化物材料是AlN或BN，所述第二钝化层的材料为SiO2或SiN，
其中，相比于所述第二钝化层而言，所述第一钝化层减少了所述栅极结构的侧壁的陷阱的数量。
3.根据权利要求1所述的高电子迁移率晶体管，其中，所述栅极结构的所述第三III-氮化物材料是二元III/V半导体材料并且具有与所述第一III-氮化物材料相同的二元半导体组分，并且所述第一钝化层的所述第四III-氮化物材料是二元III/V半导体材料并且具有与所述第一III-氮化物材料和所述第二III-氮化物材料不同的二元半导体组分。
4.根据权利要求1所述的高电子迁移率晶体管，其中，所述栅极结构是掺杂的n型或掺杂的p型栅极结构，并且其中，所述二元III/V半导体层是固有的半导体材料。
5.根据权利要求1所述的高电子迁移率晶体管，其中，所述第一钝化层是共形的并且具有在5埃和500埃之间的厚度。
6.根据权利要求5所述的高电子迁移率晶体管，其中，
所述第二钝化层具有50nm至500nm的厚度，所述第二厚度的最小值为所述第一厚度的最小值的100倍，其中，所述第二钝化层的材料组分与所述第一钝化层的材料组分不同。
7.根据权利要求1所述的高电子迁移率晶体管，还包括：
一个或多个缓冲层，位于所述二元III/V半导体层下方，其中，最上缓冲层由所述第二III-氮化物材料制成，并且其中，位于所述最上缓冲层下方的下缓冲层由所述第四III-氮化物材料制成。
8.根据权利要求7所述的高电子迁移率晶体管，其中，所述第一钝化层由与所述下缓冲层相同的材料制成。
9.根据权利要求8所述的高电子迁移率晶体管，其中：
所述二元III/V半导体层的所述第一III-氮化物材料是GaN；
所述三元III/V半导体层的所述第二III-氮化物材料是AlxGa1-xN；
所述栅极结构的所述第三III-氮化物材料是n型GaN或p型GaN。
10.根据权利要求1所述的高电子迁移率晶体管，其中，
所述第二钝化层具有第二厚度，所述第二厚度大于所述第一钝化层的第一厚度，还包括：
覆盖层，共形地设置在所述第二钝化层的上表面区上方；以及
金属栅电极，包括位于所述覆盖层的上表面区上面的边缘，并且包括内侧壁，所述内侧壁沿着开口的侧壁向下延伸穿过所述覆盖层、穿过所述第二钝化层并且穿过所述第一钝化层以与所述栅极结构的上表面直接电连接。
11.一种在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，包括：
在所述衬底上方形成二元III-氮化物沟道层；
在所述二元III-氮化物沟道层上方形成三元III-氮化物阻挡层，其中，所述三元III-氮化物阻挡层在异质结界面处与所述二元III-氮化物沟道层接触；
在所述三元III-氮化物阻挡层上方形成二元III-氮化物栅极层，并且以供体或受体杂质掺杂所述二元III-氮化物栅极层；
去除掺杂的二元III-氮化物栅极层的选择部分以形成具有栅极上表面和栅极外侧壁的图案化的掺杂的二元III-氮化物栅极结构，并且使得所述三元III-氮化物阻挡层的上表面区暴露；以及
在栅极上表面、栅极外侧壁和所述三元III-氮化物阻挡层的暴露的上表面区上方形成第一共形钝化层，所述第一共形钝化层直接接触所述栅极外侧壁的所有侧壁表面，所述第一共形钝化层终止并且钝化所述所有侧壁表面上的悬空键以减少所述栅极外侧壁的陷阱的数量；
在所述第一共形钝化层上方形成第二共形钝化层，所述第二共形钝化层与所述二元III-氮化物栅极结构间隔开而没有物理接触。
12.其中，所述第一共形钝化层是AlN或BN，所述第二共形钝化层是SiO2或SiN，
其中，相比于所述第二共形钝化层用于保护所述第一共形钝化层而言，所述第一共形钝化层减少了所述栅极外侧壁的陷阱的数量。
13.根据权利要求11所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，其中，通过原子层沉积(ALD)形成所述第一共形钝化层。
14.根据权利要求11所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，其中，通过与形成所述第一共形钝化层不同的技术形成所述第二共形钝化层。
15.根据权利要求14所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，其中，所述第一共形钝化层通过原子层沉积(ALD)形成并且具有在5埃和500埃之间的厚度，并且其中，所述第二共形钝化层通过化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)或物理汽相沉积(PVD)形成并且具有在50nm和500nm之间的厚度以在处理期间保护所述第一共形钝化层。
16.根据权利要求14所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，还包括：
在所述第二共形钝化层上方形成源极/漏极掩模；
在所述源极/漏极掩模位于适当的位置的情况下，实施蚀刻以形成源极/漏极开口，所述源极/漏极开口延伸穿过所述第一共形钝化层和所述第二共形钝化层并且终止于所述三元III-氮化物阻挡层上；以及
以导电材料填充所述源极/漏极开口。
17.根据权利要求16所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，还包括：
图案化所述导电材料以形成源极/漏极导电主体；
在所述源极/漏极导电主体上方形成介电覆盖层；
在所述介电覆盖层上方形成栅电极掩模；
在所述栅电极掩模位于适当的位置的情况下，实施蚀刻以形成延伸穿过所述介电覆盖层、所述第一共形钝化层和所述第二共形钝化层的栅电极开口，其中，所述栅电极开口终止于所述图案化的掺杂的二元III-氮化物栅极结构上；以及
在所述栅电极开口中形成导电栅电极衬垫。
18.根据权利要求17所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，其中：
所述二元III-氮化物沟道层由GaN制成；
所述三元III-氮化物阻挡层由AlxGa1-xN制成；
所述图案化的掺杂的二元III-氮化物栅极结构是n型GaN或p型GaN；以及
所述介电覆盖层是SiN或SiO2。
19.根据权利要求14所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，还包括：
在所述衬底上方形成所述二元III-氮化物沟道层之前，形成第一缓冲层；以及
在所述衬底上方形成所述二元III-氮化物沟道层之前，在所述第一缓冲层上方形成第二缓冲层。
20.根据权利要求19所述的在衬底上形成增强模式、高电子迁移率晶体管(e-HEMT)的方法，其中，所述第一共形钝化层由与所述第一缓冲层相同的材料制成。
21.一种形成在衬底上的增强模式高电子迁移率晶体管(HEMT)，包括：
AlN缓冲层，位于所述衬底上方；
AlGaN缓冲层，位于所述AlN缓冲层上方；
GaN沟道层，位于所述AlGaN缓冲层上方；
AlGaN阻挡层，位于所述GaN沟道层上方；
GaN栅极结构，位于所述AlGaN阻挡层上方，其中，所述GaN栅极结构掺杂有受体或供体杂质并且具有栅极结构上表面和栅极结构外侧壁；以及
AlN或BN共形钝化层，位于所述GaN栅极结构上表面上方并且直接邻接所述GaN栅极结构外侧壁的所有侧壁表面，所述所有侧壁表面没有悬空键；
第二钝化层，共形地覆盖所述AlN或BN共形钝化层，所述第二钝化层与所述GaN栅极结构没有物理接触。
22.根据权利要求21所述的增强模式HEMT，其中，
所述第二钝化层具有50nm至500nm的厚度，所述第二钝化层的材料组分与所述AlN或BN共形钝化层的材料组分不同。
CN202010743085.8A 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化 Pending CN111883589A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461986389P 2014-04-30 2014-04-30
US61/986,389 2014-04-30
US14/488,380 US9425301B2 (en) 2014-04-30 2014-09-17 Sidewall passivation for HEMT devices
US14/488,380 2014-09-17
CN201510212686.5A CN105047707A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510212686.5A Division CN105047707A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化

Publications (1)

Publication Number Publication Date
CN111883589A true CN111883589A (zh) 2020-11-03

Family

ID=54355833

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010743083.9A Pending CN111883588A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化
CN201510212686.5A Pending CN105047707A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化
CN202010743085.8A Pending CN111883589A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202010743083.9A Pending CN111883588A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化
CN201510212686.5A Pending CN105047707A (zh) 2014-04-30 2015-04-29 用于hemt器件的侧壁钝化

Country Status (5)

Country Link
US (6) US9425301B2 (zh)
KR (1) KR101697825B1 (zh)
CN (3) CN111883588A (zh)
DE (1) DE102014114635B4 (zh)
TW (1) TWI593102B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113875017A (zh) * 2021-08-06 2021-12-31 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN114270533A (zh) * 2021-02-19 2022-04-01 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN114402442A (zh) * 2021-12-17 2022-04-26 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN115117055A (zh) * 2021-05-25 2022-09-27 英诺赛科(苏州)科技有限公司 氮化物基半导体双向切换器件和其制造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
TWI626742B (zh) * 2015-06-18 2018-06-11 台達電子工業股份有限公司 半導體裝置
TWI563654B (en) * 2015-08-26 2016-12-21 Globalwafers Co Ltd Enhancement-Mode High-Electron-Mobility Transistor Structure
FR3041150B1 (fr) * 2015-09-14 2017-09-29 Commissariat Energie Atomique Transistor a enrichissement comportant une heterojonction algan/gan et une grille en diamant dope p
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
EP3179515A1 (en) * 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
DE102016200825A1 (de) * 2016-01-21 2017-07-27 Robert Bosch Gmbh Vorrichtung und Verfahren zur Herstellung eines lateralen HEMTs
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
US11114543B2 (en) * 2017-01-24 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Group III-V device structure
JP6860847B2 (ja) * 2017-03-13 2021-04-21 サンケン電気株式会社 ノーマリオフ型のｈｆｅｔおよびその製造方法
US10170580B2 (en) * 2017-05-23 2019-01-01 Industrial Technology Research Institute Structure of GaN-based transistor and method of fabricating the same
US10700190B2 (en) 2018-01-23 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same
US10541313B2 (en) 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer
US10516023B2 (en) * 2018-03-06 2019-12-24 Infineon Technologies Austria Ag High electron mobility transistor with deep charge carrier gas contact structure
CN110581163B (zh) * 2018-06-08 2023-07-18 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN108899366B (zh) * 2018-06-11 2022-05-17 西安电子科技大学 一种新型P-GaN栅结构的增强型器件及其制作方法
US10797153B2 (en) * 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
CN110718587B (zh) * 2018-07-13 2022-09-27 苏州能讯高能半导体有限公司 半导体器件及制作方法
TWI678731B (zh) * 2018-08-28 2019-12-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US20200075314A1 (en) * 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Doped buffer layer for group iii-v devices on silicon
US11177216B2 (en) * 2018-09-06 2021-11-16 Raytheon Company Nitride structures having low capacitance gate contacts integrated with copper damascene structures
US10707322B2 (en) * 2018-10-22 2020-07-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI693716B (zh) * 2018-11-23 2020-05-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN111276538B (zh) * 2018-12-04 2023-03-14 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10741496B2 (en) * 2018-12-04 2020-08-11 Nxp Usa, Inc. Semiconductor devices with a protection layer and methods of fabrication
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
TWI680503B (zh) 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
TWI679770B (zh) 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構
US10644128B1 (en) 2019-01-07 2020-05-05 Vanguard International Semiconductor Corporation Semiconductor devices with reduced channel resistance and methods for fabricating the same
CN109585545B (zh) * 2019-01-15 2020-11-06 中山大学 一种增强型半导体器件及其制备方法
CN111668302B (zh) * 2019-03-08 2023-03-14 世界先进积体电路股份有限公司 半导体装置及其制造方法
US11335797B2 (en) * 2019-04-17 2022-05-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN110071173B (zh) * 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
CN118039685A (zh) * 2019-10-09 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN117855265A (zh) * 2019-12-06 2024-04-09 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113257908A (zh) * 2020-02-13 2021-08-13 苏州晶界半导体有限公司 一种氮化物器件
CN112154542B (zh) * 2020-04-29 2023-12-08 英诺赛科（珠海）科技有限公司 电子装置
WO2021243482A1 (zh) * 2020-05-30 2021-12-09 华为数字能源技术有限公司 基于氮化镓芯片、芯片制备方法及氮化镓功率器件、电路
CN114078965B (zh) * 2020-08-11 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN111952176A (zh) * 2020-08-17 2020-11-17 深圳方正微电子有限公司 半导体结构、增强型高电子迁移率晶体管及其制备方法
CN114586175B (zh) * 2020-09-30 2023-04-18 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN112470289B (zh) * 2020-10-28 2023-07-21 英诺赛科(苏州)科技有限公司 半导体装置和其制造方法
CN112640127B (zh) * 2020-11-30 2022-09-06 英诺赛科(苏州)半导体有限公司 半导体装置及其制造方法
US11942326B2 (en) * 2020-12-16 2024-03-26 Semiconductor Components Industries, Llc Process of forming an electronic device including a doped gate electrode
US11973148B2 (en) 2021-01-15 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Surface damage control in diodes
TWI775276B (zh) * 2021-01-15 2022-08-21 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
CN115132585A (zh) * 2021-03-29 2022-09-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11715756B2 (en) * 2021-04-09 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device structure and methods of forming the same
US20220336649A1 (en) * 2021-04-15 2022-10-20 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
KR20220153962A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
TWI769017B (zh) * 2021-07-20 2022-06-21 世界先進積體電路股份有限公司 半導體結構
US20240047451A1 (en) * 2021-08-06 2024-02-08 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor ic chip and method for manufacturing the same
US20240030156A1 (en) * 2021-08-11 2024-01-25 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
US20240030329A1 (en) * 2021-08-17 2024-01-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN114175268B (zh) * 2021-09-07 2024-01-09 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN117616581A (zh) * 2021-12-07 2024-02-27 英诺赛科(苏州)半导体有限公司 氮化物基半导体装置及其制造方法
WO2023123392A1 (en) * 2021-12-31 2023-07-06 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN114927586B (zh) * 2022-03-15 2024-03-22 中国民用航空飞行学院 一种基于新型三元材料的异质结光电探测器及制备方法
WO2024092544A1 (en) * 2022-11-02 2024-05-10 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof
US11799000B1 (en) 2022-12-21 2023-10-24 Hiper Semiconductor Inc. High electron mobility transistor and high electron mobility transistor forming method
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365745A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 反向扩散抑制结构
CN102544088A (zh) * 2010-12-10 2012-07-04 富士通株式会社 化合物半导体器件及其制造方法
EP2602827A2 (en) * 2011-12-09 2013-06-12 Imec Enhancement mode III-nitride device and method for manufacturing thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344103B1 (ko) 2000-09-04 2002-07-24 에피밸리 주식회사 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
KR100415538B1 (ko) 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US7649215B2 (en) 2003-12-05 2010-01-19 International Rectifier Corporation III-nitride device passivation and method
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
US20060145190A1 (en) 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5201437B2 (ja) 2006-11-30 2013-06-05 国立大学法人 名古屋工業大学 絶縁ゲート電界効果トランジスタ
JP2009206163A (ja) * 2008-02-26 2009-09-10 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5825017B2 (ja) 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US8900985B2 (en) * 2012-10-15 2014-12-02 Infineon Technologies Austria Ag Self-doped ohmic contacts for compound semiconductor devices
JP5949527B2 (ja) * 2012-12-21 2016-07-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US8803158B1 (en) * 2013-02-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8878188B2 (en) 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365745A (zh) * 2009-04-08 2012-02-29 宜普电源转换公司 反向扩散抑制结构
CN102544088A (zh) * 2010-12-10 2012-07-04 富士通株式会社 化合物半导体器件及其制造方法
EP2602827A2 (en) * 2011-12-09 2013-06-12 Imec Enhancement mode III-nitride device and method for manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHIKAI TANG 等: "（"High-voltage(600-V) low-leakage low-current-collapse AlGaN/GaN HEMTs with AlN/SiNx passivation"", 《IEEE ELECTRON DEVICE LETTERS》, vol. 34, no. 3, pages 366 - 368, XP011494922, DOI: 10.1109/LED.2012.2236638 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114270533A (zh) * 2021-02-19 2022-04-01 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN114270533B (zh) * 2021-02-19 2024-01-02 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN115117055A (zh) * 2021-05-25 2022-09-27 英诺赛科(苏州)科技有限公司 氮化物基半导体双向切换器件和其制造方法
CN115548014A (zh) * 2021-05-25 2022-12-30 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法
CN115799253A (zh) * 2021-05-25 2023-03-14 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件及其制造方法
CN115117055B (zh) * 2021-05-25 2023-12-05 英诺赛科(苏州)科技有限公司 氮化物基半导体双向切换器件和其制造方法
CN115548014B (zh) * 2021-05-25 2023-12-29 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法
CN115799253B (zh) * 2021-05-25 2024-01-02 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件及其制造方法
CN113875017A (zh) * 2021-08-06 2021-12-31 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
CN114402442A (zh) * 2021-12-17 2022-04-26 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN114402442B (zh) * 2021-12-17 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法

Also Published As

Publication number Publication date
US10522647B2 (en) 2019-12-31
US20150318387A1 (en) 2015-11-05
KR20150125538A (ko) 2015-11-09
US9685525B2 (en) 2017-06-20
US11522066B2 (en) 2022-12-06
US9425301B2 (en) 2016-08-23
DE102014114635B4 (de) 2024-01-25
US10868136B2 (en) 2020-12-15
KR101697825B1 (ko) 2017-01-18
US20210119011A1 (en) 2021-04-22
TWI593102B (zh) 2017-07-21
CN105047707A (zh) 2015-11-11
US20200098889A1 (en) 2020-03-26
DE102014114635A1 (de) 2016-01-07
TW201541636A (zh) 2015-11-01
US20170271473A1 (en) 2017-09-21
CN111883588A (zh) 2020-11-03
US20180308953A1 (en) 2018-10-25
US20160351684A1 (en) 2016-12-01
US10020376B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
US11522066B2 (en) Sidewall passivation for HEMT devices
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
US20160225857A1 (en) Semiconductor device and method for manufacturing the same
US11551927B2 (en) High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
US20140252371A1 (en) Heterojunction transistor and method of fabricating the same
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US10700189B1 (en) Semiconductor devices and methods for forming the same
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
US20240047451A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
CN110875383B (zh) 半导体装置及其制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US11588047B2 (en) Semiconductor component and manufacturing method thereof
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
US20190035922A1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
CN114270532A (zh) 半导体装置及其制造方法
US11935947B2 (en) Enhancement mode high electron mobility transistor
WO2024016216A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
US20230402526A1 (en) Method for manufacturing high-electron-mobility transistor
CN112397583B (zh) 增强型高电子迁移率晶体管器件
WO2023197251A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN116417512A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination