CN117616581A - 氮化物基半导体装置及其制造方法 - Google Patents

氮化物基半导体装置及其制造方法 Download PDF

Info

Publication number
CN117616581A
CN117616581A CN202180099803.5A CN202180099803A CN117616581A CN 117616581 A CN117616581 A CN 117616581A CN 202180099803 A CN202180099803 A CN 202180099803A CN 117616581 A CN117616581 A CN 117616581A
Authority
CN
China
Prior art keywords
nitride
layer
semiconductor device
gates
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180099803.5A
Other languages
English (en)
Inventor
饶剑
游政昇
陈柏玮
张铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN117616581A publication Critical patent/CN117616581A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化物基半导体装置包括：第一氮化物基半导体层、第二氮化物基半导体层、氮化物基层以及多个栅极。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且其带隙大于第一氮化物基半导体层的带隙。氮化物基层设置在第二氮化物基半导体层之上，并且沿第一方向延伸以具有条带轮廓。栅极设置在氮化物基层之上并且沿第一方向布置，使得栅极中的至少两个彼此分离。

Description

氮化物基半导体装置及其制造方法
发明人：饶剑；游政昇；陈柏玮；张铭宏
技术领域
本公开总体上涉及一种氮化物基(nitride-based)半导体装置。更具体地，本公开涉及一种具有分离的栅极的氮化物基半导体装置。
背景技术
近年来，对于高电子迁移率晶体管(HEMT)、特别是对于高功率开关和高频率应用的深入研究已经十分普遍。III族氮化物基的HEMT利用具有不同带隙的两种材料之间的异质结界面来形成量子阱状结构，该结构容纳二维电子气(2DEG)区域，从而满足高功率/高频率装置的需求。除了HEMT之外，具有异质结构的装置的示例进一步包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
发明内容
根据本公开的一方面，提供一种半导体装置。氮化物基半导体装置包括：第一氮化物基半导体层、第二氮化物基半导体层、第一氮化物基层和多个栅极。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且其带隙大于第一氮化物基半导体层的带隙。第一氮化物基层设置在第二氮化物基半导体层之上，并且沿第一方向延伸以具有条带轮廓。栅极设置在第一氮化物基层之上并且沿第一方向布置，使得栅极中的至少两个彼此分离。
根据本公开的一方面，提供一种半导体装置。半导体装置包括：第一氮化物基半导体层、第二氮化物基半导体层、第一氮化物基层、多个栅极、导电层和多个接触过孔。第二氮化物基半导体层设置在第一氮化物基半导体层上，并且其带隙大于第一氮化物基半导体层的带隙。第一氮化物基层设置在第二氮化物基半导体层之上。栅极设置在第一氮化物基层之上并且比第一氮化物基层宽。导电层设置在栅极之上。接触过孔分别将栅极连接到导电层。
根据本公开的一方面，提供一种用于制造半导体装置的方法。该方法包括以下步骤。在衬底之上形成第一氮化物基半导体层。在第一氮化物基半导体上形成第二氮化物基半导体层。氮化物基层形成在第二氮化物基半导体层之上，并且沿第一方向延伸以具有条带轮廓。钝化层形成在氮化物基层之上，并且具有多个开口以暴露氮化物基层。多个栅极形成在氮化物基层之上，并且沿第一方向布置，使得栅极与氮化物基层的暴露部分接触。
通过上述构造，在本公开的实施例中，栅极分开地形成/设置在第一氮化物基层上而不是以连续的条带形成/设置在第一氮化物基层上，从而可以减轻半导体装置内部的应力。因此，可以增强半导体装置的可靠性。
附图说明
当结合附图阅读时，从以下详细描述中可以容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。也就是说，为了清楚地进行讨论，各种特征的大小可以任意增大或减小。在下面参照附图更详细地描述本公开的实施例，在附图中：
图1A是根据本公开的一些实施例的半导体装置的俯视图；
图1B是图1A中的半导体装置的竖直截面图；
图1C是半导体装置1A的放大区域A的俯视图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I和图2J示出了根据本公开的一些实施例的用于制造氮化物基半导体装置的方法的不同阶段；
图3是根据本公开的一些实施例的半导体装置的竖直截面图；
图4是根据本公开的一些实施例的半导体装置的俯视图；
图5是根据本公开的一些实施例的半导体装置的俯视图；
图6是根据本公开的一些实施例的半导体装置的俯视图；以及
图7是根据本公开的一些实施例的半导体装置的俯视图。
具体实施方式
在整个附图和详细描述中使用通用附图标记来表示相同或相似的组件。根据以下结合附图的详细描述，可以容易地理解本公开的实施例。
诸如“上”、“上方”、“下方”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧部”、“更高”、“更低”、“上部”、“之上”、“之下”等的空间描述，是相对于某一组件或某一组组件、或某一组件或某一组组件的某一平面，针对相关的图中所示的组件的方向来说明的。应当理解的是，本文所使用的空间描述仅用于说明目的，并且本文所述结构的实际实施方案可以以任意方向或方式进行空间布置，只要这种布置不偏离本公开的实施例的优点即可。
进一步，应当注意的是，在实际的装置中，由于装置制造条件的原因，被描述为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、厚度有些不均匀等。直线和直角的使用完全是为了方便表示层和特征。
在以下描述中，半导体装置/管芯/封装、用于制造半导体装置/管芯/封装的方法等被阐述为优选示例。对本领域技术人员来说明显的是，在不偏离本公开的范围和精神的情况下，可以进行修改，包括添加和/或替换。可以省略具体细节，以免使本公开不清楚；然而，描述本公开是为了使本领域技术人员能够在不进行过度的实验的情况下实践本公开的教导。
图1A是根据本公开的一些实施例的半导体装置1A的俯视图。图1B是图1A中的半导体装置1A的竖直截面图。图1A和图1B中标记了方向D1、D2和D3，其中方向D1、D2和D3彼此不同。方向D1至D3中的任意两个方向彼此垂直。
半导体装置1A包括衬底10、氮化物基半导体层12、14、电极16和18、氮化物基层20、22、多个栅极30、钝化层40、42、多个接触过孔50、52、54以及图案化导电层60、62、64。
衬底10可以是半导体衬底。衬底10的示例性材料可以包括，例如但不限于Si、SiGe、SiC、砷化镓、p型掺杂Si、n型掺杂Si、蓝宝石、绝缘体上半导体，例如绝缘体上硅(SOI)，或其他合适的衬底材料。在一些实施例中，衬底10可以包括，例如但不限于III族元素、IV族元素、V族元素或它们的组合(例如，III-V族化合物)。在其他实施例中，衬底10可以包括，例如但不限于一个或多个其他特征，例如掺杂区域、掩埋层、外延(epi)层或它们的组合。
缓冲层(未示出)可以设置在衬底10上/之上/上方。缓冲层可以设置在衬底10和氮化物基半导体层12之间。缓冲层可以被构造为减少衬底10和氮化物基半导体层12之间的晶格失配和热失配，从而固化由于失配/差异引起的缺陷。缓冲层可以包括III-V族化合物。III-V族化合物可以包括，例如但不限于铝、镓、铟、氮或它们的组合。因此，缓冲层的示例性材料可以进一步包括，例如但不限于GaN、AlN、AlGaN、InAlGaN或它们的组合。
在一些实施例中，半导体装置1A可以进一步包括成核层(未示出)。成核层可以形成在衬底10和缓冲层之间。成核层可以被构造为提供过渡以适应衬底10和缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可以包括例如但不限于AlN或其合金中的任一种。
氮化物基半导体层12可以设置在衬底10上/之上/上方。氮化物基半导体层14可以设置在氮化物基半导体层12上/之上/上方。氮化物基半导体层12的示例性材料可以包括，例如但不限于氮化物或III-V族化合物，诸如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。氮化物基半导体层14的示例性材料可以包括，例如但不限于氮化物或III-V族化合物，诸如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。
氮化物基半导体层12和14的示例性材料被选择为使得氮化物基半导体层14的带隙(即禁带宽度)大于/高于氮化物基半导体层12的带隙，从而使其电子亲和力彼此不同，并在氮化物基半导体层14和氮化物基半导体层12之间形成异质结。例如，当氮化物基半导体层14是带隙约为4.0eV的AlGaN层时，可以将氮化物基半导体层12选择为带隙约为3.4eV的未掺杂GaN层。因此，氮化物基半导体层12和14可以分别用作沟道层和阻挡层。在沟道层和阻挡层之间的结合界面上产生三角阱电势，使得电子在三角阱中聚集，从而邻近异质结产生二维电子气(2DEG)区域。因此，半导体装置1A可以包括至少一个GaN基高电子迁移率晶体管(HEMT)。
电极16和18可以设置在氮化物基半导体层14上/之上/上方。电极16和18与氮化物基半导体层14直接接触。参照图1A，电极16和18可以沿方向D3延伸，使得电极16和电极18中的每一个可以具有条带轮廓。在一些实施例中，电极16可以用作源极。在一些实施例中，电极16可以用作漏极。在一些实施例中，电极18可以用作源极。在一些实施例中，电极18可以用作漏极。电极16和18的作用取决于装置设计。
在一些实施例中，电极16和18可以包括，例如但不限于金属、合金、掺杂半导体材料(诸如掺杂晶体硅)、化合物(诸如硅化物和氮化物)、其他导体材料或者它们的组合。电极16和18的示例性材料可以包括，例如但不限于Ti、AlSi、TiN或者它们的组合。
电极16和18中的每一个可以是单层，也可以是具有相同或不同组成的多层。电极16和18与氮化物基半导体层14形成欧姆接触。此外，可以通过将Ti、Al或其他合适的材料应用到电极16和18来实现欧姆接触。在一些实施例中，电极16和18中的每一个由至少一个保形层和导电填充物形成。保形层可以包裹导电填充物。保形层的示例性材料可以包括，例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或者它们的组合。导电填充物的示例性材料可以包括，例如但不限于AlSi、AlCu或者它们的组合。
氮化物基层20设置在氮化物基半导体层14上/之上/上方。氮化物基层20与氮化物基半导体层14接触。氮化物基层22设置在氮化物基层20上/之上/上方。氮化物基层22与氮化物基层20接触。氮化物基层20设置在氮化物基层22和氮化物基半导体层14之间。氮化物基层20和22中的每一个沿方向D3延伸以具有条带轮廓。
氮化物基层22比氮化物基半导体层20窄。在一些实施例中，氮化物基层20的宽度基本上与氮化物基层22的宽度相同。氮化物基层20和氮化物基层22的轮廓相同，例如，它们都是矩形轮廓。在其他实施例中，氮化物基层20和氮化物基层22的轮廓可以彼此不同。例如，氮化物基层20的轮廓可以是梯形轮廓，氮化物基层22的轮廓可以是矩形轮廓。
氮化物基层20可以是掺杂氮化物基半导体层。更具体地，氮化物基层20可以是p型掺杂III-V族半导体层。掺杂p型掺杂III-V族半导体层的示例性材料可以包括，例如但不限于p型掺杂III-V族氮化物半导体材料，诸如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN或者它们的组合。在一些实施例中，p型掺杂材料是通过使用诸如Be、Zn、Cd和Mg的p型杂质来实现的。在一些实施例中，氮化物基半导体层12包括未掺杂GaN，氮化物基半导体层14包括AlGaN，并且氮化物基层20是p型GaN层，它可以使下层的带结构向上弯曲并耗尽2DEG区域的相应分区，从而使半导体装置1A进入关态状态。
氮化物基层22可以包括金属氮化物层。氮化物基层22的示例性材料可以包括，例如但不限于氮化钛(TiN)或氮化钽(TaN)。
一般而言，关于氮化物基半导体装置，栅极在氮化物基半导体层上形成为连续的条带状。栅极的这种形状设计不能有效地减小它的面积，因此相当大的应力将积聚在氮化物基半导体装置中。因此，由于条带状栅极的一部分可能存在应力问题，应力可能沿条带状栅极延伸方向传递到半导体装置的不同区域，从而导致装置故障。
此外，金属场板通常形成在氮化物基半导体装置中，以在其中实现均匀的电场分布。由于过大的应力，条带状栅极与金属场板之间的钝化层会破裂，使得栅极和金属场板极有可能相互接触，从而导致短路问题。这种现象将对氮化物基半导体的可靠性产生有害影响。另外，由于上述问题，具有条带状栅极的氮化物基半导体装置难以与金属场板配合，因此无法有效地改进装置的电性能。
至少为了避免上述问题，本公开提供一种氮化物基半导体装置的新型结构。
返回参照图1A，通过在栅极形成期间应用具有多个分离的开口的光罩(reticle)，可以在氮化物基层22上分离地形成多个栅极30。也就是说，分离的栅极30整体可以被视为具有岛状结构的栅极。特别地，栅极30形成为沿方向D3布置，使得栅极30中的至少两个彼此分离。栅极30中的每一个沿方向D1延伸。相邻的栅极30中的两个以小于栅极30的宽度W1的间距S彼此分离。在一些实施例中，这些间距S可以彼此相等，这表示这些栅极30被均等地分隔。在一些实施例中，栅极30之间的这些间距S可以彼此不同。任意两个相邻的栅极30之间的间距S可以根据装置要求来确定。
栅极30被形成为设置在氮化物基层22上/之上/上方。栅极30形成为与氮化物基层22接触，其中氮化物基层22可以用作栅极30的接触层。栅极30形成为沿方向D3布置。氮化物基层22位于/夹在栅极30和氮化物基层20之间。栅极30位于电极16和18之间。电极16比电极18更靠近栅极30。也就是说，电极16和18可以被布置为相对于栅极30不对称。在一些实施例中，电极16和18可以被布置为相对于栅极30对称。布置取决于不同的电气特性要求。
钝化层40设置在氮化物基半导体层14上/之上/上方。氮化物基层20具有两个相对的侧壁S1和S2。氮化物基层22具有两个相对的侧壁S3和S4。钝化层40沿侧壁S1和S3延伸。钝化层40沿侧壁S2和S4延伸。
栅极30中的每一个具有顶部侧壁S5和底部侧壁S6，顶部侧壁S5的位置高于底部侧壁S6的位置。顶部侧壁S5位于钝化层40上/之上/上方。顶部侧壁S5不被钝化层40覆盖。钝化层40包围栅极30中的每一个的底部侧壁S6。
钝化层40可以沿侧壁S3从侧壁S1连续地延伸到底部侧壁S6。钝化层40可以沿侧壁S4从侧壁S2连续地延伸到底部侧壁S6。钝化层40具有将两个栅极30彼此隔离的部分，其中该部分可以用作缓冲部分以减轻应力。钝化层40填充任意两个相邻栅极30之间的区域。这样的构造提供了栅极的不连续性。
图1C是半导体装置1A的放大区域A的俯视图。参照图1B和图1C，钝化层40具有多个封闭侧壁S7，以在氮化物基层22和栅极30之间限定接触区域CR。栅极30可以穿透钝化层40以通过接触区域CR与氮化物基层22接触。栅极30中的每一个沿方向D3的宽度W1大于接触区域CR中的每一个沿方向D3的宽度W2。栅极30中的每一个沿方向D1的宽度W3大于接触区域CR中的每一个沿方向D1的宽度W4。氮化物基半导体层14上的接触区域CR中的每一个的正交/竖直投影落在氮化物基半导体层14上的相应栅极30的正交/竖直投影的范围内。由于钝化层40填充任意两个相邻栅极30之间的区域，因此钝化层40可以从氮化物基层22的侧壁S3延伸到侧壁S4。
与具有条带状栅极的半导体装置相比，分离的栅极30的构造可以减少应力的积聚。此外，即使栅极30中的一些可能具有应力问题，但由于栅极的不连续性(即，应力的传递路径被切断)，应力难以传递到半导体装置1A的其他区域。换言之，应力的传递路径被栅极的不连续性切断，这些受机械应力影响的栅极30在横向方向上终止于钝化层40。应力造成的负面影响将受到限制。因此，可以提高半导体装置1A的可靠性。
返回参照图1B，电极16和18穿透钝化层40以与氮化物基半导体层14接触。栅极30可以穿透钝化层40以与氮化物基层22接触。
栅极30的示例性材料可以包括金属或金属化合物。栅极30可以形成为单层，或具有相同或不同组成的多层。金属或金属化合物的示例性材料可以包括，例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、Cu、Al、或它们的金属合金或化合物，或者其他金属化合物。
钝化层40的材料可以包括，例如但不限于介电材料。例如，钝化层40可以包括，例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、等离子体增强氧化物(PEOX)或者它们的组合。在一些实施例中，钝化层40可以是多层结构，诸如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2的复合介电层，或者它们的组合。
在图1B的示例性图示中，半导体装置1A是增强模式装置，其在栅极30处于近似零偏压时处于常关状态。特别地，氮化物基层20(即，掺杂氮化物基半导体层)可以产生与氮化物基半导体层14的至少一个p-n结以耗尽2DEG区域，使得2DEG区域中与相应栅极30下方的位置相对应的至少一个分区具有与2DEG区域的其余区域不同的特性(例如不同的电子浓度)并且因此被阻断。
由于这种机制，半导体装置1A具有常关特性。换言之，当没有电压被施加到栅极30或者施加到栅极30的电压小于阈值电压(即，在栅极30下方形成反转层所需的最小电压)时，栅极30下方的2DEG区域的分区被保持阻断，因此没有电流流过。
钝化层42设置在电极16、18、栅极30和钝化层40上/之上/上方。钝化层42的材料可以与钝化层40的材料相同或相似。
接触过孔50、52和54设置在钝化层42内。接触过孔50、52和54可以穿透钝化层42。接触过孔50、52和54可以在长度方向上延伸以分别连接到栅极30、电极16和18。接触过孔50可以从栅极30向上延伸。接触过孔50、52和54的上表面不被钝化层40覆盖。接触过孔50、52和54的示例性材料可以包括，例如但不限于导电材料，诸如金属或合金。
在图1B的示例性图示中，在结构中引入了多个栅极30，接触过孔50分别连接到栅极30。接触过孔50可以沿方向D3布置。
返回参照图1B，图案化导电层60、62和64设置在钝化层42和接触过孔50、52和54上/之上/上方。图案化导电层60与接触过孔50接触。图案化导电层62与接触过孔52接触。图案化导电层64与接触过孔54接触。图案化导电层60、62和64中的每一个可以具有金属线、焊盘、迹线或者它们的组合，使得图案化导电层60、62和64中的每一个可以形成至少一个电路。因此，图案化导电层60、62和64中的每一个可以用作图案化电路层。
如上所述，在结构中引入了多个接触过孔50，这些接触过孔可以连接到图案化导电层60，从而通过接触过孔50将栅极30与图案化导电层60电联接。图案化导电层62可以通过接触过孔54与电极18连接。图案化导电层64可以通过接触过孔52与电极16连接。
外部电子装置可以通过图案化导电层60、62和64向半导体装置1A发送至少一个电子信号，反之亦然。由于栅极30通过导电过孔50连接到同一图案化导电层60，因此栅极30的电压电平可以相同。
图案化导电层60、62和64的示例性材料可以包括，例如但不限于导电材料。图案化导电层60、62和64中的每一层可以包括具有Ag、Al、Cu、Mo、Ni、Ti、它们的合金、它们的氧化物、它们的氮化物或者它们的组合的单层或多层膜。
如下面描述的，在图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I和图2J中示出了用于制造半导体装置1A的方法的不同阶段。在下文中，沉积技术可以包括，例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其他合适的工艺。
参照分别为同一阶段的截面图和俯视图的图2A和图2B，通过使用沉积技术在衬底10上/之上/上方形成氮化物基半导体层12。通过使用沉积技术在氮化物基半导体层12上形成氮化物基半导体层14，从而在它们之间形成异质结。可以在氮化物基半导体层14上形成氮化物基层20。氮化物基层22可以形成在氮化物基层20上。氮化物基层20和22中的每一个沿方向D3延伸以具有条带轮廓，并且氮化物基层20形成为比氮化物基层22宽。
氮化物基层20和22的形成包括沉积技术和图案化工艺。在一些实施例中，可以执行沉积技术以形成毯状层(blanket layer)，并且可以执行图案化工艺以去除其多余部分。在一些实施例中，图案化工艺可以包括光刻、曝光和显影、蚀刻、其他合适的工艺或者它们的组合。
参照分别为同一阶段的截面图和俯视图的图2C和图2D，毯状钝化层66形成在氮化物基层20和22上/之上/上方，并覆盖氮化物基层20和22，以形成突出部分。在毯状钝化层66上/之上/上方形成具有多个分离的开口O1的掩模层ML1。
参照分别为同一阶段的截面图和俯视图的图2E和图2F，在具有掩模层ML1的毯状钝化层66上执行图案化工艺以去除毯状钝化层66的一些部分，使得可以形成具有多个开口O2的钝化层40。钝化层40的开口O2暴露氮化物基层22。然后，在钝化层40和氮化物基层22上/之上/上方形成毯状导电层68，以填充这些开口O2，使得毯状导电层68可以与氮化物基层22接触。
参照分别为同一阶段的截面图和俯视图的图2G和图2H，在毯状导电层68上/之上/上方形成多个分离的掩模层ML2，掩模层ML2形成为沿方向D3布置。
参照分别为同一阶段的截面图和俯视图的图2I和图2J，在具有掩模层ML2的毯状导电层68上执行图案化工艺以去除毯状导电层68的一些部分。之后，多个分离的栅极30可以形成在氮化物基层22上/之上/上方，并且沿方向D3布置。
栅极30可以与氮化物基层22的暴露部分接触。栅极30可以形成为彼此分离。栅极30被形成为分别填充开口O2。栅极30从开口O2延伸到开口O2的外部。之后，可以形成钝化层42、接触过孔50、52和54以及图案化导电层60、62和64，从而获得如图1B所示的半导体装置1A的构造。
图3是根据本公开的一些实施例的半导体装置1B的竖直截面图。半导体装置1B类似于参照图1A、图1B和图1C描述和示出的半导体装置1A，但半导体装置1B进一步包括多个场板70和72。场板70和72嵌入/设置在钝化层42中。场板70和72设置在栅极30和电极18之间。场板70设置在栅极30之上。场板70与栅极30和场板72竖直地重叠。场板70和72的示例性材料可以包括，例如但不限于导电材料，诸如Ti、Ta、TiN、TaN或者它们的组合。因此，场板70和72可以被视为导电层。在一些实施例中，也可以使用诸如铝、掺铜硅的其他导电材料，以及包括这些材料的合金。
场板70和72的构造可以将电场分成更多的峰值，从而实现更均匀的电场分布。此外，由于分离的栅极30的构造，可以减小半导体装置1B中的应力。因此，应力不太可能影响栅极30和场板70/72之间的钝化层42的质量，从而避免短路问题。因此，具有分离的栅极30的半导体装置1B可以与场板70和72一起稳定地操作。
图4是根据本公开的一些实施例的半导体装置1C的俯视图。半导体装置1C类似于参照图1A、图1B和图1C描述和示出的半导体装置1A，不同之处在于图1C的接触过孔50被接触过孔50C替换。接触过孔50C可以分为两组，接触过孔50C1的组和接触通孔50C2的另一组。特别地，接触过孔50C1的组相对于栅极30的右侧壁更靠近栅极30的左侧壁，并且接触过孔50C2的组相对于栅极30的左侧壁更靠近栅极30的右侧壁。接触过孔50C1的组与接触通孔50C2的组在竖直方向上错开。这样的构造可以增加接触过孔50C1和50C2之间的平均距离，从而减小接触过孔50C1和50C2之间的寄生电容/杂散电容。因此，半导体装置1C可以具有优异的高频特性。
图5是根据本公开的一些实施例的半导体装置1D的俯视图。半导体装置1D类似于参照图1A、图1B和图1C描述和示出的半导体装置1A，不同之处在于图1A的栅极30被栅极30D替换。栅极30D沿一个方向布置。栅极30D中的每一个是弯曲的形状。弯曲形状可以包括椭圆、圆形或者它们的组合。
图6是根据本公开的一些实施例的半导体装置1D的俯视图。半导体装置1E类似于参照图1A、图1B和图1C描述和示出的半导体装置1A，不同之处在于图1A的栅极30被栅极30E替换。栅极30E沿一个方向布置。栅极30E中的每一个是锤形的。栅极30E中的每一个具有相互连接的头部部分302E和主体部分304E。
栅极30E的布置是交替的。例如，栅极30E的第一栅极的头部部分302E位于左侧，栅极30E的第二栅极的头部部分302E位于右侧。这样的布置是为了使接触过孔50E1和50E2与栅极30E的对准更加精确。接触过孔50E1和50E2可以在栅极30E的头部部分302E处连接到栅极30E。由于头部部分302E的面积可以比主体部分304E的面积更大，因此接触过孔50E1和50E2的着落点(landing)可以被控制为位于头部部分302E的边界内。
图7是根据本公开的一些实施例的半导体装置1F的俯视图。半导体装置1F类似于参照图1A、图1B和图1C描述和示出的半导体装置1A，不同之处在于图1A的栅极30被栅极30F1和30F2替换。栅极30F1和30F2沿一个方向布置。栅极30F1和30F2具有相互对应的轮廓。
栅极30F1和30F2的布置具有较高的空间利用率。由于栅极可以作为接通装置的一个因素，因此一旦由栅极限定的控制区域太小，装置将具有较低的通断比，这使得装置难以切换。这里，短语“栅极30F1和30F2具有相互对应的轮廓”是指栅极30F1和30F2可以形成为具有相互匹配的形状。例如，栅极30F1可以在其底部具有凹部，而栅极30F2可以在其顶部具有凸起。凸起可以插入凹部中，使凹部包围凸起。因此，可以提高空间利用率。
基于以上描述，在本公开的实施例中，半导体装置的栅极可以形成为具有岛状结构，因此可以减小栅极的总面积，从而减小栅极中产生的应力。因此，半导体装置可以具有良好的可靠性和良好的良品率。另外，半导体装置可以与至少一个场板一起稳定地操作，因此可以进一步提高装置的电性能。
选择和描述实施例是为了最好地解释本公开的原理及其实际应用，从而使本领域的其他技术人员能够理解本公开的各种实施例以及适用于所设想的特定用途的各种修改。
如本文所使用的且没有另外被定义，术语“基本上”、“大体”和“约”用于描述和说明微小的变化。当与事件或环境相关联使用时，这些术语可以指事件或环境精确出现的情况，也可以指事件和环境近似出现的情况。例如，当与数值一起使用时，这些术语可以包括小于或等于该数值的±10％的变化范围，诸如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。术语“基本共面”可以指两个表面沿同一平面位于微米以内，例如沿同一平面位于40μm以内、30μm以内、20μm以内、10μm以内或1μm以内。
如本文所使用的，除非上下文另有明确规定，否则单数术语“一”、“一个”和“所述”可以包括复数表示。在对一些实施例的描述中，一个组件设置在另一组件“上”或“之上”可以包括前一组件直接位于后一组件上(例如，与后一组件物理接触)的情况，以及一个或多个中间组件位于前一组件和后一组件之间的情况。
虽然已经参考本公开的特定实施例描述和示出了本公开，但这些描述和图示不是限制性的。本领域技术人员应当理解的是，在不偏离所附权利要求所定义的本公开的真正精神和范围的情况下，可以进行各种改变并且可以用等效方案替换。附图不一定按比例绘制。由于制造工艺和公差的原因，本公开中的技术呈现与实际装置之间可能存在区别。此外，应当理解的是，由于诸如共形沉积、蚀刻等制造工艺，实际装置和层可能偏离图中的矩形层描述，并且可以包括有角度的表面或边缘、圆角等。可能存在未具体示出的本公开的其他实施例。说明书和附图应被视为说明性的，而非限制性的。可以进行修改以使特定情况、材料、物质组成、方法或工艺适应本公开的目的、精神和范围。所有此类修改旨在落入所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文公开的方法，但应当理解的是，在不偏离本公开的教导的情况下，这些操作可以被组合、细分或重新排序以形成等效的方法。因此，除非本文特别指出，否则操作的顺序和分组不构成限制。

Claims (25)

1.一种氮化物基半导体装置，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，设置在所述第一氮化物基半导层上并且所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙；
第一氮化物基层，设置在所述第二氮化物基半导体层之上并且沿第一方向延伸以具有条带轮廓；以及
多个栅极，设置在所述第一氮化物基层之上并且沿所述第一方向布置，使得所述栅极中的至少两个彼此分离。
2.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
钝化层，设置在所述第二氮化物基半导体层之上并且沿所述第一氮化物基层的侧壁延伸，其中所述钝化层具有将所述栅极中的两个彼此隔离的部分。
3.根据前述权利要求中的任一项所述的半导体装置，其中，所述钝化层具有多个封闭侧壁，以限定所述第一氮化物基层与所述栅极之间的接触区域。
4.根据前述权利要求中的任一项所述的半导体装置，其中，所述栅极中的每一个沿所述第一方向的宽度大于所述接触区域中的每一个的宽度。
5.根据前述权利要求中的任一项所述的半导体装置，其中，所述栅极中的每一个沿不同于所述第一方向的第二方向的宽度大于所述接触区域中的每一个的宽度。
6.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
钝化层，设置在所述第二氮化物基半导体层之上，并且沿所述第一氮化物基层的第一侧壁延伸到第二侧壁，其中所述钝化层包围所述栅极中的每一个的底部侧壁。
7.根据前述权利要求中的任一项所述的半导体装置，其中，所述栅极中的每一个具有位于所述钝化层之上的顶部侧壁。
8.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
多个接触过孔，分别从所述栅极向上延伸。
9.根据前述权利要求中的任一项所述的半导体装置，其中，第一组接触过孔相对于所述栅极的第二侧壁更靠近所述栅极的第一侧壁。
10.根据前述权利要求中的任一项所述的半导体装置，其中，第二组接触过孔相对于所述栅极的第一侧壁更靠近所述栅极的第二侧壁。
11.根据前述权利要求中的任一项所述的半导体装置，其中，相邻栅极中的两个以小于所述栅极的宽度的间距彼此分离。
12.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
场板，布置在所述栅极之上并与所述栅极竖直地重叠。
13.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
第二氮化物基层，设置在所述第一氮化物基层之上并且沿所述第一方向延伸以具有条带轮廓，其中所述栅极位于所述第二氮化物基层之上。
14.根据前述权利要求中的任一项所述的半导体装置，其中，所述第二氮化物基层比所述第一氮化物基层和所述栅极窄。
15.根据前述权利要求中中的任一项所述的半导体装置，其中，所述第一氮化物基层包括p型GaN，并且所述第二氮化物基层包括TiN。
16.一种用于制造半导体装置的方法，包括：
在衬底之上形成第一氮化物基半导体层；
在所述第一氮化物基半导体层上形成第二氮化物基半导体层；
在所述第二氮化物基半导体层之上形成第一氮化物基层，并且沿第一方向延伸以具有条带轮廓；
在所述第一氮化物基层之上形成钝化层，并且具有多个开口以暴露所述第一氮化物基层；以及
在所述第一氮化物基层之上形成多个栅极，并且沿所述第一方向布置，使得所述栅极与所述第一氮化物基层的暴露部分接触。
17.根据前述权利要求中的任一项所述的方法，其中，形成钝化层包括：
在所述第一氮化物基层之上形成毯状钝化层；以及
将所述毯状钝化层图案化以去除所述毯状钝化层的一些部分，从而形成所述开口。
18.根据前述权利要求中中的任一项所述的方法，其中，形成所述栅极包括：
在所述第一氮化物基层之上形成毯状导电层；以及
将所述毯状导电层图案化以形成彼此分离的栅极。
19.根据前述权利要求中的任一项所述的方法，其中，所述栅极被形成为分别填充所述开口。
20.根据前述权利要求中的任一项所述的方法，其中，所述栅极从所述开口延伸到所述开口的外部。
21.一种氮化物基半导体装置，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，设置在所述第一氮化物基半导体上并且所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙；
第一氮化物基层，设置在所述第二氮化物基半导体层之上；
多个栅极，设置在所述第一氮化物基层之上并且比所述第一氮化物基层宽，
导电层，设置在所述栅极之上；以及
多个接触过孔，分别将所述栅极连接到所述导电层。
22.根据前述权利要求中的任一项所述的半导体装置，其中所述栅极沿第一方向布置。
23.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
源极和漏极，设置在所述第二氮化物基半导体之上并且沿所述第一方向延伸，其中所述栅极位于所述源极和所述漏极之间。
24.根据前述权利要求中的任一项所述的半导体装置，其中相邻栅极中的两个栅极以小于所述栅极的宽度的间隔彼此分离。
25.根据前述权利要求中的任一项所述的半导体装置，进一步包括：
场板，设置在所述栅极上方并与所述栅极竖直地重叠。
CN202180099803.5A 2021-12-07 2021-12-07 氮化物基半导体装置及其制造方法 Pending CN117616581A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/136166 WO2023102744A1 (en) 2021-12-07 2021-12-07 Nitride-based semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN117616581A true CN117616581A (zh) 2024-02-27

Family

ID=86729431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180099803.5A Pending CN117616581A (zh) 2021-12-07 2021-12-07 氮化物基半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20230343864A1 (zh)
CN (1) CN117616581A (zh)
WO (1) WO2023102744A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236712A1 (en) * 2021-05-11 2022-11-17 Innoscience (suzhou) Semiconductor Co., Ltd. Integrated semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011238A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US10818786B1 (en) * 2019-05-07 2020-10-27 Cambridge Gan Devices Limited III-V semiconductor device with integrated protection functions
WO2021212268A1 (zh) * 2020-04-20 2021-10-28 华为技术有限公司 一种氮化镓器件及其驱动电路

Also Published As

Publication number Publication date
WO2023102744A1 (en) 2023-06-15
US20230343864A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US20240162306A1 (en) Method for manufacturing semiconductor device
JP7065370B2 (ja) 半導体デバイス及びその製造方法
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114127955B (zh) 半导体装置及其制造方法
CN114270533B (zh) 半导体器件及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
CN114586175B (zh) 半导体器件以及制造半导体器件的方法
CN114207835B (zh) 半导体装置及其制造方法
CN114080691B (zh) 氮化物基半导体装置及其制造方法
CN113875017B (zh) 半导体装置及其制造方法
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN114342088B (zh) 半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
CN114026699B (zh) 半导体装置和其制造方法
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN113924655B (zh) 半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN117916866A (zh) 基于氮化物的半导体器件及其制造方法
CN116613207A (zh) 氮化物半导体器件及其制造方法
CN118284963A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination