CN114342088B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN114342088B
CN114342088B CN202180004288.8A CN202180004288A CN114342088B CN 114342088 B CN114342088 B CN 114342088B CN 202180004288 A CN202180004288 A CN 202180004288A CN 114342088 B CN114342088 B CN 114342088B
Authority
CN
China
Prior art keywords
metal layer
nitride
semiconductor device
pattern
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004288.8A
Other languages
English (en)
Other versions
CN114342088A (zh
Inventor
张晓燕
温家蔚
张玉龙
章晋汉
郝荣晖
李兴俊
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114342088A publication Critical patent/CN114342088A/zh
Application granted granted Critical
Publication of CN114342088B publication Critical patent/CN114342088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体装置包含氮化物基晶体管、第一金属层、第二金属层、第三金属层、源极垫和漏极垫。所述第一金属层安置于所述氮化物基晶体管之上。所述第二金属层安置于所述第一金属层之上。所述第三金属层安置于所述第二金属层之上且包含彼此间隔开的第一图案和第二图案。所述源极垫紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第一图案上方，且与所述氮化物基晶体管电耦合。所述漏极垫紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第二图案上方，且与所述氮化物基晶体管电耦合。

Description

半导体装置及其制造方法
技术领域
本公开总体上涉及一种氮化物基半导体装置。更确切地说，本公开涉及一种包含三个金属层和在所述金属层之上的电极垫的氮化物基半导体装置。
背景技术
近年来，关于高电子迁移率晶体管(HEMT)的深入研究已经非常普遍，尤其是对于高功率切换和高频率应用。III族氮化物基HEMT利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构容纳二维电子气体(2DEG)区，从而满足高功率/频率装置的需求。除了HEMT之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。为了满足更多设计要求，HEMT装置需要变得更小。因此，在HEMT装置小型化的情况下，需要保持那些HEMT装置的可靠性。
发明内容
根据本公开的一个方面，提供一种半导体装置。所述半导体装置包含氮化物基晶体管、第一金属层、第二金属层、第三金属层、源极垫和漏极垫。氮化物基晶体管安置于衬底上。第一金属层安置于氮化物基晶体管之上。第二金属层安置于第一金属层之上。第三金属层安置于第二金属层之上且包含彼此间隔开的第一图案和第二图案。源极垫紧接在第一金属层、第二金属层和第三金属层的第一图案上方，且与氮化物基晶体管电耦合。漏极垫紧接在第一金属层、第二金属层和第三金属层的第二图案上方，且与氮化物基晶体管电耦合。
根据本公开的一个方面，提供一种半导体装置。半导体装置包含氮化物基晶体管、互连电路、源极垫和漏极垫。氮化物基晶体管安置于衬底上。互连电路紧接在氮化物基晶体管上方安置，且包含在不同高度水平处的多个金属层。金属层具有彼此平行的金属线，且在不同高度水平处的金属线彼此竖直地重叠。源极垫紧接在互连电路上方且通过互连电路与氮化物基晶体管电耦合。漏极垫紧接在互连电路上方且通过互连电路与氮化物基晶体管电耦合。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。所述方法包含如下步骤。氮化物基晶体管形成于衬底之上。第一金属层形成于氮化物基晶体管之上。第二金属层形成于第一金属层之上。第三金属层形成于第二金属层之上且包含彼此间隔开的第一图案和第二图案。源极垫紧接在第一金属层、第二金属层和第三金属层的第一图案上方形成。漏极垫紧接在第一金属层、第二金属层和第三金属层的第二图案上方形成。
通过以上配置，半导体装置至少包含两个场板，能够实现更好的电场分布。第一场板的两个末端部分分别与栅极电极和第二场板竖直地重叠。第二场板与栅极电极水平地/横向地间隔开，而不是与栅极电极重叠。此类配置可缓解由寄生电容引起的负面影响；因此，半导体装置可具有良好的电气性能。
附图说明
当结合附图阅读时，从以下详细描述容易地理解本公开的各方面。应注意，各种特征可不按比例绘制。也就是说，为了论述的清楚起见，各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1是根据本公开的一些实施例的半导体装置的竖直横截面视图；
图2描绘根据本公开的比较实施例的半导体装置的平面视图；
图3A是根据本公开的一些实施例的半导体装置的顶视图；
图3B描绘根据本公开的一些实施例的图3A的半导体装置的另一布局；
图4A是根据本公开的一些实施例的半导体装置的顶视图；
图4B描绘根据本公开的一些实施例的图4A的半导体装置的另一布局；
图5A是根据本公开的一些实施例的半导体装置的顶视图；以及
图5B描绘根据本公开的一些实施例的图5A的半导体装置的另一布局。
具体实施方式
在所有附图和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
相对于某一组件或组件群组，或者组件或组件群组的某一平面，为相关联图中所展示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因此类布置而有所偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体装置/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可在不脱离本公开的范围和精神的情况下作出修改，包含添加和/或替代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1是根据本公开的一些实施例的半导体装置1A的竖直横截面视图。半导体装置1A包含衬底10、氮化物基半导体层12和14、电极16和18、掺杂氮化物基半导体层20、栅极电极22、电介质层24、26、28、30、接触通孔32、36、40、金属层34A、38A、42A，以及电极垫43和44。
衬底10可以是半导体衬底。衬底10的示例性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中，衬底10可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如III-V化合物)。在其它实施例中，衬底10可包含例如但不限于一个或多个其它特征，例如掺杂区、埋层、外延(epi)层或其组合。在一些实施例中，衬底10的材料可包含具有<111>定向的硅衬底。
在一些实施例中，衬底10可包含缓冲层。缓冲层可与氮化物基半导体层12接触。缓冲层可配置成减小衬底10与氮化物基半导体层12之间的晶格和热失配，由此解决由失配/差异导致的缺陷。缓冲层可包含III-V化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料还可包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
在一些实施例中，衬底10可进一步包含成核层(图中未展示)。成核层可形成于缓冲层下方。成核层可配置成提供过渡以适应衬底10与缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可包含例如但不限于AlN或其合金中的任一个。
氮化物基半导体层12安置于缓冲层上/之上/上方。氮化物基半导体层14安置于氮化物基半导体层12上/之上/上方。氮化物基半导体层12的示例性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。氮化物基半导体层14的示例性材料可包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。
选择氮化物基半导体层12和14的示例性材料以使得氮化物基半导体层14的带隙(即，禁带宽度)大于/高于氮化物基半导体层12的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。举例来说，当氮化物基半导体层12是具有约3.4eV的带隙的未掺杂GaN层时，氮化物基半导体层14可选择为具有约4.0eV的带隙的AlGaN层。因而，氮化物基半导体层12和14可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气体(2DEG)区。因此，半导体装置1A可包含至少一个GaN基高电子迁移率晶体管(HEMT)。
电极16和18可安置于氮化物基半导体层14上/之上/上方。电极16和18可与氮化物基半导体层14接触。在一些实施例中，电极16可充当源极电极。在一些实施例中，电极16可充当漏极电极。在一些实施例中，电极18可充当源极电极。在一些实施例中，电极18可充当漏极电极。电极16和18的作用取决于装置设计。
在一些实施例中，电极16和18可包含例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。电极16和18的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。电极16和18可以是单个层，或者是具有相同或不同组成的多个层。在一些实施例中，电极16和18与氮化物基半导体层14形成欧姆接触。欧姆接触可通过将Ti、Al或其它合适的材料应用于电极16和18来实现。在一些实施例中，电极16和18中的每一个由至少一个共形层和导电填充物形成。共形层可包覆导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt，或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
掺杂氮化物基半导体层20可安置于氮化物基半导体层14上/之上/上方。掺杂氮化物基半导体层20可与氮化物基半导体层14接触。掺杂氮化物基半导体层20可安置于电极16与18之间。
栅极电极22可安置于掺杂氮化物基半导体层20上/之上/上方。栅极电极22可与掺杂氮化物基半导体层20接触，使得掺杂氮化物基半导体层20可安置/包夹于栅极电极22与氮化物基半导体层14之间。栅极电极22可安置于电极16与18之间。
在一些实施例中，电极16和18以及栅极电极22可构成具有2DEG区的氮化物基晶体管。电极16可充当氮化物基晶体管的源极电极。电极18可充当氮化物基晶体管的漏极电极。
在图1的示例性图示中，半导体装置1A是增强型装置，其在栅极电极22处于约零偏压下时处于常关状态。确切地说，掺杂氮化物基半导体层20可与氮化物基半导体层12产生至少一个p-n结以耗尽2DEG区，使得2DEG区的对应于在栅极电极22下方的位置的区域具有与2DEG区的其余部分不同的特性(例如，不同电子浓度)，且因此被阻挡。由于此机制，半导体装置1A具有常关特性。换句话说，当没有电压施加于栅极电极22或施加于栅极电极22的电压小于阈值电压(即，在栅极电极22下方形成反型层所需的最小电压)时，2DEG区的在栅极电极22下方的区域保持被阻挡，且因此无电流从中流过。
在一些实施例中，可省略掺杂氮化物基半导体层20，使得半导体装置1A是耗尽型装置，这意味着半导体装置1A在零栅极-源极电压下处于常开状态。
掺杂氮化物基半导体层20可为p型掺杂的III-V半导体层。掺杂氮化物基半导体层20的示例性材料可包含例如但不限于p掺杂III-V族氮化物半导体材料，例如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN，或其组合。在一些实施例中，通过使用例如Be、Zn、Cd和Mg的p型杂质来获得p掺杂材料。在一些实施例中，氮化物基半导体层12包含未掺杂GaN，并且氮化物基半导体层14包含AlGaN，而掺杂氮化物基半导体层20是p型GaN层，其可使底层能带结构向上弯曲并耗尽2DEG区的对应区域，从而将半导体装置1A置于断开状态。
栅极电极22的示例性材料可包含金属或金属化合物。栅极电极22可形成为单个层，或者形成为具有相同或不同组成的多个层。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或化合物或其它金属化合物。
电介质层24可安置于氮化物基半导体层14、电极16和18以及栅极电极22上/之上/上方。电介质层26可安置于电介质层24上/之上/上方。电介质层28可安置于电介质层26上/之上/上方。电介质层30可安置于电介质层28上/之上/上方。电介质层24、26、28中的每一个可充当层间电介质(ILD)或金属间电介质(IMD)。电介质层30可充当保护层。
电介质层24、26、28和30的材料可包含例如但不限于电介质材料。举例来说，电介质层24、26、28和30包含SiNx(例如，Si3N4)、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、氧化物、氮化物、等离子体增强氧化物(PEOX)或其组合。
为了符合所要装置设计，电介质层28可具有不同于其它电介质层24、26和30的参数。在一些实施例中，电介质层28可具有高于其它电介质层24、26和30的介电常数。在一些实施例中，电介质层28可具有大于其它电介质层24、26和30的厚度。
导电通孔32安置于电介质层24内。导电通孔32可从对应元件向上延伸。举例来说，导电通孔32可从电极16和18以及栅极电极22向上延伸。导电通孔36安置于电介质层26内。导电通孔40安置于电介质层28内。通孔32、36和40可配置成将电极16和18以及栅极电极22电连接到其它层/组件/元件。导电通孔32、36和40的示例性材料可包含例如但不限于导电材料，例如金属或合金。
金属层34A可安置于电介质层24与26之间。金属层34A可将接触通孔32电连接到接触通孔36。金属层38A可安置于电介质层26与28之间。金属层38A可将接触通孔36电连接到接触通孔40。金属层42A可安置于电介质层28与30之间。金属层42A可将接触通孔32电连接到其它组件/层/元件。
金属层34A、38A和42A可具有金属线、垫、迹线或其组合。金属层34A、38A和42A可具有在不同高度水平处的金属线。金属层34A、38A和42A的金属线彼此竖直地重叠。在不同高度水平处的金属层34A、38A和42A可形成至少一个互连电路。电路可配置成将电极16和18以及栅极电极22电连接到其它组件/层/元件。
金属层34A、38A和42A的示例性材料可包含例如但不限于导电材料。金属层34A、38A和42A中的至少一个可包含具有Ag、Al、Cu、Mo、Ni、Ti、其合金、其氧化物、其氮化物或其组合的单个膜或多层膜。
在一些实施例中，金属层34A、38A和42A可充当金属层。举例来说，金属层34A可充当金属一(M1)层；金属层38A可充当金属二(M2)层；且金属层42A可充当顶部金属层(TM)。
电极垫43位于金属层42A之上。电极垫43可与金属层42A接触。电极垫43紧接在金属层34A、38A和42A上方。电极垫43紧接在由金属层34A、38A和42A构成的互连电路上方。电极垫43可由电介质层30包围/围绕。电极垫43可具有不在电介质层30的覆盖范围之内的顶表面。电极垫43可通过接触通孔32、36、40以及金属层34A、38A和42A(即，通过互连电路)与电极16电耦合。因此，电极垫43可与氮化物基晶体管16的源极电极电耦合。电极垫43可被称为源极垫。
电极垫44位于金属层42A之上。电极垫44可与金属层42A接触。电极垫44紧接在金属层34A、38A和42A上方。电极垫44紧接在由金属层34A、38A和42A构成的互连电路上方。电极垫44可由电介质层30包围/围绕。电极垫44可具有不在电介质层30的覆盖范围之内的顶表面。电极垫44可通过接触通孔32、36、40以及金属层34A、38A和42A(即，通过互连电路)与电极18电耦合。因此，电极垫44可与氮化物基晶体管16的漏极电极电耦合。电极垫44可被称为漏极垫。
半导体装置1A可通过沉积技术制造。举例来说，在形成由电极16和18以及栅极电极22构成的氮化物基晶体管之后，可在氮化物基晶体管之上依序形成金属层34A、38A和42A。金属层34A、38A和42A可具有相应图案以实现所要布局。接着，电极垫43和44形成于对应区处，以电连接金属层34A、38A和42A。在一些实施例中，金属层34A、38A和42A以及电极垫43和44的形成涉及图案化工艺。
在本公开中，由于电极垫43和44紧接在金属层34A、38A和42A上方，因此半导体装置1A的尺寸可以减小。举例来说，半导体装置1A的宽度可以减小。
为了说明，图2描绘根据本公开的比较实施例的半导体装置2A的平面视图。半导体装置2A包含漏极垫90、源极垫92以及漏极垫90与源极垫92之间的电路94。电路94可由接触通孔和金属层构成。电路94可与半导体装置2A的源极和漏极电耦合。电路94可与漏极垫90和源极垫92电耦合。在顶视图中，与漏极垫90和源极垫92电耦合的电路94与漏极垫90和源极垫92间隔开。原因与漏极垫90需要施加高电压有关，因此电路94尽可能地布置在更独立于漏极垫90和源极垫92的位置处。然而，此类布置将增加半导体装置2A的尺寸。
如上文所描述，电极垫43和44紧接在金属层34A、38A和42A上方，因此电极垫43和44以及金属层34A、38A和42A可在顶视图中彼此重叠，从而减小半导体装置1A的尺寸。
在此方面，一旦电极垫和金属层重新布置成彼此重叠但保持其布局，就可在将高电压施加到对应电极垫时发生击穿电压问题。在本公开中，提供用于金属层的布局，其可在电极垫和金属层被布置成彼此重叠时避免击穿电压问题，由此保持半导体装置的可靠性稳定。
图3A是根据本公开的一些实施例的半导体装置1B的顶视图。金属层38B充当金属二(M2)层。金属层42B充当顶部金属(TM)层。电极垫46经安置以与金属层42B重叠。电极垫48经安置以与金属层42B重叠。金属层42B包含彼此分隔开的图案420B和422B。图案420B和422B彼此电隔离。
电极垫46的外边界位于金属层42B的图案420B内。电极垫48的外边界位于金属层42B的图案422B内。通过此类配置，半导体装置1B可具有紧凑布局，由此改进空间利用。也就是说，不需要提供除用于放置电极垫46和48的顶部金属之外的空间。
金属层42B的图案420B具有朝向图案422B延伸的条带部分424B。图案420B的条带部分424B与图案422B间隔开。金属层42B的图案422B具有朝向图案420B延伸的条带部分426B。图案422B的条带部分426B与图案420B间隔开。
条带部分424B和条带部分426B可彼此平行。更确切地说，条带部分424B和条带部分426B可沿着图3A的竖直方向延伸。条带部分424B和条带部分426B可沿着图3A的不同于竖直方向的水平方向布置。金属层42B的图案420B是指状的。金属层42B的图案422B是指状的。
将三个金属层(即，M1、M2和TM)置于结构中的原因是避免击穿电压损坏。三个金属层的配置和顶部金属的轮廓设计可充当核心因素以避免击穿电压损坏。
为了解释机制，图3B描绘根据本公开的一些实施例的图3A的半导体装置1B的另一布局。本文中，短语“另一布局”包含其中的层和接触通孔的边界的说明。另一布局展示由上部层覆盖的层的边界，这意味着层的边界可在顶视图中不可见但可见于布局中。
金属层34B充当金属一(M1)层。金属层34B在金属层38B和42B之下。金属层34B具有多条带图案。金属层34B的条带图案可沿着图3B的竖直方向延伸。可沿着图3B的竖直方向延伸的金属层34B的条带图案可沿着图3B的水平方向布置。金属层34B的条带图案可从电极垫46延伸到电极垫48。金属层34B的条带图案可从电气垫46下方的位置延伸到电气垫48下方的位置。
金属层38B在金属层42B之下。金属层38B具有多条带图案。金属层38B的条带图案可沿着图3B的竖直方向延伸。金属层38B的条带图案可沿着图3B的水平方向布置。金属层38B的条带图案可从电极垫46延伸到电极垫48。金属层38B的条带图案可从电气垫46下方的位置延伸到电气垫48下方的位置。
金属层34B的条带图案中的每一个比金属层38B的条带图案中的每一个更窄。金属层34B的条带图案可由金属层38B覆盖。
接触通孔36可安置于金属层34B与金属层38B之间。也就是说，如上文所描述，在侧视图中，金属层38B处于高于接触通孔36的位置中；且接触通孔36中的每一个处于高于金属层34B的位置中。接触通孔36可将金属层34B电连接到金属层38B。在图3B的示例性图示中，金属层34B的条带图案中的每一个通过接触通孔36电连接到金属层38B的条带图案中的对应一个。
金属层42B的图案420B与金属层38B竖直地重叠。金属层42B的图案420B的条带部分424B与金属层38B的条带图案对准。金属层38B的条带图案中的每一个比金属层42B的图案420B的条带部分424B中的每一个更窄。
金属层42B的图案422B与金属层38B竖直地重叠。金属层42B的图案422B的条带部分426B与金属层38B的条带图案对准。金属层38B的条带图案中的每一个比金属层42B的图案422B的条带部分426B中的每一个更窄。在一些实施例中，金属层34B、38B和42B的金属线处于不同高度水平且具有不同宽度。
接触通孔40可安置于金属层38B与金属层42B之间。也就是说，如上文所描述，在侧视图中，金属层42B处于高于接触通孔40的位置中；且接触通孔40中的每一个处于高于金属层38B的位置中。接触通孔40可将金属层38B电连接到金属层42B。在图3B的示例性图示中，金属层38B的条带图案中的每一个通过接触通孔40电连接到金属层42B的图案420B和422B的条带部分424B和426B中的对应一个。
金属层38B的条带图案可经分组以与金属层42B的图案420B和422B的条带部分424B和426B的不同群组电耦合。在图3B的示例性图示中，从左到右，在奇数编号的位置处的金属层38B的条带图案与金属层42B的图案422B的条带部分426B电耦合。在图3B的示例性图示中，从左到右，在偶数编号的位置处的金属层38B的条带图案与金属层42B的图案420B的条带部分424B电耦合。
电极垫46与金属层34B和38B重叠。电极垫46与金属层42B的图案420B重叠。电极垫48与金属层34B和38B重叠。电极垫48与金属层42B的图案422B重叠。
在半导体装置1B的高电压操作期间，将相对高的电压施加到电极垫46，且将相对低的电压施加到电极垫48。在一些实施例中，高电压与低电压之间的差在约150V到约1200V的范围内。响应于所施加的电压而产生电场。在此方面，金属层42B的图案420B和422B的轮廓与电场的分布有关。金属层42B的图案420B和422B的条带部分424B和426B是周期性的且与金属层38B的条带图案重叠，因此可调制电场的分布以符合装置设计。更确切地说，具有调制的电场的分布是可预测的。
举例来说，响应于所施加的电压，一些区可受到高电压差的影响。区域A1包夹在金属层42B的图案420B与金属层38B的条带图案中的第一个之间，因此其受到高电压差的影响。类似地，区域A2包夹在金属层42B的图案422B与金属层38B的条带图案中的第二个之间，因此其受到高电压差的影响。装置设计可应用对应方式来固化此类区域，因为对这些区域的影响是可预测的。
在一些实施例中，金属层38B与金属层42B之间的电介质层(例如，图1中的电介质层28)可具有足以抵抗高电压差的厚度。在一些实施例中，金属层38B与金属层42B之间的电介质层可具有足以抵抗高电压差的介电常数。举例来说，金属层38B与金属层42B之间的电介质层可包含高k材料，其中k的数目大于约3.6。
因而，由于可解决高压差引起的问题，因此可将电极垫46和48布置成与金属层34B、38B和42B重叠，由此减小半导体装置1B的尺寸。相反，一旦电极垫经放置在与金属层重叠的位置处而未设计顶部金属层的轮廓，则高电压差可能会损坏装置，因为不进行对应布局。
简单来说，本公开提供一种使得GaN基的HEMT装置的布局具有垫下电路(CUP)配置的解决方案，所述配置可替换非CUP配置，以便有效地减小裸片大小。因此，相对于相同单位区域，可改进裸片数量。由于顶部金属被设计为条带状，因此可避免源极迹线与漏极迹线之间的高电压差区域处的击穿事件。条带状顶部金属被设计成避免电容大大上升，这可通过任选地将电介质层对应地定位来实现。
图4A是根据本公开的一些实施例的半导体装置1C的顶视图。图4B描绘根据本公开的一些实施例的图4A的半导体装置1C的另一布局。半导体装置1C类似于如参考图3A和3B所描述和说明的半导体装置1B，不同之处在于金属层38B由金属层38C替换。
金属层38C包含图案380C和382C。图案380C和382C彼此分隔开。图案380C和382C彼此电隔离。金属层38C的图案380C具有多个条带部分384C。金属层38C的图案382C具有多个条带部分386C。
金属层38C的图案380C和382C的条带部分384C和386C可沿着图4A和4B的竖直方向延伸。金属层38C的图案380C和382C的条带部分384C和386C可沿着图4A和4B的水平方向布置。金属层38C的图案380C和382C的条带部分384C和386C彼此平行。
图案380C的条带部分384C可从电极垫46下方的位置朝向电极垫48延伸。图案380C的条带部分384C可延伸到与电极垫48间隔开的位置。也就是说，图案380C的条带部分384C不在电极垫48的覆盖范围之内。
图案382C的条带部分386C可从电极垫48下方的位置朝向电极垫46延伸。图案382C的条带部分386C可延伸到与电极垫46间隔开的位置。也就是说，图案382C的条带部分386C不在电极垫46的覆盖范围之内。
不同金属层34C、38C、42C可通过对应接触通孔彼此电耦合，如上文所描述。
在本实施例中，此类配置可减小不同金属层之间的重叠区域。举例来说，由于图案380C的条带部分384C不在电极垫48的覆盖范围之内，因此在其间不产生重叠区域。因此，可实现减小寄生电容。
当将高电压差施加到半导体装置1C时，包夹在金属层42C的图案420C与金属层34C的条带图案中的第一个之间的区域A3(参见图4B)受到高电压差的影响；以及包夹在金属层42C的图案422C与金属层34C的条纹图案中的第二个之间的区域A4(参见图4B)受到高电压差的影响。区域A3和A4内的电介质层(例如，图1中的电介质层26和28)可经形成以抵抗由高电压差产生的电场。
在一些实施例中，金属层34C与金属层42C之间的电介质层(例如，图1中的电介质层26和28)可具有足以抵抗高电压差的厚度。在一些实施例中，金属层34C与42C之间的电介质层可具有足以抵抗高电压差的介电常数。举例来说，金属层34C与42C之间的电介质层可包含高k材料，其中k的数目大于约3.6。
图5A是根据本公开的一些实施例的半导体装置1D的顶视图。图5B描绘根据本公开的一些实施例的图5A的半导体装置1D的另一布局。半导体装置1D类似于如参考图3A和3B所描述和说明的半导体装置1B，不同之处在于金属层42B由金属层42D替换。
金属层42D包含图案420D和422D。金属层42D的图案420D从电极垫46朝向图案422D延伸。金属层42D的图案422D从电极垫48朝向图案420D延伸。图案420D和422D彼此分隔开。图案420D和422D彼此电隔离。
金属层42D的图案420D和422D跨越金属层38D。更确切地说，金属层38D具有彼此平行的多个条带部分。金属层38D的条带部分从电气垫46D下方的位置延伸到电气垫48D下方的位置。金属层42D的图案420D跨越金属层38D的条带部分。金属层42D的图案422D跨越金属层38D的条带部分。
不同金属层34D、38D、42D可通过对应接触通孔彼此电耦合，如上文所描述。
此类轮廓仍可预测所产生的电场的分布。在此方面，当将高电压差施加到半导体装置1D时，包夹在金属层42D的图案420D与金属层38D的条带图案中的第一个之间的区域A5(参见图5B)受到高电压差的影响；以及包夹在金属层42D的图案422D与金属层38D的条带图案中的第二个之间的区域A6(参见图5B)受到高电压差的影响。区域A5和A6内的电介质层(例如，图1中的电介质层28)可经形成以抵抗由高电压差产生的电场。
在一些实施例中，金属层38D与金属层42D之间的电介质层(例如，图1中的电介质层28)可具有足以抵抗高电压差的厚度。在一些实施例中，金属层38D与金属层42D之间的电介质层可具有足以抵抗高电压差的介电常数。举例来说，金属层38D与金属层42D之间的电介质层可包含高k材料，其中k的数目大于约3.6。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中，提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述且说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，可作出各种改变且可取代等效物。所述说明可能未必按比例绘制。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应了解，实际装置和层可能相对于图式的矩形层描绘存在偏差，且可能由于例如共形沉积、蚀刻等等制造工艺而包含角表面或边缘、圆角等等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的次序和分组并非限制性的。

Claims (24)

1.一种半导体装置，其特征在于，包括：
氮化物基晶体管，其安置于衬底上；
第一金属层，其安置于所述氮化物基晶体管之上；
第二金属层，其安置于所述第一金属层之上；
第三金属层，其安置于所述第二金属层之上且包括彼此间隔开的第一图案和第二图案；其中所述第二金属层具有多个第一条带部分，其中所述第三金属层具有与所述第一条带部分竖直地重叠的多个第二条带部分，其中所述第一条带部分中的每一个比所述第二条带部分中的每一个更窄；
源极垫，其紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第一图案上方，且与所述氮化物基晶体管电耦合；以及
漏极垫，其紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第二图案上方，且与所述氮化物基晶体管电耦合。
2.根据权利要求1所述的半导体装置，其特征在于，所述源极垫的外边界位于所述第三金属层的所述第一图案内。
3.根据权利要求1所述的半导体装置，其特征在于，所述漏极垫的外边界位于所述第三金属层的所述第二图案内。
4.根据权利要求1所述的半导体装置，其特征在于，所述第一图案具有朝向所述第二图案延伸且与所述第二图案间隔开的第一条带部分。
5.根据权利要求4所述的半导体装置，其特征在于，所述第一图案的所述第一条带部分与所述第二金属层竖直地重叠。
6.根据权利要求4所述的半导体装置，其特征在于，所述第二图案具有朝向所述第一图案延伸且与所述第一图案间隔开的第二条带部分。
7.根据权利要求6所述的半导体装置，其特征在于，所述第一条带部分和所述第二条带部分沿着第一方向延伸，且沿着不同于所述第一方向的第二方向布置。
8.根据权利要求6所述的半导体装置，其特征在于，所述第一条带部分和所述第二条带部分彼此平行。
9.根据权利要求6所述的半导体装置，其特征在于，所述第二图案的所述第二条带部分与所述第二金属层竖直地重叠。
10.根据权利要求1所述的半导体装置，其特征在于，所述第二金属层具有彼此平行且从所述源极垫下方的位置延伸到所述漏极垫下方的位置的多个条带部分，且所述第一图案跨越所述第二金属层的所述条带部分。
11.根据权利要求10所述的半导体装置，其特征在于，所述第二图案跨越所述第二金属层的所述条带部分。
12.根据权利要求10所述的半导体装置，其特征在于，所述第一图案朝向所述第二图案延伸且与所述第二图案间隔开。
13.根据权利要求1所述的半导体装置，其特征在于，所述第二金属层具有彼此平行的多个第一条带部分和多个第二条带部分，其中所述第一条带部分从所述源极垫下方的位置延伸到与所述漏极垫间隔开的位置，且所述第二条带部分从所述漏极垫下方的位置延伸到与所述源极垫间隔开的位置。
14.根据权利要求1所述的半导体装置，其特征在于，进一步包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置于所述第一氮化物基半导体层上，且所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙以形成异质结，其中在所述异质结处产生二维电子气体（2DEG）区；
源极电极和漏极电极，其安置于所述第二氮化物基半导体层上方；
栅极电极，其安置于所述第二氮化物基半导体层上方且在所述源极电极与所述漏极电极之间，以便形成具有所述二维电子气体区的所述氮化物基晶体管。
15.一种用于制造半导体装置的方法，其特征在于，包括：
在衬底之上形成氮化物基晶体管；
在所述氮化物基晶体管之上形成第一金属层；
在所述第一金属层之上形成第二金属层；
在所述第二金属层之上形成第三金属层，所述第三金属层包括彼此间隔开的第一图案和第二图案；其中所述第二金属层具有多个第一条带部分，其中所述第三金属层具有与所述第一条带部分竖直地重叠的多个第二条带部分，其中所述第一条带部分中的每一个比所述第二条带部分中的每一个更窄；
紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第一图案上方形成源极垫；以及
紧接在所述第一金属层、所述第二金属层和所述第三金属层的所述第二图案上方形成漏极垫。
16.根据权利要求15所述的方法，其特征在于，所述源极垫经形成以具有位于所述第三金属层的所述第一图案内的外边界。
17.根据权利要求16所述的方法，其特征在于，所述源极垫经形成以与所述第三金属层的所述第一图案接触。
18.根据权利要求15所述的方法，其特征在于，所述漏极垫经形成以具有位于所述第三金属层的所述第二图案内的外边界。
19.根据权利要求18所述的方法，其特征在于，所述漏极垫经形成以与所述第三金属层的所述第二图案接触。
20.一种半导体装置，其特征在于，包括：
氮化物基晶体管，其安置于衬底上；
互连电路，其紧接在所述氮化物基晶体管上方安置且包括在不同高度水平处的多个金属层，其中所述金属层具有彼此平行的金属线，且在不同高度水平处的所述金属线彼此竖直地重叠；
源极垫，其紧接在所述互连电路上方且通过所述互连电路与所述氮化物基晶体管电耦合；以及
漏极垫，其紧接在所述互连电路上方且通过所述互连电路与所述氮化物基晶体管电耦合；
其中，所述金属层包括：
第一金属层，其安置于所述氮化物基晶体管之上；
第二金属层，其安置于所述第一金属层之上；
第三金属层，其安置于所述第二金属层之上；其中所述第二金属层具有多个第一条带部分，其中所述第三金属层具有与所述第一条带部分竖直地重叠的多个第二条带部分，其中所述第一条带部分中的每一个比所述第二条带部分中的每一个更窄。
21.根据权利要求20所述的半导体装置，其特征在于，在不同高度水平处的所述金属线具有不同宽度。
22.根据权利要求20所述的半导体装置，其特征在于，所述互连电路包括顶部金属，且所述源极垫和所述漏极垫与所述顶部金属接触。
23.根据权利要求22所述的半导体装置，其特征在于，所述源极垫的外边界位于所述顶部金属内。
24.根据权利要求22所述的半导体装置，其特征在于，所述漏极垫的外边界位于所述顶部金属内。
CN202180004288.8A 2021-11-12 2021-11-12 半导体装置及其制造方法 Active CN114342088B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/130455 WO2023082204A1 (en) 2021-11-12 2021-11-12 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114342088A CN114342088A (zh) 2022-04-12
CN114342088B true CN114342088B (zh) 2024-01-09

Family

ID=81023597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004288.8A Active CN114342088B (zh) 2021-11-12 2021-11-12 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20240063095A1 (zh)
CN (1) CN114342088B (zh)
WO (1) WO2023082204A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024011623A1 (en) * 2022-07-15 2024-01-18 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor circuit and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201689A (zh) * 2019-07-08 2021-01-08 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466555B2 (en) * 2011-06-03 2013-06-18 Raytheon Company Gold-free ohmic contacts
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US10833185B2 (en) * 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US20160172295A1 (en) * 2014-12-16 2016-06-16 Infineon Technologies Americas Corp. Power FET Having Reduced Gate Resistance
CN113629016A (zh) * 2021-08-06 2021-11-09 深圳真茂佳半导体有限公司 一种氮化镓hemt芯片整合封装结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201689A (zh) * 2019-07-08 2021-01-08 中国科学院苏州纳米技术与纳米仿生研究所 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法

Also Published As

Publication number Publication date
CN114342088A (zh) 2022-04-12
WO2023082204A1 (en) 2023-05-19
US20240063095A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11929406B2 (en) Semiconductor device and method for manufacturing the same
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
US20240038886A1 (en) Semiconductor device and method for manufacturing the same
CN114207835B (zh) 半导体装置及其制造方法
US20220384425A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
CN114342088B (zh) 半导体装置及其制造方法
US20230343864A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN114026699B (zh) 半导体装置和其制造方法
CN113875017B (zh) 半导体装置及其制造方法
US20240038883A1 (en) Semiconductor device and method for manufacturing the same
US20230352540A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
WO2024087005A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20240047536A1 (en) Semiconductor device and method for manufacturing the same
US20240030327A1 (en) Semiconductor device and method for manufacturing the same
CN117916866A (zh) 基于氮化物的半导体器件及其制造方法
CN118103990A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant