CN117637835A - 一种氮化镓器件及其制备方法 - Google Patents
一种氮化镓器件及其制备方法 Download PDFInfo
- Publication number
- CN117637835A CN117637835A CN202410090061.5A CN202410090061A CN117637835A CN 117637835 A CN117637835 A CN 117637835A CN 202410090061 A CN202410090061 A CN 202410090061A CN 117637835 A CN117637835 A CN 117637835A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation layer
- gate structure
- channel
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 148
- 230000004888 barrier function Effects 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 16
- -1 silicon ions Chemical class 0.000 description 17
- 230000001965 increasing effect Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓器件及其制备方法，氮化镓器件包括：沟道层位于衬底之上；势垒层位于沟道层远离衬底的表面；栅极结构位于势垒层远离沟道层的表面；源极位于势垒层远离沟道层的表面，漏极位于势垒层远离沟道层的表面，或者，源极位于沟道层远离衬底的表面，漏极位于沟道层远离衬底的表面；第一钝化层位于栅极结构远离势垒层的一侧，第一钝化层至少覆盖栅极结构；第二钝化层位于势垒层远离沟道层的表面，第二钝化层覆盖沟道区，其中，沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；第一钝化层的硅含量小于第二钝化层的硅含量。本发明可以提高二维电子气浓度，降低栅极泄露。
Description
技术领域
本发明涉及氮化镓器件技术领域，尤其涉及一种氮化镓器件及其制备方法。
背景技术
现流程中在栅极（Gate）形成后，会生长钝化层，如果钝化层中的硅含量设置过多或过低，会无法有效增加二维电子气（2DEG）浓度，以及造成栅极泄露。
发明内容
本发明提供了一种氮化镓器件及其制备方法，可以提高二维电子气浓度，降低栅极泄露。
根据本发明的一方面，提供了一种氮化镓器件，包括：
衬底；
沟道层，沟道层位于衬底之上；
势垒层，势垒层位于沟道层远离衬底的表面；
栅极结构，栅极结构位于势垒层远离沟道层的表面；
源极和漏极，源极位于势垒层远离沟道层的表面，漏极位于势垒层远离沟道层的表面；或者，源极位于沟道层远离衬底的表面，漏极位于沟道层远离衬底的表面；其中，源极位于栅极结构的一侧；漏极位于栅极结构远离源极的一侧；
第一钝化层，第一钝化层位于栅极结构远离势垒层的一侧，第一钝化层至少覆盖栅极结构；
第二钝化层，第二钝化层位于势垒层远离沟道层的表面，第二钝化层覆盖沟道区，其中，沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；
第一钝化层的硅含量小于第二钝化层的硅含量。
可选的，第一钝化层从栅极结构的侧面延伸至势垒层远离沟道层的部分表面。
可选的，第一钝化层的硅含量为20%-40%；
第二钝化层的硅含量为45%-80%。
可选的，氮化镓器件还包括：
应力增强层；应力增强层位于栅极结构与第一钝化层之间。
可选的，栅极结构包括Ⅲ-Ⅴ族掺杂的半导体层和栅极；Ⅲ-Ⅴ族掺杂的半导体层位于势垒层远离沟道层的一侧；栅极位于Ⅲ-Ⅴ族掺杂的半导体层远离势垒层的一侧。
可选的，第一钝化层和第二钝化层的材料包括Si3N4；
和/或，应力增强层的材料包括AlN或者Al2O3。
可选的，第一钝化层和第二钝化层的厚度范围为0.2nm-500nm；
和/或，应力增强层的厚度范围为0.5nm-5nm。
根据本发明的一方面，提供了一种氮化镓器件的制备方法，包括：
在衬底上形成沟道层；
在沟道层远离衬底的表面形成势垒层；
在势垒层远离沟道层的表面形成栅极结构；
在栅极结构远离势垒层的一侧形成第一钝化层；其中，第一钝化层至少覆盖栅极结构；
在势垒层远离沟道层的表面形成第二钝化层；其中，第二钝化层覆盖沟道区；
在势垒层远离沟道层的表面形成源极；在势垒层远离沟道层的表面形成漏极；或者，在沟道层远离衬底的表面形成源极，在沟道层远离衬底的表面形成漏极；其中，源极位于栅极结构的一侧；漏极位于栅极结构远离源极的一侧；沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；第一钝化层的硅含量小于第二钝化层的硅含量。
可选的，在栅极结构远离势垒层的一侧形成第一钝化层之前，还包括：
在栅极结构远离势垒层的一侧形成应力增强层；
在栅极结构远离势垒层的一侧形成第一钝化层，包括：
在应力增强层远离栅极结构的一侧形成第一钝化层。
可选的，在应力增强层远离栅极结构的一侧形成第一钝化层，包括：
通过炉管或者单片机制程在应力增强层远离栅极结构的一侧形成第一钝化层。
本发明实施例技术方案提供的氮化镓器件包括：衬底；沟道层，沟道层位于衬底之上；势垒层，势垒层位于沟道层远离衬底的表面；栅极结构，栅极结构位于势垒层远离沟道层的表面；源极和漏极，源极位于势垒层远离沟道层的表面，漏极位于势垒层远离沟道层的表面；或者，源极位于沟道层远离衬底的表面，漏极位于沟道层远离衬底的表面；其中，源极位于栅极结构的一侧；漏极位于栅极结构远离源极的一侧；第一钝化层，第一钝化层位于栅极结构远离势垒层的一侧，第一钝化层至少覆盖栅极结构；第二钝化层，第二钝化层位于势垒层远离沟道层的表面，第二钝化层覆盖沟道区，其中，沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；第一钝化层的硅含量小于第二钝化层的硅含量，因此第一钝化层的硅含量较少，可以使得第一钝化层中的硅离子不易向栅极结构内扩散，降低栅极泄露；第二钝化层的硅含量较高，可以有力形成向下扩散的硅离子，从而有效增加二维电子气浓度。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种氮化镓器件的结构示意图。
图2是本发明实施例一提供的又一种氮化镓器件的结构示意图。
图3是本发明实施例二提供的一种氮化镓器件的制备方法的流程图。
图4-图6是本发明实施例二提供的一种氮化镓器件的中间结构示意图。
图7是本发明实施例二提供的又一种氮化镓器件的制备方法的流程图。
图8-图10是本发明实施例二提供的又一种氮化镓器件的中间结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
本发明实施例提供了一种氮化镓器件，图1是本发明实施例一提供的一种氮化镓器件的结构示意图，参考图1，氮化镓器件包括：衬底10；沟道层20，沟道层20位于衬底10之上；势垒层30，势垒层30位于沟道层20远离衬底10的表面；栅极结构40，栅极结构40位于势垒层30远离沟道层20的表面；源极50和漏极60，源极50位于势垒层30远离沟道层20的表面，漏极60位于势垒层30远离沟道层20的表面；或者，源极50位于沟道层20远离衬底10的表面，漏极60位于沟道层20远离衬底10的表面；其中，源极50位于栅极结构40的一侧；漏极60位于栅极结构40远离源极50的一侧；第一钝化层70，第一钝化层70位于栅极结构40远离势垒层30的一侧，第一钝化层70至少覆盖栅极结构40；第二钝化层80，第二钝化层80位于势垒层30远离沟道层20的表面，第二钝化层80覆盖沟道区31，其中，沟道区31包括栅极结构40和源极50之间的沟道区31以及栅极结构40和漏极60之间的沟道区31；第一钝化层70的硅含量小于第二钝化层80的硅含量。
其中，氮化镓器件可氮化镓功率器件，衬底10可以包括衬底和缓冲层。沟道层20的材料可以为氮化镓，势垒层30的材料可以为AlGaN，沟道层20和势垒层30的异质界面处，会产生大量的正的极化电荷，该极化正电荷可以吸引电子，从而形成二维电子气。第一钝化层70和第二钝化层80的材料可以为Si3N4。第一钝化层70至少覆盖栅极结构40，示例性的，第一钝化层70可以覆盖栅极结构，或者第一钝化层70覆盖栅极结构及部分势垒层30远离沟道层的表面；第二钝化层80覆盖沟道区31，沟道区31为势垒层30中未被栅极结构40覆盖的区域；或者，沟道区31为势垒层30只能未被栅极结构40覆盖的区域以及未被第一钝化层70覆盖的区域。
具体的，申请人发现如果钝化层硅含量偏高，硅离子会向栅极结构40内扩散，会在栅极结构40的侧壁形成栅极泄露；如果钝化层硅含量偏低，不能有力形成向下扩散的硅离子，从而无法有效增加二维电子气浓度，因此，本发明实施例分别在栅极结构40上设置第一钝化层70，在势垒层30的表面设置第二钝化层80，并且使得第一钝化层70的硅含量小于第二钝化层80的硅含量，第一钝化层70的硅含量较少，可以使得第一钝化层70中的硅离子不易向栅极结构40内扩散，降低栅极泄露；第二钝化层80的硅含量较高，可以有力形成向下扩散的硅离子，势垒层30界面处充足硅离子作为施主，其趋向于离化出电子，填充界面处的深能级缺陷使其主导的虚栅效应被抑制，而离化出电子的硅施主离子在界面处作为正电荷，使沟道的二维电子气浓度增加，从而有效提高二维电子气浓度，减少导通电阻，提高器件工作效率。
本发明实施例技术方案提供的氮化镓器件包括：衬底10；沟道层20，沟道层20位于衬底10之上；势垒层30，势垒层30位于沟道层20远离衬底10的表面；栅极结构40，栅极结构40位于势垒层30远离沟道层20的表面；源极50和漏极60，源极50位于势垒层30远离沟道层20的表面，漏极60位于势垒层30远离沟道层20的表面；或者，源极50位于沟道层20远离衬底10的表面，漏极60位于沟道层20远离衬底10的表面；其中，源极50位于栅极结构40的一侧；漏极60位于栅极结构40远离源极50的一侧；第一钝化层70，第一钝化层70位于栅极结构40远离势垒层30的一侧，第一钝化层70至少覆盖栅极结构40；第二钝化层80，第二钝化层80位于势垒层30远离沟道层20的表面，第二钝化层80覆盖沟道区31，其中，沟道区31包括栅极结构40和源极50之间的沟道区31以及栅极结构40和漏极60之间的沟道区31；第一钝化层70的硅含量小于第二钝化层80的硅含量，因此第一钝化层70的硅含量较少，可以使得第一钝化层70中的硅离子不易向栅极结构40内扩散，降低栅极泄露；第二钝化层80的硅含量较高，可以有力形成向下扩散的硅离子，从而有效增加二维电子气浓度。
可选的，第一钝化层从栅极结构的侧面延伸至势垒层远离沟道层的部分表面。
其中，第一钝化层从栅极结构的侧面延伸至势垒层远离沟道层的部分表面，可以降低硅含量较高的第二钝化层的硅离子从栅极结构侧壁的拐角处进入栅极结构，造成器件的性能下降。
可选的，第一钝化层的硅含量为20%-40%；第二钝化层的硅含量为45%-80%。
其中，第一钝化层的硅含量为20%-40%，可以使得第一钝化层中的硅离子不易向栅极结构内扩散，降低栅极泄露；第二钝化层的硅含量为45%-80%，可以有力形成向下扩散的硅离子，从而有效增加二维电子气浓度。
可选的，图2是本发明实施例一提供的又一种氮化镓器件的结构示意图，参考图2，氮化镓器件还包括：应力增强层90；应力增强层90位于栅极结构40与第一钝化层70之间。
其中，应力增强层70可以用于增大器件的应力，提高二维电子气浓度，应力增强层70的材料可以包括AlN或者Al2O3。
可选的，参考图1和图2，栅极结构包括Ⅲ-Ⅴ族掺杂的半导体层41和栅极42；Ⅲ-Ⅴ族掺杂的半导体层41位于势垒层30远离沟道层20的一侧；栅极42位于Ⅲ-Ⅴ族掺杂的半导体层41远离势垒层30的一侧。
其中，Ⅲ-Ⅴ族掺杂的半导体层可以为P型的GaN层，Ⅲ-Ⅴ族掺杂的半导体层41可以用于减小电流崩塌。第一钝化层70的硅含量较少，可以使得第一钝化层70中的硅离子不易向Ⅲ-Ⅴ族掺杂的半导体层41内扩散，避免N型的硅离子进入P型的GaN层，降低器件的性能。
可选的，第一钝化层和第二钝化层的材料包括Si3N4；和/或，应力增强层的材料包括AlN或者Al2O3。
其中，Si3N4材料、AlN和Al2O3材料的制备工艺成熟简单。
可选的，第一钝化层和第二钝化层的厚度范围为0.2nm-500nm；和/或，应力增强层的厚度范围为0.5nm-5nm。
其中，第一钝化层和第二钝化层的厚度范围小于0.2nm时，工艺上较难实现，且若第一钝化层和第二钝化层的厚度过薄，会影响提高二维电子气浓度，降低栅极泄露的效果；第一钝化层和第二钝化层的厚度范围大于500nm时，不便于器件的集成化，因此设置第一钝化层和第二钝化层的厚度范围为0.2nm-500nm，可以提高二维电子气浓度，降低栅极泄露。若应力增强层的厚度小于0.5nm时，产生的应力会过小，无法起到调节二维电子气浓度的作用；若应力增强层的厚度大于5nm时，会使得器件的整体尺寸变大，不利于器件的集成度。因此设置应力增强层的厚度范围为0.5nm-5nm，可以根据需求设置厚度从而调节二维电子气的浓度。
实施例二
本发明实施例在上述实施例的基础上提供了一种氮化镓器件的制备方法，图3是本发明实施例二提供的一种氮化镓器件的制备方法的流程图，参考图3，制备方法包括：
S110、在衬底上形成沟道层。
S120、在沟道层远离衬底的表面形成势垒层。
其中，图4-图6是本发明实施例二提供的一种氮化镓器件的中间结构示意图，参考图4，通过有机金属化学气相沉积法（MOCVD）在衬底10上依次沉积沟道层20和势垒层30。
S130、在势垒层远离沟道层的表面形成栅极结构。
其中，参考图5，栅极结构40包括Ⅲ-Ⅴ族掺杂的半导体层41和栅极42，在势垒层30上依次沉积Ⅲ-Ⅴ族掺杂的半导体层41和栅极42。参考图6，刻蚀Ⅲ-Ⅴ族掺杂的半导体层41和栅极42，以形成刻蚀后的栅极结构40。
S140、在栅极结构远离势垒层的一侧形成第一钝化层；其中，第一钝化层至少覆盖栅极结构。
S150、在势垒层远离沟道层的表面形成第二钝化层；其中，第二钝化层覆盖沟道区。
S160、在势垒层远离沟道层的表面形成源极；在势垒层远离沟道层的表面形成漏极；或者，在沟道层远离衬底的表面形成源极，在沟道层远离衬底的表面形成漏极；其中，源极位于栅极结构的一侧；漏极位于栅极结构远离源极的一侧；沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；第一钝化层的硅含量小于第二钝化层的硅含量。
其中，采用镀金属方式形成源极和漏极；通过刻蚀工艺刻蚀第二钝化层的边缘处暴露势垒层，然后在势垒层远离沟道层的表面形成源极；在势垒层远离沟道层的表面形成漏极；或者，通过刻蚀工艺刻蚀第二钝化层和势垒层的边缘处暴露沟道层，在沟道层远离衬底的表面形成源极，在沟道层远离衬底的表面形成漏极。
本发明实施例提供的氮化镓器件的制备方法，第一钝化层的硅含量小于第二钝化层的硅含量，因此第一钝化层的硅含量较少，可以使得第一钝化层中的硅离子不易向栅极结构内扩散，降低栅极泄露；第二钝化层的硅含量较高，可以有力形成向下扩散的硅离子，从而有效增加二维电子气浓度。
可选的，图7是本发明实施例二提供的又一种氮化镓器件的制备方法的流程图，参考图7，制备方法包括：
S210、在衬底上形成沟道层。
S220、在沟道层远离衬底的表面形成势垒层。
S230、在势垒层远离沟道层的表面形成栅极结构。
其中，S210-S230与S110-S130相同，具有相同的有益效果。
S240、在栅极结构远离势垒层的一侧形成应力增强层。
S250、在应力增强层远离栅极结构的一侧形成第一钝化层；其中，第一钝化层至少覆盖栅极结构。
图8-图10是本发明实施例二提供的又一种氮化镓器件的中间结构示意图，参考图8，在栅极结构40上依次沉积应力增强层90和第一钝化层70；参考图9，采用干法刻蚀工艺刻蚀应力增强层90和第一钝化层70。
S260、在势垒层远离沟道层的表面形成第二钝化层；其中，第二钝化层覆盖沟道区。
其中，参考图10，通过炉管或者单片机制程在第一钝化层70远离应力增强层90的表面沉积第二钝化层80，然后去除栅极结构40上的第二钝化层80，形成最终的第二钝化层80。
S270、在势垒层远离沟道层的表面形成源极；在势垒层远离沟道层的表面形成漏极；或者，在沟道层远离衬底的表面形成源极，在沟道层远离衬底的表面形成漏极；其中，源极位于栅极结构的一侧；漏极位于栅极结构远离源极的一侧；沟道区包括栅极结构和源极之间的沟道区以及栅极结构和漏极之间的沟道区；第一钝化层的硅含量小于第二钝化层的硅含量。
其中，S270与S160相同，具有相同的有益效果，最终结构只保留在势垒层远离沟道层的表面的第二钝化层。
可选的，在应力增强层远离栅极结构的一侧形成第一钝化层，包括：通过炉管或者单片机制程在应力增强层远离栅极结构的一侧形成第一钝化层。
其中，炉管和单片机均为工艺设备，可以通过炉管和单片机任意一种设备中制备钝化层。
本发明实施例技术方案提供的氮化镓器件的制备方法的有益效果与本发明任意实施例所述的氮化镓器件的有益效果相同。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种氮化镓器件，其特征在于，包括：
衬底；
沟道层，所述沟道层位于所述衬底之上；
势垒层，所述势垒层位于所述沟道层远离所述衬底的表面；
栅极结构，所述栅极结构位于所述势垒层远离所述沟道层的表面；
源极和漏极，所述源极位于所述势垒层远离所述沟道层的表面，所述漏极位于所述势垒层远离所述沟道层的表面；或者，所述源极位于所述沟道层远离所述衬底的表面，所述漏极位于所述沟道层远离所述衬底的表面；其中，所述源极位于所述栅极结构的一侧；所述漏极位于所述栅极结构远离所述源极的一侧；
第一钝化层，所述第一钝化层位于所述栅极结构远离所述势垒层的一侧，所述第一钝化层至少覆盖所述栅极结构；
第二钝化层，所述第二钝化层位于所述势垒层远离所述沟道层的表面，所述第二钝化层覆盖沟道区，其中，所述沟道区包括所述栅极结构和所述源极之间的沟道区以及所述栅极结构和所述漏极之间的沟道区；
所述第一钝化层的硅含量小于所述第二钝化层的硅含量。
2.根据权利要求1所述的氮化镓器件，其特征在于：所述第一钝化层从所述栅极结构的侧面延伸至所述势垒层远离所述沟道层的部分表面。
3.根据权利要求1所述的氮化镓器件，其特征在于：
所述第一钝化层的硅含量为20%-40%；
所述第二钝化层的硅含量为45%-80%。
4.根据权利要求1所述的氮化镓器件，其特征在于，还包括：
应力增强层；所述应力增强层位于所述栅极结构与所述第一钝化层之间。
5.根据权利要求3所述的氮化镓器件，其特征在于：
所述栅极结构包括Ⅲ-Ⅴ族掺杂的半导体层和栅极；所述Ⅲ-Ⅴ族掺杂的半导体层位于所述势垒层远离所述沟道层的一侧；所述栅极位于所述Ⅲ-Ⅴ族掺杂的半导体层远离所述势垒层的一侧。
6.根据权利要求4所述的氮化镓器件，其特征在于：
所述第一钝化层和所述第二钝化层的材料包括Si3N4；
和/或，所述应力增强层的材料包括AlN或者Al2O3。
7.根据权利要求4所述的氮化镓器件，其特征在于：
所述第一钝化层和所述第二钝化层的厚度范围为0.2nm-500nm；
和/或，所述应力增强层的厚度范围为0.5nm-5nm。
8.一种氮化镓器件的制备方法，其特征在于，包括：
在衬底上形成沟道层；
在所述沟道层远离所述衬底的表面形成势垒层；
在所述势垒层远离所述沟道层的表面形成栅极结构；
在所述栅极结构远离所述势垒层的一侧形成第一钝化层；其中，所述第一钝化层至少覆盖所述栅极结构；
在所述势垒层远离所述沟道层的表面形成第二钝化层；其中，所述第二钝化层覆盖沟道区；
在所述势垒层远离所述沟道层的表面形成源极，在所述势垒层远离所述沟道层的表面形成漏极；或者，在所述沟道层远离所述衬底的表面形成源极，在所述沟道层远离所述衬底的表面形成漏极；其中，所述源极位于所述栅极结构的一侧；所述漏极位于所述栅极结构远离所述源极的一侧；所述沟道区包括所述栅极结构和所述源极之间的沟道区以及所述栅极结构和所述漏极之间的沟道区；所述第一钝化层的硅含量小于所述第二钝化层的硅含量。
9.根据权利要求8所述的氮化镓器件的制备方法，其特征在于，在所述栅极结构远离所述势垒层的一侧形成第一钝化层之前，还包括：
在所述栅极结构远离所述势垒层的一侧形成应力增强层；
在所述栅极结构远离所述势垒层的一侧形成第一钝化层，包括：
在所述应力增强层远离所述栅极结构的一侧形成第一钝化层。
10.根据权利要求9所述的氮化镓器件的制备方法，其特征在于，在所述应力增强层远离所述栅极结构的一侧形成第一钝化层，包括：
通过炉管或者单片机制程在所述应力增强层远离所述栅极结构的一侧形成第一钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410090061.5A CN117637835A (zh) | 2024-01-23 | 2024-01-23 | 一种氮化镓器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410090061.5A CN117637835A (zh) | 2024-01-23 | 2024-01-23 | 一种氮化镓器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117637835A true CN117637835A (zh) | 2024-03-01 |
Family
ID=90020272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410090061.5A Pending CN117637835A (zh) | 2024-01-23 | 2024-01-23 | 一种氮化镓器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117637835A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064598A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置及其制造方法 |
| US20170271473A1 (en) * | 2014-04-30 | 2017-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for hemt devices |
| CN108682628A (zh) * | 2018-05-15 | 2018-10-19 | 西安电子科技大学 | 基于叠层钝化型的高电子迁移率晶体管及制备方法 |
| CN109196650A (zh) * | 2016-06-01 | 2019-01-11 | 宜普电源转换公司 | 多台阶表面钝化结构及其制造方法 |
| CN109659366A (zh) * | 2018-12-21 | 2019-04-19 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| US20200219987A1 (en) * | 2019-01-03 | 2020-07-09 | Cree, Inc. | High electron mobility transistors having improved drain current drift and/or leakage current performance |
| CN117133655A (zh) * | 2023-08-28 | 2023-11-28 | 英诺赛科(苏州)半导体有限公司 | 半导体制备方法及半导体结构 |
-
2024
- 2024-01-23 CN CN202410090061.5A patent/CN117637835A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064598A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置及其制造方法 |
| US20170271473A1 (en) * | 2014-04-30 | 2017-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for hemt devices |
| CN109196650A (zh) * | 2016-06-01 | 2019-01-11 | 宜普电源转换公司 | 多台阶表面钝化结构及其制造方法 |
| CN108682628A (zh) * | 2018-05-15 | 2018-10-19 | 西安电子科技大学 | 基于叠层钝化型的高电子迁移率晶体管及制备方法 |
| CN109659366A (zh) * | 2018-12-21 | 2019-04-19 | 英诺赛科（珠海）科技有限公司 | 高电子迁移率晶体管及其制造方法 |
| US20200219987A1 (en) * | 2019-01-03 | 2020-07-09 | Cree, Inc. | High electron mobility transistors having improved drain current drift and/or leakage current performance |
| CN117133655A (zh) * | 2023-08-28 | 2023-11-28 | 英诺赛科(苏州)半导体有限公司 | 半导体制备方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| US20180108767A1 (en) | Method for manufacturing a hemt transistor and hemt transistor with improved electron mobility | |
| CN102629624B (zh) | 基于GaN的MIS栅增强型HEMT器件及制作方法 | |
| US8866192B1 (en) | Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing | |
| US9076854B2 (en) | Semiconductor device | |
| CN111916351A (zh) | 半导体器件及其制备方法 | |
| US9048304B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN102916046B (zh) | 硅衬底上氮化物高压器件及其制造方法 | |
| JP5645766B2 (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN106549038A (zh) | 一种垂直结构的氮化镓异质结hemt | |
| JP2010225979A (ja) | ＧａＮ系電界効果トランジスタ | |
| CN110299407A (zh) | 功率器件及其制备方法 | |
| CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
| CN102683406A (zh) | GaN基的MS栅增强型高电子迁移率晶体管及制作方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| JP2016100450A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| CN111276533B (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
| CN117637835A (zh) | 一种氮化镓器件及其制备方法 | |
| CN113284947B (zh) | 半导体晶体管外延结构、其制备方法及半导体晶体管 | |
| CN103681831A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN112993010A (zh) | 氮化镓高电子迁移率晶体管及其制造方法 | |
| CN115602540B (zh) | 一种增强型GaN功率器件的制造方法 | |
| CN115588616B (zh) | 一种增强型氮化镓高电子迁移率晶体管制造方法及器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |