JP5201437B2 - 絶縁ゲート電界効果トランジスタ - Google Patents
絶縁ゲート電界効果トランジスタ Download PDFInfo
- Publication number
- JP5201437B2 JP5201437B2 JP2006322915A JP2006322915A JP5201437B2 JP 5201437 B2 JP5201437 B2 JP 5201437B2 JP 2006322915 A JP2006322915 A JP 2006322915A JP 2006322915 A JP2006322915 A JP 2006322915A JP 5201437 B2 JP5201437 B2 JP 5201437B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aln
- gan
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
図2は、従来知られている通常のショットキゲート構造を有するGaN−HEMTの模式的な構造断面図である。
前記欠陥を解決するために、GaN系HEMTにおいて、シリコンMOSゲート構造のような絶縁ゲート構造が試みられている。絶縁材料としてシリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、アルミナ膜(Al2O3)等が用いられる。これらは全てCVD法(化学気相成長法、Chemical Vapor Deposition)、スパッタ法等で形成されるが、非結晶(アモルファス)であり、下地の半導体結晶とは格子整合しない。絶縁体と半導体の界面の絶縁体は格子欠陥が存在することになる。又、半導体結晶の成長後、別の装置で絶縁膜を形成することになるので、酸素や水等の不純物原子が入り込み易くなる。CVD法やスパッタ法等は形成エネルギーが大きく、下地の半導体や絶縁膜中に結晶欠陥が生じ易くなる等の欠陥があった。これらの要因で発生する格子欠陥や不純物は、界面準位や不純物準位を形成し、半導体素子の動作に悪影響を及ぼす。これはGaN系HEMTでよく知られている電流コラプス(高ドレイン電圧印加時にドレイン電流が減少する現象)やゲート耐圧の劣化等と関係があると考えられている。
絶縁ゲート材料としてAlNを用いることで、前記の問題を改善出来る可能性がある。AlNは、バンドギャップが6.2eVと大きく絶縁特性を有するため、ゲート絶縁膜として有望な材料である。最近、AlNは、HEMT結晶成長初期のバッファ層や、AlGaN/GaNへテロ界面に挿入するスペーサ層に用いられ、2DEG性能の改善に利用されている。つまり、AlGaN/GaN−HEMT結晶成長後、連続してAlN絶縁膜を形成出来る。この場合には、AlNは結晶なので、下地のGaNやAlGaNと格子整合する、成長界面に不純物が入らない、CVD法やスパッタ法を用いないのでダメージがない等、多くの長所がある。
図6は、図5のAlN層24の厚みを2nmとしたときのAFMによる領域1μm□の表面形状を示す図である。
図5において、AlGaN表面上のAlN層24のひび割れを防ぐ方法として、前記特許文献1〜3の技術を適用することも考えられる。
図1は、本発明の実施例1を示す絶縁ゲート構造のGaN−HEMTの模式的な構造断面図である。
図7は、図6と同様に、図1のAFMによる領域1μm□のAlGaN表面形状を示す図である。
図1のAlN層34は、下地のi−AlxGa1−xN層33とキャップのi−AlxGa1−xN35とに挟まれた構造になっている。結晶成長後の冷却過程でi−AlxGa1−xN層33,35とAlN層34の格子定数、熱膨張係数の差異によって、薄いAlN層34(厚さ2nm程度)ではストレスが発生し変形しようとするが、上下をi−AlxGa1−xN層33,35に結合されているので、変形することが出来ないものと思われる。つまり、AlN層34内の上下でストレスが均一化し、その結果、AlN層全体の格子定数がAlGaNの格子定数に近く大きくなる、いわば歪んだ結晶状態になっているものと思われる。
実施例1では、AlN層34をHEMT素子のゲート絶縁膜として利用する場合、キャップ層としてi−AlxGa1−xN層35を、ゲート絶縁膜であるAlN膜24の上に設置して表面状態を改善し、その結果、ゲート特性の順方向電流が抑制出来ることを示した。ゲート絶縁膜であるAlN膜34の厚みを2nmとした試作結果について説明したが、所望するゲート特性によってこの厚みは調整される。実際の応用では、1〜20nm程度が使用されるであろう。好ましくは1〜10nmである。厚すぎるAlN膜34はMIS−HEMT構造において、ゲート電極39とチャネル間の距離を増大させることになり、閾値電圧が深くなる、相互コンダクタンスが小さくなる等、デバイス特性を劣化させるからである。
32 i−GaN層
33,35 i−AlxGa1−xN層
34 AlN層
37 ソース電極
38 ドレイン電極
39 ゲート電極
Claims (5)
- 基板上に形成された、電子を流すチャネル層と、
前記チャネル層上に形成されて、前記チャネル層と共にヘテロ構造を構成し、前記チャネル層へ前記電子を供給する電子供給機能、又は前記チャネル層に対してバリア機能を有する単一層からなる半導体層と、
前記半導体層上に形成され、前記半導体層に対して格子定数又は熱膨張係数の異なる結晶薄膜からなるゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体薄膜からなるキャップ層と、
前記キャップ層上に選択的に形成されたゲート電極と、
を備えた高電子移動度電界効果トランジスタである絶縁ゲート電界効果トランジスタであって、
前記キャップ層は、前記半導体層と同一の格子定数又は熱膨張係数を有することを特徴とする絶縁ゲート電界効果トランジスタ。 - 前記チャネル層は、GaN層であり、
前記半導体層と前記キャップ層とは、Al x Ga 1−x N層であり、
前記ゲート絶縁膜は、AlN層であることを特徴とする請求項1記載の絶縁ゲート電界効果トランジスタ。 - 前記AlxGa1−xN層中のAl組成比xは、0〜0.7であることを特徴とする請求項2記載の絶縁ゲート電界効果トランジスタ。
- 前記AlxGa1−xN層の膜厚は、1〜25nmであることを特徴とする請求項2記載の絶縁ゲート電界効果トランジスタ。
- 前記ゲート絶縁膜における前記AlN層の膜厚は、1〜20nmであることを特徴とする請求項2記載の絶縁ゲート電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322915A JP5201437B2 (ja) | 2006-11-30 | 2006-11-30 | 絶縁ゲート電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322915A JP5201437B2 (ja) | 2006-11-30 | 2006-11-30 | 絶縁ゲート電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008140813A JP2008140813A (ja) | 2008-06-19 |
JP5201437B2 true JP5201437B2 (ja) | 2013-06-05 |
Family
ID=39602022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006322915A Expired - Fee Related JP5201437B2 (ja) | 2006-11-30 | 2006-11-30 | 絶縁ゲート電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5201437B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010040828A (ja) * | 2008-08-06 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体装置 |
WO2012014883A1 (ja) * | 2010-07-29 | 2012-02-02 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板、半導体素子、pn接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法 |
JP6017125B2 (ja) | 2011-09-16 | 2016-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2013106019A (ja) * | 2011-11-17 | 2013-05-30 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
US9130026B2 (en) * | 2013-09-03 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Crystalline layer for passivation of III-N surface |
US9425301B2 (en) | 2014-04-30 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall passivation for HEMT devices |
JP7071893B2 (ja) | 2018-07-23 | 2022-05-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN110112215B (zh) * | 2019-04-30 | 2021-01-19 | 大连理工大学 | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 |
JP2021027297A (ja) * | 2019-08-08 | 2021-02-22 | 住友化学株式会社 | エピタキシャル基板およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3977659B2 (ja) * | 2002-02-21 | 2007-09-19 | 沖電気工業株式会社 | ヘテロ接合電界効果トランジスタ |
JP4832722B2 (ja) * | 2004-03-24 | 2011-12-07 | 日本碍子株式会社 | 半導体積層構造およびトランジスタ素子 |
-
2006
- 2006-11-30 JP JP2006322915A patent/JP5201437B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008140813A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5201437B2 (ja) | 絶縁ゲート電界効果トランジスタ | |
JP5653607B2 (ja) | GaN系電界効果トランジスタおよびその製造方法 | |
JP5323527B2 (ja) | GaN系電界効果トランジスタの製造方法 | |
US8101972B2 (en) | Nitride semiconductor device and method for fabricating the same | |
US7687828B2 (en) | Field-effect transistor | |
JP2007035905A (ja) | 窒化物半導体素子 | |
US20090001384A1 (en) | Group III Nitride semiconductor HFET and method for producing the same | |
US20150123139A1 (en) | High electron mobility transistor and method of manufacturing the same | |
CN102916046B (zh) | 硅衬底上氮化物高压器件及其制造方法 | |
US20130207078A1 (en) | InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same | |
US10600901B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2013538459A (ja) | 半導体コンタクトの形成方法及び関連する半導体デバイス | |
JP2010166027A (ja) | GaN系電界効果トランジスタおよびその製造方法 | |
JP2015135946A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2009231458A (ja) | 電界効果トランジスタ | |
JP5064808B2 (ja) | 半導体電子デバイス | |
US20220157980A1 (en) | Nitride semiconductor device | |
CN112510088B (zh) | 沟槽栅增强型GaN基HEMT器件及其制备方法 | |
KR102077674B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
KR102111459B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2010165783A (ja) | 電界効果型トランジスタおよびその製造方法 | |
KR102091516B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP5460016B2 (ja) | 半導体装置及びその製造方法 | |
KR102111458B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
KR20140139346A (ko) | 질화물 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090929 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5201437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |