CN106910724B - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN106910724B
CN106910724B CN201710213951.0A CN201710213951A CN106910724B CN 106910724 B CN106910724 B CN 106910724B CN 201710213951 A CN201710213951 A CN 201710213951A CN 106910724 B CN106910724 B CN 106910724B
Authority
CN
China
Prior art keywords
layer
semiconductor device
heat dissipation
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710213951.0A
Other languages
English (en)
Other versions
CN106910724A (zh
Inventor
裴轶
周梦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Publication of CN106910724A publication Critical patent/CN106910724A/zh
Application granted granted Critical
Publication of CN106910724B publication Critical patent/CN106910724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种半导体器件，该半导体器件包括：衬底；位于衬底上的多层半导体层，在多层半导体上设置有有源区和位于有源区外部的无源区；位于有源区内的栅极、源极和漏极；以及覆盖有源区的至少一部分并且包括散热材料的散热层。在本发明中，半导体器件中设置了覆盖有源区的至少一部分的散热层，散热层的设置可在平面方向上增加半导体器件的导热途径，加快热量从半导体器件内部的热源处向半导体器件外部的传导，改善半导体器件的散热效果，降低半导体器件内部的温度，使半导体器件内部热场分布更加均匀，提高半导体器件的可靠性。

Description

一种半导体器件
技术领域
本发明实施例涉及半导体技术，尤其涉及一种半导体器件。
背景技术
氮化镓GaN半导体器件具有禁带宽度大、电子迁移率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景。
GaN半导体器件通常工作在大功率和大电流的环境下，其工作条件会使GaN半导体器件的有源区内产生较高热量，进而导致器件结构的温度升高，而温度升高会导致GaN半导体器件的性能退化甚至失效，因此GaN半导体器件通常需要考虑散热问题。现有的GaN半导体器件主要通过以下途径进行散热：有源区的热量扩散到器件衬底并通过器件衬底纵向传给导热性能良好的基座；热量经由器件的金属电极连线和半导体材料向有源区外部横向传递；以及通过GaN半导体器件的上表面的空气对GaN半导体器件所产生的热量进行散热。
然而，GaN半导体器件封装后导致器件在壳体内空气流动性差，则通过空气散热的效果较差。金属电极连线与GaN半导体器件的接触面积较小，不能有效散热。因此现有的GaN半导体器件的散热性能受限。
发明内容
本发明实施例提供一种半导体器件，以解决现有技术中半导体器件散热差的问题。
本发明实施例提供了一种半导体器件，该半导体器件包括：衬底；位于衬底上的多层半导体层，在多层半导体上设置有有源区和位于有源区外部的无源区；位于有源区内的栅极、源极和漏极；以及覆盖有源区的至少一部分并且包括散热材料的散热层。
散热层可以覆盖栅极，并且可以进一步覆盖源极和漏极。
散热层可以覆盖整个有源区，并且可以进一步延伸到无源区。
散热材料可以包括氮化硼。例如，散热层可以为单层氮化硼、双层氮化硼、多层氮化硼和氮化硼纳米片中的任意一种。
半导体器件还可以包括：位于多层半导体层面对散热层的一侧上的第一介质层，第一介质层至少形成在栅极和源极之间、以及栅极和漏极之间的多层半导体层上。第一介质层可以进一步延伸至无源区。
半导体器件还可以包括：位于第一介质层和散热层之间并覆盖栅极的第二介质层，或者位于散热层的背离第一介质层的一侧上的第二介质层。
半导体器件还可以包括：位于源极背离散热层的一层并且贯穿多层半导体层和衬底并在其中填充有散热材料的第一通孔。在第一通孔中填充的散热材料可以包括氮化硼。
半导体器件还可以包括：位于衬底的背离多层半导体层的一侧上的背面金属层。第一通孔可以贯穿背面金属层，背面金属层可以覆盖第一通孔的通孔壁。
半导体器件还可以包括：位于无源区内并与源极电连接的源极焊盘；以及位于源极焊盘背离散热层一侧且贯穿多层半导体层和衬底并在其中填充有散热材料的第二通孔。在第二通孔中填充的散热材料可以包括氮化硼。
多层半导体层可以包括：位于衬底上的缓冲层；以及位于缓冲层上的势垒层，其中势垒层和缓冲层形成异质结结构，源极、漏极和栅极均位于势垒层的表面上。
半导体器件还可以包括位于衬底和缓冲层之间的成核层和/或位于势垒层的背离衬底的一侧上的帽层。
本发明提供的半导体器件，在其中设置了覆盖有源区的至少一部分的散热层，散热层的设置可在平面方向上增加半导体器件的导热途径，加快了热量从半导体器件内部的热源处向半导体器件外部的传导，改善了半导体器件的散热效果，降低了半导体器件内部的温度，使半导体器件内部热场分布更加均匀，提高了半导体器件的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本发明实施例一提供的半导体器件的俯视图；
图1B是图1A沿A-A'的局部剖视图；
表1是形成散热层前后半导体器件饱和电流的对比图；
表2是形成散热层前后半导体器件RF特性的对比图；
图2是本发明实施例二提供的半导体器件的示意图；
图3是本发明实施例三提供的半导体器件的示意图；
图4是本发明实施例四提供的半导体器件的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1A是本发明实施例一提供的半导体器件的俯视图，图1B是图1A沿A-A'的剖视图，其中，图1B剖视了图1A中一个晶体管的结构。本实施例提供的半导体器件包括：衬底100；位于衬底100上的多层半导体层110，多层半导体层110上设置有有源区120和位于有源区120外部的无源区130；位于多层半导体层110上的有源区120内的栅极121、源极122和漏极123；覆盖有源区120的至少一部分的散热层140，用于将有源区120产生的热量导出。
在此实施例中，如图1B所示，散热层140在栅极121的横向方向(图1A中的上下方向)上覆盖了整个有源区120，也就是同时覆盖了栅极121、源极122和漏极123，但是本发明不限于此，散热层140可以仅覆盖有源区120的一部分，例如，散热层可以仅仅覆盖栅极121，而不延伸到源极122和漏极123上。
另外，在栅极121的纵向方向(图1A中的左右方向)上，散热层140可以覆盖有源区120的全部，也可以仅仅覆盖其一部分。或者，散热层140也可以延伸到无源区130。本发明对此不进行限制。
在本实施例中可选衬底100为碳化硅衬底，本领域技术人员可以理解衬底100不限于上述碳化硅衬底，如还可选衬底100为蓝宝石、GaN、Si或其他等任何适于生长氮化镓的材料，在本发明中不对衬底100进行具体限制。在本实施例中可选衬底100的形成方法可以是化学气相沉积法(Chemical Vapor Deposition，简称CVD)，本领域技术人员可以理解衬底100的形成方法不限于上述方法，如还可使用金属有机化合物化学气相沉淀法、原子层外延法或其他方法，在本发明中不对衬底100的形成方法进行具体限制。
在本实施例中，多层半导体层110位于衬底100上，且有源区120和围绕有源区120的无源区130位于多层半导体层110上，栅极121、源极122和漏极123位于有源区120内，其中，源极122和漏极123与多层半导体层110之间形成欧姆接触。在本实施例中，可选多层半导体层110的材料为III-V族化合物的半导体材料，但在本发明中不对多层半导体层110进行具体限制。
在本实施例中有源区120的栅极121位于源极122和漏极123之间并且栅极121在源极122和漏极123间呈叉指状分布，可选栅极121是单层金属栅极。在本发明中不对栅极121结构进行具体限制，如还可选栅极121是双层金属叠层栅极或者多层栅极。在本实施例中可选栅极121形状为T型栅极，在本发明中不对栅极121形状进行具体限制，如还可选栅极121形状为矩形栅或其他形状。
需要说明的是，若栅极121结构为多层栅极结构，则制造半导体器件时可选在栅极121与多层半导体层110之间设置一层绝缘介质(例如SiO2)，从而形成金属-绝缘层-半导体(MIS)结构。在本实施例中可选源极122和漏极123的材料是金属材料，在本发明中不对源极122和漏极123的材料进行具体限制，如还可选源极122和/或漏极123是多种金属材料的复合材料。
在本实施例中半导体器件包括有源区120和无源区130。无源区130内具有栅极焊盘131、源极焊盘132和漏极焊盘133。其中，半导体器件的栅结构包括位于有源区120内的栅极121和位于无源区130内的栅极焊盘131，源结构包括位于有源区120内的源极122和位于无源区130内的源极焊盘132，漏结构包括位于有源区120内的漏极123和位于无源区130内的漏极焊盘133。
具体地，无源区130的栅极焊盘131通过栅极互连线134与有源区120的栅极121电连接，无源区130的源极焊盘132通过空气桥135与有源区120的源极122电连接，以及无源区130的漏极焊盘133通过漏极互联金属136与有源区120的漏极123电连接，空气桥135绝缘设置在栅极互连线134的上方。但本发明中半导体器件的具体结构不限于本实施例所述，在本发明中不具体限制半导体器件的结构。
在本实施例中，有源区120作为半导体器件的热源，会产生热量导致半导体器件的内部温度升高。已知现有半导体器件的散热差，在本实施例中为了提高半导体器件的散热效率，在半导体器件的有源区120的至少一部分上覆盖有散热层140。
覆盖在有源区120的至少一部分上的散热层140可作为增加的导热途径，将半导体器件有源区120的热量向无源区130和衬底100扩散，使半导体器件内部热量沿横向加快传输。由此可知，本实施例中的半导体器件将散热层140作为在平面方向上增加的高效散热途径，散热层140将半导体器件内部产生的热量迅速向半导体器件的外部传导，加快了半导体器件的散热。
在本实施例中，与现有技术相比，半导体器件中设置了覆盖有源区120的至少一部分的散热层140，散热层140的设置可在平面方向上增加半导体器件的导热途径，加快了热量从半导体器件内部的热源处向半导体器件外部的传导，改善了半导体器件的散热效果，降低了半导体器件内部的温度，使半导体器件内部热场分布更加均匀，提高了半导体器件的散热效率和可靠性。
散热层140优选为氮化硼材料。氮化硼具有独特的晶体结构和优异的物理化学特性，其是一种新型的单原子层二维材料。氮化硼的导热系数高达400W/(mK)，氮化硼还具有电绝缘特性，应用在器件中时不会引起器件结构短路等可靠性问题，因此氮化硼是导热性最好的绝缘材料之一，适用于作为本实施例提供的半导体器件的散热层140。
氮化硼材料的散热层140的形成方法可以采用转移法，具体地采用CVD法在衬底上生长氮化硼，再将生长在衬底上的氮化硼转移到半导体器件表面，最后定义出氮化硼的图形并在半导体器件表面不需要覆盖氮化硼的地方通过氧等离子体将氮化硼刻蚀干净。还可采用旋涂法形成散热层140，具体地将氮化硼溶于悬浮液中，并采用旋涂的方式旋涂于半导体器件表面，最后采用氧等离子体将半导体器件表面不需要氮化硼覆盖的地方刻蚀干净。
氮化硼具有高导热率，氮化硼散热层140在平面方向的高导热率为半导体器件增加了导热途径，加速了半导体器件热量从有源区120向无源区130和衬底100的传导，整体改善了半导体器件的散热效果，降低了半导体器件内部的温度，使半导体器件内部热场分布更加均匀，提高了半导体器件的散热效率和可靠性。
更优选地，散热层140的散热材料为多层氮化硼，这是出于如下考虑：一方面，虽然单层氮化硼的热导率能达到600W/(mK)以上，多层氮化硼和块状氮化硼的热导率只有400W/(mK)，然而散热有效性取决于整体热导，而非材料的热导率，多层材料显然比单层具有更大的热导；另一方面，单层氮化硼材料在实验过程中容易出现破洞，不能完全覆盖半导体器件。本领域技术人员可以理解，在本发明中还可选散热层140的散热材料为双层氮化硼、多层氮化硼或氮化硼纳米片等中的任意一种或多种或者其他具有散热材料，在本发明中不对散热层140的材料进行具体限制。
示例性的，在上述技术方案的基础上，可选半导体器件还包括：位于多层半导体层110面对散热层140的一侧上的第一介质层150，第一介质层150至少形成在栅极121和源极122之间、以及栅极121和漏极123之间的多层半导体层110上。
在本实施例中可选第一介质层150的材料为SiN，可选第一介质层150通过金属有机化合物化学气相沉积法MOCVD形成，但在本发明中不限制第一介质层150的材料，也不限制第一介质层150的形成方法，如还可采用等离子体增强化学气相沉积法PECVD、或原子层沉积ALD、或分子束外延法MBE、或热生长、或电子束蒸发法等其他方法形成第一介质层150。
在本实施例中，第一介质层150能够钝化半导体器件的表面，降低或消除氮化镓半导体器件的电流崩塌效应，例如：降低或消除氮化镓高电子迁移率晶体管的电流崩塌效应，并且保护半导体器件表面免受外界影响等。
需要说明的是，在本发明中第一介质层150还可选作为一个整体膜层，在半导体器件的栅极121、源极122和漏极123形成后，形成在半导体器件的多层半导体层110面对散热层140的一侧上，具体地第一介质层150覆盖栅极121并形成在源极122和栅极121之间、以及栅极121和漏极123之间的多层半导体层110上。甚至在本发明中第一介质层150还可以从半导体器件的有源区120延伸至无源区130。本领域技术人员可以理解，在本发明中不对第一介质层150的结构进行具体限制。
在图1B所示的第一实施例中，栅极121被示出为T形栅极，也就是栅极121包括向下突出的突出部分。在这种情况下，第一介质层150位于源极122和栅极121之间是指第一介质层150位于源极122和栅极121的突出部分之间。类似地，第一介质层150位于栅极121和漏极123之间是指第一介质层150位于栅极121的突出部分和漏极123之间。示例性的，在上述技术方案的基础上，可选半导体器件还包括：第二介质层160，第二介质层160位于第一介质层150和散热层140之间，以及还覆盖在栅极121上。
在本实施例中可选第二介质层160的材料为SiN，可选第二介质层160通过金属有机化合物化学气相沉积法MOCVD形成，但在本发明中不限制第二介质层160的材料，也不限制第二介质层160的形成方法，如还可采用等离子体增强化学气相沉积法PECVD、或原子层沉积ALD、或分子束外延法MBE、或热生长、或电子束蒸发法等其他方法形成第二介质层160。
在本实施例中，第一介质层150至少形成在栅极121和源极122之间、以及栅极121和漏极123之间的多层半导体层110上，第二介质层160位于第一介质层150和栅极121金属上，散热层140形成在第二介质层160上并延伸至无源区130。第二介质层160靠近有源区120内的栅极121，提高了钝化效果，由此可降低电流崩塌效应，进而提高半导体器件的电性能。
需要说明的是，在本发明中第二介质层160还可延伸至有源区120的源极122上和/或漏极123上，甚至在本发明中第二介质层160还可以延伸至半导体器件的无源区130。本领域技术人员可以理解，在本发明中不对第二介质层160的结构进行具体限制。
需要说明的是，若第一介质层150和第二介质层160延伸并形成在无源区130上，则需要在无源区130的源极焊盘132上图形化刻蚀散热层140、第二介质层160和第一介质层150以在源极焊盘132上形成窗口(未图示)，无源区130内的源极焊盘132通过该窗口与其他元器件电连接，同理，在无源区130的栅极焊盘131上形成窗口使栅极焊盘131通过该窗口与其他元器件电连接，以及在无源区130的漏极焊盘133上形成窗口使漏极焊盘133通过该窗口与其他元器件电连接。具体地可通过光刻和氧等离子体刻蚀技术将位于无源区130内的散热层140和介质层进行图形化，以留出窗口便于后续引线与无源区130内的源极焊盘132、漏极焊盘133和栅极焊盘131对应相连。
示例性的，在上述技术方案的基础上，可选该多层半导体层110包括：位于衬底100上的缓冲层111；位于缓冲层111上的势垒层112。势垒层112和缓冲层111形成异质结结构，有源区120的源极122、漏极123和栅极121均位于势垒层112的表面上。
在本实施例中，多层半导体层110的材料可选是III-V族化合物的半导体材料。本实施例中势垒层112和缓冲层111形成异质结结构，在异质结界面处形成二维电子气(图1B中虚线所示)。势垒层112的材料可选为任意能够与缓冲层111形成异质结的半导体材料，如镓类化合物半导体材料或III族氮化物半导体材料，例如InxAlyGazN1-x-y-z(0≤x，y，z≤1)。但在本发明中不对多层半导体层110中的半导体层的材料做具体限制。
在本实施例中，发明人在上述技术方案的基础上进行实验，验证散热层对半导体器件DC特性和RF特性的有益性。在本实验过程中，优选地，采用散热层为三层氮化硼材料的半导体器件，在形成散热层前和形成散热层后分别测试其DC特性和RF特性。DC特性结果对比如表1所示。在形成散热层之后，半导体器件的饱和电流比形成散热层之前的测试结果提高了4％，这说明所述散热层有效地改善了半导体器件的散热效果，减小热功耗，从而使得饱和电流提高。RF特性结果对比如表2所示，在形成散热层之后，半导体器件的截止频率fT比形成散热层之前的测试结果提高了12％，最大振荡频率fmax提高了5.95％，单向功率增益U(4GHz)提高了13.9％，最大稳定增益MSG(4GHz)提高了2.27％。这说明所述散热层对半导体器件进行了有效的散热，提高载流子速度，提高跨导，进而提高半导体器件的fT、fmax、U和MSG。
上述DC和RF实验结果说明散热层整体改善了半导体器件的散热效果，降低了半导体器件内部的温度，使半导体器件内部热场分布更加均匀，进而提高半导体器件的散热效率和可靠性。
图2是本发明实施例二提供的半导体器件的示意图。与上述实施例所示半导体器件的区别在于，半导体器件的第二介质层160位于散热层140背离第一介质层150的一侧上。本实施例中散热层140的位置更接近于半导体器件的热源，即更接近于半导体器件有源区。本实施例与上述实施例中半导体器件相同的部分不再赘述。
具体地半导体器件的热源位于有源区的栅极121和漏极123之间的空间、以及栅极121和源极122之间的空间，本实施例中散热层140位于第一介质层150上，使得散热层140接近于有源区的栅极121和漏极123之间的空间、以及栅极121和源极122之间的空间，因此散热层140能够快速对半导体器件的热源产生的热量进行散热。
本实施例提供的半导体器件，通过在第一介质层150和第二介质层160之间设置覆盖多层半导体层110的散热层140，使得散热层140更接近于半导体器件的热源，那么散热层140作为在平面方向上增加的导热途径，加速了半导体器件的热量从有源区内向半导体器件外部的传导。该散热层140的设置加快了半导体器件的散热，并从整体上改善了半导体器件的散热效果，降低了半导体器件内部的温度，提高了半导体器件的可靠性。
在上述任意实施例的基础上，本发明实施例三还提供一种半导体器件，该半导体器件还包括：位于源极背离散热层一侧且依次贯穿多层半导体层和衬底的至少一个第一通孔，第一通孔中填充有散热材料，用于将有源区产生的热量导出。
在图1B所示半导体器件的基础上，如图3所示为本实施例三提供的一种半导体器件，该半导体器件包括散热层140和第一通孔170，其中，第一通孔170位于源极122背离散热层140一侧且依次贯穿多层半导体层110和衬底100，第一通孔170中填充有散热材料171，用于将有源区产生的热量导出。本实施例与上述任意实施例中半导体器件相同的部分不再赘述。
需要说明的是，本发明中不限制第一通孔170的数量。在其他实施例中还可选仅在半导体器件中设置至少一个第一通孔170，而不设置散热层140，第一通孔170中填充有散热材料，用于将有源区产生的热量导出，在半导体器件中仅增加第一通孔170也能够加快半导体器件的散热。综上在半导体器件中增加散热层140和/或至少一个第一通孔170均能够加快半导体器件的散热。
具体地半导体器件的热源位于有源区的栅极121和漏极123之间的空间、以及栅极121和源极122之间的空间，本实施例中第一通孔170中填充有散热材料171，该第一通孔170接近于有源区的栅极121和漏极123之间的空间、以及栅极121和源极122之间的空间，因此第一通孔170能够对半导体器件的热源产生的热量加快散热。
本实施例提供的半导体器件，通过设置散热层140以在平面方向增加导热途径，以及设置至少一个第一通孔170以在垂直方向增加导热途径，加速了半导体器件的热量从有源区内的源极122、漏极123和栅极121向半导体器件外部的传导。该第一通孔170和散热层140的设置提高了半导体器件的散热效率，降低了半导体器件内部的温度，提高了半导体器件的可靠性。
示例性的，在上述技术方案的基础上，可选第一通孔170中填充的散热材料171为氮化硼材料，氮化硼具有高导热率。在本实施例中可选散热材料171为单层氮化硼，本领域技术人员可以理解，在本发明中还可选第一通孔170中填充的散热材料171为双层氮化硼、多层氮化硼或氮化硼纳米片等中的任意一种或多种或其他散热材料，但在本发明不限于此。
示例性的，在上述技术方案的基础上，可选该半导体器件还包括：位于衬底100背离栅极121、源极122和漏极123一侧的背面金属层180，第一通孔170贯穿背面金属层180，背面金属层180还延伸并覆在第一通孔170的通孔壁上。
在本实施例中可选背面金属层180的材料为金，但在本发明不限于此。本实施例中背面金属层180覆盖第一通孔170的通孔壁，散热材料171填充在第一通孔170的孔中，第一通孔170将半导体器件有源区产生的热量导出半导体器件外部，加快半导体器件散热。
本实施例通过在有源区的源极122下方贯穿多层半导体层110和衬底100的第一通孔170中设置散热材料171，加速热量导出半导体器件外部。
示例性的，在上述技术方案的基础上，该半导体器件的无源区具有与有源区的源极122电连接的源极焊盘，该半导体器件还包括：位于源极焊盘背离散热层140一侧且依次贯穿多层半导体层110和衬底100的至少一个第二通孔，第二通孔中填充有散热材料，用于将有源区产生的热量导出，在此图3中未图示无源区和第二通孔。
第二通孔中填充的散热材料可以为双层氮化硼、多层氮化硼或氮化硼纳米片等中的任意一种或多种或其他散热材料，但本发明不限于此。
需要说明的是，本发明中不限制第二通孔的数量。在其他实施例中还可选在半导体器件中设置至少一个第二通孔、散热层140和至少一个第一通孔170中的至少一种导热途径，任意一种新增导热途径均可快速将有源区产生的热量导出，加快半导体器件散热。在本发明中不限制新增导热途径的数量和类型。
本实施例提供的半导体器件，通过设置散热层140以在平面方向增加导热途径，以及设置至少一个第一通孔170和至少一个第二通孔以在垂直方向增加导热途径，加速了半导体器件的热量从有源区内的源极122、漏极123和栅极121向半导体器件外部的传导。第一通孔170、第二通孔和散热层140中的至少一种导热途径的设置提高了半导体器件的散热效率，降低了半导体器件内部的温度，提高了半导体器件的可靠性。
在上述任意实施例的基础上，本发明实施例四还提供一种半导体器件，该半导体器件与上述任意实施例的半导体器件的区别在于，该半导体器件未设置第二介质层，且散热层140作为第二介质层应用。
在图2所示半导体器件的基础上，如图4所示为本实施例提供的一种半导体器件，该半导体器件的散热层140覆盖第一介质层150和栅极121并且半导体器件中未设置第二介质层，散热层140覆盖多层半导体层110并加速半导体器件的散热，在此散热层140还作为上述任意实施例中的第二介质层应用。本实施例与上述任意实施例中半导体器件相同的部分不再赘述。
可选，散热层140的材料为单层氮化硼、双层氮化硼、多层氮化硼或氮化硼纳米片中的任意一种或多种。在其他实施例中还可选散热层140的材料为其他任意一种具有导热功能的绝缘材料，在本发明中不对散热层140的材料进行具体限制。
在本实施例中，散热层140采用的是具有导热功能的绝缘材料氮化硼，散热层140的位置接近于有源区内的栅极121和漏极123间的栅极121处，因此散热层140在提高半导体器件散热效果的同时，还能够作为绝缘介质层提高钝化效果，降低半导体器件的电流崩塌效应，从而提高半导体器件的特性。
需要说明的是，在上述任意实施例的基础上，可选多层半导体层110还包括：位于衬底100和缓冲层111之间的成核层113，和/或，位于势垒层112面向栅极121、源极122和漏极123一侧上的帽层114，有源区120的源极122、漏极123和栅极121均位于帽层114的表面上。在此在图4所示半导体器件上示例出成核层113和帽层114。
本领域技术人员可以理解，在本发明中，从半导体器件结构设计的角度来增加导热途径以改善半导体器件的散热效果，因此本发明中的半导体器件包括但不限制于工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管、绝缘衬底上的硅结构的晶体管、砷化镓基的晶体管、各种金属氧化层半导体场效应晶体管、金属绝缘层半导体场效应晶体管、双异质结场效应晶体管、结型场效应晶体管、金属半导体场效应晶体管、金属绝缘层半导体异质结场效应晶体管、以及其他场效应晶体管。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的多层半导体层，在所述多层半导体层上设置有有源区和位于所述有源区外部的无源区；
位于所述有源区内的栅极、源极和漏极；和
至少覆盖整个有源区并且包括散热材料的散热层；
位于所述多层半导体层面对所述散热层的一侧上的第一介质层，所述第一介质层至少形成在所述栅极和所述源极之间、以及所述栅极和所述漏极之间的所述多层半导体层上；
其中，所述栅极和所述源极之间、以及所述栅极和所述漏极之间的所述散热层位于第一介质层远离所述多层半导体层一侧，且所述散热材料包括氮化硼。
2.根据权利要求1所述的半导体器件，其特征在于，所述散热层进一步延伸到所述无源区。
3.根据权利要求1所述的半导体器件，其特征在于，所述散热层为单层氮化硼、双层氮化硼、多层氮化硼和氮化硼纳米片中的任意一种。
4.根据权利要求1所述的半导体器件，其特征在于，所述第一介质层进一步延伸至所述无源区。
5.根据权利要求1所述的半导体器件，其特征在于，还包括：
位于所述第一介质层和所述散热层之间并覆盖所述栅极的第二介质层。
6.根据权利要求1所述的半导体器件，其特征在于，还包括：
位于所述散热层的背离所述第一介质层的一侧上的第二介质层。
7.根据权利要求1所述的半导体器件，其特征在于，还包括：
位于所述源极背离所述散热层的一侧并且贯穿所述多层半导体层和所述衬底并在其中填充有散热材料的第一通孔。
8.根据权利要求7所述的半导体器件，其特征在于，在所述第一通孔中填充的所述散热材料包括氮化硼。
9.根据权利要求7所述的半导体器件，其特征在于，还包括：
位于所述衬底的背离所述多层半导体层的一侧上的背面金属层。
10.根据权利要求9所述的半导体器件，其特征在于，
所述第一通孔贯穿所述背面金属层，所述背面金属层覆盖所述第一通孔的通孔壁。
11.根据权利要求1所述的半导体器件，其特征在于，还包括：
位于所述无源区内并与所述源极电连接的源极焊盘；和
位于所述源极焊盘背离所述散热层一侧且贯穿所述多层半导体层和所述衬底并在其中填充有散热材料的第二通孔。
12.根据权利要求11所述的半导体器件，其特征在于，在所述第二通孔中填充的所述散热材料包括氮化硼。
13.根据权利要求1所述的半导体器件，其特征在于，所述多层半导体层包括：
位于所述衬底上的缓冲层；和
位于所述缓冲层上的势垒层，
其中所述势垒层和所述缓冲层形成异质结结构，所述源极、所述漏极和所述栅极均位于所述势垒层的表面上。
14.根据权利要求13所述的半导体器件，其特征在于，还包括位于所述衬底和所述缓冲层之间的成核层。
15.根据权利要求13所述的半导体器件，其特征在于，还包括位于所述势垒层的背离所述衬底的一侧上的帽层。
CN201710213951.0A 2016-04-05 2017-04-01 一种半导体器件 Active CN106910724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610205793 2016-04-05
CN201610205793X 2016-04-05

Publications (2)

Publication Number Publication Date
CN106910724A CN106910724A (zh) 2017-06-30
CN106910724B true CN106910724B (zh) 2020-06-05

Family

ID=59195477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710213951.0A Active CN106910724B (zh) 2016-04-05 2017-04-01 一种半导体器件

Country Status (3)

Country Link
US (1) US10312176B2 (zh)
JP (1) JP6301527B2 (zh)
CN (1) CN106910724B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416296B (zh) * 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
CN110504297B (zh) * 2018-05-17 2020-11-27 中国科学院苏州纳米技术与纳米仿生研究所 基于二维电子气调控背栅的二维材料晶体管、制法和应用
JP6984753B2 (ja) * 2018-07-12 2021-12-22 三菱電機株式会社 半導体装置
EP3654372B1 (en) 2018-11-13 2021-04-21 IMEC vzw Method of forming an integrated circuit with airgaps and corresponding integrated circuit
CN109659366A (zh) 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US20230335464A1 (en) * 2020-09-21 2023-10-19 Transphorm Technology, Inc. Iii-nitride devices with through-via structures
CN112382659A (zh) * 2020-11-12 2021-02-19 中国科学院半导体研究所 一种元胞内带绝缘结构的功率半导体器件及制备方法
US11888054B2 (en) * 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113013242A (zh) * 2021-01-29 2021-06-22 西安电子科技大学 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
CN113284865A (zh) * 2021-05-07 2021-08-20 无锡必创传感科技有限公司 具有散热结构的传感器芯片及其制造方法
CN114141736B (zh) * 2022-02-08 2022-05-06 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法
US20240055314A1 (en) * 2022-08-09 2024-02-15 Nxp B.V. Transistor heat dissipation structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409431A (zh) * 2014-10-24 2015-03-11 苏州能讯高能半导体有限公司 一种半导体器件
CN104659074A (zh) * 2015-03-17 2015-05-27 京东方科技集团股份有限公司 一种oled基板、其制造方法、面板及显示装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
CN1342267A (zh) * 1999-03-22 2002-03-27 感应信号技术股份有限公司 调制磁导率的载体参照
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
TW536795B (en) * 2001-05-30 2003-06-11 Apack Comm Inc Flip chip package of monolithic microwave integrated circuit
US20040124421A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US7887385B2 (en) * 2004-09-24 2011-02-15 Canon Kabushiki Kaisha Organic EL light emitting element, manufacturing method thereof, and display device
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
CN101392896A (zh) * 2007-09-21 2009-03-25 富士迈半导体精密工业（上海）有限公司 发光二极管
JP5906004B2 (ja) * 2007-11-19 2016-04-20 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよびその製造方法
JP5396784B2 (ja) * 2008-09-09 2014-01-22 日本電気株式会社 半導体装置及びその製造方法
US7910491B2 (en) * 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
TW201034186A (en) * 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
US20110210377A1 (en) * 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
JP5750937B2 (ja) * 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
KR101878746B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
EP2836122A4 (en) * 2012-04-09 2016-03-16 Mec Dynamics Corp MEASUREMENT OF TOTAL HEMOGLOBIN IN FULL BLOOD
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
KR20140114199A (ko) * 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR102100925B1 (ko) * 2013-03-22 2020-04-14 삼성전자주식회사 기판 구조체, 상기 기판 구조체를 형성하는 방법, 및 이를 구비하는 전기소자
KR102026736B1 (ko) * 2013-03-29 2019-11-04 삼성전자주식회사 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
US8987780B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
JP2015073073A (ja) * 2013-09-06 2015-04-16 三菱電機株式会社 半導体装置およびその製造方法
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
TWI477209B (zh) * 2014-04-08 2015-03-11 Azotek Co Ltd 複合基板
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
DE102014105191B4 (de) * 2014-04-11 2019-09-19 Osram Opto Semiconductors Gmbh Halbleiter-Streifenlaser und Halbleiterbauteil
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN104134689B (zh) * 2014-06-11 2018-02-09 华为技术有限公司 一种hemt器件及制备方法
FR3023410A1 (fr) * 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US9818692B2 (en) * 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
US20160211431A1 (en) * 2015-01-21 2016-07-21 Korea Institute Of Science And Technology Heat radiation sheet, light emitting device, and heat radiation back sheet for photovoltaic module, each including boron nitride heat dissipation layer
US10032690B2 (en) * 2015-02-24 2018-07-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure including a thermally conductive, electrically insulating layer
US9596788B1 (en) * 2015-11-26 2017-03-14 Chung-Ping Lai Hexagonal boron nitride heat dissipation structure
US20180254317A1 (en) * 2017-03-02 2018-09-06 William B. Pohlman, III Graphene based in-plane micro-supercapacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409431A (zh) * 2014-10-24 2015-03-11 苏州能讯高能半导体有限公司 一种半导体器件
CN104659074A (zh) * 2015-03-17 2015-05-27 京东方科技集团股份有限公司 一种oled基板、其制造方法、面板及显示装置

Also Published As

Publication number Publication date
JP2017188685A (ja) 2017-10-12
US20170287811A1 (en) 2017-10-05
US10312176B2 (en) 2019-06-04
JP6301527B2 (ja) 2018-03-28
CN106910724A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
CN106910724B (zh) 一种半导体器件
US9536965B2 (en) Heat spreader on GaN semiconductor device
KR101561519B1 (ko) 반도체장치 및 그 제조방법
JP6268366B2 (ja) 半導体装置
JP2004342810A (ja) 化合物半導体装置
US10312175B1 (en) Diamond air bridge for thermal management of high power devices
KR101439281B1 (ko) 이종접합 전계효과 트랜지스터 및 그 제조방법
TW201946239A (zh) 具有最佳化場板設計的功率半導體裝置
TWI624872B (zh) 氮化物半導體元件
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US20220231157A1 (en) Semiconductor device, method of manufacturing the same, and semiconductor package structure
TW201933490A (zh) 半導體裝置及其製造方法
JP2016167522A (ja) 半導体装置
JP5629977B2 (ja) 半導体装置及びその製造方法
CN111354783B (zh) 一种半导体器件及其制备方法
TW201937730A (zh) 半導體裝置
US11569211B2 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
JP2015072940A (ja) トランジスタおよびその製造方法
KR20190066481A (ko) 전계효과 전력소자 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant