KR102026736B1 - 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자 - Google Patents

이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자 Download PDF

Info

Publication number
KR102026736B1
KR102026736B1 KR1020130034789A KR20130034789A KR102026736B1 KR 102026736 B1 KR102026736 B1 KR 102026736B1 KR 1020130034789 A KR1020130034789 A KR 1020130034789A KR 20130034789 A KR20130034789 A KR 20130034789A KR 102026736 B1 KR102026736 B1 KR 102026736B1
Authority
KR
South Korea
Prior art keywords
sheet
graphene
insulating sheet
laminated structure
boron nitride
Prior art date
Application number
KR1020130034789A
Other languages
English (en)
Other versions
KR20140118591A (ko
Inventor
김상우
이강혁
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020130034789A priority Critical patent/KR102026736B1/ko
Priority to US14/147,871 priority patent/US9082682B2/en
Publication of KR20140118591A publication Critical patent/KR20140118591A/ko
Application granted granted Critical
Publication of KR102026736B1 publication Critical patent/KR102026736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B17/00—Insulators or insulating bodies characterised by their form
    • H01B17/56—Insulating bodies
    • H01B17/62—Insulating-layers or insulating-films on metal bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/04—Specific amount of layers or specific thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

그래핀 시트 및 육방정계 질화붕소 시트를 포함하는 이종 적층 구조의 절연시트 및 그 제조방법이 개시된다. 상기 이종 적층 구조의 절연시트는 대면적의 그래핀 시트 상에 높은 표면특성을 가진 육방정계 질화붕소 시트를 포함함으로써, 트랜지스터 등을 포함한 다양한 전기소자에 적용될 수 있다. 상기 절연시트를 기판으로 사용한 그래핀 채널층을 전계효과 트랜지스터로 구현하였을 때 전자이동도 특성이 극적으로 향상될 수 있다.

Description

이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자 {Insulating sheet having heterogeneous laminated structure, manufacturing method thereof, and electric device including the insulating sheet}
이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자가 제공된다. 상기 이종 적층 구조의 절연시트는 대면적이면서 고품위를 가지므로 다양한 전기소자에 사용할 수 있다.
그래핀은 2차원 평면구조를 갖는 탄소 단일 원자 층으로 이루어진 물질로서, 매우 뛰어난 기계적 전기적 특성을 갖기 때문에 새로운 고성능 전자재료로서 큰 주목을 받아오고 있다. 그래핀은 실제 전자소자에 적용될 때 기판과의 관계에 의해 그 특성이 크게 저감되는 특성을 보이기 때문에, 높은 특성의 소자 구현을 위해서는 원자적으로 평탄한 표면을 가지고 절연특성을 갖는 기판과 적층 구조를 형성할 필요가 있다.
이러한 적층 구조의 기판으로서 사용될 수 있는 가장 유력한 물질은 육방정계 질화붕소(hexagonal boron nitride, 이하 h-BN으로 칭함)이다. h-BN은 2차원 구조를 갖는 물질로서, 붕소원자와 질소 원자의 육각 배열로 이루어져 있으며, 약 5.9 eV의 큰 밴드갭으로 인해 전기적 절연특성을 가지고, 물리적 및 기계적으로 안정한 물질에 해당한다. h-BN의 결정은 흑연과 유사한 육각방면의 적층 구조를 가져 매우 단단한 결합을 형성하며, 윤활성을 갖는다. 또한 h-BN 시트는 원자 번호가 낮은 원소의 공유결합 물질로서 높은 열전도성을 가지며, 융점을 가지지 않고 약 3,000℃에서 승화되므로 고온에서 높은 안정성을 가지고, 전기 저항이 매우 높아 1,000℃를 넘는 고온 영역에서 105Ω의 저항을 가지며, 매우 안정한 육각면의 결합을 가지므로 높은 화학적 안정성을 가지고, 진비중이 2.26으로서 세라믹 중에서는 매우 낮은 편이므로 항공기, 우주재료 등의 부품 경량화를 유도할 수 있다.
이러한 h-BN 시트를 그래핀을 적층시키기 위한 기판으로 사용하기 위해서는 표면 특성이 높고 대면적으로 형성할 필요가 있다.
일 측면에서는 높은 표면특성과 대면적의 h-BN 시트를 포함하는 이종 적층 구조의 절연시트를 제공한다.
다른 측면에서는 상기 절연시트의 제조방법을 제공한다.
또 다른 측면에서는 상기 절연시트를 구비하는 전기소자를 제공한다.
또 다른 측면에서는 상기 절연시트 및 그래핀 채널층을 포함하는 적층 구조체를 제공한다.
또 다른 측면에서는 상기 적층 구조체를 구비한 트랜지스터를 제공한다.
일 측면에 따르면,
그래핀 시트; 및
상기 그래핀 시트 상에 형성된 육방정계 질화붕소 시트;
를 포함하고, 200 nm × 200 nm 이하의 영역에서 약 0.5 nm 이하의 제곱평균제곱근(RMS) 표면거칠기를 가지며, 횡방향 및 종방향 길이 중 하나 이상이 1mm 이상인 이종 적층 구조의 절연시트가 제공된다. 일 실시예에 따르면, 상기 이종 적층 구조의 절연시트는 20 μm × 20 μm 이상의 영역에서 약 2.5nm 이하의 RMS 표면거칠기를 가질 수 있다.
일 실시예에 따르면, 상기 그래핀 시트는 복수개의 탄소원자들이 서로 공유결합으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트가 하나 또는 복수개 적층된 것으로서, 두께가 30nm 이하일 수 있다.
일 실시예에 따르면, 상기 육방정계 질화붕소 시트가 B-N간의 결합이 sp2 공유결합이고 층간 결합이 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 30nm 이하일 수 있다.
일 실시예에 따르면, 상기 절연시트의 유전상수가 약 2 내지 약 4 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 2.45 내지 약 3.6 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 3 내지 약 3.6 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 3.3 내지 약 3.6 일 수 있다.
다른 측면에 따르면,
금속 촉매의 존재하에 기상의 탄소 공급원을 투입하면서 제1 열처리하여 그래핀 시트를 형성하는 단계;
반응기의 온도를 냉각시킨 상태에서, 질소 공급원 및 붕소 공급원을 기상으로 공급하면서 상기 그래핀 시트 상에 비정질 질화붕소막을 형성하는 단계; 및
상기 비정질 질화붕소막을 제2 열처리하여 육방정계 질화붕소 시트로 재결정화시키는 단계;
를 포함하는 이종 적층 구조의 절연시트의 제조방법이 제공된다.
일 실시예에 따르면, 상기 그래핀 시트의 형성 단계, 상기 비정질 질화붕소막의 형성 단계 및 상기 육방정계 질화붕소 시트로의 재결정화 단계가 모두 동일한 반응기 내에서 수행될 수 있다.
일 실시예에 따르면, 상기 기상의 탄소 공급원이 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠 및 톨루엔으로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.
일 실시예에 따르면, 상기 금속 촉매가 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V), 지르코늄(Zr) 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.
일 실시예에 따르면, 상기 제1 열처리가 300℃ 내지 1500℃의 온도 범위에서 수행될 수 있다.
일 실시예에 따르면, 상기 제1 열처리 수행 시간을 조절하여 형성되는 상기 그래핀 시트의 두께를 20nm 이하가 되도록 제어할 수 있다.
일 실시예에 따르면, 상기 냉각시 온도는 상기 제1 열처리 온도보다 낮으며, 예를 들아 70 ℃ 내지 800 ℃ 범위일 수 있다.
일 실시예에 따르면, 상기 질소 공급원으로서 NH3 및 N2 에서 선택된 적어도 하나를 이용하고, 상기 붕소 공급원으로서 BH3, BF3, BCl3, B2H6, (CH3CH2)3B 및 (CH3)3B 에서 선택된 적어도 하나를 이용할 수 있다.
일 실시예에 따르면, 상기 질소 공급원 및 붕소 공급원으로서 H3NBH3 및 (BH)3(NH)3에서 선택된 적어도 하나의 물질을 이용할 수 있다.
일 실시예에 따르면, 상기 제2 열처리가 500℃ 내지 1500℃의 온도 범위에서 수행될 수 있다.
일 실시예에 따르면, 상기 그래핀 시트의 형성 단계, 상기 비정질 질화붕소막의 형성 단계, 및 상기 육방정계 질화붕소 시트로의 재결정화 단계의 각 단계가 독립적으로 불활성 가스, 수소 가스, 또는 이들의 혼합 가스의 존재 하에 수행될 수 있다.
또 다른 측면에 따르면, 상술한 이종 적층 구조의 절연시트를 포함하는 전기소자가 제공된다.
또 다른 측면에 따르면,
이종 적층 구조의 절연시트; 및
상기 절연시트의 육방정계 질화붕소 시트 상에 배치된 그래핀 채널층;
을 포함하는 적층 구조체가 제공된다.
일 실시예에 따르면, 전자이동도가 500 cm2/Vs 이하인 대면적 그래핀 채널층을 이용했을 때 상기 적층 구조체의 전자이동도를 약 6배 (약 3000 cm2/Vs) 이상 증가시킬 수 있다.
또 다른 측면에 따르면, 상기 적층 구조체를 포함하는 트랜지스터가 제공된다.
일 실시예에 따르면, 상기 트랜지스터가 백게이트형 전계효과 트랜지스터일 수 있다.
상기 이종 적층 구조의 절연시트는 대면적의 그래핀 시트 상에 높은 표면특성을 가진 육방정계 질화붕소 시트를 포함함으로써, 트랜지스터 등을 포함한 다양한 전기소자에 적용될 수 있다. 상기 절연시트를 기판으로 사용한 그래핀 채널층을 전계효과 트랜지스터로 구현하였을 때 전자이동도 특성이 극적으로 향상될 수 있다.
도 1은 일 구현예에 따른 FET의 개략도를 나타낸다.
도 2는 다른 구현예에 따른 FET의 개략도를 나타낸다.
도 3a-3b는 실시예 1에서 제1 열처리를 통해 얻은 그래핀 시트의 AFM 사진이다.
도 4는 실시예 1에서 제1 열처리를 통해 얻은 그래핀 시트의 OM 사진이다.
도 5는 실시예 1에서 제1 열처리를 통해 얻은 그래핀 시트의 라만 스펙트럼을 나타낸다.
도 6a-6b는 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 갖는 절연시트의 AFM 사진이다.
도 7은 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 갖는 절연시트의 OM 사진이다.
도 8은 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 갖는 절연시트의 라만 스펙트럼이다.
도 9a 내지 9b는 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 갖는 절연시트의 라만 맵핑 이미지이다.
도 10a 내지 도 10c는 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 갖는 절연시트에 대하여 입사빔의 각도를 증가하면서 X-선 광전자 분광법(XPS)으로 분석한 결과를 나타낸다.
도 11은 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트의 단면에 대하여 투과형 전자현미경(TEM)에서의 전자 에너지 손실 분광법(EELS)으로 분석한 원소별 매핑 측정 결과를 나타낸다.
도 12a 내지 도 12c는 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트를 SiO2 기판 상에 전사한 후, 상기 절연시트에 대한 표면 광학 사진이다.
도 13은 SiO2 기판 자체의 표면 특성을 보여주는 AFM 이미지이다.
도 14는 실시예 1에서 얻어진 절연시트의 절연특성을 측정하기 위하여 제조한 테스트 소자 및 비교 테스트 소자에 대한 정전용량 측정 결과를 나타낸다.
도 15는 실시예 1에서 얻어진 절연시트를 이용한 그래핀 기반 FET의 제조공정을 나타내는 개략도이다.
도 16은 실시예 2 및 비교예 2에서 얻어진 FET 소자에 대한 전압에 대한 전류 그래프를 나타낸다.
이하에서 본 발명을 보다 구체적으로 설명하기로 한다.
일 구현예에 따른 이종 적층 구조의 절연시트는,
그래핀 시트; 및
상기 그래핀 시트 상에 형성된 육방정계 질화붕소 시트;
를 포함하며, 상기 절연시트는, 200 nm × 200 nm 이하의 영역에서 약 0.5nm 이하의 제곱평균제곱근(RMS) 표면거칠기를 가지며, 횡방향 및 종방향 길이 중 하나 이상이 1 mm 이상일 수 있다.
일반적으로 그래핀 채널층이 SiO2 기판 상에 존재할 때, 기판의 표면 거칠기 및 기판에 존재하는 결함(defect)이나 댕글링 본드(dangling bond) 등의 차지 트랩(charge trap)에 의해 전하이동도가 감소하게 된다. 상기 이종 적층 구조의 절연시트는 그래핀과 매우 흡사한 원자구조를 가지며, 이론적으로 표면에 댕글링 본드가 없는 원자적으로 평탄한 표면을 갖는 육방정계 질화붕소(h-BN) 시트를 그래핀 시트 상에 적층하여 평탄한 표면특성을 가질 수 있기 때문에, 이를 그래핀 채널층을 적층시키기 위한 기판으로 적용할 경우, 전계효과 트랜지스터 등의 전기소자에서 그래핀 채널층의 전하이동도 특성을 향상시킬 수 있다.
상기 그래핀 시트는 복수개의 탄소원자들이 서로 공유결합(통상 sp2 결합)으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트가 하나 또는 복수개 적층된 것으로서, 상기 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환 및/또는 7원환을 더 포함하는 것도 가능하다.
상기 그래핀 시트는 서로 공유결합된 탄소원자들의 단일층으로 이루어질 수도 있고, 이들이 여러 개 서로 적층되어 복수층을 형성하는 것도 가능하며, 이 경우 나노사이즈의 두께를 가지도록 적층될 수 있다. 상기 그래핀 시트는 예를 들어 두께가 30nm 이하, 구체적으로는 20nm 이하, 보다 구체적으로는 15nm 이하일 수 있다. 나노사이즈의 두께로 그래핀 시트를 형성함으로써 상기 절연시트의 절연특성이 저해되지 않을 수 있다.
상기 나노사이즈의 그래핀 시트는 대면적의 크기를 가질 수 있다. 시트의 면적은 폭과 너비, 또는 횡방향과 종방향 길이로 정의할 수 있다. 일 실시예에 따르면, 상기 나노사이즈의 그래핀 시트는 횡방향 및 종방향 길이 중 하나 이상이 약 1mm 이상, 예를 들어 1 cm 이상, 예를 들어 1 inch 이상, 또는 2 inch 이상의 값을 가질 수 있다.
상기 그래핀 시트의 면적은 약 0.5mm2 이상, 예를 들어 약 1mm2 이상, 약 10mm2 이상, 또는 약 1cm2 이상의 면적을 가질 수 있다. 예를 들어, 상기 그래핀 시트의 면적은 약 1mm2 내지 약 10cm2의 면적을 가질 수 있다.
이와 같이 대면적으로 형성된 그래핀 시트는 그 위에 고품질의 육방정계 질화붕소 시트를 대면적으로 형성할 수 있는 기반이 될 수 있다.
상기 그래핀 시트 상에 육방정계 질화붕소(h-BN) 시트가 형성되어 이종 적층 구조의 절연시트를 구성하게 된다.
상기 육방정계 질화붕소(h-BN) 시트는 2차원 평면 구조체로서 B-N간의 결합이 sp2 공유결합이고, 층간 결합은 반 데어 바알스 결합을 포함할 수 있다. 상기 육방정계 질화붕소 시트는 나노사이즈 두께의 대면적을 가진 상기 그래핀 시트 상에 형성되어 대면적이면서도 낮은 표면조도를 가질 수 있다.
상기 h-BN 시트의 표면조도는 시트 표면의 거칠기를 의미하며, 그 표면 상에 불순물 입자들이 존재하거나 주름 등이 존재하는 경우 높은 값의 표면거칠기를 나타내고, 반대로 표면 상에 존재하는 입자들이나 주름 등이 감소하고, 매끄러운 표면을 가질수록 낮은 값의 표면거칠기를 나타낸다. 상기 이종 적층 구조의 절연시트의 표면조도는 상기 h-BN 시트의 표면조도에 의해 결정될 수 있다.
상기 h-BN 시트 또는 상기 절연시트의 표면조도는 제곱평균제곱근(Root Mean Square, 이하 RMS라 칭함) 표면거칠기로 나타낼 수 있다. RMS 표면거칠기 값은 상기 h-BN 시트 표면 상에서 표면조도를 측정함으로써 얻어질 수 있다. 일 구현예에 따르면, 상기 이종 적층 구조의 절연시트는 200 nm × 200 nm 이하의 영역에서 약 0.5nm 이하의 RMS 표면거칠기를 가질 수 있다. 200 nm × 200 nm 이하의 미소 영역에서 갖는 위와 같은 RMS 표면거칠기는 SiO2 기판보다 평탄한 표면 특성을 갖는다는 것을 의미한다. 상기 이종 적층 구조의 절연시트는 200 nm × 200 nm 이하의 좁은 영역에서 예를 들어 0.45nm 이하의 RMS 표면거칠기를 가질 수 있다.
또한, 상기 이종 적층 구조의 절연시트는 20 μm × 20 μm 이상의 영역에서 약 2.5nm 이하의 RMS 표면거칠기를 가질 수 있다. 이는 200 nm X 200 nm 이하의 미소 영역보다 더 넓은 영역에서도 기존의 제조방법으로 적층시킨 h-BN 시트보다 낮은 RMS 표면거칠기를 나타낸다. 상기 이종 적층 구조의 절연시트는 20 μm × 20 μm 이상의 영역에서 예를 들어 약 2.3nm 이하의 RMS 표면거칠기를 가질 수 있다.
이와 같이 매끄럽고 평탄한 표면 특성은 그래핀을 채널로 사용하는 전기소자의 성능 향상에 기여하게 된다.
상기 h-BN 시트는 원자층 두께로서 단일층 두께를 가질 수 있으며, 혹은 2층 이상의 다중층 구조를 가질 수 있다. 상기 h-BN 시트는 예를 들어 30nm 이하, 구체적으로는 20nm 이하, 보다 구체적으로는 10nm 이하의 두께로 적층된 다중층 구조일 수 있다. 상기 h-BN 시트의 두께가 상기 범위인 경우에 그래핀 트랜지스터에 적용시 게이트 절연층의 유전률을 크게 감소시키지 않고 소자의 특성을 유지 내지 향상시킬 수 있다.
상기 h-BN 시트는 상기 그래핀 시트와 마찬가지로 횡방향 및 종방향 길이 중 하나 이상이 약 1mm 이상, 예를 들어 1 cm 이상, 예를 들어 1 inch 이상, 또는 2 inch 이상일 수 있다.
상기 절연시트의 유전상수가 약 2 내지 약 4 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 2.45 내지 약 3.6 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 3 내지 약 3.6 일 수 있다. 예를 들어, 상기 절연시트의 유전상수가 약 3.3 내지 약 3.6 일 수 있다.
상술한 바와 같이 그래핀 시트 및 h-BN 시트를 포함하는 이종 적층 구조의 상기 절연시트는 높은 표면 특성 및 대면적을 가짐으로써 이를 기판으로 사용하는 다양한 전기소자에 적용될 수 있으며, 특히 그래핀 기반의 전자소자에 적용시 더욱 안정적이고 향상된 성능을 나타낼 수 있다. 예를 들어, 상기 이종 적층 구조의 절연 시트를 기판으로 사용한 그래핀 채널층을 전계효과 트랜지스터로 구현하였을 때 전자이동도 특성이 극적으로 향상될 수 있다. 일 실시예에 따르면, 상기 절연 시트와 그래핀 채널층의 적층 구조를 적용한 그래핀 전계효과 트랜지스터는 실리카 기판을 사용한 전계효과 트랜지스터 대비 전자이동도가 약 8배 이상 향상된 것을 확인할 수 있었다.
상기 이종 적층 구조의 절연시트는 화학기상증착법을 이용하여 제조할 수 있다. 일 실시예에 따르면, 상기 이종적층 구조의 절연시트 제조방법은 하나의 반응기(ex. 챔버, 퍼니스 등) 내에서 공정조건을 제어하면서 순차적으로 원료를 공급하여 대면적의 그래핀 시트를 먼저 합성하고, 그 위에 높은 표면 특성을 가진 육방정계 질화붕소 시트를 대면적으로 적층시킬 수가 있다.
일 실시예에 따른 이종 적층 구조의 절연시트의 제조방법은,
금속 촉매의 존재하에 기상의 탄소 공급원을 투입하면서 제1 열처리하여 그래핀 시트를 형성하는 단계;
반응기의 온도를 냉각시킨 상태에서, 질소 공급원 및 붕소 공급원을 기상으로 공급하면서 상기 그래핀 시트 상에 비정질 질화붕소막을 형성하는 단계; 및
상기 비정질 질화붕소막을 제2 열처리하여 육방정계 질화붕소 시트로 재결정화시키는 단계;
를 포함할 수 있다.
일 실시예에 따르면, 상기 그래핀 시트의 형성 단계, 상기 비정질 질화붕소막의 형성 단계 및 상기 육방정계 질화붕소 시트로의 재결정화 단계가 모두 동일한 반응기 내에서 수행될 수 있다.
우선, 그래핀 시트를 형성하기 위하여, 반응기 내에서 금속 촉매의 존재하에 기상의 탄소 공급원을 투입하면서 제1 온도에서 제1 열처리한다. 금속 촉매가 존재하는 반응기 내에 기상의 탄소 공급원을 소정 압력으로 공급하면서 소정 온도에서 소정 시간 동안 제1 열처리하면, 상기 기상의 탄소 공급원에 존재하는 탄소성분들이 서로 결합하여 6각형의 판상 구조를 형성하면서 그래핀 시트가 형성될 수 있다.
그래핀 시트의 형성 과정에서 사용가능한 상기 금속 촉매로는, 막 형태의 금속 촉매를 독립적으로 사용할 수도 있고, 필요에 따라서는 기판 상에 존재하는 금속 촉매를 사용할 수도 있다. 특히 박막의 형태의 금속 촉매의 경우 제조공정상의 편의를 위해 기판을 사용할 수 있다. 이와 같은 기판으로서는 Si 기판, SiC 기판, 글래스 기판, GaN 기판, 실리카 기판, 사파이어 기판 등의 무기물 기판과 Ni, Cu, W 등의 금속 기판, 그래파이트 기판 등의 탄소 기판 등을 사용할 수 있다. 상기 기판과 금속 촉매와의 불필요한 반응을 억제하기 위하여 상기 기판의 표면을 블록층으로 미리 도포하는 것도 가능하다. 이와 같은 블록층은 기판과 금속 촉매층 사이에 존재함으로써, 상기 금속 촉매가 기판과 반응하여 그래핀 시트의 생성 효율을 저하시키는 것을 억제할 수 있다. 이와 같은 블록층으로서는 SiOx, TiN, Al2O3, TiO2, Si3N4 등의 소재를 사용할 수 있으며, 스퍼터링 등의 방법으로 상기 기판 상에 형성할 수 있다.
상기 금속 촉매는 상기 탄소 공급원과 접촉함으로써 탄소 공급원으로부터 제공된 탄소성분들이 서로 결합하여 6각형의 판상 구조를 형성하도록 도와주는 역할을 수행하며, 그 예로서는 그래파이트를 합성하거나, 탄화반응을 유도하거나, 카본나노튜브를 제조하는데 사용되는 촉매를 사용할 수 있다. 구체적으로는 Ni, Co, Fe, Pt, Au, Al, Cr, Cu, Mg, Mn, Mo, Rh, Si, Ta, Ti, W, U, V 및 Zr로 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다. 이와 같은 금속 촉매는 상기와 같은 금속 단독으로 이루어진 판상 구조체를 사용할 수 있으며, 상기 금속 촉매를 기판 상에 증착, 스퍼터링 등의 방법으로 고정하는 것도 가능하다. 상기 금속 촉매로서는 박막 또는 후막 형태의 금속 촉매를 사용할 수 있다.
이러한 막 형태의 금속 촉매가 박막일 경우에는 제조 공정상 기판 상에 형성된 것을 사용할 수 있다. 한편, 예를 들어 약 700℃를 넘는 고온에서는 상기 박막과 기판의 접촉이 약해질 수 있으며, 박막의 일부가 용융될 가능성도 있으므로, 약 700℃를 넘는 고온의 열처리를 사용하는 경우에는 기판의 사용이 요구되지 않는 후막을 사용할 수 있다. 박막의 금속 촉매의 경우 두께가 예를 들어 1 내지 1,000nm, 구체적으로는 10 내지 100nm일 수 있으며, 후막의 금속 촉매의 경우 두께가 예를 들어 0.01 내지 5mm, 구체적으로는 0.1 내지 1mm일 수 있다.
상기 탄소 공급원으로서는 탄소를 공급할 수 있으며, 300℃ 이상의 온도에서 기상으로 존재할 수 있는 물질이라면 특별한 제한 없이 사용할 수 있다. 상기 기상 탄소 공급원으로서는 카본을 함유하는 화합물이면 가능하며, 탄소수 6개 이하의 화합물이 바람직하며, 더욱 바람직하게는 탄소수 4개 이하의 화합물이고, 더욱 바람직하게는 탄소수 2개 이하의 화합물이다. 그러한 예로서는 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠 및 톨루엔으로 이루어진 군으로부터 선택된 하나 이상을 사용할 수 있다.
이와 같은 탄소 공급원은 금속 촉매가 존재하는 반응기 내에 일정한 압력으로 투입되는 것이 바람직하며, 예를 들어 약 1 내지 약 100sccm의 유량으로 탄소 공급원이 공급될 수 있다.
반응기 내에서는 상기 탄소 공급원만 존재하거나, 또는 질소, 헬륨, 아르곤 등과 같은 불활성 가스와 함께 존재하는 것도 가능하다. 상기 불활성 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있다.
또한, 상기 탄소 공급원과 더불어 수소 가스와 같은 환원성 기체를 사용할 수 있다. 수소는 금속 촉매의 표면을 깨끗하게 유지하여 기상 반응을 제어하기 위하여 사용될 수 있다. 상기 수소 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있다.
상기 탄소 공급원은 불활성기체 및 수소기체의 혼합가스 분위기 하에서 공급되는 것도 가능하다.
막 형태의 금속 촉매가 존재하는 반응기 내에 상기 기상의 탄소 공급원을 투입한 후, 이를 제1 열처리하면 그래핀 시트가 상기 금속 촉매의 표면 상에 형성될 수 있다. 상기 제1 열처리시 온도는 상기 금속 촉매에 손상이 가지 않으면서 그래핀이 시트 형상으로 성장할 수 있는 범위 내에서 결정될 수 있다. 상기 제1 열처리 예를 들어 300 내지 1500℃ 범위, 구체적으로는 500 내지 1000℃ 범위의 온도에서 수행될 수 있다. 상기 제1 열처리 공정은, 금속 촉매가 후막 형태인 경우, 박막 형태인 경우에 비하여 보다 고온에서 열처리를 수행할 수 있다.
상기 제1 열처리는 소정 온도에서 일정한 시간 동안 유지함으로써 그래핀 시트의 생성 정도를 조절하는 것이 가능하다. 즉 제1 열처리 공정을 오랜 동안 유지할 경우 생성되는 그래핀이 많아지므로, 결과적인 그래핀 시트의 두께를 크게 할 수 있으며, 제1 열처리 공정이 보다 짧아지면 결과적인 그래핀 시트의 두께가 작아지는 효과를 가져온다. 따라서 목적하는 그래핀 시트의 두께를 얻기 위해서 상기 탄소 공급원의 종류 및 공급 압력, 금속 촉매의 종류, 반응기의 크기 외에도, 상기 제1 열처리 공정의 유지시간을 제어하는 것이 가능하다. 제1 열처리 공정의 유지시간이 지나치게 짧으면 충분한 그래핀 시트를 얻을 수 없으며, 지나치게 길면 생성되는 그래핀 시트가 너무 두꺼워져서 그래파이트화가 진행될 수 있으므로 이러한 상황을 고려하여 상기 그래핀 시트의 두께를 30nm 이하가 되도록 제1 열처리 공정의 유지시간을 적절히 조절할 수 있다. 예를 들어, 상기 제1 열처리 공정은 0.001 내지 1000시간 동안 유지할 수 있다.
상기 제1 열처리를 위한 열원으로서는 유도가열(inductin heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 제한없이 사용할 수 있다. 이와 같은 열원은 상기 반응기에 부착되어 반응기 내부를 소정 온도까지 승온시키는 역할을 수행한다.
상기와 같은 제1 열처리 이후에, 상기 제1 열처리의 결과물은 소정의 냉각 공정을 거칠 수 있다. 상기 냉각 공정은 생성된 그래핀이 균일하게 성장하여 시트상으로 일정하게 배열되도록 도와줄 수 있으며, 급격한 냉각은 생성되는 그래핀 시트의 균열 등을 야기할 수 있으므로, 가급적 일정 속도로 서서히 냉각시키는 것이 바람직하다. 예를 들어 분당 0.1 내지 10℃의 속도로 냉각시키는 것이 바람직하고, 자연 냉각 등의 방법을 사용하는 것도 가능하다. 자연 냉각은 열처리에 사용된 열원을 단순히 제거한 것으로서, 이와 같은 열원의 제거만으로도 충분한 냉각 속도를 얻는 것이 가능해진다. 상술한 바와 같은 제1 열처리 및 냉각 과정은 1사이클 과정으로 수행할 수 있으나, 이들을 수차례 반복하여 치밀한 구조의 그래핀 시트를 생성하는 것도 가능하다.
제1 열처리 공정 후 얻어지는 그래핀 시트는 단일층 또는 두께가 30nm 이하의 복수층으로 형성될 수 있으며, 횡방향 및 종방향 길이 중 하나 이상이 1mm 이상, 예를 들어 1cm 이상, 예를 들어 1cm 내지 1000m의 대면적으로 형성될 수 있다. 그래핀 시트의 면적은 예를 들어, 금속 촉매가 형성되는 기판의 크기를 자유롭게 조절함으로써 용이하게 조절할 수 있다.
이와 같은 나노사이즈 두께의 대면적 그래핀 시트는 최종적으로 얻고자 하는 절연시트의 절연특성을 저해하지 않으면서, 그 자체가 매우 매끄럽고 평탄한 표면을 가지고 있으므로 그 위에 h-BN 시트를 형성시킬 때 표면 특성이 높은 h-BN 시트를 대면적으로 형성시킬 수가 있다.
상기와 같이 얻어진 그래핀 시트는 라만 스펙트럼을 통해 확인할 수 있다. 즉, 시트 형태의 그래핀은 라만 스펙트럼에서 대략 1345cm-1 부근에서의 D 피크와, 1600cm-1 부근의 G 피크를 나타내므로, 이와 같은 피크의 존재를 통해 그래핀 시트의 생성을 확인할 수 있다. 또한, 그래핀 시트의 두께는 기판과의 단차 측정 결과를 통하여 확인할 수 있다.
다음으로, 제1 열처리 공정 후 상기 반응기의 온도를 냉각시킨 상태에서, 질소 공급원 및 붕소 공급원을 기상으로 공급하면서 상기 그래핀 시트 상에 비정질 질화붕소막을 형성한다.
일 실시예에 따르면, 상기 질소 공급원 및 붕소 공급원을 공급하여 비정질 질화붕소막을 형성하는 단계 및 상기 비정질 질화붕소막을 제2 열처리하여 육방정계 질화붕소 시트를 형성하는 단계는, 그래핀 시트를 형성하는데 사용된 반응기와 동일한 반응기 내에서 연속적으로 수행될 수 있다. 그래핀 시트 형성 후 다른 반응기를 이용하여 h-BN 시트를 형성하는 공정에 비하여, 하나의 반응기에서 순차적으로 원료 공급하여 h-BN 시트를 형성함으로써, 이종 적층 구조의 절연시트 제조시 필요한 에너지 및 시간 대비 생산량 등에 있어서 매우 유리할 수 있고, 표면 특성을 매우 우수한 h-BN 시트가 합성될 수 있다.
상기 냉각시 온도는 특별히 한정되는 것은 아니며, 질소 공급원 및 붕소 공급원이 기상으로 공급되면서 안정하게 비정질 질화붕소막이 형성될 수 있는 범위의 온도로 냉각시킬 수 있다. 상기 냉각 상태에서의 반응기의 온도는 상기 제1 열처리 온도보다 낮으며, 예를 들어 70 ℃ 내지 800 ℃ 범위일 수 있다. 예를 들어 냉각시 반응기의 온도는 70 ℃ 내지 400 ℃ 범위일 수 있다. 구체적으로 예를 들면 냉각시 반응기의 온도는 100 ℃ 내지 400 ℃ 범위일 수 있고, 예를 들어 300℃ 내지 400℃일 수 있다.
상기 질소 공급원은 질소 원소를 기상으로 공급할 수 있는 것이라면 특별히 한정되는 것은 아니며, NH3, N2 등에서 선택된 하나 이상을 포함할 수 있다.
상기 붕소 공급원은 붕소 원소를 기상으로 공급할 수 있는 것이라면 특별히 한정되는 것은 아니며, BH3, BF3, BCl3, B2H6, (CH3CH2)3B, (CH3)3B, 디보란 등에서 선택된 하나 이상을 포함할 수 있다.
일 실시예에 따르면, 질소와 붕소를 모두 공급할 수 있는 공급원으로서 보라잔(H3NBH3), 보라진((BH)3(NH)3) 등에서 선택된 하나 이상을 사용할 수도 있다.
상기 질소 공급원 및 붕소 공급원은 챔버 내에 기상으로 공급될 수 있으나, 원료 물질 자체가 기상일 필요는 없으며, 외부 용기에서 고상의 질소 및 붕소 함유 물질을 기화시켜 사용하는 것도 가능하다.
즉, 외부 용기에 고상의 함질소 및 함붕소 화합물을 저장한 후, 이를 소정 온도로 가열하여 상기 화합물을 기화, 예를 들어 승화시킨 후, 이를 상기 촉매금속이 위치하는 챔버 내로 공급할 수 있다.
상기 외부 용기에서 기화된 기상의 질소 공급원 및 붕소 공급원은 질소가스와 함께 상기 챔버에 공급될 수 있다. 이때 상기 외부 용기의 온도와 질소가스의 유속(flow rate)을 적절히 제어하여 챔버 내로 공급되는 질소 및 붕소의 함량을 조절할 수 있으므로, 그에 따라 얻어지는 h-BN의 성장을 제어할 수 있다.
상기 외부 용기에 저장되는 고상의 함질소 및 함붕소 화합물로서는 암모니아-보란(NH3-BH3) 화합물을 사용할 수 있다. 상기 암모니아-보란 화합물의 기화는 약 130℃에서 이루어지므로 온도를 조절하여 기화되는 NH3 및 BH3의 양을 적절히 조절할 수 있다.
기상의 질소공급원 및 붕소공급원은 일정한 유량으로 반응기 내에 공급될 수 있으며, 예를 들어 상기 질소공급원 및 붕소공급원은 약 1:1의 화학양론적으로 예를 들어 약 1 내지 약 100sccm의 유량으로 공급될 수 있다.
또한, 상기 질소공급원 및 붕소공급원은 불활성분위기 및/또는 환원성 분위기하에 공급될 수 있다. 상기 불활성 분위기는 질소 가스, 아르곤 가스, 헬륨 가스와 같은 불활성 가스를 사용할 수 있으며, 상기 환원성 분위기는 수소 가스를 사용하여 형성할 수 있다. 불활성 가스 및 수소 가스를 혼합가스 형태로 함께 공급하는 것도 가능하다. 상기 불활성 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있으며, 상기 수소 가스는 예를 들어 100 내지 1000 sccm, 구체적으로는 300 내지 700 sccm의 유량으로 반응기 내에 공급될 수 있다.
이와 같이 공급된 상기 질소 공급원 및 붕소 공급원은 상기 그래핀 시트 상에 비정질 질화붕소막을 형성하게 된다.
다음으로, 상기 비정질 질화붕소막을 제2 열처리함으로써 육방정계 질화붕소 시트(h-BN 시트)를 형성한다. 상기 제2 열처리 공정은 비정질 질화붕소막을 육방정계의 결정 구조를 갖도록 재결정화하는 단계로서 적절한 온도에서 소정 시간 동안 수행될 수 있다. 상기 제2 열처리 공정은, 예를 들어 약 500℃ 내지 약 1,500℃, 구체적으로는 800℃ 내지 1,200℃ 온도에서 약 1분 내지 약 2시간 동안 수행할 수 있다. 상기 제2 열처리를 통해 그래핀 시트 상에 재결정화된 h-BN 시트가 형성될 수 있다.
상기 제2 열처리를 위한 열원으로서는 유도가열(inductin heating), 복사열, 레이져, IR, 마이크로파, 플라즈마, UV, 표면 플라즈몬 가열 등을 제한 없이 사용할 수 있다. 이와 같은 열원은 상기 챔버에 부착되어 챔버 내부를 소정 온도까지 승온시키는 역할을 수행한다.
상기와 같은 제2 열처리 공정에 의해 얻어진 결과물은 소정의 냉각 공정을 더 거칠 수 있다. 여기서 냉각 공정은 생성된 h-BN이 균일하게 성장하여 시트상으로 일정하게 배열될 수 있도록 도와주는 공정으로서, 예를 들어 분당 약 10 내지 약 100℃의 속도로 냉각시킬 수 있다. 이와 같은 냉각을 위해 불활성가스 및/또는 수소가스를 일정한 유속으로 가할 수 있다. 또한 자연 냉각 등의 방법을 사용하는 것도 가능하며, 이와 같은 자연 냉각은 열원의 작동을 중지시키거나, 열원을 반응기에서 제거하는 등의 방법으로 수행할 수 있다. 상술한 바와 같은 제2 열처리 및 냉각 과정은 1사이클 과정으로 수행할 수 있으나, 이들을 수차례 반복하여 층수가 높으면서 치밀한 구조의 h-BN을 생성하는 것도 가능하다. 예를 들어 상기 제2 열처리 공정을 2회 내지 3회 반복함으로써 상기 h-BN의 결정성 및 순도를 증가시킬 수 있다.
상술한 제2 열처리 공정을 통하여 얻어진 h-BN 시트는 원자층 두께로서 단일층 두께를 가질 수 있으며, 혹은 2층 이상의 다중층 구조를 가질 수 있다. 상기 h-BN 시트는 예를 들어 30nm 이하, 구체적으로는 20nm 이하, 보다 구체적으로는 10nm 이하의 두께로 형성될 수 있다.
h-BN 단독 시트의 경우 라만 스펙트럼을 통해 확인할 수 있다. 라만 스펙트럼에서 h-BN 시트는 h-BN의 B-N 진동 모드(E2g)에 해당하는 1,367cm-1 피크의 특정 밴드를 제공한다. 보통 h-BN 시트가 단독으로 존재할 경우 라만 스펙트럼에서 1,367cm-1 피크의 형태에 따라 h-BN의 순도를 계산할 수 있는데, 예를 들어, h-BN이 아닌 입방정 질화 붕소(c-BN)이나 비정질 질화붕소(a-BN)와 같은 동소체; 혹은 질화 붕소 카본(BxCyNz) 및/또는 BN 그을음(soot)의 헤테로 성분들이 포함된 경우 1,367cm-1 피크의 FWHM(Full Width at Half Maximum)은 피크들의 중첩 등으로 높은 값을 나타내게 되므로, 1,367cm-1 피크의 FWHM을 통해 h-BN 시트의 결정 상태를 구별할 수 있다. 그러나, 그래핀 시트 상에 형성된 상기 h-BN 시트는 라만 스펙트럼에서 h-BN 시트의 1,367cm-1 피크가 대략 1345cm-1 부근에서 나타나는 그래핀 시트의 D 피크와 중첩될 수 있으므로 라만 스펙트럼만으로는 정확한 확인이 어려울 수 있다.
따라서, 그래핀 시트 상에 형성된 h-BN 시트를 구체적으로 확인하는 방법으로서, X-선 광전자 분광법(x-ray photoelectron spectroscopy, XPS), TEM-EELS 측정 등을 이용할 수 있다. XPS 측정 결과에서 B-N 및 C-C 본딩의 존재, 및 TEM-EELS 측정 결과에서 B, C, N 각 원소들의 매핑 결과를 확인하면, 그래핀 시트 상에 h-BN 시트가 형성된 이종 적층 구조를 확인할 수 있다.
상기와 같이 화학기상증착법의 공정 제어를 통하여, 대면적의 그래핀 시트 상에 합성한 h-BN 시트는 200 nm × 200 nm 이하의 미소 영역에서 뿐만 아니라 20 μm × 20 μm 이상의 영역에서도 평탄한 표면 특성을 나타낼 수 있다. 일 실시예에 따르면, 상기 h-BN 시트는 200 nm × 200 nm 이하의 미소 영역에서 약 0.5nm 이하, 예를 들어 0.45nm 이하의 RMS 표면거칠기를 가질 수 있으며, 20 μm × 20 μm 이상의 영역에서 약 2.5nm 이하, 예를 들어 약 2.3nm 이하의 RMS 표면거칠기를 가질 수 있다.
상기와 같이 제조되는 h-BN 시트는 횡방향 및 종방향 길이 중 하나 이상이 약 1mm 이상, 예를 들어 1 cm 이상, 예를 들어 1 inch 이상, 또는 2 inch 이상인 대면적을 가질 수 있다. 이와 같이, 대면적의 그래핀 시트를 기반으로 하여 대면적의 h-BN 시트가 얻어질 수 있다.
상기와 같이 형성된 h-BN 시트는 매끄러운 표면을 가지며 결함이 적으므로 이러한 h-BN 시트를 포함한 상기 절연시트를 다양한 전기소자에 활용할 수 있다. 예를 들어 물리적 및 기계적으로 안정된 구조를 가지고, 절연성 및 투명도가 우수하므로 태양전지나 표시소자, 각종 트랜지스터 등의 절연층으로서 사용될 수 있다.
또한, 상기 절연시트에서의 상기 h-BN 시트는 그래핀과 약 1.7%의 작은 격자 불일치를 가짐과 동시에 구조상 댕글링 본드가 형성되지 않아 전하를 띄는 불순물이 표면에 존재하지 않으므로 상기 h-BN 시트를 구비한 절연시트를 그래핀 기반의 전자 소자에서 지지체인 이산화규소(SiO2)를 대신하여 사용될 수 있다. 이 경우, 그래핀 채널층의 성능을 저하시키지 않으면서도 투명도 및 연성이 우수하여 그래핀 기반 전자소자의 성능을 개선시킬 수 있게 된다.
또 다른 구현예에 따르면, 상기 h-BN시트를 구비한 절연시트와 그래핀 채널층의 적층 구조체는 다양한 전기소자에 사용될 수 있으며, 예를 들어 센서, 바이폴라 정션 트랜지스터, 전계 효과형 트랜지스터, 이종 접합 바이폴러 트랜지스터, 싱글 일렉트론 트랜지스터, 발광다이오드, 유기전계 발광다이오드 등을 예시할 수 있다. 이와 같은 소자들에서 상기 절연시트와 그래핀 채널층의 적층 구조체에서 상기 절연시트는 전극과 그래핀 채널층 사이의 버퍼층으로 사용될 수 있다.
이들 중 전계 효과형 트랜지스터(FET)의 예를 도 1에 도시한다. 도 1에서 기판(311) 상에 실리카 기판(312)이 존재하며, 그 위에 상기 채널층(313)이 놓여진다. 상기 채널층(313)은 그래핀 채널층일 수 있다. 좌우에는 소스전극(314) 및 드레인 전극(316)이 존재하며, 절연체층(317)을 사이에 두고 게이트 전극(315)이 존재하게 된다. 여기서 게이트 전극에 전압을 인가함으로써 소스-드레인 전극 사이에 흐르는 전류를 제어한다. 즉, 상기 그래핀 채널층(313)이 채널 영역을 이루고 있고, 게이트 전극(315)에 인가되는 전압으로 소스 전극(314)과 드레인 전극(316)의 사이에 흐르는 전류가 제어됨으로써 온/오프 동작한다. 이와 같은 전계 효과형 트랜지스터에 있어서 절연체층으로서 상기 고품위 및 대면적의 h-BN 시트를 구비한 절연시트가 사용될 수 있다.
또 다른 전계 효과형 트랜지스터(FET)의 예를 도 2에 도시한다. 도 2에서는 실리카 기판(312) 표면의 거칠기와 댕글링 본드에 의해 채널층(313)의 전하가 이동시 산란되는 것을 제어하기 위한 목적으로 버퍼층(318)이 채널층(313)과 실리카 기판(312) 사이에 위치할 수 있으며, 이와 같은 버퍼층(318)으로서 고품위 및 대면적의 h-BN 시트를 구비한 절연시트를 사용할 수 있다.
이와 다른 구현예로서 주입 효율을 향상시킬 목적으로 상기 버퍼층(318)은 채널층(313)과 절연체층(317) 사이에 위치하고, 이와 같은 버퍼층(318)으로서 상기 h-BN 시트를 구비한 절연시트를 사용할 수 있다.
상기 전계 효과형 트랜지스터는 백게이트형 전계 효과형 트랜지스터일 수 있다.
이하에서 실시예를 들어 본 발명을 보다 상세히 설명하나 본 발명이 이에 한정되는 것은 아니다.
<실시예 1>
- 그래핀 시트 합성 (제1 열처리)
크기가 2cm X 10cm이며 두께가 125㎛인 구리 호일을 CVD 챔버 내에 위치시키고, 유도 가열(inductive heating) 열원을 사용하여 1시간 동안 900℃까지 점진적으로 승온시켰다. 이어서 CH4 가스를 5sccm으로 상기 챔버 내에 일정하게 투입하면서 900℃에서 1시간 동안 열처리하였다. 이어서 상기 열원을 제거하고, 상기 챔버 내부를 자연 냉각시켰다. 상기 챔버를 400℃까지 냉각시킨 후, 합성된 그래핀 시트를 수득하였다.
그래핀 시트의 합성 공정 내내 상기 CVD 챔버에는 N2 가스를 500sccm의 유속으로, H2 가스를 500sccm의 유속으로 공급하였다.
합성된 그래핀 시트는 100nm 두께의 SiO2 기판 위로 전사시키고, 후술하는 실험예를 통하여 그래핀 시트 합성 여부 및 그 두께를 확인하였다.
- 비정질 BN막 형성
별도의 가열 챔버에 h-BN의 원료 물질인 보라진((BH)3(NH)3)을 넣고, 이를 10sccm의 질소 가스와 함께 110-130℃에서 승화시켜 기상의 보라진을 얻는다.
SiO2 기판 상에 전사된 그래핀 시트를 400℃까지 냉각시킨 CVD 챔버 내에 배치시키고, 기상의 보라진을 1시간 동안 상기 CVD 챔버에 공급하면서 상기 그래핀 시트 상에 비정질 질화붕소막을 형성하였다.
비정질 BN막을 형성하는 동안 상기 CVD 챔버에는 N2 가스를 500sccm의 유속으로, H2 가스를 500sccm의 유속으로 공급하였다.
- h-BN 시트 형성 (제2 열처리)
상기 CVD 챔버를 40분 동안 1000℃까지 점진적으로 승온시킨 후 1000℃에서 (1)시간 동안 열처리하여 h-BN을 성장시켰다. 이어서 열원을 제거하고, 상기 챔버 내부를 약 4.5시간 동안 자연 냉각시켜, 그래핀 시트 상에 형성된 h-BN 시트를 얻었다. BN 시트 형성 과정 내내 상기 CVD 챔버에는 N2 가스를 500sccm의 유속으로, H2 가스를 500sccm의 유속으로 공급하였다.
이로서 그래핀 시트 및 h-BN 시트의 이중 적층 구조를 갖는 절연시트를 제조하였다.
<실험예 1: 합성된 그래핀 시트의 분석>
상기 실시예 1에서 제1 열처리를 통하여 얻은 상기 그래핀 시트를 확인하기 위하여, SiO2 기판 위로 전사시킨 그래핀 시트에 대하여 원자력간 현미경(AFM), 광학 현미경(OM) 및 라만 스펙트럼을 이용하여 분석하였다.
상기 그래핀 시트의 AFM 사진 및 OM 사진을 도 3a-3b 및 도 4에 각각 나타내었다. 도 3a-3b 및 도 4에서 보는 바와 같이, 형성된 그래핀이 시트 형태의 막으로 형성되어 있음을 알 수 있다.
상기 그래핀 시트의 라만 스펙트럼을 도 5에 도시하였다. 도 5에서 보는 바와 같이, 약 1345 cm-1 부근에서의 D 피크와 약 1600cm-1 부근에서의 G 피크의 존재를 통하여 나노사이즈 두께의 그래핀 시트가 형성되었음을 알 수 있다.
또한, cross section scanning을 이용하여 상기 그래핀 시트와 SiO2 기판 표면과의 단차를 측정한 결과, 형성된 그래핀 시트의 평균 두께가 약 11.28nm 인 것으로 확인되었다.
<실험예 2: 그래핀 시트/h-BN 시트 이종 적층 구조의 확인>
상기 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조를 확인하기 위하여, 상기 적층된 그래핀 시트/h-BN 시트에 대하여 원자력간 현미경(AFM), 광학 현미경(OM) 및 라만 스펙트럼을 이용하여 분석하였다.
상기 그래핀 시트/h-BN 시트의 AFM 사진 및 OM 사진을 도 6a-6b 및 도 7에 각각 나타내었다. 도 6a-6b 및 도 7에서 보는 바와 같이, 매우 평탄한 대면적의 시트 구조가 형성된 것을 알 수 있다. AFM을 통해 측정된 RMS 표면거칠기는 0.462nm로 매우 평탄한 표면을 갖는다는 것을 확인하였다.
또한, 상기 그래핀 시트/h-BN 시트의 라만 스펙트럼 및 라만 맵핑 이미지를 도 8 및 도 9a-9b에 도시하였다. 도 8의 h-BN nanosheet/그래핀시트 층에 대해 라만 스펙트럼을 관찰하면, 1357cm-1 내지 1360cm-1의 D peak에서 오른쪽으로 약간 움직인 h-BN과 그래핀 시트의 초격자 peak와 약 1600cm-1 부근의 G peak를 보이는데, 도 9a와 9b 는 각각 상기 초격자 peak와 G peak에 대해 맵핑을 한 결과이다.
도 9a는 초격자 peak에 대하여, 도 9b는 G peak에 대하여 라만 스펙트럼의 강도를 색으로 표현한 이미지이며, 여기서 강도가 강할수록 밝은 노란색을 나타난다. 도 9a-9b에서 밝은 노란색의 영역은 모두 h-BN/그래핀 시트가 존재하는 영역이며, 색상분포가 넓은 영역에 걸쳐 존재하기 때문에 균일하고 연속적인 h-BN/그래핀 시트가 존재함을 확인할 수 있다.
<실험예 3: 그래핀 시트/h-BN 시트 이종 적층 구조의 XPS 분석>
상기 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트에 대하여 입사빔의 각도를 증가하면서 X-선 광전자 분광법(XPS)으로 분석하고 그 결과를 도 10a 내지 도 10c에 나타내었다.
도 10a 내지 도 10c에서 보는 바와 같이, 입사각이 커질수록 C-C의 증가를 확인할 수 있는데, 이는 상기 절연시트가 C성분(그래핀 성분)이 바닥쪽에 위치한 적층구조를 이루고 있음을 말해준다. 또한, B-N 본딩 및 C-C 본딩은 존재하나 B-C, N-C 본딩이 없음을 알 수 있다. 이는 B-C이나 N-C 사이에 결합을 이루는 혼성구조가 존재하지 않음을 말해준다.
<실험예 4: 그래핀 시트/h-BN 시트 이종 적층 구조의 EELS 분석>
상기 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트에 대하여 투과형 전자현미경(TEM)에서의 전자 에너지 손실 분광법(EELS)으로 원소 상태를 나노미터 레벨로 분석하였다.
상기 이종 적층 구조의 단면에 대한 원소 매핑 측정 결과를 도 11에 나타내었다. 도 11에서 B, C, N 각 원소의 매핑 이미지는 흑백이지만, B, C, N 각 원소에 의해 비탄성 산란된 전자를 에너지적으로 선택해 관찰해, RGB 각 색으로 배분하여 칼라 화상을 얻을 수 있다.
도 11에서 보는 바와 같이, B, C, N 각 원소의 매핑 결과 B 원소와 C 원소가 확연하게 두 층으로 분리되어 있음을 알 수 있다.
<실험예 5: 그래핀 시트/h-BN 시트 이종 적층 구조의 표면거칠기 분석>
상기 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트를 SiO2 기판 상에 전사하고, 상기 절연시트에 대한 표면 광학 사진을 각각 도 12a, 도 12b 및 도 12c에 도시하였다.
도 12a, 도 12b 및 도 12c에 도시한 바와 같이, SiO2 기판 상에 전사시킨 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트는 20 μm × 20 μm 영역에서는 RMS 표면거칠기가 2.253nm, 1 μm × 1 μm 영역에서는 RMS 표면거칠기가 0.486nm, 0.2 μm × 0.2 μm 영역에서는 RMS 표면거칠기가 0.462nm의 값을 나타내고 있음을 알 수 있다.
비교를 위하여, 상기 SiO2 기판 자체의 표면 특성을 보여주는 AFM 이미지를 도 13에 도시하였다.
SiO2 기판과 비교할 때, 상기 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트는 SiO2 기판 상에 전사시킨 다음에도 미소영역에서 뿐만 아니라 더 넓은 영역에서도 매우 평탄한 표면특성을 나타내고 있음을 알 수 있다.
<실험예 6: 그래핀 시트/h-BN 시트 이종 적층 구조의 절연특성 분석>
상기 실시예 1에서 최종적으로 합성된 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트의 절연특성을 확인하기 위하여, 우선 SiO2 가 300nm 증착된 p-type Si 기판상에 열증착기(thermal evaporator)를 이용하여 1mm × 1mm 크기의 은 전극을 100nm 두께로 증착시켜 비교 테스트 소자를 제조하였다. 또한, SiO2 가 300nm 증착된 p-type Si 기판상에 상기 실시예 1에서 제조한 h-BN/그래핀시트의 이종 적층 구조의 절연시트를 증착시킨 후, 열증착기를 이용하여 1mm × 1mm 크기의 은 전극을 100nm 두께로 증착시켜 비교 테스트 소자를 제조하였다.
상기 테스트 소자 및 비교 테스트 소자의 바닥면을 실버페이스트를 이용하여 구리판에 연결한 후 상부 은 전극과 구리판을 각각 LCR meter에 연결하여 전압변화에 따른 정전용량을 측정하였고, 도 14에 도시하였다. 도 14의 정전용량 측정결과, h-BN/그래핀시트/SiO2 에서 9.91 × 10-9 F/cm2, SiO2 에서 1.04 × 10-8 F/cm2의 정전용량을 얻을 수 있었으며, 각각의 정전용량을 C1(h-BN/그래핀시트/SiO2), C2(SiO2), C3(h-BN/그래핀시트)라 할 때 C1은 C2와 C3의 직렬연결 된 캐패시터로 볼 수 있으므로 1/C1 = 1/C2 + 1/C3 의 식이 성립한다. 따라서 앞의 식으로부터 C3를 계산하면 2.10 X 10-7 F/cm2을 구할 수 있다. 정전용량은 C=ε0εA/d (ε0=공기중의 유전상수, ε=h-BN/그래핀시트의 유전상수, A=캐패시터의 면적=1mm2, d=캐패시터의 두께=14.5nm)으로 나타낼 수 있으며 이를 통해 상기 실시예 1에서 얻은 이종 적층 구조의 절연시트가 3.45의 유전상수를 가짐을 확인하였다. 이는 단결정 h-BN의 유전상수와 매우 유사한 값으로서, 상기 절연시트의 전기적 절연 특성이 매우 우수한 것을 알 수 있다.
<실시예 2>
도 15에 도시한 바와 같이, 상기 실시예 1에서 제조한 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트를 이용한 그래핀 기반 FET를 제조하였다.
크기가 2.5cm × 2.5cm이고 두께가 각각 525㎛ 및 300nm인 실리콘(n-Si)/실리카(SiO2)(13, 14) 기판에 상기 실시예 1에서 얻어진 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트(12)를 전사하였다. 이어서 상기 절연시트의 h-BN 시트 상에 단층 두께의 그래핀(11)을 전사하였다.
다음으로, 포토리소그래피(15)를 이용하여 상기 그래핀 상에 Ti/Au 전극(16, 17-)을 증착하여 소스/드레인 전극을 형성한 후, 이어서 포토리소그래피(18)를 이용한 O2 플라즈마를 사용하여 상기 그래핀(11) 및 절연시트(12)를 에칭함으로써 채널 길이가 10㎛이고 채널 폭이 2㎛인 FET 구조체를 제조하였다.
<비교예 2>
크기가 2.5 cm X 2.5 cm이고 두께가 각각 525㎛ 및 300nm인 실리콘(n-Si)/실리카(SiO2) 기판에 단층 두께의 그래핀을 전사하였다.
다음으로, 포토리소그래피를 이용하여 상기 그래핀 상에 Ti/Au 전극을 증착한 후, 이어서 포토리소그래피를 이용한 O2 플라즈마를 사용하여 상기 그래핀을 에칭함으로써 채널 길이가 10㎛이고 채널 폭이 2㎛인 FET 구조체를 제조하였다.
<실험예 7: FET의 전기적 특성 분석>
상기 실시예 2 및 비교예 2에서 얻어진 FET 소자에 대하여 게이트에 소정 전압을 인가하여 발생하는 소스와 드레인에서 발생하는 전류(Ids, drain current)의 양을 측정한 결과 얻어진 IDS-VG 그래프를 도 16에 도시하였다.
도 16의 IDS-VG 그래프로부터, 상기 비교예 2의 FET의 경우 그래핀 채널/SiO2 기판의 전하이동도가 504.8077(h) cm2/Vs인 것으로 측정되었으며, 상기 실시예 2의 FET의 경우 그래핀 채널/h-BN/NG/SiO2의 전자이동도가 3916.1982(h) cm2/Vs인 것으로 측정되었다.
상술한 바와 같이, 상기 그래핀 시트/h-BN 시트 이종 적층 구조의 절연시트를 이용한 실시예 2의 FET는 이러한 절연시트를 구비하지 않은 비교예 2의 FET 대비 약 8배에 가까운 성능 향상을 나타냈음을 알 수 있다. 이는 상기 절연시트를 버퍼층으로 사용하여 그래핀 채널층 내의 전하 이동시 산란효과를 방지했기 때문인 것으로 여겨진다.
311: 기판
312: 실리카 기판
313: 채널층
314: 소스전극
316: 드레인 전극
315: 게이트 전극
317: 절연체층
318: 버퍼층

Claims (20)

  1. 그래핀 시트; 및
    상기 그래핀 시트 상에 형성된 육방정계 질화붕소 시트;
    를 포함하고, 200 nm × 200 nm 이하의 영역에서 0.5nm 이하의 제곱평균제곱근(RMS) 표면거칠기를 가지며, 횡방향 중 종방향 길이 중 하나 이상이 1mm 이상이고,
    상기 그래핀 시트가 복수개의 탄소원자들이 서로 공유결합으로 연결되어 일 평면 상으로 배열되어 있는 폴리시클릭 방향족 시트가 하나 또는 복수개 적층된 것으로서, 두께가 30nm 이하인 이종 적층 구조의 절연시트.
  2. 제1항에 있어서,
    상기 이종 적층 구조의 절연시트는 20 μm × 20 μm 이상의 영역에서 2.5nm 이하의 RMS 표면거칠기를 가지는 이종 적층 구조의 절연시트.
  3. 삭제
  4. 제1항에 있어서,
    상기 육방정계 질화붕소 시트가 B-N간의 결합이 sp2 공유결합이고 층간 결합이 반 데어 바알스 결합인 2차원 평면 구조를 가지며, 두께가 30nm 이하인 이종 적층 구조의 절연시트.
  5. 제1항에 있어서,
    상기 절연시트의 유전상수가 2 내지 4인 이종 적층 구조의 절연시트.
  6. 금속 촉매의 존재하에 기상의 탄소 공급원을 투입하면서 제1 열처리하여 그래핀 시트를 형성하는 단계;
    반응기의 온도를 냉각시킨 상태에서, 질소 공급원 및 붕소 공급원을 기상으로 공급하면서 상기 그래핀 시트 상에 비정질 질화붕소막을 형성하는 단계; 및
    상기 비정질 질화붕소막을 제2 열처리하여 육방정계 질화붕소 시트로 재결정화시키는 단계;
    를 포함하는 이종 적층 구조의 절연시트의 제조방법.
  7. 제6항에 있어서,
    상기 그래핀 시트의 형성 단계, 상기 비정질 질화붕소막의 형성 단계 및 상기 육방정계 질화붕소 시트로의 재결정화 단계가 모두 동일한 반응기 내에서 수행되는 이종 적층 구조의 절연시트의 제조방법.
  8. 제6항에 있어서,
    상기 기상의 탄소 공급원이 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타디엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠 및 톨루엔으로 이루어진 군으로부터 선택된 적어도 하나인 이종 적층 구조의 절연시트의 제조방법.
  9. 제6항에 있어서,
    상기 금속 촉매가 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 팔라듐(Pd), 금(Au), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탈륨(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V), 지르코늄(Zr) 및 이들의 합금으로 이루어진 군으로부터 선택된 적어도 하나인 이종 적층 구조의 절연시트의 제조방법.
  10. 제6항에 있어서,
    상기 제1 열처리가 300℃ 내지 1500℃의 온도 범위에서 수행되는 이종 적층 구조의 절연시트의 제조방법.
  11. 제6항에 있어서,
    상기 제1 열처리 수행 시간을 조절하여 형성되는 상기 그래핀 시트의 두께를 (30)nm 이하가 되도록 제어하는 이종 적층 구조의 절연시트의 제조방법.
  12. 제6항에 있어서,
    상기 냉각시 온도가 70℃ 내지 800℃인 이종 적층 구조의 절연시트의 제조방법.
  13. 제6항에 있어서,
    상기 질소 공급원으로서 NH3 및 N2 에서 선택된 적어도 하나를 이용하고, 상기 붕소 공급원으로서 BH3, BF3, BCl3, B2H6, (CH3CH2)3B 및 (CH3)3B 에서 선택된 적어도 하나를 이용하는 이종 적층 구조의 절연시트의 제조방법.
  14. 제6항에 있어서,
    상기 질소 공급원 및 붕소 공급원으로서 H3NBH3 및 (BH)3(NH)3에서 선택된 적어도 하나의 물질을 이용하는 이종 적층 구조의 절연시트의 제조방법.
  15. 제6항에 있어서,
    상기 제2 열처리가 500℃ 내지 1500℃의 온도 범위에서 수행되는 이종 적층 구조의 절연시트의 제조방법.
  16. 제6항에 있어서,
    상기 그래핀 시트 형성 단계, 상기 비정질 질화붕소막 형성 단계, 및 상기 육방정계 질화붕소 시트로의 재결정화 단계의 각 단계가 독립적으로 불활성 가스, 수소 가스, 또는 이들의 혼합 가스의 존재 하에 수행되는 이종 적층 구조의 절연시트의 제조방법.
  17. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 따른 이종 적층 구조의 절연시트를 포함하는 전기소자.
  18. 제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 따른 이종 적층 구조의 절연시트; 및
    상기 절연시트의 육방정계 질화붕소 시트 상에 배치된 그래핀 채널층;
    을 포함하는 적층 구조체.
  19. 제18항에 따른 적층 구조체를 포함하는 트랜지스터.
  20. 제19항에 있어서,
    상기 트랜지스터가 백게이트형 전계효과 트랜지스터인 것을 특징으로 하는 트랜지스터.
KR1020130034789A 2013-03-29 2013-03-29 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자 KR102026736B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130034789A KR102026736B1 (ko) 2013-03-29 2013-03-29 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
US14/147,871 US9082682B2 (en) 2013-03-29 2014-01-06 Insulating sheet having heterogeneous laminated structure, method of manufacturing the same, and transistor including the insulating sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130034789A KR102026736B1 (ko) 2013-03-29 2013-03-29 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자

Publications (2)

Publication Number Publication Date
KR20140118591A KR20140118591A (ko) 2014-10-08
KR102026736B1 true KR102026736B1 (ko) 2019-11-04

Family

ID=51619896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130034789A KR102026736B1 (ko) 2013-03-29 2013-03-29 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자

Country Status (2)

Country Link
US (1) US9082682B2 (ko)
KR (1) KR102026736B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259729B1 (ko) * 2011-01-31 2013-04-30 성균관대학교산학협력단 나노전력발전소자 및 이의 제조방법
KR102036110B1 (ko) * 2013-02-22 2019-10-24 엘지전자 주식회사 성장 기판, 질화물 반도체 소자 및 그 제조 방법
CN105489693B (zh) * 2015-12-31 2017-09-29 南京大学 基于二维层状薄膜材料p‑g‑n异质结光电子器件
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
EP3279173B1 (en) * 2016-08-05 2021-05-26 3M Innovative Properties Company Formed hexagonal boron nitride body, heat-treated hexagonal boron nitride body and processes for producing the same
KR101865755B1 (ko) * 2016-11-09 2018-06-11 울산과학기술원 h-BN을 보호층으로 사용하는 봉지 재료 및 이의 제조방법
KR102611514B1 (ko) * 2016-11-25 2023-12-06 엘지디스플레이 주식회사 접촉 감응 소자 및 이를 포함하는 표시 장치
US9793214B1 (en) 2017-02-21 2017-10-17 Texas Instruments Incorporated Heterostructure interconnects for high frequency applications
US10181521B2 (en) 2017-02-21 2019-01-15 Texas Instruments Incorporated Graphene heterolayers for electronic applications
US10504722B2 (en) 2017-07-25 2019-12-10 United States Of America As Represented By The Secretary Of The Air Force Growth of III-nitride semiconductors on thin van der Waals buffers for mechanical lift off and transfer
US10490673B2 (en) * 2018-03-02 2019-11-26 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
JP6755421B1 (ja) * 2019-03-22 2020-09-16 帝人株式会社 絶縁シート
US11158807B2 (en) * 2019-10-18 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor and method of manufacturing the same
CN112034014A (zh) * 2020-08-21 2020-12-04 山东大学 基于非共价单原子层石墨烯的电子氨气传感器的制备方法
CN112255281B (zh) * 2020-10-20 2021-06-01 山东大学 基于单原子层氟化石墨烯的电子氨气传感器的制备方法
JP7063495B1 (ja) * 2020-10-30 2022-05-09 音羽電機工業株式会社 電界強度を測定可能なセンサ装置
CN113451430B (zh) * 2021-07-01 2022-07-12 嘉兴学院 石墨烯/双层碲烯/硼烯范德华异质结光电二极管器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140526A1 (en) 2011-12-06 2013-06-06 Samsung Electronics Co., Ltd. Hexagonal boron nitride sheet, method of preparing the hexagonal boron nitride sheet, and electronic device including the hexagonal boron nitride sheet

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
KR101913245B1 (ko) 2010-11-01 2018-10-31 에스 알 씨 주식회사 그래핀 박막 및 이를 제조하는 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140526A1 (en) 2011-12-06 2013-06-06 Samsung Electronics Co., Ltd. Hexagonal boron nitride sheet, method of preparing the hexagonal boron nitride sheet, and electronic device including the hexagonal boron nitride sheet

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"BN/Graphene/BN Transistors for RF Applications", Han Wang et.al., IEEE electron device letters, 32, 9, 1209-1211(2011.09.) 1부.*
"In-plane heterostructure of graphene and hexagonal boron nitride with controlled domain sizes", Zhene Liu et.al., Nature, 8, 119-124(2013.01.27.) 1부.*

Also Published As

Publication number Publication date
US20140291607A1 (en) 2014-10-02
US9082682B2 (en) 2015-07-14
KR20140118591A (ko) 2014-10-08

Similar Documents

Publication Publication Date Title
KR102026736B1 (ko) 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
US11407637B2 (en) Direct graphene growing method
US9515143B2 (en) Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
Li et al. Synthesis of 2d layered bii3 nanoplates, bii3/wse2van der Waals heterostructures and their electronic, optoelectronic properties
EP2850032B1 (en) Methods of growing uniform, large-scale, multilayer graphene films
KR101878746B1 (ko) 육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자
JP5569769B2 (ja) グラフェンフィルム製造方法
US11124870B2 (en) Transfer-free method for producing graphene thin film
Song et al. Graphene/h‐BN heterostructures: recent advances in controllable preparation and functional applications
KR101415237B1 (ko) 그래핀의 적층 방법, 그래핀 적층체, 및 이를 포함하는 소자
CN109868454B (zh) 一种二维硫化铬材料的制备方法
US20150167148A1 (en) Method for Synthesis of Uniform Bi-Layer and Few-Layer Hexagonal Boron Nitride Dielectric Films
JP6190562B2 (ja) グラフェンの成長方法
Wu et al. Synchronous Growth of High‐Quality Bilayer Bernal Graphene: From Hexagonal Single‐Crystal Domains to Wafer‐Scale Homogeneous Films
Ago CVD growth of high-quality single-layer graphene
US20190139762A1 (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
TWI503276B (zh) 石墨烯薄膜及電晶體的石墨烯通道之製備方法
JP2014148423A (ja) 単結晶グラフェンの製造方法、および単結晶グラフェンを用いたタッチパネル
Antonelou et al. MoS 2/h-BN heterostructures: controlling MoS 2 crystal morphology by chemical vapor deposition
JP4904541B2 (ja) 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
KR20150130256A (ko) 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR101629697B1 (ko) 그래핀 적층 구조체의 제조방법 및 이로 제조된 그래핀 적층 구조체
Thiandoume et al. Morphology transition of one-dimensional ZnO grown by metal organic vapour phase epitaxy on (0 0 0 1)-ZnO substrate
JP2015147706A (ja) プラスチック廃棄物等を原料として用いる単結晶グラフェンの製造方法、および単結晶グラフェンを用いたタッチパネル
JP7088571B2 (ja) 単層カーボンナノチューブ及び該単層カーボンナノチューブに積層された層を有する構造体、及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant