TWI503276B - 石墨烯薄膜及電晶體的石墨烯通道之製備方法 - Google Patents

石墨烯薄膜及電晶體的石墨烯通道之製備方法 Download PDF

Info

Publication number
TWI503276B
TWI503276B TW102108797A TW102108797A TWI503276B TW I503276 B TWI503276 B TW I503276B TW 102108797 A TW102108797 A TW 102108797A TW 102108797 A TW102108797 A TW 102108797A TW I503276 B TWI503276 B TW I503276B
Authority
TW
Taiwan
Prior art keywords
substrate
graphene film
graphene
temperature
polymer material
Prior art date
Application number
TW102108797A
Other languages
English (en)
Other versions
TW201434744A (zh
Inventor
Shih Yen Lin
meng yu Lin
Original Assignee
Academia Sinica
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Academia Sinica filed Critical Academia Sinica
Priority to TW102108797A priority Critical patent/TWI503276B/zh
Priority to US14/028,760 priority patent/US9029190B2/en
Publication of TW201434744A publication Critical patent/TW201434744A/zh
Application granted granted Critical
Publication of TWI503276B publication Critical patent/TWI503276B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

石墨烯薄膜及電晶體的石墨烯通道之製備方法
本發明係關於一種製備石墨烯薄膜及電晶體的石墨烯通道之方法;更特別地,係關於一種於低溫環境下製備石墨烯薄膜及電晶體的石墨烯通道之方法。
石墨烯被譽為本世紀最神奇的材料,是由單層的碳原子,以SP2 混成軌域緊密排列而組成之六角碳環,再以蜂巢形狀之晶格排列延伸而形成平面的二維材料,並且只有一個原子的厚度,是目前世界上最薄且最堅強的奈米材料。
目前有數種製備石墨烯的方式,其中包括機械剝離法、碳化矽昇華法及化學氣相沉積法等。然而,利用機械剝離法僅可得到石墨烯碎片,而碳化矽昇華法又受限於成本過高之故,故目前產業應用上限受到較大的侷限。
因此,化學氣相沉積成為了主要製備大量石墨烯的方式。此方法呈現了可大面積製備石墨烯及控制層數的優點。於化學沉積法中,鎳或銅為兩種習知用來作為基板之材料。但是不同於透過利用鎳基板作為碳原子在鎳基板上包含溶解與沉澱的成長機制過程中,碳原子在銅箔上的低溶解度導致碳原子在銅箔上的表面遷移及自對準(self-aligned)的排列結構。因此,獨特的單層石墨烯薄膜可透過利用銅基板獲得。化學氣相沉積法中,石墨烯的成長溫度決定於裂解用於供給碳原子的碳氫氣體來提供碳源所需的溫度;若利用甲烷當作碳源,石墨烯的成長溫度通常為1000℃。為了降低成長溫度,係透過利用不同的前驅物來研究不同的方法。而在利用不同氣體如己烷、甲醇和乙醇來提供碳源的研究中,成長溫度可降低至950到650℃。但是,目前文獻上報導最低的成長溫度,是利用將苯作為碳源的低壓化學氣相沉積法將苯作 為碳源,而其成長溫度也可以降低至300℃。然而,在該文獻當中,基板上只能得到破碎狀的石墨烯碎片。另一方面,由於所需要進行的碳溶解製程之故,於鎳基板的成長溫度通常維持在900~1000℃。
在習知技術中,無論使用鎳及銅基板,成長後的石墨烯薄膜都需要轉移及再附著之製程。於此案例中,似乎高溫成長製程可能不會影響下述之裝置加工。然而,石墨烯轉移製程無法適用於半導體裝置的標準加工程序上,其限制了此石墨烯材料應用上的潛力。為了解決薄膜轉移的製程問題,於文獻中已報導將石墨烯薄膜直接成長於氧化矽基板上,是利用蒸鍍薄銅金屬於氧化矽基板上方並以甲烷作為碳源,相同於化學氣相沉積法的成長機制,碳原子經過高溫熱退火後,會於金屬與氧化矽基板界面處聚集形成石墨烯薄膜。如此的成長方式因為其成長機制主要還是相同於化學氣相沉積法,因此製程溫度仍需維持在高溫。因此以上述的文獻結果為基礎,要製備出於半導體生產線上更具實用性的石墨烯薄膜,於低溫下直接成長石墨烯薄變成了重要的第一步。因此,本發明更完善地提供一種利用分子束磊晶技術(molecule beam epitaxy,MBE)於低溫下製備石墨烯之方法,使得低溫下製備之成品性質可與當前石墨烯的性質相當,以符合產業界長期之需求。
緣此,本發明之目的係提供一種可在低溫下製備石墨烯之方法,其利用分子束磊晶系統使得碳源於高溫下汽化後以分子束之形態沉積於低溫下分子束磊晶系統之基板上,之後再進行轉移以及再附著之處理,以製備本發明所欲之產物。
緣此,本發明提供一種製備石墨烯薄膜的方法,其包含下列步驟:(a)將第一基板置於爐中進行退火處理,並通入經混合之氣體;(b)將第一基板移入分子束磊晶系統之成長腔室中,成長腔室之溫度為室溫~500℃;(c)將碳源置於分子束磊晶系統加熱,以將碳原子蒸發至第一基板表面;(d)使碳原子在第一基板上沉積成長為石墨烯薄膜。
此外,本發明更另提供一種製備電晶體的石墨烯通道之方法,其 包含下列步驟:(a)將第一基板置於爐中進行退火處理,並通入經混合之氣體;(b)將第一基板移入分子束磊晶系統之成長腔室中,成長腔室之溫度為室溫~500℃;(c)將一碳源置於分子束磊晶系統加熱,以將碳原子蒸發至第一基板表面;(d)使碳原子在第一基板上沉積成長為石墨烯薄膜;(e)將第二基板取代第一基板;以及(f)利用微影製程蝕刻石墨烯薄膜。
於本發明較佳之實施例中,經混合之氣體為氫氣/氬氣。
於本發明較佳之實施例中,第一基板為銅基板。
於本發明較佳之實施例中,碳源係加熱至2100~2200℃。
於本發明較佳之實施例中,碳源為石墨;更佳者,碳源為石墨熱阻絲。
其中,上述(e)步驟更可包含下列步驟:(e1)利用有機高分子材料塗覆於石墨烯薄膜相對於第一基板之另一側,並以150~200℃的溫度加熱以硬化有機高分子材料;(e2)利用試劑將第一基板移除,得出經高分子材料包覆蓋之石墨烯薄膜;(e3)經由打撈(dredge up)的步驟將包覆著高分子材料之石墨薄膜附著於第二基板;及(e4)移除有機高分子材料,得出附著於第二基板之石墨烯薄膜。
於本發明較佳之實施例中,有機高分子材料為聚甲基丙烯酸甲酯。
於本發明較佳之實施例中,試劑為氯化鐵水溶液試劑。
於本發明較佳之實施例中,係利用丙酮將有機高分子材料移除。
於本發明較佳之實施例中,電晶體係為背閘極電晶體。
於本發明較佳之實施例中,第二基板為一具有二氧化矽層之矽基板。
於本發明較佳之實施例中,矽基板為p型矽基板,且硼的摻雜濃度為1×1015 cm-3
其中,上述(e)步驟之後更可包含下列步驟:(g)將金屬蒸鍍於石墨烯薄膜兩端形成源極與汲極。
於本發明較佳之實施例中,上述之金屬為鈦或金。
第一(a)圖碳原子之六角形結構圖;第一(b)圖係銅箔於高溫退火之後之拉曼光譜分析圖;第一(c)圖將石墨烯薄膜由銅箔轉移至600 nm二氧化矽/P型矽基板上之後的拉曼光譜分析圖;第二(a)圖係利用掃描式電子顯微鏡(Scanning Electron Microscope,SEM)分析含有本發明之石墨烯薄膜的背閘極電晶體之影像分析圖;第二(b)圖係含有本發明之石墨烯薄膜的背閘極電晶體於不同的閘極偏壓下的汲極電流曲線圖;第三圖係於室溫成長之石墨烯碎片的SEM圖;以及第四圖係於(a)300℃,12 ns;(b)300℃,16 ns;(c)室溫,12 ns成長的石墨烯薄膜之分子束磊晶系統之快照圖。
本發明之優點及特徵以及達到其方法將參照例示性實施例及附圖進行更詳細地描述而更容易理解。然而,本發明可以不同形式來實現且不應該被理解僅限於此處所陳述的實施例。相反地,對所屬技術領域具有通常知識者而言,所提供的此些實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇,且本發明將僅為所附加的申請專利範圍所定義。在圖中,成分或元件的尺寸及相對尺寸為了清晰易懂而以誇示方法表示。整篇說明書中,相同的元件符號指的是相同的元件。如本文中所使用的,術語”及/或”包含任何及所有一或多相關所列物件的組合。
除非另外定義,所有使用於本文的術語(包含科技及科學術語)具有與本發明所屬該領域的技術人士一般所理解相同的意思。將更可理解 的是,例如於一般所使用的字典所定義的那些術語應被理解為具有與相關領域的內容一致的意思,且除非明顯地定義於本文,將不以過度理想化或過度正式的意思理解。
以下將配合圖式詳細敘述例示實施例。然而,這些實施例可以包含於不同的形式中,且不應被解釋為用以限制本發明之申請專利範圍。這些實施例之提供使得本發明之揭露完整與明暸,熟知此技術之人將能經由該些實施例了解本發明之範疇。
術語「石墨烯」一詞指的是任何帶有一碳素晶格基架的結構,理論上是一單一或極少層的石墨,蜂巢晶格的sp2 雜化態碳環中的一平面多環單原子層的純碳。
本發明之目的在於解決傳統石墨烯製法無法於低溫下製備之缺陷,如當前所屬領域通常知識者可之,目前較常使用之石墨烯製備方法最普遍為化學汽相沉積法,但其手段必須在高溫下才可實施,且較適合利用於大面積的製備規模上。而本發明為解決半導體產業,特別是利用於背閘極(back-gate)電晶體的應用等需求,提供一種可在低溫下製備石墨烯之方法,其利用分子束磊晶系統使得碳源於高溫下汽化後以分子束之形態沉積於低溫下分子束磊晶系統之基板上,之後再進行轉移以及再附著等處理,以製備符合需求之產物。
緣此,本發明提供一種製備石墨烯薄膜的方法,其包含下列步驟:(a)將第一基板置於爐中進行退火處理,並通入經混合之氣體;(b)將第一基板移入分子束磊晶系統之成長腔室中,成長腔室之溫度為室溫~500℃,較佳為300℃;(c)將碳源置於分子束磊晶系統加熱,以將碳原子蒸發至第一基板表面;(d)使碳原子在第一基板上沉積成長為石墨烯薄膜。
此外,本發明更另提供一種製備電晶體的石墨烯通道之方法,其包含下列步驟:(a)將第一基板置於爐中進行退火處理,並通入經混合之氣體;(b)將第一基板移入分子束磊晶系統之成長腔室中,成長腔室之溫度為室溫~500℃,較佳為300℃;(c)將碳源置於分子束磊晶系統加熱,以將碳原子蒸發至第一基板表面;(d)使碳原子在第一基板上沉積成長為石墨烯薄膜;(e)將第二基板取代第一基板; 以及(f)利用微影製程蝕刻石墨烯薄膜。
其中,上述(e)步驟更可包含下列步驟:(e1)利用有機高分子材料塗覆於石墨烯薄膜相對於第一基板之另一側,並以150~200℃的溫度加熱以硬化有機高分子材料,較佳為180℃;(e2)利用試劑將第一基板移除,得出經高分子材料包覆蓋之石墨烯薄膜;(e3)經由打撈(dredge up)的步驟將包覆著高分子材料之石墨薄膜附著於第二基板;(e4)移除有機高分子材料,得出附著於第二基板之石墨烯薄膜。
此外,上述(e)步驟之後更可包含下列步驟:(g)將金屬蒸鍍於石墨烯薄膜兩端形成源極與汲極。
實施例
本發明係參照後文中數個實施例與比較例做更進一步地描述一種低溫下製備石墨烯薄膜的方法及其應用,其並非意欲限制本發明之範圍。
實施例1 石墨烯薄膜的製備
先將100 μm厚度的銅箔於爐中進行退火反應用以結晶。該爐係充以H2 /Ar之混合氣體且使得內部腔室壓力固定為7 torr。退火溫度為1000℃且時間為10分鐘。其中,氫氣與氬氣之流通量各為150及500sccm。晶粒化之銅箔(grained Cu foil)接著移入300℃的分子束磊晶系統(molecule beam epitaxy,MBE)的成長腔室,透過Ribar的碳絲蒸鍍源(carbon filament effusion cell)來沉積碳原子。其中,該蒸鍍源瓶溫度設定為2173℃,其對應於碳流通量約為5.3×1011 /cm2 .sec,且沉積速率約為0.2nm/min。透過分子束磊晶系統所裝配的蒸鍍源瓶的控制,可精準地透過調整溫度控制碳流通量,進而控制碳在銅箔上沉積的速率。
在300℃沉積成長30分鐘之後,將樣品連同銅箔冷卻至室溫,接著將其移出成長腔室。其中,為了移除銅箔,首先於樣品旋轉塗佈(spinning coating)一層聚甲基丙烯酸甲酯(PMMA),且以180℃烘烤2 分鐘,接著再以氯化鐵水溶液試劑移除銅箔。之後再將經PMMA旋轉塗佈之石墨烯薄膜以打撈的方式附著於表面具有600nm二氧化矽於表面的硼摻雜濃度為1015 cm-3 的p型矽基板上,再以丙酮移除PMMA,以獲得附著於P型矽基板上之石墨烯薄膜。
實施例2 石墨烯產物之特性分析
本發明之石墨烯薄膜,係利用RHK-SPM100系統於環境條件下拍攝掃描穿隧式電子顯微鏡(Scanning Tunneling Microscope,STM)之影像分析。且利用HORIBA Jobin Yvon HR800UV光譜系統來執行二氧化矽/矽基板上之石墨烯薄膜之拉曼光譜散射分析。
利用穿隧電流1.05nA及偏壓1.6V來測試於300℃成長於銅箔上的石墨烯薄膜而得到4.2×4.2 nm2 之STM影像,其如第一(a)圖所示。請參閱第一(a)圖,其係碳原子之六角形結構圖。該結果顯示可利用原子碳源而於300℃之低溫進行石墨化(graphitization)作用。為了驗證石墨烯薄膜係於高溫爐退火之後或是於分子束磊晶之後產生,因此第一(b)圖係銅箔於高溫退火之後的拉曼光譜分析圖。其並無觀察到任何石墨烯特徵峰之顯示,其可說明於高溫爐退火之後並無任何石墨烯薄膜之產生。相對地,第一(c)圖係將石墨烯薄膜由銅箔轉移至600 nm二氧化矽/p型矽基板上之後的拉曼光譜分析圖,拉曼光譜的測量係於薄膜上進行。轉移後薄膜之D帶的特徵峰較低,顯示即使是在300℃的低溫下成長為石墨烯薄膜,於石墨烯薄膜上觀測到的瑕疵相對較少。且由2D帶與G帶特徵峰之比例可得知,該石墨烯薄膜大約為5~6層石墨烯,其與所觀測到以化學氣相沉積的自限製程(self-limited process)於銅箔上成長之石墨烯不同。由於碳原子對於銅箔之低溶解度,石墨烯於銅箔上進行化學氣相沉積之成長機制係碳氫氣體分解後,將所得碳原子吸附至基板(銅箔)表面。在銅箔上形成第一層之石墨烯薄膜後,碳原子之吸附作用即不會於石墨烯表面上發生。這是因為此去氫反應需要銅做為表面催化劑材料,也因此造成自限的問題。另一方面,以分子束磊晶系統成長之石墨烯而言,元素碳原子係在低溫(300℃)之下以凡得 瓦力直接沉積於基板上;因此,石墨烯薄膜之層數係透過所供給之碳原子的量決定。於此案例中,可利用分子束磊晶系統的成長技術獲得多層石墨烯薄膜。
實施例3 石墨烯薄膜整合至背閘極(back-gate)電晶體之分析
本實施例係將轉移至600 nm二氧化矽/p型矽基板之石墨烯薄膜整合至背閘極電晶體中。請參閱第二(a)圖,其係利用掃描式電子顯微鏡(Scanning Electron Microscope,SEM)分析前述電晶體裝置之影像分析圖。該石墨烯條紋係利用具備O2 電漿蝕刻的標準微影技術所定義。在金(Au)金屬蒸鍍至源極/汲極兩端之後,係製備具有10μm寬度及50μm長度之通道(channel)的石墨烯電晶體。此外,請參見第二(b)圖,其係前述背閘極電晶體於不同的閘極偏壓下的汲極電流曲線圖。如第二(b)圖所示,係觀察到該裝置顯著的電流調變。透過方程式μ=(dID /dVg )/(εVD W/Tox L)進行曲線之擬合(fitting),其中,Tox 、W及L分別代表閘極介電厚度,通道寬度及通道長度,ε為介電層之介電常數,且VD 為源極-汲極偏壓。其中,所觀察到的該電晶體裝置之遷移率為123.1cm2 /(V.s),其係與傳統化學氣相沉積法製得之石墨烯薄膜相符合。該結果證明,本發明透過利用分子束磊晶系統可顯著地降溫至300℃來製備石墨烯薄膜,且石墨烯仍可於如此的低溫下維持其獨特的材料特性,如此一來度應用於半導體生產線上,石墨烯薄膜將會更具發展性。
比較例1 於常溫下製備石墨烯薄膜之特性分析
雖然300℃對於半導體生產線而言已經是可接受之溫度,但對於石墨化作用是否能夠發生於更低之溫度仍可做進一步之探討。因此,依據前述之實驗步驟,利用同樣之退火溫度晶粒化銅箔之後,再將其轉移入分子束磊晶系統,但其溫度調整為室溫(即300K),讓碳沉積成長30分鐘。之後,以STM之影像分析顯示石墨烯碎片(flakes)覆蓋了整個銅箔表面,如第三圖所示。其類似於第一(a)圖所示,於室溫中亦 觀測到碳原子之六角形結構的成長。然而,碳原子之排列不如300℃條件下有其秩序,這是由於碳原子於銅箔沉積成長的過程中,仍需要適當之內能使其經過成核(nucleation)作用及擴展(expanding)作用而使得碳原子有秩序地以凡得瓦力鍵結沉積於銅箔上。因此可推測出,與300℃的環境相較之下,雖然石墨化作用可於室溫下發生,但碳原子於銅箔上之遷移仍需要在較高之基板溫度,如此方能形成獨特且完整之石墨烯薄膜。
比較例2 針對不同溫度系統之分子動力模擬
此比較例係利用分子動力模擬(molecular dynamics simulation)於300℃(即573K)及於室溫(即300K)的分子束磊晶系統中模擬碳原子於銅箔之沉積成長。於此模擬系統中,每2 ps就有一個碳吸附原子(adatom)沉積於銅(111)表面上。碳吸附原子之初溫係設定為2000K且這些碳吸附原子將逐漸於銅表面上消耗它們的熱能。接著採用AIREBO勢函數(potential)描述碳原子之間的交互作用,以及LAMMPS分子動力模擬套裝軟體執行分子動力模擬。於沉積模擬期間,一些碳吸附原子會解吸附(desorb),我們會以及自系統中移除該些碳原子。請參閱第四圖,其為石墨烯薄膜成長於300℃(第四(a)圖及第四(b)圖)及室溫(第四(c)圖)下之分子束磊晶系統之快照圖。由第四圖可清楚地看出石墨烯薄膜於銅箔表面之生成。由第四(a)圖與第四(c)圖比較可得知,於300℃的分子動力模擬中有較多的碳原子解吸附,這是因為成長於300℃之石墨烯薄膜的覆蓋率低於成長於室溫之石墨烯薄膜相較之下具有較少的覆蓋率。而仔細檢測表面覆蓋率類似的第四(b)圖與第四(c)圖比較可得知,成長於300℃之石墨烯薄膜的瑕疵少於成長於室溫300K之石墨烯薄膜相較之下具有較少的瑕疵。因此,分子動力模擬證實了石墨烯薄膜於室溫及300℃下成長的可能性。
綜上所述,本發明之製備石墨烯薄膜的方法,具備下述優點:1.可於較低之溫度(300℃)下製備出性質良好之石墨烯產物;2.可於銅箔沉積後轉移至二氧化矽/矽之基板上,應用於半導體等 產業;3.可利用蒸鍍源溫度之調控來控制碳流通量及沉積速率,以進一步製備所欲之石墨烯薄膜。
其它實施態樣
所有揭露於本發明書之特徵係可使用任何方式結合。本說明書所揭露之特徵可使用相同、相等或相似目的的特徵取代。因此,除了特別陳述強調處之外,本說明書所揭露之特徵係為一系列相等或相似特徵中的一個實施例。
此外,依據本說明書揭露之內容,熟悉本技術領域者係可輕易依據本發明之基本特徵,在不脫離本發明之精神與範圍內,針對不同使用方法與情況作適當改變與修飾,因此,其它實施態樣亦包含於申請專利範圍中。

Claims (14)

  1. 一種製備石墨烯薄膜的方法,其包含下列步驟:(a)將一第一基板置於一爐中進行退火處理,並通入一經混合之氣體;(b)將該第一基板移入一分子束磊晶系統之成長腔室中,該成長腔室之溫度為室溫至300℃;(c)將一碳源置於該分子束磊晶系統加熱以將碳原子蒸發至該第一基板表面;(d)使該碳原子在該第一基板上沉積成長為該石墨烯薄膜;其中該碳源為包括石墨或石墨熱阻絲的元素碳源。
  2. 一種製備電晶體的石墨烯通道之方法,其包含下列步驟:(a)將一第一基板置於一爐中進行退火處理,並通入一經混合之氣體;(b)將該第一基板移入一分子束磊晶系統之成長腔室中,該成長腔室之溫度為室溫至300℃;(c)將一碳源置於該分子束磊晶系統加熱,以將碳原子蒸發至該第一基板表面;(d)使該碳原子在該第一基板上沉積成長為該石墨烯薄膜;(e)將一第二基板取代該第一基板;以及(f)利用一微影製程蝕刻該石墨烯薄膜;其中該碳源為包括石墨或石墨熱阻絲的元素碳源。
  3. 根據申請專利範圍第1或2項之方法,其中該經混合之氣體為氫氣/氬氣。
  4. 根據申請專利範圍第1或2項之方法,其中該第一基板為銅基板。
  5. 根據申請專利範圍第1或2項之方法,其中該碳源係加熱至2100~2200℃。
  6. 根據申請專利範圍第2項之方法,其中該(e)步驟係包含下列步驟:(e1)利用一有機高分子材料塗覆於該石墨烯薄膜相對於該第一基板之另一側,並以150~200℃的溫度加熱以硬化該有機高分子材料;(e2)利用一試劑將該第一基板移除,得出經該高分子材料包覆蓋之石墨烯薄膜;(e3)經由打撈(dredge up)的步驟將包覆著高分子材料之石墨薄膜附著於第二基板;(e4)移除該有機高分子材料,得出附著於該第二基板之石墨烯薄膜。
  7. 根據申請專利範圍第6項之方法,其中該有機高分子材料為聚甲基丙烯酸甲酯。
  8. 根據申請專利範圍第6項之方法,其中該試劑為一氯化鐵水溶液試劑。
  9. 根據申請專利範圍第6項之方法,其中係利用丙酮將該有機高分子材料移除。
  10. 根據申請專利範圍第2項之方法,其中該電晶體係為背閘極電晶體。
  11. 根據申請專利範圍第10項之方法,其中該第二基板為一具有二氧化矽層之矽基板。
  12. 根據申請專利範圍第11項之方法,其中該矽基板為p型矽基板,且硼的摻雜濃度為1×1015 cm-3
  13. 根據申請專利範圍第2項之方法,更包含下列步驟:(g)將一金屬蒸鍍於該石墨烯薄膜兩端形成一源極與一汲極。
  14. 根據申請專利範圍第13項之方法,其中該金屬為鈦或金。
TW102108797A 2013-03-13 2013-03-13 石墨烯薄膜及電晶體的石墨烯通道之製備方法 TWI503276B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102108797A TWI503276B (zh) 2013-03-13 2013-03-13 石墨烯薄膜及電晶體的石墨烯通道之製備方法
US14/028,760 US9029190B2 (en) 2013-03-13 2013-09-17 Method for manufacturing graphene film and graphene channel of transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102108797A TWI503276B (zh) 2013-03-13 2013-03-13 石墨烯薄膜及電晶體的石墨烯通道之製備方法

Publications (2)

Publication Number Publication Date
TW201434744A TW201434744A (zh) 2014-09-16
TWI503276B true TWI503276B (zh) 2015-10-11

Family

ID=51528944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108797A TWI503276B (zh) 2013-03-13 2013-03-13 石墨烯薄膜及電晶體的石墨烯通道之製備方法

Country Status (2)

Country Link
US (1) US9029190B2 (zh)
TW (1) TWI503276B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104386675A (zh) * 2014-11-03 2015-03-04 黄德欢 一种用固态碳源制备石墨烯的方法
GB201510761D0 (en) * 2015-06-18 2015-08-05 Imp Innovations Ltd 2-dimensional carbon material
CN108630746A (zh) * 2018-04-25 2018-10-09 南京邮电大学 一种梯度掺杂异质材料栅结构的石墨烯隧穿型效应管
CN109545675B (zh) * 2018-10-26 2020-10-13 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板的制备方法
CN114044512B (zh) * 2021-11-22 2023-10-20 上海大学 一种利用固态碳源在复合强磁场下稳定制备石墨烯的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102674320A (zh) * 2012-05-31 2012-09-19 西安电子科技大学 基于C注入的Cu膜辅助SiC衬底石墨烯纳米带制备方法
TW201241933A (en) * 2011-03-18 2012-10-16 Ibm Nitride gate dielectric for graphene MOSFET
CN102849961A (zh) * 2011-07-01 2013-01-02 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764026A (en) * 1986-07-07 1988-08-16 Varian Associates, Inc. Semiconductor wafer temperature measuring device and method
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
WO2009132165A2 (en) * 2008-04-24 2009-10-29 President And Fellows Of Harvard College Microfabrication of carbon-based devices such as gate-controlled graphene devices
EP2603453A4 (en) * 2010-08-11 2015-08-26 Univ Pennsylvania LARGE-PLATED GRAPHIC LAYER: ARTICLES, COMPOSITIONS, METHODS AND DEVICES THEREWITH
US8632633B2 (en) * 2010-08-25 2014-01-21 Raytheon Company In-situ growth of engineered defects in graphene by epitaxial reproduction
KR20130132808A (ko) * 2010-11-24 2013-12-05 후지 덴키 가부시키가이샤 그라펜을 포함하는 도전성 박막 및 투명 도전막
US9255007B2 (en) * 2011-06-02 2016-02-09 Jx Nippon Mining & Metals Corporation Copper foil for producing graphene and method of producing graphene using the same
WO2013038623A1 (ja) * 2011-09-16 2013-03-21 富士電機株式会社 グラフェンの製造方法ならびにグラフェン
DE112013000502T5 (de) * 2012-01-06 2015-01-08 Ut-Battelle, Llc. Herstellung von Mono- und Multischicht-Graphen hoher Qualität in großem Maßstab durch chemische Abscheidung aus der Gasphase

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201241933A (en) * 2011-03-18 2012-10-16 Ibm Nitride gate dielectric for graphene MOSFET
CN102849961A (zh) * 2011-07-01 2013-01-02 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
CN102674320A (zh) * 2012-05-31 2012-09-19 西安电子科技大学 基于C注入的Cu膜辅助SiC衬底石墨烯纳米带制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Jerng, S. K., et al. "Nanocrystalline graphite growth on sapphire by carbon molecular beam epitaxy." The Journal of Physical Chemistry C 115.11 (2011): 4491-4494,全文 *
Moreau, E., et al. "Graphene growth by molecular beam epitaxy using a solid carbon source." physica status solidi (a) 207.2 (2010): 300-303,全文 *
Sun, Zhengzong, et al. "Growth of graphene from solid carbon sources." Nature 468.7323 (2010): 549-552,第549頁左欄第3段,右欄第2段 *

Also Published As

Publication number Publication date
TW201434744A (zh) 2014-09-16
US20140273414A1 (en) 2014-09-18
US9029190B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
Liu et al. CVD growth of MoS2‐based two‐dimensional materials
US9515143B2 (en) Heterogeneous layered structure, method of preparing the heterogeneous layered structure, and electronic device including the heterogeneous layered structure
US9355842B2 (en) Direct and sequential formation of monolayers of boron nitride and graphene on substrates
KR102026736B1 (ko) 이종 적층 구조의 절연시트, 그의 제조방법 및 이를 구비하는 전기소자
US8288190B2 (en) Methods of making heterojunction devices
JP5662249B2 (ja) グラフェンの製造方法
KR101636442B1 (ko) 촉매합금을 이용한 그라핀의 제조방법
TWI503276B (zh) 石墨烯薄膜及電晶體的石墨烯通道之製備方法
Wu et al. Continuous graphene films synthesized at low temperatures by introducing coronene as nucleation seeds
KR20160044977A (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR101886659B1 (ko) 무전사식 그래핀층의 형성 방법
Bi et al. The production of large bilayer hexagonal graphene domains by a two-step growth process of segregation and surface-catalytic chemical vapor deposition
JP2013067549A (ja) 薄膜の形成方法
US20190139762A1 (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
Wu et al. A fast transfer-free synthesis of high-quality monolayer graphene on insulating substrates by a simple rapid thermal treatment
WO2016149934A1 (zh) 石墨烯的生长方法
US20170081782A1 (en) Transfer-free method for forming graphene layer
US10686041B2 (en) Solid phase epitaxy of 3C-SiC on Si(001)
Piazzi et al. Laser-induced etching of few-layer graphene synthesized by Rapid-Chemical Vapour Deposition on Cu thin films
Zheng One-step synthesis of nitrogen-doped graphene from a sole aromatic precursor
KR20150130256A (ko) 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
Yakubu et al. Graphene synthesis by chemical vapour deposition (CVD): A review on growth mechanism and techniques
Hwang et al. Electron-beam assisted growth of hexagonal boron-nitride layer
WO2020101467A1 (en) Method for forming bernal-stacking graphene layers
JP2015147706A (ja) プラスチック廃棄物等を原料として用いる単結晶グラフェンの製造方法、および単結晶グラフェンを用いたタッチパネル

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees