TWI528557B - 於半導體結構中形成材料層之方法 - Google Patents

於半導體結構中形成材料層之方法 Download PDF

Info

Publication number
TWI528557B
TWI528557B TW102123943A TW102123943A TWI528557B TW I528557 B TWI528557 B TW I528557B TW 102123943 A TW102123943 A TW 102123943A TW 102123943 A TW102123943 A TW 102123943A TW I528557 B TWI528557 B TW I528557B
Authority
TW
Taiwan
Prior art keywords
layer
material layer
forming
semiconductor
deposition process
Prior art date
Application number
TW102123943A
Other languages
English (en)
Other versions
TW201409704A (zh
Inventor
卡斯特 葛斯
馬丁 特瑞史奇
鮑里斯 巴哈
彼得 克魯登索勒
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201409704A publication Critical patent/TW201409704A/zh
Application granted granted Critical
Publication of TWI528557B publication Critical patent/TWI528557B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

於半導體結構中形成材料層之方法
一般而言，本發明涉及積體電路領域，尤其涉及在半導體結構上形成材料。
積體電路通常包括大量電路元件，其尤其包括場效電晶體。在一場效電晶體中，可藉由閘極絕緣層而將閘極電極與通道區分離，該分離提供該閘極電極與該通道區之間的電性絕緣。在鄰近該通道區處形成源極區域及汲極區域。該通道區域、該源極區域以及該汲極區域可在半導體材料中形成，其中，該通道區域的摻雜與該源極區域及該汲極區域的摻雜相反。這樣，在該源極區域與該通道區域之間以及在該通道區域與該汲極區域之間具有pn過渡。
依據施加於該閘極電極的電壓，可在開啟狀態(其中，在該源極區域與該汲極區域之間具有較高的電導)與關閉狀態(其中，在該源極區域與該汲極區域之間具有較低的電導)之間切換該場效電晶體。依據通道區域的摻雜，人們可區分n通道電晶體(其中，在開啟狀態中源極區 域與汲極區域之間的電導基本由電子提供)與p通道電晶體(其中，在源極區域與汲極區域之間的電導基本由電洞提供)。
在場效電晶體的小型化中，可能產生特定 的問題。該些問題可能包括通道區域的電導降低。業界建議設置包括矽-鍺的通道區域以增加通道區域的電導。尤其，矽-鍺可提供較大的電洞遷移率，從而使矽-鍺通道區域尤其有助於增加p通道電晶體的通道區域的電導。
在場效電晶體的小型化中可能發生的進一 步問題可能包括電晶體的驅動電流對通道長度的依賴。驅動電流受閘極電極與通道區域之間的電容影響，該影響相應依賴於閘極絕緣層的厚度及其介電常數。
傳統上，閘極絕緣層由二氧化矽構成。不 過，以當前積體電路中使用的場效電晶體的尺寸，要求由基本純的二氧化矽構成的閘極絕緣層須具有極小厚度，以使電晶體獲得適當的驅動電流。不過，極薄的閘極絕緣層可能具有與其關聯的問題，其尤其包括由穿透該閘極絕緣層的載流子穿隧引起的漏電流。為避免此類問題，與二氧化矽相比具有較大介電常數的材料(表示為“高介電常數材料”)可用於形成閘極絕緣層。與具有較低介電常數的相同厚度的閘極絕緣層相比，閘極絕緣層的較高介電常數可增加閘極電極與通道區之間的電容，因此閘極絕緣層的較大介電常數允許以閘極絕緣層的較大厚度獲得較高電容。
包括高介電常數材料的閘極絕緣層可包括 形成於矽-鍺或矽通道區上的較薄的二氧化矽層，以及形成於該二氧化矽層上的高介電常數材料層。該二氧化矽層可將該矽-鍺或矽通道區的表面鈍化，且其與在該通道區的半導體材料上直接沉積高介電常數材料相比，可降低介面態的程度。
不過，如上所述的包括高介電常數材料的 閘極絕緣層的場效電晶體可具有與其關聯的特定問題。
在閘極絕緣層的二氧化矽與通道區域之間 的介面處，可發生閘極氧化物完整性(Gate Oxide Integrity；GOI)缺陷，其包括具有局部降低的閘極絕緣層擊穿電壓的位置。GOI缺陷可增加失效機制的可能性，例如時間相關介電擊穿(Time Dependent Dielectric Breakdown；TDDP)，其中，閘極絕緣層的介電擊穿是由長時間施加較低電場引發。
如上所述的具有包括高介電常數材料的閘 極絕緣層的場效電晶體中可能發生的問題也可包括偏壓溫度不穩定性(Bias Temperature Instability；BTI)。BTI(包括p通道電晶體中的負偏壓溫度不穩定性(Negative Bias Temperature Instability；NBTI)以及n通道電晶體中的正偏壓溫度不穩定性(Positive Bias Temperature Instability；PBTI))可導致電晶體的閾值電壓在一段時間內變化，其可負面影響設置該電晶體的積體電路的功能性。在通道區城與閘極絕緣層之間的介面處的缺陷及/或閘極絕緣層內的缺陷，尤其是閘極絕緣層中的二氧化矽層內的缺陷，可增 加發生偏壓溫度不穩定性的可能性。
將閘極絕緣層的厚度及/或包括二氧化矽的閘極絕緣層的部分的厚度增加可提升閘極氧化物完整性，尤其是相對於時間相關介電擊穿以及偏壓溫度不穩定性。不過，增加閘極絕緣層的厚度可負面影響閘極電極與通道區城之間的電容，且可能導致場效電晶體的閾值電壓增加。這樣負面影響了該場效電晶體的性能，且可能發生違反規格限制。儘管藉由將閘極絕緣層中二氧化矽的增加的厚度與氮化結合可減輕該些問題的其中一些，但該氮化可與設置該場效電晶體的積體電路裝置的劣化關聯，且會增加製造成本。針對上述情形，本發明涉及能夠提升閘極絕緣層的品質的製造技術，尤其是除了包括與二氧化矽相比具有較大介電常數的材料層外還包括二氧化矽層的閘極絕緣層中二氧化矽的品質，同時避免或至少減輕一個或多個上述問題的影響。
而且，本發明涉及能夠提升材料層的品質的製造技術，形成該材料層包括沉積製程以及在該沉積製程後執行的後處理製程，尤其是基於透過該沉積製程中所沉積的材料的種類的擴散的後處理製程。
本發明揭露的一種方法，包括在半導體結構上沉積第一材料層的第一部分；執行後處理製程的第一輪以至少將該第一材料層的該第一部分改性；在該後處理製程的該第一輪後，沉積該第一材料層的第二部分，而該 第二部分由與該第一部分實質相同的材料構成；以及在該第一材料層的該第二部分的該沉積後，執行該後處理製程的第二輪以至少將該第一材料層的該第二部分改性。
本發明揭露的一種形成場效電晶體的方 法，包括設置包括半導體材料的半導體結構；在該半導體材料上形成閘極絕緣層，其中，形成該閘極絕緣層包括執行化學氣相沉積製程的第一輪以在該半導體材料上沉積二氧化矽層的第一部分；在該化學氣相沉積製程的該第一輪後，執行等離子氧化製程的第一輪，其中，在該等離子氧化製程中，將與該二氧化矽層的該第一部分鄰近的該半導體材料的部分氧化；在該等離子氧化製程的該第一輪後，執行該化學氣相沉積製程的第二輪以在該二氧化矽層的該第一部分上沉積該二氧化矽層的第二部分；以及在該化學氣相沉積製程的該第二輪後，執行該等離子氧化製程的第二輪；該方法還包括在該閘極絕緣層上方形成閘極電極。
100‧‧‧半導體結構
101‧‧‧基板、半導體基板
102‧‧‧隔離結構
103‧‧‧半導體層
104‧‧‧半導體層
105‧‧‧第一部分
106‧‧‧一輪沉積製程
107‧‧‧氧化部分
108‧‧‧一輪後處理製程
109‧‧‧第二部分
110‧‧‧一輪沉積製程
111‧‧‧一輪後處理製程
112‧‧‧材料層
113‧‧‧沉積製程
114‧‧‧閘極電極
115‧‧‧主動區
116‧‧‧場效電晶體
117‧‧‧材料層
118‧‧‧閘極絕緣層
200‧‧‧半導體結構
201‧‧‧第三部分
202‧‧‧一輪沉積製程
203‧‧‧一輪後處理製程
217‧‧‧材料層
進一步的具體實施例是定義於所附申請專利範圍中，並藉由下面參照附圖所作的詳細說明而變得更加清楚，其中：第1a至1g圖顯示依據一說明性具體實施例的方法的不同階段中半導體結構的示意剖視圖；以及第2a及2b圖顯示依據一說明性具體實施例的方法的不同階段中半導體結構的示意剖視圖。
儘管參照下面的詳細說明以及附圖中描述的具體實施例來說明本發明，但應當理解，下面的詳細說明以及附圖並非意圖將本發明主題限於所揭露的特定具體實施例。相反，所述具體實施例僅示例本發明的各種態樣，本發明的範圍是由所附申請專利範圍定義。
本發明提供在半導體結構上沉積材料層的兩個或更多部分的方法。該材料層的該些部分可由實質相同的材料構成。在沉積該材料層的每一部分後，可執行一輪後處理製程。在每輪該後處理製程中，至少將該後處理製程的該輪之前沉積的該材料層的該部分改性。在具體實施例中，該材料層的各該部分可包括二氧化矽且可藉由一輪化學氣相沉積製程沉積。該化學氣相沉積製程可為高溫氧化物製程，其中，藉由在約605℃至約850℃的範圍內的沉積溫度下在矽烷與氧化亞氮之間的化學反應產生二氧化矽。該後處理製程可包括等離子氧化製程，其中，該半導體結構暴露於包括氧的氣體中的放電，例如射頻放電創建的氧化環境。該等離子氧化製程可為解耦氧化製程，並可藉由已知的解耦等離子源執行。在每輪該等離子氧化製程中，氧離子、原子和/或分子可與在該後處理製程的該輪之前沉積的該二氧化矽層的該部分的二氧化矽化學反應。這樣，可將該沉積的二氧化矽緻密化，並可將該沉積的二氧化矽中的開放空位飽和，從而可提升該二氧化矽層的品質。
在具體實施例中，該方法可用於形成包括 在場效電晶體的閘極絕緣層中的二氧化矽層。尤其，該二氧化矽層可設置於包括矽-鍺和/或矽的通道區與比二氧化矽具有更大介電常數的高介電常數材料之間。在此類具體實施例中，在沉積該二氧化矽層的第一部分後執行的該後處理製程的該輪中，可將與該二氧化矽層的該第一部分鄰近的該通道區的該半導體材料的部分氧化，從而除了將該二氧化矽中的開放空位飽和外，可在該二氧化矽與該矽-鍺和/或該矽的介面處獲得再生長。為了產生所定義的再生長，可相應調整該等離子氧化製程的參數，例如等離子功率、該等離子氧化製程的持續時間以及氣體流量，尤其是氧流量。
在沉積該二氧化矽層的第二、第三或任意附加部分後執行的該後處理製程的該輪中，該二氧化矽層的該第一部分以及可選擇的其他較早沉積的部分可將氧向該矽鍺和/或矽半導體材料與該二氧化矽層之間的介面的擴散降低，從而可限制再氧化。這樣，可避免或至少減輕介面處的半導體材料的過多氧化的負面效應，例如鍺堆積(在半導體材料包括鍺，例如矽-鍺的情況下)，不良介面及/或該場效電晶體的閾值電壓的變動。不過，可基本在整個二氧化矽層，包括其第二、第三或任意附加部分中實現該沉積的二氧化矽的緻密化及開放空位的飽和。
這樣，針對該二氧化矽層的最終厚度的較寬範圍，可將所定義的再生長、缺陷數量的減少及/或開放空位的飽和實現。這可提升該閘極絕緣層的可靠性(尤其相 對於偏壓溫度不穩定性及時間相關的介電擊穿)而可提升包括場效電晶體的積體電路的性能，其中，閘極絕緣層是如這裏所述地形成，以及可降低製造成本。
本發明的主題不限於形成二氧化矽層以設置閘極絕緣層的具體實施例。在其他具體實施例中，這裏所述的方法可用於形成用於閘極絕緣以外的其他目的的二氧化矽層。
而且，本發明的主題不限於藉由化學氣相沉積製程而沉積二氧化矽並在沉積該二氧化矽層的每一部分後作為後處理來執行等離子氧化的具體實施例。相反，這裏所述的方法可應用於已沉積層的多種後處理，且當後處理製程受限於透過該已沉積層的擴散時尤其有利。也可使用二氧化矽以外的其他材料。
下面參照第1a至1g、2a及2b圖描述進一步的具體實施例。
第1a圖顯示依據一具體實施例的製造製程的第一階段中半導體結構100的示意剖視圖。
半導體結構100包括基板101，在該基板上方形成半導體層103。基板101可代表任意適當的載體材料，例如半導體材料、與絕緣材料結合的半導體材料及其類似的。
在具體實施例中，與基板101結合的半導體材料103可形成絕緣體上矽(silicon-on-insulator；SOI)配置，其中，半導體層103形成於基板101的絕緣表面部分 上，例如形成於半導體晶圓上的絕緣層的表面的部分上。
在其他具體實施例中，半導體層103及基板101可形成塊體配置，其中，半導體層103形成於基板101的基本結晶的半導體材料上及/或其中的半導體層103與基板101為一體的。半導體層103及/或基板101中的半導體材料可包括矽。
半導體結構100進一步包括隔離結構102，其在具體實施例中可以淺溝槽隔離的形式設置，以將由隔離結構102圍住的半導體層103的部分與半導體層103的其他部分隔離(未圖示)。
半導體結構100進一步包括半導體層104，其可包括不同於半導體層103的半導體材料。尤其，半導體層104可包括矽-鍺，而半導體層103可包括矽。
由隔離結構102圍住的半導體層103、104的部分可構成場效電晶體116的主動區115，且可包括特定的阱摻雜，摻雜的類型可依據場效電晶體116的類型選擇。為了形成n通道場效電晶體，由隔離結構102圍住的層103的部分可由p型摻雜物摻雜，如果是形成p通道場效電晶體，則其可由n型摻雜物摻雜。
本發明不限於在場效電晶體116的主動區115中設置由不同材料構成的半導體層103、104的具體實施例。作為替代，主動區115可包括單一半導體材料，例如矽。
在具體實施例中，半導體結構100可包括p 通道場效電晶體，其中，主動區包括形成於矽層103上方的矽-鍺層104，如第1a圖所示，且半導體結構100可另外包括n通道場效電晶體，其中，整個主動區形成於包括矽及/或與半導體基板101集成的半導體層中。
可以如下所述製造半導體結構100。
可藉由已知製程設置上面形成有半導體層103的基板101。在半導體層103與基板101形成絕緣體上矽配置的具體實施例中，可採用形成絕緣體上矽結構的已知方法，包括將一半導體晶圓與上面形成有絕緣層的另一半導體晶圓結合及切割該些半導體晶圓的其中一個。在半導體層103與基板101形成塊體配置的具體實施例中，可以完整半導體晶圓的形式設置半導體層103及基板101。隔離結構102可藉由使用形成淺溝槽隔離結構的成熟方法形成，包括光刻技術、蝕刻技術以及沉積及平坦化的製程。在具體實施例中，隔離結構102可包括二氧化矽、氮化矽及其類似的。
半導體層104可藉由在半導體結構上形成半導體層的成熟技術形成(例如，選擇性磊晶生長製程，其中是在半導體層103的表面上選擇性沉積矽-鍺)。不形成矽-鍺層的半導體結構100的部分，例如其中形成有n通道場效電晶體的半導體結構100的部分可由遮罩覆蓋，該選擇性磊晶生長製程是經調整而不會在該遮罩上發生矽-鍺沉積。接著，可藉由蝕刻製程移除該遮罩。
第1b圖顯示在該製造製程的下一階段中半 導體結構100的示意剖視圖。可在半導體結構100上沉積材料層117的第一部分105。材料層117的第一部分105可包括二氧化矽，且可藉由第1b圖中箭頭106所示的一輪沉積製程沉積於半導體層104的表面上。該沉積製程可為化學氣相沉積製程，其中，半導體結構100暴露於反應氣體。在半導體結構100的表面上，該反應氣體的組分彼此化學反應。在該化學反應中形成材料層117的第一部分105的材料。
在具體實施例中，該化學氣相沉積製程可為高溫氧化物製程，其中，半導體結構100暴露於包括矽烷及氧化亞氮的反應氣體。該化學氣相沉積製程可在約650℃至850℃的範圍內的較高溫度下執行。在半導體結構100的表面，可發生該矽烷與該氧化亞氮之間的化學反應，在該化學反應中形成二氧化矽。該二氧化矽可沉積於半導體結構100上以形成材料層117的第一部分105。
本發明不限於執行高溫氧化物製程以沉積材料層117的第一部分105的具體實施例。作為替代，在材料層117包括二氧化矽的具體實施例中，可採用低溫氧化物製程設置材料層117的第一部分105。該低溫氧化物製程為化學氣相沉積製程，其中，反應氣體包括矽烷及氧，且該反應執行於約300℃至約500℃的範圍內的溫度下。
在進一步的具體實施例中，材料層117的第一部分105可由不同於二氧化矽的材料構成，例如氮化矽，且可藉由執行一輪已知的沉積製程沉積氮化矽層而形 成。
第1c圖顯示該製造製程的下一階段中半導體結構100的示意剖視圖。
在形成材料層117的第一部分105後，可執行一輪後處理製程以至少將材料層117的第一部分105改性，如第1c圖中的箭頭108所示。
該後處理製程可包括將半導體結構100暴露於氣體，該氣體包括可與材料層的第一部分105的材料和/或半導體層104的材料化學反應的一個或多個組分。
在具體實施例中，該後處理製程可包括氧化製程，其中，半導體結構100暴露於氧化環境，例如氧等離子體。
該氧等離子體可藉由已知的解耦等離子源設置，其中，半導體結構100設於反應室中，其包括氣體(包括氧，例如基本純的氧、氧與氫的混合物、氧與氮的混和物及/或氧與惰性氣體的混合物(例如氧與氦和/或氬的混合物))，並在包括氧的該氣體中產生放電以至少部分電離包括氧的該氣體。該放電可為射頻放電，或可用於產生微波等離子體。為產生該射頻放電，該解耦等離子源可包括電性連接第一射頻電源的電感線圈(該電感線圈設於半導體結構100上方)，以及電性連接於設置半導體結構100的基板座與地之間的第二射頻電源。該第一及第二射頻源可工作於不同的頻率。
來自該氧等離子體的例如氧原子、離子及/ 或分子等種類可與材料層117的第一部分105反應。在材料層117的第一部分105包括二氧化矽的具體實施例中，在材料層117的第一部分105的該二氧化矽與來自該氧等離子體的該些種類之間的反應可飽和材料層117的第一部分105中的開放空位，並可將材料層117的第一部分105緻密化。
另外，來自該氧等離子體的例如氧原子、離子和/或分子可擴散穿過材料層117的第一部分105，且可與半導體層104的材料反應。在半導體層104包括矽-鍺或矽的具體實施例中，來自該氧等離子體的氧可與層104的矽反應以產生二氧化矽。這樣，鄰近材料層117的第一部分105可形成半導體層104的氧化部分107。形成該氧化部分107可提升材料層117的第一部分105與半導體層104之間的介面的品質。尤其，可降低該介面處的缺陷密度。
在該等離子氧化製程的該輪108中，該等離子氧化製程的參數可經調整以使半導體層104的氧化部分107的厚度在約2埃至約6埃的範圍內。尤其，該等離子氧化製程的參數可包括射頻功率、該等離子氧化製程的時間，以及該等離子氧化製程期間的氣體流量。
第1d圖顯示在該製造製程的下一階段中半導體結構100的示意剖視圖。
在該後處理製程的該輪108後，可沉積材料層117的第二部分109。材料層117的第二部分109可由與 第一部分105實質相同的材料構成。尤其，在材料層117的第一部分105包括二氧化矽的具體實施例中，該材料層的第二部分109也可包括二氧化矽。
材料層117的第二部分109可藉由與形成材料層117的第一部分105中採用的沉積製程的類型相同的一輪沉積製程而形成，如第1d圖的箭頭110所示。
在該沉積製程的該輪110中，該沉積製程的參數的至少其中一些可基本對應於形成材料層117的第一部分105中採用的沉積製程的參數。尤其，在用於形成材料層117的第一部分105及第二部分109的沉積製程為化學氣相沉積製程的具體實施例中，該化學氣相沉積製程的參數，例如反應氣體的組成、反應氣體的組分的流量以及溫度在形成材料層的第一部分105以及形成材料層的第二部分109中可基本一致。
不過，用於形成材料層117的第二部分109的該沉積製程的該輪110的持續時間可不同於用於形成材料層117的第一部分105的該沉積製程的該輪106的持續時間，以使第二部分109可具有不同於第一部分105的厚度。
尤其，與該沉積製程的該輪106相比，該沉積製程的該輪110可以較長時間執行，以使材料層117的第二部分109具有比第一部分105較大的厚度，或者與該沉積製程的該輪106相比，該沉積製程的該輪110可以較短時間執行，以使第二部分109比第一部分105薄。
作為替代，該沉積製程的該輪106、110的持續時間可實質相同，以使材料層117的第一部分105的厚度與材料層117的第二部分109的厚度實質相同。
第1e圖顯示該製造製程的下一階段中半導體結構100的示意剖視圖。
在沉積材料層117的第二部分109後，可執行該後處理製程的第二輪，如第1e圖中的箭頭111所示。 在沉積材料層117的第二部分109後執行的該後處理製程可為與沉積材料層117的第一部分105後執行的後處理製程的類型相同的後處理製程。在具體實施例中，該後處理製程的參數的至少其中一些與在該後處理製程的該輪108、111中可實質相同。
在該後處理製程包括暴露半導體結構100於等離子體(例如氧等離子體)的具體實施例中，在該後處理製程的該輪111中使用的等離子製程的參數，例如氣體組成、壓力、溫度以及氣體流量可基本對應於在形成材料層117的第一部分105後執行的該後處理製程的該輪108的參數。
而且，在具體實施例中，該後處理製程的該輪111的持續時間與該後處理製程的該輪108的持續時間可實質相同。
在其他具體實施例中，該後處理製程的至少一參數可在該後處理製程的該輪108、111中為不同。例如，在材料層117的第二部分109具有比第一部分105大 的厚度時，與該後處理製程的該輪108相比，該後處理製程的該輪111可以較長時間執行；又如果材料層117的第二部分109的厚度比第一部分105的厚度小，則與該後處理製程的該輪108相比，該後處理製程的該輪111可以較短時間執行。
第1f圖顯示該製造製程的下一階段中半導體結構100的示意剖視圖。
在該後處理製程的該輪111後，可在材料層117上形成材料層112。
材料層112可包括與二氧化矽的介電常數相比具有較大介電常數的高介電常數材料。在具體實施例中，材料層112的材料可具有約為10或更大的介電常數。 材料層112可包括氧化鉿、氧化鋯、矽酸鉿、矽酸鋯或另一高介電常數材料，或一種或多種此類材料的混合物。
材料層112可藉由第1f圖中的箭頭113所示的沉積製程而形成。沉積製程113可為沉積高介電常數材料的已知製程，例如化學氣相沉積及/或原子層沉積。
材料層117(可包括二氧化矽)與材料層112(可包括高介電常數材料)的結合可形成場效電晶體116的閘極絕緣層118。
閘極絕緣層118的總厚度(基本等於半導體層104的氧化部分107、材料層117的第一部分105、材料層117的第二部分109及材料層112的厚度之和)可大於約30埃及/或可在約30埃至約80埃的範圍內。閘極絕緣層 118的這樣一較大厚度可幫助降低場效電晶體116中的漏電流。
第1g圖顯示該製造製程的下一階段中半導體結構100的示意剖視圖。
可在第二材料層112上方形成閘極電極114，且可移除不在閘極電極114下方的半導體層104的氧化部分107、材料層117及材料層112的部分。
可藉由形成場效電晶體的閘極電極的成熟技術來執行閘極電極114的形成。在具體實施例中，閘極電極114可包括一個或多個層，以使閘極電極114的功函數適應閘極絕緣層118。該些層可鄰近第二材料層112設置。而且，在具體實施例中，閘極電極114可為金屬閘極電極或全矽化閘極電極。在其他具體實施例中，閘極電極114可為多晶矽閘極電極。
形成場效電晶體116可進一步包括在鄰近閘極電極114處形成摻雜的源/汲極區域(未圖示)。該源/汲極區域可藉由已知的製程形成，包括形成側間隙壁及/或離子注入。可在形成閘極電極114之後或形成閘極電極114之前形成該源/汲極區域。
本發明的主題不限於材料層僅包括獨立形成的兩部分並執行兩輪後處理製程的具體實施例。在其他具體實施例中，可執行更多輪沉積製程，以分別沉積材料層的一部分，且可在每輪該沉積製程後執行一輪後處理製程。
下面參照第2a及2b圖描述沉積材料層的三部分並在沉積每一部分後執行一後處理製程的說明性具體實施例。出於方便，在第1a至1g圖中以及在第2a及2b圖中，相同的元件符號是用於表示類似的元件，且第2a及2b圖中所示的元件可具有與由相同元件符號表示的第1a至1g圖所示元件對應的特徵。
第2a圖顯示製造製程的一階段中半導體結構200的示意剖視圖。半導體結構200包括基板101，隔離結構102，半導體材料層103、104，材料層217的第一部分105、由與第一部分105實質相同的材料構成的材料層217的第二部分109，以及設置於材料層217的第一部分105與半導體材料層104之間的半導體材料層104的氧化部分107。
半導體結構200的該些特徵可參照第1a至1e圖而如上所述地形成。尤其，可執行第一輪沉積製程以形成材料層217的第一部分105。接著，可執行第一輪後處理製程以將材料層217的第一部分105及/或形成半導體材料層104的氧化部分107改性。隨後，可執行第二輪該沉積製程以形成材料層217的第二部分109，且可執行第二輪該後處理製程以將材料層217的第二部分109改性。
在該後處理製程的該第二輪後，可執行第2a圖的箭頭202所示的沉積製程的第三輪以形成材料層217的第三部分201。用於形成材料層217的第三部分201的該沉積製程的該輪202可具有與用於形成材料層217的 第一部分105及第二部分109的該沉積製程的該些輪的特徵基本對應的特徵。
尤其，用於形成第三部分201的該沉積製程可為化學氣相沉積製程，其中，該化學氣相沉積製程的參數的其中一些或全部可與用於沉積第一部分105及第二部分109的化學氣相沉積製程的參數實質相同。用於形成材料層217的第三部分201的該沉積製程的持續時間可比用於形成第一部分105及/或第二部分109的該沉積製程的該些輪的持續時間長或短，以比材料層217的第一部分105以及第二部分109的厚度來得增加或降低材料層217的第三部分201的厚度。作為替代，用於形成材料層217的第三部分201的該沉積製程的該輪202的持續時間可與用於形成材料層217的第一部分105的該沉積製程的該輪及/或用於形成材料層217的第二部分109的該沉積製程的該輪的持續時間實質相同。
第2b圖顯示該製造製程的下一階段中半導體結構200的示意剖視圖。
在沉積材料層217的第三部分201後，可執行一輪後處理製程，如圖2b的箭頭203所示。該後處理製程的該輪203的特徵可基本對應沉積材料層217的第一部分105後以及沉積材料層217的第二部分109執行的後處理製程的特徵。尤其，在材料層217包括二氧化矽的具體實施例中，後處理製程203可為等離子氧化製程，其可藉由解耦等離子源執行。
在該後處理製程的該輪203後，與參照第1f圖的上述第二材料層112類似的另一材料層可形成於材料層217的第三部分201上及/或與參照第1g圖的上述閘極電極114類似的閘極電極可形成於第二材料層217的上方。作為替代，在該後處理製程的該輪203後，可在第三部分201上形成材料層217的第四部分，且可執行後處理製程以將該第四部分改性。接著，可選擇性執行進一步的沉積製程及進一步的後處理製程。
在閱讀本說明後，本發明的進一步修改及變更對於熟悉本領域的技術人員將變得更加清楚。因此，本說明僅為說明性質，目的在於教導熟悉本領域的技術人員執行本發明所揭露的原理的一般方式。應當理解的是，這裏顯示並描述的形式將視為當前的較佳具體實施例。
100‧‧‧半導體結構
101‧‧‧基板、半導體基板
102‧‧‧隔離結構
103‧‧‧半導體層
104‧‧‧半導體層
115‧‧‧主動區
116‧‧‧場效電晶體

Claims (3)

  1. 一種形成場效電晶體的方法，包括：設置包括半導體材料的半導體結構；在該半導體材料上形成閘極絕緣層，其中，形成該閘極絕緣層包括：執行化學氣相沉積製程的第一輪，以在該半導體材料上沉積二氧化矽層的第一部分；在該化學氣相沉積製程的該第一輪後，執行等離子氧化製程的第一輪，其中，將與該二氧化矽層的該第一部分鄰近的該半導體材料的一部分氧化；在該等離子氧化製程的該第一輪後，執行該化學氣相沉積製程的第二輪，以在該二氧化矽層的該第一部分上沉積該二氧化矽層的第二部分；以及在該化學氣相沉積製程的該第二輪後，執行該等離子氧化製程的第二輪；該方法還包括：在該閘極絕緣層上方形成閘極電極。
  2. 如申請專利範圍第1項所述之形成場效電晶體的方法，其中，形成該閘極絕緣層還包括在該二氧化矽層上形成與二氧化矽相比具有較大介電常數的材料層。
  3. 如申請專利範圍第2項所述之形成場效電晶體的方法，其中，形成該閘極絕緣層還包括：在該等離子氧化製程的該第二輪後，執行一輪或多輪該化學氣相沉積製程，以沉積該二氧化矽層的一 個或多個附加部分，其中，在每輪該化學氣相沉積製程後執行一輪該等離子氧化製程。
TW102123943A 2012-08-31 2013-07-04 於半導體結構中形成材料層之方法 TWI528557B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/601,072 US8993459B2 (en) 2012-08-31 2012-08-31 Method of forming a material layer in a semiconductor structure

Publications (2)

Publication Number Publication Date
TW201409704A TW201409704A (zh) 2014-03-01
TWI528557B true TWI528557B (zh) 2016-04-01

Family

ID=50098624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123943A TWI528557B (zh) 2012-08-31 2013-07-04 於半導體結構中形成材料層之方法

Country Status (6)

Country Link
US (1) US8993459B2 (zh)
KR (1) KR101562955B1 (zh)
CN (1) CN103681351B (zh)
DE (1) DE102013214300B4 (zh)
SG (1) SG2013053368A (zh)
TW (1) TWI528557B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
JP7278146B2 (ja) * 2019-05-20 2023-05-19 東京エレクトロン株式会社 成膜方法
US11594455B2 (en) * 2021-01-05 2023-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the same
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572704B1 (en) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
KR0124629B1 (ko) * 1994-02-23 1997-12-11 문정환 불휘발성 반도체 메모리장치의 제조방법
US6348373B1 (en) 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6410461B1 (en) * 2001-05-07 2002-06-25 Advanced Micro Devices, Inc. Method of depositing sion with reduced defects
KR100744590B1 (ko) 2002-03-29 2007-08-01 동경 엘렉트론 주식회사 하지 절연막의 형성 방법 및 반도체 제조 장치
US6809043B1 (en) * 2002-06-19 2004-10-26 Advanced Micro Devices, Inc. Multi-stage, low deposition rate PECVD oxide
KR100496888B1 (ko) 2003-03-06 2005-06-23 삼성전자주식회사 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법
JP4526995B2 (ja) 2004-04-09 2010-08-18 東京エレクトロン株式会社 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
US7074680B2 (en) * 2004-09-07 2006-07-11 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100644410B1 (ko) 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US8617976B2 (en) * 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors

Also Published As

Publication number Publication date
US8993459B2 (en) 2015-03-31
CN103681351A (zh) 2014-03-26
KR101562955B1 (ko) 2015-10-23
US20140065808A1 (en) 2014-03-06
CN103681351B (zh) 2016-09-07
SG2013053368A (en) 2014-03-28
TW201409704A (zh) 2014-03-01
KR20140029304A (ko) 2014-03-10
DE102013214300B4 (de) 2015-05-13
DE102013214300A1 (de) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI453820B (zh) 半導體裝置及其方法
TWI528557B (zh) 於半導體結構中形成材料層之方法
US8319287B2 (en) Tunable gate electrode work function material for transistor applications
US9034747B2 (en) Semiconductor device with metal gates and method for fabricating the same
US8741710B2 (en) Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium
JP2009059882A (ja) 半導体装置
KR20050021336A (ko) 반도체 장치 및 그 제조 방법
JP2013506289A (ja) 酸素拡散バリア層を有する半導体デバイスおよびそれを製造するための方法
US20140048891A1 (en) Pmos transistors and fabrication method
JP4489368B2 (ja) 半導体装置およびその製造方法
JP2005064317A (ja) 半導体装置
US7944004B2 (en) Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
JPWO2012090482A1 (ja) 半導体装置の製造方法および装置
JPWO2005074037A1 (ja) 半導体装置の製造方法
JP2011253931A (ja) 半導体装置及びその製造方法
US20130234218A1 (en) Metal oxide semiconductor (mos) device with locally thickened gate oxide
KR20130029527A (ko) 반도체장치 제조 방법
KR20120089147A (ko) 반도체 소자의 제조 방법
JP5141321B2 (ja) 半導体装置の製造方法
KR102553773B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
JP4550916B2 (ja) ナノシリコン半導体基板を用いた半導体回路装置の製造方法
KR20020028476A (ko) 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
JP2012023119A (ja) 半導体装置及びその製造方法
JP2022014645A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees