DE102013214300A1 - Verfahren zum Bilden einer Materialschicht in einer Halbleiterstruktur - Google Patents

Verfahren zum Bilden einer Materialschicht in einer Halbleiterstruktur Download PDF

Info

Publication number
DE102013214300A1
DE102013214300A1 DE102013214300.1A DE102013214300A DE102013214300A1 DE 102013214300 A1 DE102013214300 A1 DE 102013214300A1 DE 102013214300 A DE102013214300 A DE 102013214300A DE 102013214300 A1 DE102013214300 A1 DE 102013214300A1
Authority
DE
Germany
Prior art keywords
material layer
layer
pass
deposition process
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013214300.1A
Other languages
English (en)
Other versions
DE102013214300B4 (de
Inventor
Carsten Grass
Martin Trentzsch
Boris Bayha
Peter Krottenthaler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102013214300A1 publication Critical patent/DE102013214300A1/de
Application granted granted Critical
Publication of DE102013214300B4 publication Critical patent/DE102013214300B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Verfahren umfasst ein Abscheiden eines ersten Teils einer ersten Materialschicht auf einer Halbleiterstruktur. Ein erster Durchlauf eines Nachbehandlungsprozesses wird ausgeführt, um mindestens den ersten Teil der ersten Materialschicht zu verändern. Nach dem ersten Durchlauf des Nachbehandlungsprozesses wird ein zweiter Teil der ersten Materialschicht abgeschieden. Der zweite Teil wird aus im Wesentlichen dem gleichen Material gebildet wie der erste Teil. Nach der Abscheidung des zweiten Teils der ersten Materialschicht wird ein zweiter Durchlauf des Nachbehandlungsprozesses ausgeführt, um mindestens den zweiten Teil der ersten Materialschicht zu verändern

Description

  • Die Erfindung bezieht sich allgemein auf das Gebiet der integrierten Schaltkreise, insbesondere auf die Bildung eines Materials auf einer Halbleiterstruktur.
  • Integrierte Schaltkreise umfassen üblicherweise eine große Anzahl von Schaltkreiselementen, die insbesondere Feldeffekttransistoren umfassen. In einem Feldeffekttransistor kann eine Gateelektrode durch eine Gateisolierschicht von einem Kanalgebiet getrennt sein, wobei die Gateisolierschicht die Gateelektrode und das Kanalgebiet elektrisch voneinander isoliert. Neben dem Kanalgebiet sind ein Sourcegebiet und ein Draingebiet gebildet. Das Kanalgebiet, das Sourcegebiet und das Draingebiet können in einem Halbleitermaterial gebildet sein, wobei die Dotierung des Kanalgebiets invers zur Dotierung des Sourcegebiets und des Draingebiets ist. Somit befindet sich zwischen dem Sourcegebiet und dem Kanalgebiet sowie zwischen dem Kanalgebiet und dem Draingebiet jeweils ein PN-Übergang.
  • Der Feldeffekttransistor kann in Abhängigkeit von einer elektrischen Spannung, die an seine Gateelektrode angelegt wird, zwischen einem Ein-Zustand, in dem eine relative hohe elektrische Leitfähigkeit zwischen dem Sourcegebiet und dem Draingebiet vorhanden ist, und einem Aus-Zustand, in dem zwischen dem Sourcegebiet und dem Draingebiet eine relativ geringe elektrische Leitfähigkeit vorhanden ist, geschaltet werden. Abhängig von der Dotierung des Kanalgebiets unterscheidet man zwischen N-Kanaltransistoren, in denen die elektrische Leitfähigkeit zwischen dem Sourcegebiet und dem Draingebiet im Ein-Zustand im Wesentlichen durch Elektronen bewirkt wird, und P-Kanaltransistoren, in denen die elektrische Leitfähigkeit zwischen dem Sourcegebiet und dem Draingebiet im Wesentlichen durch Löcher bewirkt wird.
  • Bei der Miniaturisierung von Feldeffekttransistoren können bestimmte Probleme auftreten. Diese Probleme können eine Verringerung der elektrischen Leitfähigkeit des Kanalgebiets umfassen. Es wurde vorgeschlagen, zur Vergrößerung der elektrischen Leitfähigkeit des Kanalgebiets ein Kanalgebiet mit Siliziumgermanium herzustellen. Siliziumgermanium kann insbesondere eine größere Beweglichkeit der Löcher bewirken, so dass ein Kanalgebiet aus Siliziumgermanium bei der Vergrößerung der elektrischen Leitfähigkeit des Kanalgebiets eines P-Kanaltransistors besonders nützlich sein kann.
  • Weitere Probleme, die bei der Miniaturisierung von Feldeffekttransistoren auftreten können, können eine Abhängigkeit des Steuerstroms des Transistors von der Kanallänge umfassen. Der Steuerstrom wird durch eine Kapazität zwischen der Gateelektrode und dem Kanalgebiet beeinflusst, die wiederum von der Dicke und der Dielektrizitätskonstante der Gateisolierschicht abhängt.
  • Herkömmlicherweise wurde die Gateisolierschicht aus Siliziumdioxid gebildet. Bei den Größen von Feldeffekttransistoren, die in aktuellen integrierten Schaltkreisen verwendet werden, wäre jedoch eine extrem geringe Dicke einer aus im Wesentlichen reinem Siliziumdioxid gebildeten Gateisolierschicht erforderlich, um einen brauchbaren Steuerstrom der Transistoren zu erhalten. Eine sehr dünne Gateisolierschicht kann jedoch mit Problemen verbunden sein, die insbesondere Leckströme umfassen, die durch Tunneln von Ladungsträgern durch die Gateisolierschicht verursacht werden.
  • Um solche Probleme zu vermeiden, können zur Bildung der Gateisolierschicht Materialien mit einer größeren Dielektrizitätskonstante als Siliziumdioxid (sogenannte ”High-k-Materialien”) verwendet werden. Eine relativ hohe Dielektrizitätskonstante der Gateisolierschicht kann die Kapazität zwischen der Gateelektrode und dem Kanalgebiet im Vergleich zu einer Gateisolierschicht gleicher Dicke mit einer geringeren Dielektrizitätskonstante erhöhen, so dass eine größere Dielektrizitätskonstante der Gateisolierschicht trotz einer relativ großen Dicke der Gateisolierschicht eine relativ hohe Kapazität ermöglichen kann.
  • Gateisolierschichten, die ein High-k-Material enthalten, können eine relativ dünne Schicht aus Siliziumdioxid, die auf dem Kanalgebiet aus Siliziumgermanium oder Silizium gebildet ist, und eine Schicht aus einem High-k-Material, die auf der Siliziumdioxidschicht gebildet ist, umfassen. Die Siliziumdioxidschicht kann die Oberfläche des Kanalgebiets aus Siliziumgermanium oder Silizium passivieren und im Vergleich zu einer direkten Abscheidung des High-k-Materials auf dem Halbleitermaterial des Kanalgebiets das Niveau von Grenzflächenzuständen verringern.
  • Feldeffekttransistoren mit Gateisolierschichten, die, wie oben beschrieben, ein High-k-Material enthalten, können jedoch auch mit bestimmten Problemen verbunden sein.
  • An einer Grenzfläche zwischen dem Siliziumdioxid der Gateisolierschicht und dem Kanalgebiet können Gateoxid-Integritätsdefekte (GOI-Defekte, die englische Abkürzung steht für „Gate Oxide Integrity”) auftreten, die Stellen umfassen, an denen lokal eine verringerte Durchbruchspannung der Gateisolierschicht vorliegt. GOI-Defekte können die Wahrscheinlichkeit von Versagensmechanismen wie dem zeitabhängigen dielektrischen Durchbruch (TDDP, die englische Abkürzung steht für ”Time Dependent Dielectric Breakdown”), bei dem ein dielektrischer Durchbruch der Gateisolierschicht infolge des Anliegens eines relativ schwachen elektrischen Felds über einen langen Zeitraum auftritt, erhöhen.
  • Probleme, die in Feldeffekttransistoren mit einer Gateisolierschicht, die, wie oben beschrieben, ein High-k-Material enthält, auftreten können, können auch eine Spannungs-Temperatur-Instabilität (BTI, die englische Abkürzung steht für ”Bias Temperature Instability”) umfassen. Die BTI, die eine negative Spannungs-Temperatur-Instabilität (NBTI) in P-Kanaltransistoren und eine positive Spannungs-Temperatur-Instabilität (PBTI) in N-Kanaltransistoren umfasst, kann mit der Zeit zu einer Veränderung der Schwellwertspannung des Transistors führen, was nachteilige Auswirkungen auf die Funktionsfähigkeit eines integrierten Schaltkreises, in dem sich der Transistor befindet, haben kann. Defekte an der Grenzfläche zwischen dem Kanalgebiet und der Gateisolierschicht und/oder Defekte innerhalb der Gateisolierschicht, insbesondere Defekte innerhalb einer Siliziumdioxidschicht in der Gateisolierschicht können die Wahrscheinlichkeit, dass eine Spannungs-Temperatur-Instabilität auftritt, erhöhen.
  • Eine Erhöhung der Dicke der Gateisolierschicht und/oder der Dicke eines Teils der Gateisolierschicht, der Siliziumdioxid enthält, kann die Integrität des Gateoxids verbessern, insbesondere im Hinblick auf den zeitabhängigen dielektrischen Durchbruch und die Spannungs-Temperatur-Instabilität. Eine Erhöhung der Dicke der Gateisolierschicht kann jedoch die Kapazität zwischen der Gateelektrode und dem Kanalgebiet nachteilig beeinflussen und zu einer Erhöhung der Schwellwertspannung des Feldeffekttransistors führen. Somit kann die Leistungsfähigkeit des Feldeffekttransistors nachteilig beeinflusst werden und Spezifikationsgrenzen können möglicherweise nicht mehr eingehalten werden. Während manche dieser Probleme durch Kombinieren einer erhöhten Dicke des Siliziumdioxids in der Gateisolierschicht mit einer Nitridierung verringert werden können, kann die Nitridierung mit einer Verschlechterung eines integrierten Schaltkreises, in dem sich der Feldeffekttransistor befindet, verbunden sein und die Herstellungskosten erhöhen.
  • Angesichts der oben beschriebenen Situation ist eine Aufgabe der Erfindung, Herstellungstechniken bereitzustellen, die eine Verbesserung der Qualität einer Gateisolierschicht, insbesondere der Qualität des Siliziumdioxids in einer Gateisolierschicht, die zusätzlich zu einer Schicht aus einem Material mit einer größeren Dielektrizitätskonstanten als Siliziumdioxid eine Siliziumdioxidschicht enthält, ermöglichen, wobei die Auswirkungen von einem oder mehreren der oben genannten Probleme vermieden oder wenigstens verringert werden.
  • Außerdem ist eine Aufgabe der Erfindung, Herstellungstechniken bereitzustellen, die eine Verbesserung der Qualität einer Materialschicht ermöglichen, deren Herstellung einen Abscheidungsprozess und einen Nachbehandlungsprozess, der nach dem Abscheidungsprozess ausgeführt wird, umfasst, insbesondere einen Nachbehandlungsprozess, der auf einer Diffusion von Teilchen durch ein bei dem Abscheidungsprozess abgeschiedenes Material basiert.
  • Erfindungsgemäß werden die genannten Aufgaben durch ein Verfahren gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 18 gelöst. Ausführungsformen der Erfindung können die in den abhängigen Ansprüchen definierten Merkmale aufweisen.
  • Im Folgenden werden Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen und in denen:
  • 1a–1g schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens gemäß einer veranschaulichenden Ausführungsform zeigen; und
  • 2a–2b schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens gemäß einer veranschaulichenden Ausführungsform zeigen.
  • Ein hierin angegebenes erfindungsgemäßes Verfahren umfasst ein Abscheiden eines ersten Teils einer ersten Materialschicht auf einer Halbleiterstruktur. Es wird ein erster Durchlauf eines Nachbehandlungsprozesses zum Verändern von mindestens dem ersten Teil der ersten Materialschicht ausgeführt. Nach dem ersten Durchlauf des Nachbehandlungsprozesses wird ein zweiter Teil der ersten Materialschicht abgeschieden. Der zweite Teil wird aus im Wesentlichen dem gleichen Material gebildet wie der erste Teil. Nach der Abscheidung des zweiten Teils der ersten Materialschicht wird ein zweiter Durchlauf des Nachbehandlungsprozesses ausgeführt, um mindestens den zweiten Teil der ersten Materialschicht zu verändern.
  • Ein hierin angegebenes erfindungsgemäßes Verfahren zum Bilden eines Feldeffekttransistors umfasst ein Bereitstellen einer Halbleiterstruktur mit einem Halbleitermaterial. Auf dem Halbleitermaterial wird eine Gateisolierschicht gebildet. Das Bilden der Gateisolierschicht umfasst ein Ausführen eines ersten Durchlaufs eines chemischen Dampfabscheidungsprozesses, um auf einem Halbleitermaterial einen ersten Teil einer Siliziumdioxidschicht abzuscheiden. Nach dem ersten Durchlauf des chemischen Dampfabscheidungsprozesses wird ein erster Durchlauf eines Plasmaoxidationsprozesses ausgeführt. Bei dem Plasmaoxidationsprozess wird ein Teil des Halbleitermaterials, der dem ersten Teil der Siliziumdioxidschicht benachbart ist, oxidiert. Nach dem ersten Durchlauf des Plasmaoxidationsprozesses wird ein zweiter Durchlauf des chemischen Dampfabscheidungsprozesses ausgeführt, um auf dem ersten Teil der Siliziumdioxidschicht einen zweiten Teil der Siliziumdioxidschicht abzuscheiden. Nach dem zweiten Durchlauf des chemischen Dampfabscheidungsprozesses wird ein zweiter Durchlauf des Plasmaoxidationsprozesses ausgeführt. Das Verfahren umfasst außerdem ein Bilden einer Gateelektrode über der Gateisolierschicht.
  • Die Erfindung stellt Verfahren zur Verfügung, in denen zwei oder mehr Teile einer Materialschicht auf einer Halbleiterstruktur abgeschieden werden. Die Teile der Materialschicht können aus im Wesentlichen dem gleichen Material gebildet werden. Nach der Abscheidung von jedem Teil der Materialschicht kann ein Durchlauf eines Nachbehandlungsprozesses ausgeführt werden. Bei jedem Durchlauf des Nachbehandlungsprozesses wird mindestens der Teil der Materialschicht, der vor dem jeweiligen Durchlauf des Nachbehandlungsprozesses abgeschieden wurde, verändert.
  • In Ausführungsformen kann jeder der Teile der Materialschicht Siliziumdioxid enthalten und mit Hilfe eines Durchlaufs eines chemischen Dampfabscheidungsprozesses abgeschieden werden. Der chemische Dampfabscheidungsprozess kann ein Hochtemperatur-Oxidprozess sein, bei dem Siliziumdioxid durch eine chemische Reaktion zwischen Silan und Distickstoffmonoxid bei einer Abscheidungstemperatur in einem Bereich von ungefähr 650–850°C erzeugt wird. Der Nachbehandlungsprozess kann einen Plasmaoxidationsprozess umfassen, bei dem die Halbleiterstruktur einer oxidierenden Umgebung ausgesetzt wird, die durch eine elektrische Entladung erzeugt wird, beispielsweise durch eine elektrische Entladung bei Radiofrequenz in einem sauerstoffhaltigen Gas. Der Plasmaoxidationsprozess kann ein entkoppelter Oxidationsprozess (im Englischen: „decoupled Oxidation process”) sein und mit Hilfe einer bekannten entkoppelten Plasmaquelle (im Englischen: „decoupled plasma source”) ausgeführt werden. Bei jedem Durchlauf des Plasmaoxidationsprozesses können Sauerstoffionen, Sauerstoffatome und/oder Sauerstoffmoleküle chemisch mit dem Siliziumdioxid des Teils der Siliziumdioxidschicht, der vor dem jeweiligen Durchlauf des Nachbehandlungsprozesses abgeschieden wurde, reagieren. Dadurch kann das abgeschiedene Siliziumdioxid verdichtet werden und offene Gitterlücken im abgeschiedenen Siliziumdioxid können gesättigt werden, wodurch die Qualität der Siliziumdioxidschicht verbessert werden kann.
  • In Ausführungsformen kann das Verfahren zum Bilden einer Siliziumdioxidschicht verwendet werden, die in einer Gateisolierschicht eines Feldeffekttransistors enthalten ist. Insbesondere kann sich die Siliziumdioxidschicht zwischen einem Kanalgebiet, das Siliziumgermanium und/oder Silizium enthält, und einem High-k-Material mit einer größeren Dielektrizitätskonstante als Siliziumdioxid befinden. In solchen Ausführungsformen kann bei dem Durchlauf des Nachbehandlungsprozesses, der nach der Abscheidung des ersten Teils der Siliziumdioxidschicht ausgeführt wird, ein Teil des Halbleitermaterials des Kanalgebiets, der dem ersten Teil der Siliziumdioxidschicht benachbart ist, oxidiert werden, so dass neben einer Sättigung von offenen Gitterlücken in dem Siliziumdioxid ein Weiterwachsen der Siliziumdioxidschicht an der Grenzfläche zwischen dem Siliziumdioxid und dem Siliziumgermanium und/oder Silizium auftreten kann. Zum Erzeugen eines definierten Wachstums können Parameter des Plasmaoxidationsprozesses wie beispielsweise die Plasmaleistung, die Dauer des Plasmaoxidationsprozesses und der Fluss von Gasen, insbesondere der Sauerstofffluss, geeignet angepasst werden.
  • Bei dem Durchlauf des Nachbehandlungsprozesses, der nach der Abscheidung des zweiten, dritten oder beliebigen weiteren Teils der Siliziumdioxidschicht ausgeführt wird, können der erste Teil und eventuell vorhandene andere, früher abgeschiedene Teile der Siliziumdioxidschicht eine Diffusion von Sauerstoff zur Grenzfläche zwischen dem Siliziumgermaniumhalbleitermaterial und/oder Siliziumhalbleitermaterial und der Siliziumoxidschicht verringern, wodurch die auftretende Weiteroxidation begrenzt werden kann. Dadurch können nachteilige Auswirkungen einer zu starken Oxidation von Halbleitermaterial an der Grenzfläche wie beispielsweise einer Bildung von Germaniumansammlungen (falls das Halbleitermaterial Germanium enthält, wie beispielsweise im Fall von Siliziumgermanium), eine schlechte Qualität der Grenzfläche und/oder eine Veränderung der Schwellwertspannung des Feldeffekttransistors vermieden oder wenigstens verringert werden. Eine Verdichtung des abgeschiedenen Siliziumdioxids und eine Sättigung offener Gitterlücken können jedoch im Wesentlichen in der gesamten Siliziumdioxidschicht bewirkt werden, auch im zweiten, dritten oder beliebigen weiteren Teil davon.
  • Somit kann in einem relativ breiten Bereich von endgültigen Dicken der Siliziumdioxidschicht ein definiertes Weiterwachsen, eine Verringerung der Anzahl von Defekten und/oder eine Sättigung offener Gitterlücken bewirkt werden. Das kann eine Verbesserung der Zuverlässigkeit der Gateisolierschicht ermöglichen, insbesondere im Hinblick auf die Spannungs-Temperatur-Instabilität und den zeitabhängigen dielektrischen Durchbruch, kann die Leistungsfähigkeit eines integrierten Schaltkreises, der Feldeffekttransistoren enthält, in denen die Gateisolierschicht wie hier beschrieben gebildet ist, verbessern und die Herstellungskosten verringern.
  • Die Erfindung ist nicht auf Ausführungsformen beschränkt, in denen eine Siliziumdioxidschicht zur Herstellung einer Gateisolierschicht gebildet wird. In anderen Ausführungsformen können Verfahren wie die hier beschriebenen auch verwendet werden, um Siliziumdioxidschichten zu bilden, die für andere Zwecke als für die Isolation eines Gates verwendet werden.
  • Außerdem ist die Erfindung nicht auf Ausführungsformen beschränkt, in denen Siliziumdioxid mit Hilfe eines chemischen Dampfabscheidungsprozesses abgeschieden wird und nach der Abscheidung von jedem Teil der Siliziumdioxidschicht eine Plasmaoxidation ausgeführt wird. Stattdessen können Verfahren wie die hier beschriebenen bei einer großen Zahl von Nachbehandlungen einer abgeschiedenen Schicht angewendet werden, und sie können besonders nützlich sein, wenn der Nachbehandlungsprozess durch die Diffusion durch die abgeschiedene Schicht begrenzt ist. Andere Materialien als Siliziumdioxid können ebenfalls verwendet werden.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem ersten Stadium eines Herstellungsprozesses gemäß einer Ausführungsform. Die Halbleiterstruktur 100 umfasst ein Substrat 101, über dem eine Halbleiterschicht 103 gebildet ist. Das Substrat 101 kann ein beliebiges geeignetes Trägermaterial darstellen, beispielsweise ein Halbleitermaterial, ein Halbleitermaterial in Kombination mit einem isolierenden Material und dergleichen.
  • In Ausführungsformen kann das Halbleitermaterial 103 zusammen mit dem Substrat 101 eine Silizium-auf-Isolator-Anordnung (SOI-Anordnung, die englische Abkürzung SOI steht für ”Silicon On Insulator”) bilden, in der die Halbleiterschicht 103 auf einem isolierenden Oberflächenabschnitt des Substrats 101 gebildet ist, beispielsweise auf einem Teil einer Oberfläche einer isolierenden Schicht, die auf einem Halbleiterwafer gebildet ist.
  • In anderen Ausführungsformen können die Halbeiterschicht 103 und das Substrat 101 eine massive Struktur bilden, in der die Halbleiterschicht 103 auf einem im Wesentlichen kristallinen Halbleitermaterial des Substrats 101 gebildet ist und/oder in der die Halbleiterschicht 103 und das Substrat 101 einstückig sind. Die Halbleiterschicht 103 und/oder ein Halbleitermaterial im Substrat 101 können Silizium enthalten.
  • Die Halbleiterstruktur 100 umfasst außerdem eine Isolationsstruktur 102, die in Ausführungsformen in Form von Flachgrabenisolationen, die einen Teil der Halbleiterschicht 103, der von der Isolationsstruktur 102 umschlossen ist, von anderen Teilen der Halbleiterschicht 103 (nicht gezeigt) trennen, bereitgestellt werden kann.
  • Die Halbleiterstruktur 100 umfasst außerdem eine Halbleiterschicht 104, die ein anderes Halbleitermaterial enthalten kann als die Halbleiterschicht 103. Insbesondere kann die Halbleiterschicht 104 Siliziumgermanium enthalten und die Halbleiterschicht 103 kann Silizium enthalten.
  • Die Teile der Halbleiterschichten 103, 104, die von der Isolationsstruktur 102 umschlossen werden, können ein aktives Gebiet 115 eines Feldeffekttransistors 116 bilden und eine spezielle Wannendotierung aufweisen, wobei die Art der Dotierung entsprechend dem Typ des Feldeffekttransistors 116 gewählt wird. Zum Bilden eines N-Kanal-Feldeffekttransistors kann der Teil der Schicht 103, der von den Isolationsstrukturen 102 umschlossen wird, mit einem Dotierstoff vom P-Typ dotiert werden und er kann mit einem Dotierstoff vom N-Typ dotiert werden, wenn ein P-Kanal-Feldeffekttransistor gebildet wird.
  • Die vorliegenden Angaben sind nicht auf Ausführungsformen beschränkt, in denen sich im aktiven Gebiet 115 des Feldeffekttransistors 116 Halbleiterschichten 103, 104, die aus unterschiedlichen Materialien gebildet sind, befinden. Alternativ kann das aktive Gebiet 115 ein einziges Halbleitermaterial enthalten, beispielsweise Silizium.
  • In Ausführungsformen kann die Halbleiterstruktur 100 P-Kanal-Feldeffekttransistoren enthalten, in denen das aktive Gebiet eine Siliziumgermaniumschicht 104 enthält, die über einer Siliziumschicht 103 gebildet ist, wie in 1a gezeigt, und sie kann zusätzlich N-Kanal-Feldeffekttransistoren enthalten, in denen das gesamte aktive Gebiet in einer Halbleiterschicht gebildet ist, die Silizium enthält und/oder mit dem Halbleitersubstrat 101 einstückig ist.
  • Die Halbleiterstruktur 100 kann folgendermaßen hergestellt werden. Das Substrat 101 mit der darauf gebildeten Halbleiterschicht 103 kann mit Hilfe bekannter Verfahren bereitgestellt werden. In Ausführungsformen, in denen die Halbleiterschicht 103 und das Substrat 101 eine Silizium-auf-Isolator-Anordnung bilden, können bekannte Verfahren zum Bilden einer Silizium-auf-Isolator-Struktur verwendet werden, die ein Bonden eines Halbleiterwafers an einen anderen Halbleiterwafer, der eine darauf gebildete isolierende Schicht aufweist, und ein Spalten von einem der Halbleiterwafer umfassen. In Ausführungsformen, in denen die Halbleiterschicht 103 und das Substrat 101 eine massive Struktur bilden, können die Halbleiterschicht 103 und das Substrat 101 in Form eines einstückigen Halbleiterwafers bereitgestellt werden.
  • Die Isolationsstruktur 102 kann unter Verwendung gängiger Verfahren zum Bilden von Flachgrabenisolationsstrukturen gebildet werden, die Techniken der Lithografie, des Ätzens und Verfahren zur Abscheidung und Planarisierung umfassen. In Ausführungsformen können die Isolationsstrukturen 102 Siliziumdioxid, Siliziumnitrid und dergleichen enthalten.
  • Die Halbleiterschicht 104 kann mit Hilfe gängiger Techniken zum Bilden einer Halbleiterschicht auf einer Halbleiterstruktur gebildet werden, beispielsweise mit Hilfe eines selektiven epitaktischen Aufwachsprozesses, bei dem Siliziumgermanium selektiv auf der Oberfläche der Halbleiterschicht 103 abgeschieden wird. Teile der Halbleiterstruktur 100, in denen keine Siliziumgermaniumschicht gebildet werden soll, beispielsweise Teile der Halbleiterstruktur 100, in denen N-Kanal-Feldeffekttransistoren gebildet werden, können mit einer Maske abgedeckt werden, wobei der selektive epitaktische Aufwachsprozess derart angepasst ist, dass auf der Maske keine Abscheidung von Siliziumgermanium stattfindet. Danach kann die Maske mit Hilfe eines Ätzprozesses entfernt werden.
  • 1b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Auf der Halbleiterstruktur 100 kann ein erster Teil 105 einer Materialschicht 117 abgeschieden werden. Der erste Teil 105 der Materialschicht 117 kann Siliziumdioxid enthalten und mit Hilfe eines Durchlaufs eines Abscheidungsprozesses, der in 1b schematisch durch Pfeile 106 bezeichnet ist, auf einer Oberfläche der Halbleiterschicht 104 abgeschieden werden. Der Abscheidungsprozess kann ein chemischer Dampfabscheidungsprozess sein, bei dem die Halbleiterstruktur 100 einem Reaktionsgas ausgesetzt wird. An einer Oberfläche der Halbleiterstruktur 100 können Bestandteile des Reaktionsgases chemisch miteinander reagieren. Bei der chemischen Reaktion wird das Material des ersten Teils 105 der Materialschicht 117 gebildet.
  • In Ausführungsformen kann der chemische Dampfabscheidungsprozess ein Hochtemperaturoxidprozess sein, bei dem Halbleiterstruktur 100 einem Reaktionsgas ausgesetzt wird, das Silan und Distickstoffmonoxid enthält. Der chemische Dampfabscheidungsprozess kann bei einer relativ hohen Temperatur in einem Bereich von ungefähr 650–850°C ausgeführt werden. An der Oberfläche der Halbleiterstruktur 100 kann eine chemische Reaktion zwischen dem Silan und die Distickstoffmonoxid stattfinden, bei der Siliziumdioxid gebildet wird. Das Siliziumdioxid kann auf der Halbleiterstruktur 100 abgeschieden werden und den ersten Teil 105 der Materialschicht 117 bilden.
  • Die vorliegenden Angaben sind nicht auf Ausführungsformen beschränkt, in denen zum Abscheiden des ersten Teils 105 der Materialschicht 117 ein Hochtemperaturoxidprozess ausgeführt wird. Alternativ kann zum Bereitstellen des ersten Teils 105 der Materialschicht 117 in Ausführungsformen, in denen die Materialschicht 117 Siliziumdioxid enthält, ein Niedertemperaturoxidprozess verwendet werden, der ein chemischer Dampfabscheidungsprozess ist, bei dem das Reaktionsgas Silan und Sauerstoff enthält und die Reaktion bei einer Temperatur in einem Bereich von ungefähr 300–500°C ausgeführt wird.
  • In weiteren Ausführungsformen kann der erste Teil 105 der Materialschicht 117 aus anderen Materialien als Siliziumdioxid gebildet werden, beispielsweise aus Siliziumnitrid, und er kann durch Ausführen eines Durchlaufs eines bekannten Abscheidungsprozesses zum Abscheiden einer Siliziumnitridschicht gebildet werden.
  • 1c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Nach dem Bilden des ersten Teils 105 der Materialschicht 117 kann ein Durchlauf eines Nachbehandlungsprozesses zum Verändern von mindestens dem ersten Teil 105 der Materialschicht 117 ausgeführt werden, was in 1c schematisch durch Pfeile 108 gezeigt ist.
  • Der Nachbehandlungsprozess kann ein Aussetzen der Halbleiterstruktur 100 an ein Gas, das ein oder mehr Bestandteile enthält, die chemisch mit dem Material des ersten Teils 105 der Materialschicht und/oder mit dem Material der Halbleiterschicht 104 reagieren können, umfassen. In Ausführungsformen kann der Nachbehandlungsprozess einen Oxidationsprozess umfassen, bei dem die Halbleiterstruktur 100 einer oxidierenden Umgebung, beispielsweise einem Sauerstoffplasma, ausgesetzt wird.
  • Das Sauerstoffplasma kann mit Hilfe einer bekannten entkoppelten Plasmaquelle bereitstellt werden, in der die Halbleiterstruktur 100 in eine Kammer gebracht wird, die ein sauerstoffhaltiges Gas enthält, beispielsweise im Wesentlichen reinen Sauerstoff, eine Mischung aus Sauerstoff und Wasserstoff, eine Mischung aus Sauerstoff und Stickstoff und/oder eine Mischung aus Sauerstoff und einem Edelgas, beispielsweise eine Mischung aus Sauerstoff und Helium und/oder Argon, und in dem sauerstoffhaltigen Gas eine elektrische Entladung erzeugt wird, um das sauerstoffhaltige Gas mindestens teilweise zu ionisieren. Die elektrische Entladung kann eine elektrische Radiofrequenzentladung sein oder sie kann dafür ausgelegt sein, ein Mikrowellenplasma zu erzeugen. Zum Erzeugen der elektrischen Radiofrequenzentladung kann die entkoppelte Plasmaquelle eine Induktionsspule, die elektrisch mit einer ersten Radiofrequenzstromquelle verbunden und oberhalb der Halbleiterstruktur 100 angeordnet ist, und eine zweite Radiofrequenzstromquelle, die elektrisch zwischen einem Substrathalter, auf dem sich die Halbleiterstruktur 100 befindet, und Masse verbunden ist, umfassen. Die erste und die zweite Radiofrequenzstromquelle können auf verschiedenen Frequenzen arbeiten.
  • Teilchen wie beispielsweise Sauerstoffatome, Ionen und/oder Moleküle aus dem Sauerstoffplasma können mit dem ersten Teil 105 der Materialschicht 117 reagieren. In Ausführungsformen, in denen der erste Teil 105 der Materialschicht 117 Siliziumdioxid enthält, können durch eine Reaktion zwischen dem Siliziumdioxid des ersten Teils 105 der Materialschicht 117 und den Teilchen aus dem Sauerstoffplasma offene Gitterlücken im ersten Teil 105 der Materialschicht 117 gesättigt werden und der erste Teil 105 der Materialschicht 117 kann verdichtet werden.
  • Außerdem können Sauerstoffatome, Sauerstoffionen und/oder Sauerstoffmoleküle aus dem Sauerstoffplasma durch den ersten Teil 105 der Materialschicht 117 diffundieren und mit dem Material der Halbleiterschicht 104 reagieren. In Ausführungsformen, in denen die Halbleiterschicht 104 Siliziumgermanium oder Silizium enthält, kann Sauerstoff aus dem Sauerstoffplasma mit Silizium aus der Schicht 104 reagieren, wodurch Siliziumdioxid erzeugt wird. Dadurch kann benachbart zu dem ersten Teil 105 der Materialschicht 117 ein oxidierter Teil 107 der Halbleiterschicht 104 gebildet werden. Durch die Bildung des oxidierten Teils 107 kann eine Qualität der Grenzfläche zwischen dem ersten Teil 105 der Materialschicht 117 und der Halbleiterschicht 104 verbessert werden. Insbesondere kann eine Dichte von Defekten an der Grenzfläche verringert werden.
  • Bei dem Durchlauf 108 des Plasmaoxidationsprozesses können Parameter des Plasmaoxidationsprozesses so angepasst werden, dass man eine Dicke des oxidierten Teils 107 der Halbleiterschicht 104 in einem Bereich von ungefähr 2–6 Å erhält. Parameter des Plasmaoxidationsprozesses können insbesondere eine Radiofrequenzleistung, eine Dauer des Plasmaoxidationsprozesses und Gasflüsse während des Plasmaoxidationsprozesses umfassen.
  • 1d zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Nach dem Durchlauf 108 des Nachbehandlungsprozesses kann ein zweiter Teil 109 der Materialschicht 117 abgeschieden werden. Der zweite Teil 109 der Materialschicht 117 kann aus im Wesentlichen dem gleichen Material wie der erste Teil 105 gebildet werden. Insbesondere kann in Ausführungsformen, in denen der erste Teil 105 der Materialschicht 117 Siliziumdioxid enthält, der zweite Teil 109 der Materialschicht ebenfalls Siliziumdioxid enthalten.
  • Der zweite Teil 109 der Materialschicht 117 kann mit Hilfe eines Durchlaufs eines Abscheidungsprozesses vom gleichen Typ wie der Abscheidungsprozess, der bei der Bildung des ersten Teils 105 der Materialschicht 117 verwendet wurde, gebildet werden, wie in 1d schematisch durch Pfeile 110 gezeigt.
  • Bei dem Durchlauf 110 des Abscheidungsprozesses können mindestens einige der Parameter des Abscheidungsprozesses im Wesentlichen Parametern des Abscheidungsprozesses, der bei der Herstellung des ersten Teils 105 der Materialschicht 117 verwendet wurde, entsprechen. Insbesondere können in Ausführungsformen, in denen der zur Herstellung des ersten Teils 105 und des zweiten Teils 109 der Materialschicht 117 verwendete Abscheidungsprozess ein chemischer Dampfabscheidungsprozess ist, Parameter des chemischen Dampfabscheidungsprozesses, wie beispielsweise die Zusammensetzung des Reaktionsgases, Flüsse von Bestandteilen des Reaktionsgases und die Temperatur, bei der Herstellung des ersten Teils 105 der Materialschicht und bei der Herstellung des zweiten Teils 109 der Materialschicht im Wesentlichen identisch sein.
  • Eine Dauer des Durchlaufs 110 des Abscheidungsprozesses, der zur Herstellung des zweiten Teils 109 der Materialschicht 117 verwendet wird, kann jedoch von einer Dauer des Durchlaufs 106 des Abscheidungsprozesses, der zur Herstellung des ersten Teils 105 der Materialschicht 117 verwendet wird, verschieden sein, so dass der zweite Teil 109 eine andere Dicke als der erste Teil 105 haben kann.
  • Insbesondere kann der Durchlauf 110 des Abscheidungsprozesses eine längere Zeit lang ausgeführt werden als der Durchlauf 106 des Abscheidungsprozesses, so dass der zweite Teil 109 der Materialschicht 117 eine größere Dicke als der erste Teil 105 hat, oder der Durchlauf 110 des Abscheidungsprozesses kann eine kürzere Zeit lang ausgeführt werden als der Durchlauf 106 des Abscheidungsprozesses, so dass der zweite Teil 109 dünner als der erste Teil 105 ist.
  • Alternativ können die Dauern der Durchlaufe 106, 110 des Abscheidungsprozesses im Wesentlichen identisch sein, so dass die Dicke des ersten Teils 105 der Materialschicht 117 im Wesentlichen identisch zur Dicke des zweiten Teils 109 der Materialschicht 117 ist.
  • 1e zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Nach der Abscheidung des zweiten Teils 109 der Materialschicht 117 kann ein zweiter Durchlauf des Nachbehandlungsprozesses ausgeführt werden, wie in 1e schematisch durch Pfeile 111 gezeigt. Der Nachbehandlungsprozess, der nach der Abscheidung des zweiten Teils 109 der Materialschicht 117 ausgeführt wird, kann ein Nachbehandlungsprozess vom gleichen Typ wie der Nachbehandlungsprozess, der nach der Abscheidung des ersten Teils 105 der Materialschicht 117 ausgeführt wird, sein. In Ausführungsformen können bei den Durchläufen 108, 111 des Nachbehandlungsprozesses mindestens einige der Parameter des Nachbehandlungsprozesses im Wesentlichen identisch sein.
  • In Ausführungsformen, in denen der Nachbehandlungsprozess ein Aussetzen der Halbleiterstruktur 100 an ein Plasma, beispielsweise ein Sauerstoffplasma, umfasst, können Parameter des Plasmaprozesses wie beispielsweise die Gaszusammensetzung, der Druck, die Temperatur und ein oder mehrere Gasflüsse, die bei dem Durchlauf 111 des Nachbehandlungsprozesses verwendet werden, im Wesentlichen Parametern des Durchlaufs 108 des Nachbehandlungsprozesses, der nach der Herstellung des ersten Teils 105 der Materialschicht 117 ausgeführt wird, entsprechen. Außerdem kann in Ausführungsformen die Dauer des Durchlaufs 111 des Nachbehandlungsprozesses im Wesentlichen identisch zur Dauer des Durchlaufs 108 des Nachbehandlungsprozesses sein.
  • In anderen Ausführungsformen kann mindestens ein Parameter des Nachbehandlungsprozesses bei den Durchläufen 108, 111 des Nachbehandlungsprozesses verschieden sein. Beispielsweise kann in Ausführungsformen, in denen der zweite Teil 109 der Materialschicht 117 eine größere Dicke als der erste Teil 105 hat, der Durchlauf 111 des Nachbehandlungsprozesses eine längere Zeit lang ausgeführt werden als der Durchlauf 108 des Nachbehandlungsprozesses und eine Dauer des Durchlaufs 111 des Nachbehandlungsprozesses kann kürzer als eine Dauer des Durchlaufs 108 des Nachbehandlungsprozesses sein, wenn die Dicke des zweiten Teils 109 der Materialschicht 117 kleiner als die Dicke des ersten Teils 105 ist.
  • 1f zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Nach dem Durchlauf 111 des Nachbehandlungsprozesses kann auf der Materialschicht 117 eine Materialschicht 112 gebildet werden. Die Materialschicht 112 kann ein High-k-Material mit einer Dielektrizitätskonstante, die größer als die Dielektrizitätskonstante von Siliziumdioxid ist, sein. In Ausführungsformen kann das Material der Materialschicht 112 eine Dielektrizitätskonstante von ungefähr 10 oder mehr haben. Die Materialschicht 112 kann Hafniumoxid, Zirkoniumoxid, Hafniumsilikat, Zirkoniumsilikat oder ein anderes High-k-Material, oder eine Mischung von ein oder mehr derartigen Materialien enthalten.
  • Die Materialschicht 112 kann mit Hilfe eines Abscheidungsprozesses gebildet werden, der in 1f schematisch durch Pfeile 113 dargestellt ist. Der Abscheidungsprozess 113 kann ein bekannter Prozess zur Abscheidung von High-k-Materialien sein, beispielsweise eine chemische Dampfabscheidung und/oder eine Atomlagenabscheidung.
  • Die Kombination aus der Materialschicht 117, die Siliziumdioxid enthalten kann, und der Materialschicht 112, die ein High-k-Material enthalten kann, kann eine Gateisolierschicht 118 des Feldeffekttransistors 116 bilden. Eine Gesamtdicke der Gateisolierschicht 118, die im Wesentlichen gleich einer Summe der Dicken des oxidierten Teils 107 der Halbleiterschicht 104, des ersten Teils 105 der Materialschicht 117, des zweiten Teils 109 der Materialschicht 117 und der Materialschicht 112 ist, kann größer als ungefähr 30 Å sein und/oder in einem Bereich von ungefähr 30–80 Å liegen. Eine solche relativ große Dicke der Gateisolierschicht 118 kann dabei helfen, Leckströme im Feldeffekttransistor 116 zu verringern.
  • 1g zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsprozesses. Über der zweiten Materialschicht 112 kann eine Gateelektrode 114 gebildet werden und Teile des oxidierten Teils 107 der Halbleiterschicht 104, der Materialschicht 117 und der Materialschicht 112, die sich nicht unter der Gateelektrode 114 befinden, können entfernt werden.
  • Die Herstellung der Gateelektrode 114 kann mit Hilfe gängiger Techniken zur Herstellung einer Gateelektrode eines Feldeffekttransistors ausgeführt werden. In Ausführungsformen kann die Gateelektrode 114 ein oder mehr Schichten zum Anpassen einer Austrittsarbeit der Gateelektrode 114 an die Gateisolierschicht 118 enthalten. Diese Schichten können benachbart zu der zweiten Materialschicht 112 bereitgestellt werden. Außerdem kann die Gateelektrode 114 in Ausführungsformen eine Metallgateelektrode oder eine vollständig silizidierte Gateelektrode sein. In anderen Ausführungsformen kann die Gateelektrode 114 eine Polysiliziumgateelektrode sein.
  • Die Herstellung des Feldeffekttransistors 116 kann außerdem ein Bilden von dotierten Source- und Draingebieten (nicht gezeigt) neben der Gateelektrode 114 umfassen. Die Source- und Draingebiete können mit Hilfe bekannter Verfahren, die ein Bilden von Abstandshaltern und/oder eine Ionenimplantation umfassen, gebildet werden. Die Source- und Draingebiete können nach dem Bilden der Gateelektrode 114 oder vor dem Bilden der Gateelektrode 114 gebildet werden.
  • Die Erfindung ist nicht auf Ausführungsformen beschränkt, in denen die Materialschicht nur zwei Teile, die getrennt gebildet werden, umfasst, und in denen zwei Durchläufe eines Nachbehandlungsprozesses ausgeführt werden. In anderen Ausführungsformen kann eine größere Anzahl von Durchlaufen eines Abscheidungsprozesses ausgeführt werden, in denen jeweils ein Teil einer Materialschicht abgeschieden wird, und nach jedem Durchlauf des Abscheidungsprozesses kann ein Durchlauf eines Nachbehandlungsprozesses ausgeführt werden.
  • Im Folgenden wird eine Ausführungsform, in der drei Teile einer Materialschicht abgeschieden werden, und in der nach der Abscheidung von jedem Teil ein Nachbehandlungsprozess ausgeführt wird, mit Bezug auf die 2a und 2b beschrieben. Der Einfachheit halber werden in 1a–1g einerseits und 2a–2b andererseits gleiche Bezugszeichen verwendet, um gleiche Komponenten zu bezeichnen und Elemente, die in 2a und 2b gezeigt sind, können Merkmale haben, die denen von Elementen, die in 1a–1g gezeigt sind und durch gleiche Bezugszeichen bezeichnet sind, entsprechen.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 200 in einem Stadium eines Herstellungsprozesses. Die Halbleiterstruktur 200 umfasst ein Substrat 101, eine Isolationsstruktur 102, Schichten 103, 104 aus Halbleitermaterial, einen ersten Teil 105 einer Materialschicht 217, einen zweiten Teil 119 der Materialschicht 217, der im Wesentlichen aus dem gleichen Material gebildet ist wie der erste Teil 105 und einen oxidierten Teil 107 der Schicht 104 aus Halbleitermaterial, der sich zwischen dem ersten Teil 105 der Materialschicht 217 und der Schicht 104 aus Halbleitermaterial befindet.
  • Diese Merkmale der Halbeleiterstruktur 200 können wie oben mit Bezug auf die 1a–1e beschrieben gebildet werden. Insbesondere kann ein erster Durchlauf eines Abscheidungsprozesses ausgeführt werden, um den ersten Teil 105 der Materialschicht 217 zu bilden. Danach kann ein erster Durchlauf eines Nachbehandlungsprozesses ausgeführt werden, um den ersten Teil 105 der Materialschicht 217 zu verändern und/oder um den oxidierten Teil 107 der Schicht 104 aus Halbleitermaterial zu bilden. Danach kann ein zweiter Durchlauf des Abscheidungsprozesses ausgeführt werden, um den zweiten Teil 109 der Materialschicht 217 zu bilden und es kann ein zweiter Durchlauf des Nachbehandlungsprozesses ausgeführt werden, um den zweiten Teil 109 der Materialschicht 217 zu verändern.
  • Nach dem zweiten Durchlauf des Nachbehandlungsprozesses kann ein dritter Durchlauf eines Abscheidungsprozesses, der in 2a schematisch durch Pfeile 202 dargestellt ist, ausgeführt werden, um einen dritten Teil 201 der Materialschicht 217 zu bilden. Der Durchlauf 202 des Abscheidungsprozesses, der zum Bilden des dritten Teils 201 der Materialschicht 217 verwendet wird, kann Merkmale haben, die im Wesentlichen denen der Durchläufe des Abscheidungsprozesses entsprechen, die zum Bilden des ersten Teils 105 und des zweiten Teils 109 der Materialschicht 217 verwendet wurden.
  • Insbesondere kann der Abscheidungsprozess, der zum Bilden des dritten Teils 201 verwendet wird, ein chemischer Dampfabscheidungsprozess sein, wobei einige oder alle der Parameter des chemischen Dampfabscheidungsprozesses im Wesentlichen identisch zu Parametern des chemischen Dampfabscheidungsprozesses, der zum Abscheiden des ersten Teils 105 und des zweiten Teils 109 verwendet wurde, sein können. Eine Dauer des Durchlaufs des Abscheidungsprozesses, der zum Bilden des dritten Teils 201 der Materialschicht 217 verwendet wird, kann länger oder kürzer als eine Dauer der Durchläufe des Abscheidungsprozesses, der zum Bilden des ersten Teils 105 und/oder des zweiten Teils 109 verwendet wurde, sein, um die Dicke des dritten Teils 201 des Materialschicht 217 im Vergleich zur Dicke des ersten Teils 105 und des zweiten Teils 109 der Materialschicht 217 zu vergrößern oder zu verringern. Alternativ kann die Dauer des Durchlaufs 202 des Abscheidungsprozesses, der zum Bilden des dritten Teils 201 der Materialschicht 217 verwendet wird, im Wesentlichen identisch zur Dauer des Durchlaufs des Abscheidungsprozesses, der zum Bilden des ersten Teils 105 der Materialschicht 217 verwendet wird und/oder zur Dauer des Durchlaufs des Abscheidungsprozesses, der zum Bilden des zweiten Teils 109 der Materialschicht 217 verwendet wurde, sein.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 200 in einem späteren Stadium des Herstellungsprozesses. Nach der Abscheidung des dritten Teils 201 der Materialschicht 217 kann ein Durchlauf eines Nachbehandlungsprozesses ausgeführt werden, wie in 2b schematisch durch Pfeile 203 gezeigt. Merkmale des Durchlaufs 203 des Nachbehandlungsprozesses können im Wesentlichen denen von Nachbehandlungsprozessen entsprechen, die nach der Abscheidung des ersten Teils 105 der Materialschicht 217 und nach der Abscheidung des zweiten Teils 109 der Materialschicht 217 ausgeführt wurden. Insbesondere kann in Ausführungsformen, in denen die Materialschicht 217 Siliziumdioxid enthält, der Nachbehandlungsprozess 203 ein Plasmaoxidationsprozess sein, der mit Hilfe einer entkoppelten Plasmaquelle ausgeführt wird.
  • Nach dem Durchlauf 203 des Nachbehandlungsprozesses kann auf dem dritten Teil 201 der Materialschicht 217 eine weitere Materialschicht ähnlich der oben mit Bezug auf 1f beschriebenen zweiten Materialschicht 112 gebildet werden und/oder es kann über der zweiten Materialschicht 217 eine Gateelektrode ähnlich mit der oben mit Bezug auf 1g beschriebenen Gateelektrode 114 gebildet werden. Alternativ kann nach dem Durchlauf 203 des Nachbehandlungsprozesses auf dem dritten Teil 201 ein vierter Teil der Materialschicht 217 gebildet und ein Nachbehandlungsprozess zum Verändern des vierten Teils ausgeführt werden. Danach können wahlweise weitere Abscheidungsprozesse und weitere Nachbehandlungsprozesse ausgeführt werden.

Claims (20)

  1. Ein Verfahren mit: Abscheiden eines ersten Teils einer ersten Materialschicht auf einer Halbleiterstruktur; Ausführen eines ersten Durchlaufs eines Nachbehandlungsprozesses zum Verändern von mindestens dem ersten Teil der ersten Materialschicht; Abscheiden eines zweiten Teils der ersten Materialschicht nach dem ersten Durchlauf des Nachbehandlungsprozesses, wobei der zweite Teil aus im Wesentlichen dem gleichen Material gebildet wird wie der erste Teil; und Ausführen eines zweiten Durchlaufs des Nachbehandlungsprozesses nach der Abscheidung des zweiten Teils der ersten Materialschicht, um mindestens den zweiten Teil der ersten Materialschicht zu verändern.
  2. Das Verfahren gemäß Anspruch 1, zusätzlich umfassend ein Abscheiden von mindestens einem weiteren Teil der ersten Materialschicht auf der Halbleiterstruktur nach dem zweiten Durchlauf des Nachbehandlungsprozesses, wobei jeder weitere Teil der ersten Materialschicht aus im Wesentlichen dem gleichen Material gebildet wird wie der erste und der zweite Teil der ersten Materialschicht und nach jeder Abscheidung von einem des mindestens einen weiteren Teils der ersten Materialschicht ein Durchlauf des Nachbehandlungsprozesses ausgeführt wird.
  3. Das Verfahren gemäß Anspruch 1 oder 2, wobei jede von der Abscheidung des ersten Teils der ersten Materialschicht und der Abscheidung des zweiten Teils der ersten Materialschicht ein Ausführen eines Durchlaufs eines Abscheidungsprozesses umfasst.
  4. Das Verfahren gemäß Anspruch 3, wobei der Abscheidungsprozess ein chemischer Dampfabscheidungsprozess ist.
  5. Das Verfahren gemäß Anspruch 4, wobei ein Material des ersten und des zweiten Teils der ersten Materialschicht Siliziumdioxid enthält und bei dem chemischen Dampfabscheidungsprozess ein Reaktionsgas verwendet wird, das Silan und Distickstoffmonoxid enthält.
  6. Das Verfahren gemäß Anspruch 4 oder 5, wobei der Nachbehandlungsprozess ein Aussetzen der Halbleiterstruktur an ein Plasma umfasst, wobei das Plasma durch eine elektrische Entladung in einem Gas gebildet wird, das eine andere Zusammensetzung als ein Reaktionsgas, das bei dem chemischen Dampfabscheidungsprozess verwendet wird, hat.
  7. Das Verfahren gemäß Anspruch 6, wobei das Plasma durch eine elektrische Entladung in einem sauerstoffhaltigen Gas gebildet wird.
  8. Das Verfahren gemäß Anspruch 6 oder 7, wobei das Plasma mit Hilfe einer entkoppelten Plasmaquelle gebildet wird.
  9. Das Verfahren gemäß einem der vorhergehenden Ansprüche, zusätzlich umfassend ein Bilden einer zweiten Materialschicht auf der ersten Materialschicht, wobei die zweite Materialschicht aus einem Material gebildet wird, das eine größere Dielektrizitätskonstante als ein Material der ersten Materialschicht hat.
  10. Das Verfahren gemäß Anspruch 9, wobei das Material der ersten Materialschicht Siliziumdioxid enthält und das Material der zweiten Materialschicht eine Dielektrizitätskonstante von ungefähr 10 oder mehr hat.
  11. Das Verfahren gemäß Anspruch 10, wobei das Material der zweiten Materialschicht mindestens eines von Hafniumoxid, Zirkoniumoxid, Hafniumsilikat und Zirkoniumsilikat enthält.
  12. Das Verfahren gemäß einem der vorhergehenden Ansprüche, zusätzlich umfassend ein Bilden einer Gateelektrode eines Feldeffekttransistors über der ersten Materialschicht, wobei sich die erste Materialschicht zwischen einem Kanalgebiet des Feldeffekttransistors und der Gateelektrode befindet, um eine elektrische Isolation zwischen der Gateelektrode und dem Kanalgebiet bereitzustellen.
  13. Das Verfahren gemäß Anspruch 12, wobei das Kanalgebiet mindestens eines von Silizium und Germanium enthält.
  14. Das Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Nachbehandlungsprozess ein Aussetzen der Halbleiterstruktur an eine oxidierende Umgebung enthält, wobei ein Teil der Halbleiterstruktur, der der ersten Materialschicht benachbart ist, während des ersten Durchlaufs des Nachbehandlungsprozesses oxidiert wird.
  15. Das Verfahren gemäß Anspruch 14, wobei der oxidierte Teil, der der ersten Materialschicht benachbart ist, eine Dicke in einem Bereich von ungefähr 2–6 Å hat.
  16. Das Verfahren gemäß Anspruch 9, wobei eine Gesamtdicke der ersten Materialschicht und der zweiten Materialschicht größer als ungefähr 30 Å ist.
  17. Das Verfahren gemäß Anspruch 9, wobei eine Gesamtdicke der ersten Materialschicht und der zweiten Materialschicht in einem Bereich von ungefähr 30–80 Å liegt.
  18. Ein Verfahren zum Bilden eines Feldeffekttransistors mit: Bereitstellen einer Halbleiterstruktur, die ein Halbleitermaterial enthält; Bilden einer Gateisolierschicht auf dem Halbleitermaterial, wobei das Bilden der Gateisolierschicht umfasst: Ausführen eines ersten Durchlaufs eines chemischen Dampfabscheidungsprozesses, um auf dem Halbleitermaterial einen ersten Teil einer Siliziumdioxidschicht abzuscheiden; Ausführen eines ersten Durchlaufs eines Plasmaoxidationsprozesses nach dem ersten Durchlauf des chemischen Dampfabscheidungsprozesses, wobei ein Teil des Halbleitermaterials, der dem ersten Teil der Siliziumdioxidschicht benachbart ist, oxidiert wird; Ausführen eines zweiten Durchlaufs des chemischen Dampfabscheidungsprozesses nach dem ersten Durchlauf des Plasmaoxidationsprozesses, um auf dem ersten Teil der Siliziumdioxidschicht einem zweiten Teil der Siliziumdioxidschicht abzuscheiden; und Ausführen eines zweiten Durchlaufs des Plasmaoxidationsprozesses nach dem zweiten Durchlauf des chemischen Dampfabscheidungsprozesses; wobei das Verfahren außerdem umfasst: Bilden einer Gateelektrode über der Gateisolierschicht
  19. Das Verfahren gemäß Anspruch 18, wobei das Bilden der Gateisolierschicht außerdem ein Bilden einer Schicht aus einem Material mit einer größeren Dielektrizitätskonstante als Siliziumdioxid auf der Siliziumdioxidschicht umfasst.
  20. Das Verfahren gemäß Anspruch 18 oder 19, wobei das Bilden der Gateisolierschicht außerdem umfasst, nach dem zweiten Durchlauf des Plasmaoxidationsprozesses ein oder mehr Durchlaufe des chemischen Dampfabscheidungsprozesses auszuführen, um ein oder mehr weitere Teile der Siliziumdioxidschicht abzuscheiden, wobei nach jedem Durchlauf des chemischen Dampfabscheidungsprozesses ein Durchlauf des Plasmaoxidationsprozesses ausgeführt wird.
DE201310214300 2012-08-31 2013-07-22 Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur Expired - Fee Related DE102013214300B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/601,072 2012-08-31
US13/601,072 US8993459B2 (en) 2012-08-31 2012-08-31 Method of forming a material layer in a semiconductor structure

Publications (2)

Publication Number Publication Date
DE102013214300A1 true DE102013214300A1 (de) 2014-03-06
DE102013214300B4 DE102013214300B4 (de) 2015-05-13

Family

ID=50098624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310214300 Expired - Fee Related DE102013214300B4 (de) 2012-08-31 2013-07-22 Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur

Country Status (6)

Country Link
US (1) US8993459B2 (de)
KR (1) KR101562955B1 (de)
CN (1) CN103681351B (de)
DE (1) DE102013214300B4 (de)
SG (1) SG2013053368A (de)
TW (1) TWI528557B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
JP7278146B2 (ja) * 2019-05-20 2023-05-19 東京エレクトロン株式会社 成膜方法
US11594455B2 (en) * 2021-01-05 2023-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the same
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0572704B1 (de) * 1992-06-05 2000-04-19 Semiconductor Process Laboratory Co., Ltd. Verfahren zur Herstellung einer Halbleiteranordnung mittels eines Verfahren zur Reformierung einer Isolationsschicht die bei niederiger Temperatur durch CVD hergestellt ist
KR0124629B1 (ko) * 1994-02-23 1997-12-11 문정환 불휘발성 반도체 메모리장치의 제조방법
US6348373B1 (en) 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6410461B1 (en) * 2001-05-07 2002-06-25 Advanced Micro Devices, Inc. Method of depositing sion with reduced defects
WO2003088341A1 (fr) 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent
US6809043B1 (en) * 2002-06-19 2004-10-26 Advanced Micro Devices, Inc. Multi-stage, low deposition rate PECVD oxide
KR100496888B1 (ko) 2003-03-06 2005-06-23 삼성전자주식회사 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법
JP4526995B2 (ja) 2004-04-09 2010-08-18 東京エレクトロン株式会社 ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
US7074680B2 (en) * 2004-09-07 2006-07-11 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100644410B1 (ko) 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
US8617976B2 (en) * 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors

Also Published As

Publication number Publication date
CN103681351B (zh) 2016-09-07
TW201409704A (zh) 2014-03-01
SG2013053368A (en) 2014-03-28
CN103681351A (zh) 2014-03-26
US20140065808A1 (en) 2014-03-06
KR101562955B1 (ko) 2015-10-23
KR20140029304A (ko) 2014-03-10
US8993459B2 (en) 2015-03-31
TWI528557B (zh) 2016-04-01
DE102013214300B4 (de) 2015-05-13

Similar Documents

Publication Publication Date Title
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102013214300B4 (de) Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE102014210406B4 (de) Verfahren zur Herstellung eines Transistors mit einem verspannten Kanalgebiet
DE102007009914A1 (de) Feldeffekttransistor mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102010040064B4 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE102010063296A1 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE102009035418A1 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102010063774A1 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee