DE102009047311B4 - Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses - Google Patents

Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses Download PDF

Info

Publication number
DE102009047311B4
DE102009047311B4 DE102009047311.4A DE102009047311A DE102009047311B4 DE 102009047311 B4 DE102009047311 B4 DE 102009047311B4 DE 102009047311 A DE102009047311 A DE 102009047311A DE 102009047311 B4 DE102009047311 B4 DE 102009047311B4
Authority
DE
Germany
Prior art keywords
semiconductor
layer
alloy
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009047311.4A
Other languages
English (en)
Other versions
DE102009047311A1 (de
Inventor
Stephan Kronholz
Carsten Reichel
Annekathrin Zeun
Martin Trentzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009047311.4A priority Critical patent/DE102009047311B4/de
Priority to US12/905,619 priority patent/US8247282B2/en
Publication of DE102009047311A1 publication Critical patent/DE102009047311A1/de
Priority to US13/549,184 priority patent/US8609482B2/en
Application granted granted Critical
Publication of DE102009047311B4 publication Critical patent/DE102009047311B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

Verfahren zur Herstellung einer Gateelektrodenstruktur, wobei das Verfahren umfasst: Bilden einer Schicht aus einer Halbleiterlegierung auf einem Halbleitergebiet eines Halbleiterbauelements; Oxidieren der Schicht aus Halbleiterlegierung, so dass eine erste Teilschicht mit der Halbleiterlegierung und eine zweite Teilschicht mit einem Oxid der Halbleiterlegierung erzeugt wird; Entfernen der zweiten Teilschicht; Bilden eines Gateschichtstapels auf der ersten Teilschicht, wobei der Gateschichtstapel ein Gatedielektrikumsmaterial, eine austrittsarbeitseinstellende Substanz und ein Elektrodenmaterial aufweist; und Bilden der Gateelektrodenstruktur eines Transistors aus dem Gateschichtstapel.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung komplexe integrierte Schaltungen mit Transistorelementen, die Gatestrukturen mit hoher Kapazität auf der Grundlage eines Gatedielektrikums mit großem ε enthalten.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es erforderlich, eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau herzustellen, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten integrierter Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets der Transistorbreitenrichtung – von dem Abstand zwischen dem Source- und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflussen in Verbindung mit der Fähigkeit, schnell einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da die Geschwindigkeit des Aufbaus des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist die Skalierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und die Verringerung des Gatewiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptteil integrierter Schaltungen auf der Grundlage von Silizium auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde, hergestellt. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl in der vorhersehbaren Zukunft für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht daher das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator geschaffen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es erweist sich, dass die Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf Grund der erforderlichen höheren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf, was bewerkstelligt wird, indem die Dicke der Siliziumdioxidschicht verringert wird. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm.
  • In derartigen komplexen Transistorelementen hängt die Zuverlässigkeit und die Lebensdauer wesentlich von den Kurzkanaleffekten ab, d. h. von der Stoßionisation und dem Einprägen energiereicher Ladungsträger in das Gatedielektrikumsmaterial ab, wobei auch Gateleckströme deutlich ansteigen, wenn siliziumbasierte Gatedielektrika mit geringer Dicke verwendet werden. Da beispielsweise die Bauteilabmessungen schneller als Versorgungsspannungen verringert wurden, hat sich die resultierende elektrische Feldstärke in dem Gatedielektrikumsmaterial deutlich erhöht, während gleichzeitig die Schwellwertspannung der Transistoren, d. h. die Spannung, bei der sich ein leitender Kanal in dem Kanalgebiet ausbildet, verringert wurde, um damit einen höheren Durchlassstrom und höhere Schaltgeschwindigkeiten komplexer Transistoren zu erreichen. Folglich beeinflusst die Qualität des Gatedielektrikumsmaterials wesentlich das Transistorleistungsverhalten, während gleichzeitig eine hohe Stabilität der Schwellwertspannung des Transistors über die vorgesehene Lebensdauer hinweg erforderlich ist, um die notwendigen Bauteilqualifikationen zu erfüllen. Beim weiteren Reduzieren der kritischen Abmessungen von Transistorelementen spielt auch ein lange schon bekannter Effekt zunehmend eine dominierende Rolle für CMOS-Bauelemente, wenn Schwellwertspannungen zu einem weniger ausgeprägten Grade auch die Versorgungsspannungen stetig verringert werden. Es wurde in den späten 60iger Jahren beobachtet, dass das Anlegen einer Spannung, etwa einer negativen Spannung, in Verbindung mit thermischen Verspannungen an der Gateelektrode von MOS-Transistoren zu einer Verschiebung der Schwellwertspannung führt. Dieser Effekt, der auch als „Vorspannungstemperaturinstabilität oder Einprägung” genannt wird, ist hauptsächlich in PMOS-Transistoren ausgeprägt und wurde als nicht besonders relevant für Halbleiterbauelemente in den folgenden Jahren erachtet, auf Grund des geringen Einflusses am gesamten Bauteilleistungsverhalten an Bauelementen, insbesondere da zunehmend NMOS-Bauelemente entwickelt wurden. Diese Situation änderte sich mit der Einführung komplexer CMOS-Bauelemente, die Hochleistungslogikschaltungen aufweisen, in denen Millionen an Signalknoten mit PMOS- und NMOS-Transistoren vorgesehen sind. In diesen Bauelementen wurden die Schwellwertspannung und die Versorgungsspannung zunehmend reduziert, während andererseits die elektrischen Feldstärkewerte über das Gatedielektrikum hinweg größer wurden. Unter derartigen Bedingungen übt eine Änderung der Schwellwertspannung dennoch einen größeren Einfluss aus, da sich Transistorbetriebsschwankungen auf Grund des relativ höheren Einflusses bei einer Verschiebung der Schwellwertspannung verstärken. Ferner können die Betriebszustände der Transistoren, die zum Anlegen von Spannungspulsen, etwa negativen oder positiven Spannungen, an die Gateelektrode von PMOS-Transistoren führen, von dem betrachteten Signalweg und den gesamten Betriebsbedingungen abhängen, woraus sich im Wesentlichen nicht vorhersagbare Schwellwertverschiebungen innerhalb der Lebensdauer des Bauelements ergeben können. Beispielsweise kann eine Verschiebung der Schwellwertspannung über die summierte Betriebsdauer schließlich zu einer Verletzung von Zeitanforderungen des Bauelements führen, wodurch eine weitere Verwendung des Bauelements nicht mehr zulässig ist, trotz der Tatsache, dass kein wesentlicher Fehler aufgetreten ist.
  • Im Allgemeinen ist dieser Effekt auch mit der Qualität des Gatedielektrikumsmaterials und insbesondere mit der Qualität der Grenzfläche zwischen dem Halbleitermaterial in dem Kanalgebiet und dem Gatedielektrikumsmaterial verknüpft. In diesem Falle wird bei gewissen Betriebsbedingungen, etwa erhöhten Temperaturen oder anderen Belastungsbedingungen, eine Ladungsträgerfalle in der Nähe der Grenzfläche erzeugt, wobei insbesondere Löcher eingefangen werden, woraus sich eine deutliche Verschiebung der Schwellwertspannung durch lokalisierte positive Grenzflächenzustände und zusätzlich eingefangene Ladungen ergibt. In NMOS-Transistoren ist diese Wirkung deutlich geringer ausgeprägt, da die Grenzflächenzustände und die fixierten Ladungen von entgegen gesetzter Polarität sind, woraus sich eine geringere Leistungsbeeinträchtigung ergibt.
  • Im Hinblick auf das Verringern der Kurzkanaleffekte und unerwünschter Gateleckströme wurde das Ersetzen des Siliziumsdioxid oder zumindest eines Teils davon als Material für Gateisolationsschichten in Betracht gezogen. Mögliche alternative dielektrische Materialien enthalten solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch große Dicke einer entsprechend ausgebildeten Gateisolationsschicht dennoch für eine kapazitive Kopplung sorgt, die von einer sehr dünnen siliziumdioxidbasierten Materialschicht erreicht wurde. Es wurde daher vorgeschlagen, siliziumdioxidbasierte Materialien zumindest teilweise durch Materialien mit einer größeren Dielektrizitätskonstante zu ersetzen, etwa durch hafniumbasierte dielektrische Materialien, Zirkonoxid und dergleichen. In einigen konventionellen Vorgehensweisen wird ein „konventionelles” Gatedielektrikumsmaterial, etwa Siliziumdioxid, Siliziumoxinitrid und dergleichen, auf dem Halbleitermaterial des Kanalgebiets hergestellt, woran sich das dielektrische Material mit großem ε anschließt, das dann mit einem geeigneten leitenden Material, etwa Titannitrid und dergleichen, in Verbindung mit einer geeigneten Metallsorte, etwa Lanthan, Aluminium und dergleichen abgedeckt wird, um die Austrittsarbeit einzustellen, wie sie für n-Kanaltransistoren bzw. p-Kanaltransistoren erforderlich ist. Dazu wird einigen konventionellen Vorgehensweisen eine zusätzliche Anpassung der elektronischen Konfiguration des Halbleitermaterials in dem Kanalgebiet im Hinblick auf die Austrittsarbeit erforderlich, was bewerkstelligt werden kann, indem ein geeignetes Halbleitermaterial vorgesehen wird, um damit die erforderliche Verschiebung der Bandlücke zu erreichen. Zu diesem Zweck wird im p-Kanaltransistor eine Silizium/Germanium-Halbleitermischung oder Legierung mit einer speziellen Dicke und Germaniumkonzentration vorgesehen, um den erforderlichen Bandlückenabstand und somit eine gewünschte Schwellwertspannung des p-Kanaltransistors zu erreichen. Typischerweise wird ein entsprechend speziell gestaltetes Halbleitermaterial, etwa die Silizum/Germanium-Legierung und dergleichen, mittels einer epitaktischen Aufwachstechnik in einer frühen Fertigungsphase vor der Herstellung des Gatedielektrikumsmaterials vorgesehen.
  • Aus den Dokumenten DE 10 2009 010 883 A1 und US 2009/0236650 A1 sind SiO2-Filme zwischen dem Kanal und der die Austrittsarbeit einstellenden Schicht bekannt.
  • Obwohl die Verwendung von Gatedielektrikumsmaterialien mit großem ε eine weitere Verringerung der Kanallänge kritischer Transistorelemente ermöglichen, zeigen sich dennoch insbesondere ausgeprägte Schwellwertspannungsinstabilitäten in p-Kanaltransistoren, die einen ausgeprägten Ausbeuteverlust hervorrufen, wobei angenommen wird, dass dies durch das komplexe Materialsystem der schwellwerteinstellenden Halbleiterlegierung in Verbindung mit dem Gatedielektrikumsmaterial mit großem ε hervorgerufen wird, wie dies mit Bezug zu den 1a bis 1g erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem ein siliziumbasiertes Halbleitermaterial 102 mit einer geeigneten Dicke gebildet ist, um darüber und darin Transistorelemente herzustellen. Eine Isolationsstruktur 102c ist in der Halbleiterschicht 102 ausgebildet und begrenzt damit lateral aktive Gebiete 102a, 102b. In diesem Zusammenhang ist ein aktives Gebiet als ein Halbleitermaterial zu verstehen, in welchem ein geeignetes Dotierstoffprofil zu erzeugen ist, um pn-Übergänge für einen oder mehrere Transistorelemente zu bilden. In dem gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor, während das aktive Gebiet 102b einem n-Kanaltransistor entspricht. D. h., die aktiven Gebiete 102a, 102b enthalten in der gezeigten Fertigungsphase eine geeignete Grunddotierstoffkonzentration, um die Leitfähigkeit eines p-Kanaltransistors bzw. eines n-Kanaltransistors festzulegen. Ferner ist eine Maskenschicht 103 auf den aktiven Gebieten 102a, 102b etwa in Form eines Siliziumdioxidmaterials und dergleichen ausgebildet. Eine Ätzmaske 104 ist ferner so vorgesehen, dass das aktive Gebiet 102b abgedeckt ist, während das aktive Gebiet 102a, d. h. die darauf gebildete Maskenschicht 103, der Einwirkung einer Ätzumgebung 105 unterliegt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategien hergestellt werden. Zunächst wird die Isoaltionsstruktur 102c auf der Grundlage gut etablierter Lithographie-, Ätz-, Abscheide-, Einebnungs- und Ausheiztechniken hergestellt, wobei etwa ein Graben in der Halbleiterschicht 102 gebildet wird, wie nachfolgend mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen gefüllt wird. Nach dem Entfernen von überschüssigem Material und dem Einebnen der Oberflächentopographie wird der Prozess typischerweise fortgesetzt, indem mehrere Implantationssequenzen unter Anwendung eines geeigneten Maskierungsschemas ausgeführt werden, um die erforderlichen Dotierstoffsorten zum Erzeugen der grundlegenden Dotierstoffkonzentration in den aktiven Gebieten 102a, 102b einzuführen. Nach dem Aktivieren der Dotierstoffsorten und der Rekristallisierung durch Implantation hervorgerufener Schäden geht die weitere Bearbeitung weiter, indem die Maskenschicht 105 auf der Grundlage eines Oxidationsprozesses und dergleichen hergestellt wird, woraufhin das Abscheiden eines Maskenmaterials, etwa eines Lackmaterials, erfolgt, das nachfolgend durch gut etablierte Lithographietechniken in die Maske 104 strukturiert wird. Als nächstes wird der Ätzprozess 105 ausgeführt, beispielsweise unter Anwendung eines nasschemischen Ätzrezepts auf der Grundlage beispielsweise von Flusssäure (HF), das Siliziumdioxidmaterial selektiv zu Siliziummaterial entfernt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 104 (siehe 1a). In dieser Fertigungsphase werden ggf. weitere Reinigungsprozesse ausgeführt, um die Oberfläche des aktiven Gebiets 102a für das Abscheiden einer Silizium/Germanium-Legierung vorzubereiten, wie sie zur Anpassung der Schwellwertspannung in Verbindung mit einem dielektrischen Material mit großem ε und einem noch zu bildenden Gateelektrodenmaterial erforderlich ist.
  • 1c zeigt schematisch das Halbleiterbauelement 100 während eines selektiven epitaktischen Aufwachsprozesses 108, in welchem Prozessparameter gemäß gut etablierten Rezepten so eingestellt sind, dass die Materialabscheidung im Wesentlichen auf das freiliegende aktive Gebiet 102a beschränkt ist, während eine Materialabscheidung auf dielektrischen Oberflächenbereichen, etwa der Isolationsstruktur 102c und der Maskenschicht 103, stark unterdrückt ist. Während des selektiven epitaktischen Aufwachsprozesses 108 wird somit eine Silizium/Germanium-Legierung 109 selektiv auf dem aktiven Gebiet 102a gebildet, wobei die Materialzusammensetzung in die Schichtdicke einen starken Einfluss auf die schließlich erreichte Schwellwertspannung eines p-Kanaltransistors ausüben, der noch in und über dem aktiven Gebiet 102a zu bilden ist. Beispielsweise trägt eine Solldichte des Materials 109 ungefähr 10 bis 50 nm bei einer Germaniumkonzentration von ungefähr 20 bis 30 Atomprozent.
  • 1d zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 110 unterliegt, in der die Maske 103 (siehe 1c) selektiv zu den Halbleitermaterialien der aktiven Gebiete 102a, 102b entfernt wird, wobei zu beachten ist, dass das aktive Gebiet 102a nunmehr die Silizium/Germanium-Legierung 109 beinhaltet. Während des Ätzprozesses 110, der auf der Grundlage von Flusssäure ausgeführt werden kann, werden die freiliegenden Halbleiteroberflächenbereiche auch für die Herstellung eines komplexen Gatedielektrikumsmaterials mit einer größeren Dielektrizitätskonstante vorbereitet, wie dies zuvor erläutert ist.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Gatedielektrikumsmaterial 161 auf den aktiven Gebieten 102a, 102b gebildet ist. Beispielsweise weist das Gatedielektrikumsmaterial 161 eine erste Schicht 161a auf, etwa ein Siliziumdioxidmaterial, ein Siliziumoxinitridmaterial und dergleichen, über welchem ein weiteres dielektrisches Material 161b gebildet ist, das eine geeignete Materialsorte zum Erhöhen der Dielektrizitätskonstante aufweist. Zu diesem Zweck wird die Schicht 161a typischerweise mit einer geringeren Dicke von weniger als 1 nm vorgesehen, und die Schicht 161b besitzt eine ausreichend hohe Dielektrizitätskonstante, um für die erforderliche kapazitive Kopplung zu sorgen, während eine Gesamtdicke des dielektrischen Materials 161 somit den gesamten Gateleckstrom verringern kann, wie dies auch zuvor erläutert ist. Das Gatedielektrikumsmaterial 161 kann auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, etwa durch Abscheidetechniken in Form von CVD (chemische Dampfabscheidung) und dergleichen. Während des Abscheidens der Materialien 161a, 161b wird angenommen, dass insbesondere die Grenzfläche 109s zwischen dem dielektrischen Material 161 und der Silizium/Germanium-Legierung 109 eine höhere Rauhigkeit besitzt, wobei angenommen wird, dass dies ausgeprägte Schwellwertspannungsschwankungen hervorruft.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Gateschichtstapel 160s über den aktiven Gebieten 102a, 102b ausgebildet und weist das Gatedielektrikumsmaterial 161 auf. Ferner ist ein erstes Materialsystem 162 über dem aktiven Gebiet 102a ausgebildet und enthält geeignete leitende Materialien, um eine Verbindung zu dem Gatedielektrikumsmaterial 161 so herzustellen, dass eine gewünschte Austrittsarbeit erreicht wird. Beispielsweise enthält das Materialsystem 162 ein Titannitridmaterial, das auf dem Gatedielektrikumsmaterial 161 ausgebildet ist, gefolgt von einer austrittsarbeitseinstellenden Substanz, etwa Aluminium, woran sich ein weiteres Titannitridmaterial anschließt. Andererseits ist das Materialsystem 163 über dem aktiven Gebiet 102b so gebildet, dass es mit dem Gatedielektrikumsmaterial 161 in Verbindung steht, so dass die gewünschte Austrittsarbeit erreicht wird. Beispielsweise enthält das Materialsystem 163 eine Schicht aus Lanthanmaterial, gefolgt von einer Titannitridmaterialschicht. Des weiteren ist ein Elektrodenmaterial 164, etwa amorphes Silizium, Polysilizium und dergleichen, in Verbindung mit einem dielektrischen Deckmaterial 165, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, in dem Gateschichtstapel 160s vorgesehen.
  • Das Materialsystem 162 kann auf der Grundlage einer geeigneten Abscheidetechnik aufgebracht werden, etwa durch CVD, physikalische Gasphasenabscheidung (PVD) und dergleichen. Beispielsweise wird Titannitrid durch Sputtern abgeschieden in einer stickstoffenthaltenden Umgebung, woran sich die Sputter-Abscheidung von Aluminium und das Abscheiden eines Titannitridmaterials anschließen. Daraufhin wird dieses Schichtsystem so strukturiert, dass zumindest das Aluminiummaterial von oberhalb des aktiven Gebiets 102b entfernt wird. Als nächstes wird das Materialsystem 163 aufgebracht, woran sich das Abscheiden des Materials 164 und der Deckschicht 165 anschließt. Zu beachten ist, dass weitere Materialien abgeschieden werden können, etwa Hartmaskenmaterialien und dergleichen, wie dies für die weitere Bearbeitung des Bauelements 100 erforderlich ist.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine erste Gateelektrodenstruktur 160a auf dem aktiven Gebiet 102a ausgebildet, das die schwellwerteinstellende Halbleiterlegierung 109 aufweist, während eine zweite Gateelektrodenstruktur 160b auf dem aktiven Gebiet 102b ausgebildet ist. Die Gateelektrodenstrukturen 160a, 160b können auf der Grundlage einer beliebigen komplexen Lithographie- und Ätztechnik hergestellt werden, um damit die gewünschte Gatelänge von beispielsweise 40 nm und weniger in komplexen Halbleiterbauelementen zu erreichen. Es sollte beachten werden, dass die Gatelänge als die horizontale Erstreckung der Gateelektrodenstrukturen 160a, 160b verstanden wird, wenn beispielsweise laterale Erstreckung der Materialsysteme 162 bzw. 163 betrachtet wird.
  • Daraufhin geht die Bearbeitung weiter, indem Drain- und Sourcegebieten in den aktiven Gebieten 102a, 102b gemäß einer beliebigen geeigneten Prozessstrategie hergestellt werden.
  • Wie zuvor angegeben ist, zeigt insbesondere ein entsprechender Transistor mit der Gateelektrodenstruktur 160a eine ausgeprägte Schwellwertspannungsfluktuation über die Betriebslebensdauer hinweg, wobei angenommen wird, dass dies durch die Vergrößerung der Anzahl an eingefangenen Grenzflächenladungen hervorgerufen wird, wie dies auch zuvor erläutert ist. Folglich kann die Zuverlässigkeit des Bauelements 100 über die Lebensdauer hinweg nicht garantiert werden, wodurch zu einem ausgeprägten Ausbeuteverlust beigetragen wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen eine Schwellwertspannung komplexer Transistoren auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung eingestellt wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken zur Herstellung von Transistorelementen, etwa p-Kanaltransistoren, bereit, in denen eine schwellwerteinstellende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, vorgesehen wird, um einen Bandlückenabstand im Hinblick auf ein Elektrodenmetall in Verbindung mit einem Gatedielektrikumsmaterial mit großem ε anzupassen, wobei eine bessere Langzeitstabilität der Schwellwertspannung erreicht wird. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, und dies scheinen entsprechende Messungen zu untermauern, dass eine ausgeprägte Oberflächenrauhigkeit an einer Grenzfläche zwischen dem dielektrischen Material und der schwellwerteinstellenden Halbleiterlegierung einen starken Einfluss auf die Langzeitstabilität der Schwellwertspannung und generell auf jegliche Schwellwertspannungsvariabilität von p-Kanaltransistoren ausübt. Somit umfasst die vorliegende Erfindung eine Prozesstechnik, in der die Grenzflächeneigenschaften verbessert werden, was bewerkstelligt werden kann, indem ein freiliegender Oberflächenbereich der schwellwerteinstellenden Halbleiterlegierung vor dem Bilden des Gatedielektrikumsmaterials mit großem ε darauf behandelt wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die Oberflächenbehandlung als ein Oxidationsprozess in Verbindung mit einem geeigneten Abtragungsprozess ausgeführt, wodurch eine Oberfläche mit besserer Qualität erzeugt wird. Folglich kann das nachfolgende dielektrische Material mit geringerem Grad an Unregelmäßigkeiten erzeugt werden, wodurch zu besseren Grenzflächenbedingungen beigetragen wird, die wiederum ein besseres Verhalten im Hinblick auf die negative Vorspannung-Temperatur-Injektion oder Instabilität oder allgemein im Hinblick auf eine Puls-Vorspannungs-Temperatur-Injektion sorgen.
  • Ein anschauliches offenbartes Verfahren betrifft die Herstellung einer Gateelektrodenstruktur. Das Verfahren umfasst das Bilden einer Schicht aus einer Halbleiterlegierung auf einem Halbleitergebiet eines Halbleiterbauelements. Das Verfahren umfasst ferner das Oxidieren der Schicht aus einer Halbleiterlegierung, um eine erste Teilschicht zu bilden, die aus der Halbleiterlegierung aufgebaut ist, und um eine zweite Teilschicht zu bilden, die ein Oxid der Hableiterlegierung aufweist. Ferner umfasst das Verfahren das Entfernen der zweiten Teilschicht und das Bilden eines Gateschichtstapels auf der ersten Teilschicht, wobei der Gateschichtstapel ein Gatedielektrikumsmaterial, eine austrittsarbeitseinstellende Substanz und ein Elektrodenmaterial aufweist. Schließlich umfasst das Verfahren das Bilden der Gateelektrodenstruktur eines Transistors aus dem Gateschichtstapel.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines schwellwerteinstellenden Halbleitermaterials auf einem ersten Halbleitergebiet, während ein zweites Halbleitergebiet maskiert ist. Das erste und das zweite Halbleitergebiet sind in einer Halbleiterschicht eines Halbleiterbauelements ausgebildet. Das Verfahren umfasst ferner das Ausführen einer Oberflächenbehandlung, so dass ein Teil des schwellwerteinstellenden Halbleitermaterials modifiziert wird. Der modifizierte Bereich wird so entfernt, dass eine Schicht des schwellwerteintellenden Halbleitermaterials bewahrt wird. Des weiteren umfasst das Verfahren das Freilegen des zweiten Halbleitergebiets und das Bilden eines Gatedielektrikumsmaterials auf der Schicht des schwellwerteinstellenden Halbleitermaterials und auf dem zweiten Halbleitergebiet.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Gatedielektrikumsmaterials eines p-Kanaltransistors. Das Verfahren umfasst das Bilden einer Silizium/Germanium-Legierung auf einem Halbleitergebiet und das Oxidieren eines Teils der Silizium/Germanium-Legierung derart, dass eine Schicht der Silizium/Germanium-Legierung beibehalten wird. Das Verfahren umfasst ferner das Entfernen des oxidierten Bereichs, so dass die Schicht der Silizium-Germanium-Legierung freigelegt wird. Des weiteren umfasst das Verfahren das Bilden eines dielektrischen Materials auf der Schicht der Silizium/Germanium-Legierung.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, um eine Gateelektrodenstruktur eines p-Kanaltransistors und eines n-Kanaltransistors herzustellen auf der Grundlage einer Silizium/Germanium-Legierung gemäß konventioneller Strategien;
  • 2a bis 2f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein p-Kanaltransistor auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung mit besseren Grenzflächeneigenschaften gemäß anschaulicher Ausführungsformen hergestellt wird; und
  • 2g bis 2k schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines p-Kanaltransistors und eines n-Kanaltransistors gemäß noch weiterer anschaulicher Ausführungsformen zeigen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen komplexe Gateelektrodenstrukturen und Transistoren auf der Grundlage eines dielektrischen Materials mit großem ε und eines metallenthaltenden Elektrodenmaterials hergestellt werden, wobei die Schwellwertspannung in einer frühen Fertigungsphase auf der Grundlage einer schwellwerteinstellenden Halbleiterlegierung für eine Art an Transistor eingestellt wird. Die schwellwerteinstellende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, kann so gebildet werden, dass sie einen besseren Oberflächenzustand vor dem Erzeugen des Gatedielektrikumsmaterials mit großem ε besitzt, wodurch bessere Grenzflächeneigenschaften erreicht werden, die wiederum für eine bessere Langzeitstabilität der resultierenden Schwellwertspannung sorgen können. Zu diesem Zweck wird ein Teil der schwellwerteinstellenden Halbleiterlegierung modifiziert, beispielsweise durch Oxidation, Nitrierung und dergleichen, so dass der modifizierte Bereich auf der Grundlage geeigneter Ätzchemien, etwa nasschemischer Ätzprozesse, abgetragen werden kann, wodurch eine Oberfläche mit verbesserter „Glattheit” im Vergleich zu den Oberflächeneigenschaften nach dem Abscheiden der schwellwerteinstellenden Halbeleiterlegierung erzeugt wird. Während des nachfolgenden Prozesses zur Herstellung des dielektrischen Materials mit großem ε können ferner die besseren Oberflächenbedingungen zu einer glatteren Grenzfläche führen, was wiederum zu einem geringeren Grad an Ausbildung von Ladungsträgereinfangfallen während der akkumulierten Laufzeit des Halbleiterbauelements führen kann.
  • Mit Bezug zu den 2a bis 2k werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1g verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, die eine Vollsubstratkonfiguration oder eine SOI-Konfiguration abhängig von den gesamten Prozess- und Bauteilerfordernissen repräsentieren können. In der gezeigten Fertigungsphase umfasst die Halbleiterschicht 202 die Isolationsstrukturen 202c, beispielsweise in Form flacher Grabenisolationen, wodurch viele Halbleitergebiete, etwa ein Halbleitergebiet 202a, lateral begrenzt werden, wobei dieses auch als ein aktives Gebiet eines p-Kanaltransistors zu verstehen ist, der in und über dem aktiven Gebiet 202a herzustellen ist. Das Halbleitergebiet 202a ist im Wesentlichen aus Silizium aufgebaut, wobei hier auch andere geeignete Halbleitermaterialien eingesetzt werden können, falls dies als geeignet erachtet wird. Es sollte ferner beachtet werden, dass das Substrat 201 und die Halbleiterschicht 202 ähnliche Eigenschaften haben können, wie sie beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind. Ferner ist in der gezeigten Fertigungsphase auf dem Halbleitergebiet 202a ein schwellwerteinstellendes Halbleitermaterial 209 gebildet, das als ein kristallines Halbleitermaterial zu verstehen ist, das andere elektronische Eigenschaften im Vergleich zum Material des Halbleitergebiets 202a besitzt. Beispielsweise wird das Material 209 in Form einer Halbleitermischung oder Legierung bereitgestellt, etwa als eine Silizium/Germanium-Legierung, wenn das Halbleitergebiet 202a im Wesentlichen aus kristallinem Siliziummaterial aufgebaut ist. Es sollte beachtet werden, dass das Halbleitergebiet 202a und das schwellwerteinstellende Halbleitermaterial 209 das aktive Gebiet des noch zu bildenden Transistors repräsentieren. Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, besitzt das schwellwerteinstellende Halbleitermaterial eine beliebige geeignete Materialzusammensetzung und Dicke, um die gewünschte Schwellwertspannung in Verbindung mit einem Gatedielektrikumsmaterial und einem Elektrodenmetall, die noch über dem Halbleitergebiet 202a zu bilden sind, zu erreichen. Beispielsweise wird für eine Silizium/Germanium-Legierung eine Germaniumkonzentration von 20 bis 30 Atomprozent eingestellt. Des weiteren wird eine Dicke 209t des Materials 209 so ausgewählt, dass eine gewünschte Solldicke nach dem Behandeln des Materials 209 und nach dem Entfernen eines Teils davon bewahrt wird. Beispielsweise wird die Dicke 209t so gewählt, dass ein Abtrag von ungefähr 1 nm oder weniger während der nachfolgenden Bearbeitung des Materials 209 zu einer gewünschten Solldicke von 0,8 nm bis 5 nm, abhängig von den gesamten Bauteilerfordernissen, führt.
  • Das Halbleitergebiet 202a, die Isolationsstruktur 202c und das schwellwerteinstellende Halbleitermaterial 209 können auf der Grundlage einer beliebigen geeigneten Fertigungstechnik hergestellt werden, wie sie beispielsweise auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Nach dem Abscheiden des Materials 209 wird das Bauelement 200 einer Oberflächenbehandlung 206 unterzogen, um einen Teil des Materials 209 zu modifizieren, der nachfolgend entfernt wird, um für bessere Grenzflächeneigenschaften zu sorgen. In einer anschaulichen Ausführungsform wird die Behandlung 206 als ein Oxidationsprozess ausgeführt, beispielsweise auf der Grundlage höherer Temperaturen von 700 Grad C bis 1100 Grad C in einer oxidierenden Umgebung, wodurch für eine steuerbare Oxidationsrate des Materials 209 gesorgt wird. Geeignete Prozessparameter können effizient auf der Grundlage von Experimenten oder Fachwissen ermittelt werden, wobei die Oxidationsrate für eine Vielzahl an Halbleitermaterialien gut bekannt ist. Folglich wird ein entsprechender Grad an „Materialverbrauch” des Materials 209 während der Behandlung 206 in gut steuerbarer Weise eingestellt, wodurch auch die Auswahl einer geeigneten Anfangsdicke 209t möglich ist, um somit eine gewünschte Solldicke des Materials 209 nach der Behandlung 206 beizubehalten. In anderen anschaulichen Ausführungsformen wird der Prozess 206 auf der Grundlage anderer oxidierender Prozessatmosphären eingerichtet, solange eine gleichmäßige und steuerbare Rate erreicht wird. In anderen Fällen wird die Behandlung 206 als ein nasschemischer Ätzprozess ausgeführt, in welchem das Material 209 in gut steuerbarer Weise oxidiert wird. Beispielsweise ist eine Vielzahl an nasschemischen Mitteln in Halbleiterfertigungstechniken etabliert, beispielsweise um Reinigungsprozesse und dergleichen auszuführen, die ein oxidierendes Verhalten im Hinblick auf Halbleitermaterialien, etwa Silizium, Germanium und dergleichen besitzen.
  • In anderen anschaulichen Ausführungsformen repräsentiert die Behandlung 206 einen Nitrierungsprozess, um Stickstoff in das Material 209 einzubauen, möglicherweise in Verbindung mit Sauerstoff, wodurch ebenfalls eine entsprechende Oberflächenschicht gebildet wird, die eine hohe Ätzselektivität im Hinblick auf einen verbleibenden Teil des Materials 209 besitzt. Zu diesem Zweck wird eine Gasumgebung mit Stickoxid und dergleichen, Amonium und dergleichen auf der Grundlage geeigneter Temperaturen eingerichtet, wobei auch geeignete Prozessparameter effizient auf der Basis von Experimenten ermittelt werden können.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer Phase, in der das „Material” 209 eine erste Teilschicht 209a, beispielsweise in Form eines Oxids, eines Nitrids, eines Oxinitrids und dergleichen, aufweist, woran sich eine zweite Teilschicht 209b anschließt, die einen Teil des anfänglich abgeschiedenen Materials 209 repräsentiert. Zu beachten ist, dass das bewahrte Material 209b eine Dicke 209f besitzt, die einer Solldicke entspricht, wie dies zum Einstellen einer geeigneten Schwellwertspannung eines Transistors erforderlich ist, der noch in und über dem aktiven Gebiet 202a zu bilden ist. Beispielsweise werden ungefähr 1 nm oder weniger des anfänglichen Materials 209 (siehe 2a) während des Prozesses 206 verbraucht, wobei jedoch zu beachten ist, dass eine Dicke der Teilschicht 209a deutlich größer sein kann auf Grund der Zunahme des Volumens des Materials in der Schicht 209a im Vergleich zu dem anfänglichen Material 209 aus 2a.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer Ätzumgebung 210 unterliegt, in der der modifizierte Bereich 209b aus 2b entfernt wird. Beispielsweise wird die Ätzumgebung 210 auf der Grundlage von Flusssäure (HF) eingerichtet, wenn das zu entfernende Material ein Halbleiteroxidmaterial enthält, wobei das bewahrte Material 209a als ein effizientes Ätzstoppmaterial dienen kann. In anderen Fällen werden andere nasschemische Ätzrezepte angewendet, beispielsweise in Form von Phosphorsäure, wenn das zu entfernende Material im Wesentlichen aus einem Nitridmaterial und dergleichen aufgebaut ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 mit einem Gatedielektrikumsmaterial 261 (vgl. 2e), das auf dem aktiven Gebiet 202a gebildet ist, das das bewahrte schwellwerteinstellende Material 209a enthält, wobei das Gatedielektrikumsmaterial 261 eine erste Schicht 261a und eine zweite Schicht 261b umfasst. Das dielektrische Material 261 besitzt eine moderat hohe Dielektrizitätskonstante, d. h. eine Konstante von ungefähr 10,0 oder höher, das bewerkstelligt werden kann, indem eine geeignete Sorte in die resultierende Konfiguration eingebaut wird, um einen gewünschten Zustand zum Einstellen einer Schwellwertspannung zu erreichen und zu bewahren. Daraufhin wird ein Gateschichtstapel 260s gebildet und strukturiert, beispielsweise unter Anwendung von Hartmasken und dergleichen in Verbindung mit komplexen Lithographie- und Ätztechniken.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 250 in und auf dem aktiven Gebiet 202a gebildet und weist eine Gateelektrodenstruktur 260 auf, die aus dem Gateschichtstapel 260s aus 2e hergestellt wurde. Folglich enthält die Gateelektrodenstruktur 260 ein Gatedielektrikumsmaterial 261 mit den verbesserten Grenzflächeneigenschaften in Verbindung mit der schwellwerteinstellenden Halbleiterlegierung 209a, wie dies zuvor erläutert ist. Des weiteren ist das Materialsystem 263 vorgesehen, woran sich das Elektrodenmaterial 264 und ein Metallsilizidgebiet 265 anschließen. Eine Seitenwandabstandshalterstruktur 266 ist so vorgesehen, dass sie lateral die Materialien 261, 263, 264 und 265 einschließt. Der Transistor 250 umfasst ferner Drain- und Sourcegebiete 253 in Verbindung mit mehreren Metallsilizidgebieten 254. Ferner ist in der gezeigten Ausführungsform ein verformungsinduzierendes Halbleitermaterial 251 in einem Teil des aktiven Gebiets 202a gebildet, um damit eine gewünschte Art an Verformung in einem Kanalgebiet 252 hervorzurufen. Es ist gut bekannt, dass eine Verformung in einem Halbleitermaterial lediglich die Ladungsträgerbeweglichkeit wesentlich beeinflussen kann, was wiederum die Leitfähigkeit eines Transistorkanalgebiets, etwa des Gebiets 202, modifizieren kann. Für p-Kanaltransistoren, etwa den Transistor 250, ist eine kompressive Verformungskomponente ggf. für viele Kristallkonfigurationen des Kanalgebiets 252 vorteilhaft, was erreicht werden kann, indem ein kompressives verformungsinduzierendes Halbleitermaterial, etwa in Form von Silizium/Germanium, und dergleichen vorgesehen wird.
  • Das in 2f gezeigte Halbleiterbauelement 200 kann auf der Grundlage beliebiger geeigneter Prozesstechniken hergestellt werden. D. h., nach dem Strukturieren der Gateelektrodenstruktur 260 wird das verformungsinduzierende Material 251 bei Bedarf vorgesehen, was bewerkstelligt werden kann, indem Aussparungen in dem aktiven Gebiet 202a hergestellt und diese mit dem verformungsinduzierenden Halbleitermaterial auf der Grundlage selektiver epitaktischer Aufwachstechniken gefüllt werden. Zu diesem Zweck umschließt ein Teil der Abstandshalterstruktur 266 empfindliche Materialien der Gateelektrodenstrukturen 260. Daraufhin werden die Drain- und Sourcegebiete 253 gemäß gut etablierter Implantationstechniken in Verbindung mit Ausheiztechniken hergestellt. Als nächstes werden die Metallsilizidgebiete 254 und 265 unter Anwendung einer beliebigen geeigneten Prozessstrategie hergestellt.
  • Folglich besitzt der Transistor 250 eine geeignete Schwellwertspannung, die durch das Material 209a, das dielektrische Material 261 in Verbindung mit dem Materialsystem 263 und auch in Verbindung mit den lateralen und vertikalen Dotierstoffprofil in dem aktiven Gebiet 202a festgelegt ist, wobei die besseren Eigenschaften einer Grenzfläche 209s eine geringere Schwellwertspannungsverschiebung über die akkumulierte Hilfsdauer des Bauelements 200 hinweg ergeben, wodurch die nutzbare Lebensdauer des Bauelements erhöht wird.
  • 2g zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt, ist ein zweites aktives Gebiet 202b in der Halbleiterschicht 202 vorgesehen und besitzt darauf ausgebildet eine Maske 203, etwa ein Oxidmaterial und dergleichen. In der gezeigten Ausführungsform wird das aktive Gebiet 202a in Bezug auf die Isolationsstruktur 202b abgesenkt, wenn dies als geeignet erachtet wird.
  • Das in 2g gezeigte Bauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. Wenn ferner ein gewisser Grad an Absenkung des derartigen Gebiets 202a als vorteilhaft erachtet wird, wird das Bauelement 200 einer nasschemischen Ätzumgebung unterworfen, um damit einen Teil des aktiven Gebiets 202a in Bezug auf die Isolationsstruktur 202c und die Maske 203 zu entfernen. Zu diesem Zweck sind gut selektive Ätzchemikalien verfügbar, beispielsweise in Form von Tetramethylammoniumhydroxid (TMAH), das effizient Siliziummaterial selektiv zu Siliziumdioxid, Siliziumnitrid und dergleichen entfernen kann. Somit wird in einer ersten Prozessphase ein Maskenmaterial von dem aktiven Gebiet 202a entfernt, beispielsweise auf der Basis von Prozesstechniken, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, wodurch eine gewünschte glatte Oberfläche des aktiven Gebiets 202a erzeugt wird. Daraufhin wird die Absenkung auf Basis eines nasschemischen Ätzprozesses bewerkstelligt, wodurch Unregelmäßigkeiten während des nachfolgenden selektiven epitaktischen Aufwachsprozesses verringert werden, da ein gleichmäßiges Aufwachsverhalten an den Isolationsstrukturen 202c auf Grund des Vermeidens eines lateralen Wachstums des Halbleitermaterials ebenfalls erreicht. In diesem Falle kann eine gesamte Gleichmäßigkeit des resultierenden schwellwerteinstellenden Halbleitermaterials weiter verbessert werden. In anderen Fällen wird, wenn eine entsprechende Absenkung nicht erforderlich ist, die weitere Bearbeitung fortgesetzt, ohne dass ein zusätzlicher Ätzprozess ausgeführt wird.
  • 2h zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist das Material 209 auf dem Halbleitergebiet 202a gebildet. Zu diesem Zweck wird ein selektiver epitaktischer Aufwachsprozess angewendet, wie dies auch zuvor erläutert ist. Zu beachten ist, dass in einigen anschaulichen Ausführungsformen die Absenkung des Halbleitergebiets 202a, falls dies erforderlich ist, und das Aufwachsen des Materials 209 als ein in-situ-Prozess ausgeführt werden können, d. h. der Ätzprozess und der Aufwachsprozess können in der gleichen Prozesskammer als aufeinanderfolgende Prozesse ausgeführt werden, ohne dass dazwischen liegende Transportaktivitäten erforderlich sind. Dazu wird eine reaktive Ätzumgebung in der Abscheidekammer eingerichtet, um Siliziummaterial abzutragen, wodurch auch die resultierende Oberfläche des aktiven Gebiets 202a für die nachfolgende Prozessphase zum Abscheiden des Materials 209 vorbereitet wird.
  • 2i zeigt schematisch das Bauelement 200, wenn die Oberflächenbehandlung 206 ausgeführt wird, um den modifizierten Bereich 209b zu erzeugen, beispielsweise in Form eines Oxidmaterials, während das Material 209a bewahrt wird.
  • 2j zeigt schematisch das Halbleiterbauelement 200 während des Ätzprozesses 210, um den modifizierten Bereich 209b (siehe 2i) zu entfernen, wodurch das schwellwerteinstellende Halbleitermaterial 209a freigelegt wird. Gleichzeitig kann auch die Maske 203 (siehe 2i) von dem Halbleitergebiet 202b entfernt werden, was bewerkstelligt werden kann auf der Grundlage von Flusssäure und dergleichen. In einigen anschaulichen Ausführungsformen wird der Prozess 210 auch zum Vorbereiten des Bauelements 200 für die Herstellung eines Gatedielektrikumsmaterials benutzt, um Kontaminationsstoffe, Metallreste und dergleichen zu entfernen. Somit besitzt das Material 209a eine verbesserte Oberfläche und Gleichmäßigkeit, die noch weiter verbessert werden können, indem das Halbleitergebiet 202a abgesenkt wird, wie dies auch zuvor mit Bezug zu 2g beschrieben ist.
  • 2k zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 250a in und über dem aktiven Gebiet 202a aufgebaut und umfasst eine Gateelektrodenstruktur 260. In ähnlicher Weise ist ein Transistor 250b in und über dem Halbleitergebiet 202b ausgebildet und weist eine Gateelektrodenstruktur 260b auf. Die Gateelektrodenstruktur 260a umfasst ein Materialsystem 263, das geeignet gestaltet ist, um die gewünschte Austrittsarbeit zu erhalten, was zu einer gewünschten Schwellwertspannung in Verbindung mit dem Material 209a und in Verbindung mit geeignet gestalteten Drain- und Sourcegebieten 253 und einem Kanalgebiet 251 führt. Des weiteren ist ein Materialsystem 262 in der Gateelektrodenstruktur 260a abhängig von den Prozesserfordernissen vorgesehen in Verbindung mit einem Elektrodenmaterial 264 und einem Metallsilizid 265. Andererseits umfasst die Gateelektrodenstruktur 260b das Materialsystem 262 zum Einstellen der Schwellwertspannung, woran sich die Materialien 264 und 265 anschließen.
  • Die Transistoren 250a, 250b können ausgehend von der Fertigungsphase, wie sie in 2j gezeigt ist, auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor beispielsweise mit Bezug zu dem Transistor 250 beschrieben sind.
  • Es gilt also: Hierin sind Fertigungstechniken offenbart, in denen eine Langzeitstabilität von Schwellwertspannungen komplexer Transistoren mit einem schwellwerteinstellenden Halbleitermaterial verbessert wird, indem die Eigenschaften einer Grenzfläche verbessert werden, die zwischen dem schwellwerteinstellenden Halbleitermaterial und dem Gatedielektrikumsmaterial gebildet ist. Dazu wird ein Teil des schwellwerteinstellenden Halbleitermaterials entfernt unter Anwendung einer Oberflächenbehandlung, etwa Oxidation, in Verbindung mit nasschemischen Ätztechniken, bevor das Gatedielektrikumsmaterial hergestellt wird.

Claims (20)

  1. Verfahren zur Herstellung einer Gateelektrodenstruktur, wobei das Verfahren umfasst: Bilden einer Schicht aus einer Halbleiterlegierung auf einem Halbleitergebiet eines Halbleiterbauelements; Oxidieren der Schicht aus Halbleiterlegierung, so dass eine erste Teilschicht mit der Halbleiterlegierung und eine zweite Teilschicht mit einem Oxid der Halbleiterlegierung erzeugt wird; Entfernen der zweiten Teilschicht; Bilden eines Gateschichtstapels auf der ersten Teilschicht, wobei der Gateschichtstapel ein Gatedielektrikumsmaterial, eine austrittsarbeitseinstellende Substanz und ein Elektrodenmaterial aufweist; und Bilden der Gateelektrodenstruktur eines Transistors aus dem Gateschichtstapel.
  2. Verfahren nach Anspruch 1, wobei Oxidieren der Schicht aus einer Halbleiterlegierung umfasst: Ausheizen der Schicht aus Halbleiterlegierung in einer oxidierenden Umgebung.
  3. Verfahren nach Anspruch 2, wobei Bilden der Schicht aus einer Halbleiterlegierung und Oxidieren der Schicht umfasst: Ausführen eines in-situ-Prozesses.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen von Material des Halbleitergebiets, um eine Absenkung vor dem Bilden der Schicht aus einer Halbleiterlegierung zu erzeugen.
  5. Verfahren nach Anspruch 1, wobei das Entfernen der zweiten Teilschicht ein Ausführen eines nasschemischen Ätzprozesses umfasst.
  6. Verfahren nach Anspruch 4, wobei das Entfernen des Materials des Halbleitergebiets und Bilden der Schicht der Halbleiterlegierung als ein in-situ-Prozess ausgeführt werden.
  7. Verfahren nach Anspruch 1, wobei die Halbleiterlegierung eine Silizium/Germanium-Legierung ist.
  8. Verfahren nach Anspruch 7, wobei ein Germaniumanteil der Silizium/Germanium-Legierung 30 Atomprozent oder weniger beträgt.
  9. Verfahren nach Anspruch 1, wobei die zweite Teilschicht so gebildet wird, dass diese eine Dicke von 1 nm oder weniger besitzt.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Drain- und Sourcegebieten eines p-Kanaltransistors in dem Halbleitergebiet.
  11. Verfahren mit: Bilden eines schwellwerteinstellenden Halbleitermaterials auf einem ersten Halbleitergebiet, während ein zweites Halbleitergebiet maskiert ist, wobei das erste und das zweite Halbleitergebiet in einer Halbleiterschicht eines Halbleiterbauelements hergestellt sind; Ausführen einer Oberflächenbehandlung, so dass ein Teil des schwellwerteinstellenden Halbleitermaterials modifiziert wird; Entfernen des modifizierten Teils derart, dass eine Schicht des schwellwerteinstellenden Halbleitermaterials bewahrt wird; Freilegen des zweiten Halbleitergebiets; und Bilden eines Gatedielektrikumsmaterials auf der Schicht des schwellwerteinstellenden Halbleitermaterials und auf dem zweiten Halbleitergebiet.
  12. Verfahren nach Anspruch 11, wobei Entfernen des modifizierten Teils und Freilegen des zweiten Halbleitergebiets ein Ausführen eines gemeinsamen Ätzprozesses umfasst.
  13. Verfahren nach Anspruch 11, wobei das Ausführen der Oberflächenbehandlung umfasst: Ausführen eines Oxidationsprozesses.
  14. Verfahren nach Anspruch 13, wobei das Entfernen des modifizierten Teils umfasst: Ausführen eines nasschemischen Ätzprozesses auf der Grundlage von Flusssäure.
  15. Verfahren nach Anspruch 11, wobei das Bilden des Gatedielektrikumsmaterials umfasst: Bilden mindestens einer Materialschicht, die Hafnium enthält.
  16. Verfahren nach Anspruch 11, wobei die Oberflächenbehandlung so ausgeführt wird, dass der modifizierte Teil mit einer Dicke von 1 nm oder weniger gebildet wird.
  17. Verfahren nach Anspruch 11, das ferner umfasst: Bilden eines p-Kanaltransistors in und über dem ersten Halbleitergebiet und Bilden eines n-Kanaltransistors in und über dem zweiten Halbleitergebiet.
  18. Verfahren nach Anspruch 11, wobei das schwellwerteinstellende Halbleitermaterial eine Silizium/Germanium-Legierung umfasst.
  19. Verfahren zur Herstellung eines Gatedielektrikumsmaterials eines p-Kanaltransistors, wobei das Verfahren umfasst: Bilden einer Silizium/Germaniumlegierung auf einem Halbleitergebiet; Oxidieren eines Teils der Silizium/Germanium-Legierung derart, dass eine Schicht der Silizium/Germanium-Legierung bewahrt wird; Entfernen des oxidierten Teils, so dass die Schicht der Silizium/Germanium-Legierung freigelegt wird; und Bilden eines dielektrischen Materials auf der Schicht der Silizium/Germanium-Legierung.
  20. Verfahren nach Anspruch 19, wobei zumindest ein Teil des dielektrischen Materials Hafnium aufweist.
DE102009047311.4A 2009-11-30 2009-11-30 Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses Expired - Fee Related DE102009047311B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009047311.4A DE102009047311B4 (de) 2009-11-30 2009-11-30 Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
US12/905,619 US8247282B2 (en) 2009-11-30 2010-10-15 Enhancing interface characteristics between a channel semiconductor alloy and a gate dielectric by an oxidation process
US13/549,184 US8609482B2 (en) 2009-11-30 2012-07-13 Enhancing interface characteristics between a channel semiconductor alloy and a gate dielectric by an oxidation process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009047311.4A DE102009047311B4 (de) 2009-11-30 2009-11-30 Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses

Publications (2)

Publication Number Publication Date
DE102009047311A1 DE102009047311A1 (de) 2011-06-01
DE102009047311B4 true DE102009047311B4 (de) 2016-06-02

Family

ID=43927004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009047311.4A Expired - Fee Related DE102009047311B4 (de) 2009-11-30 2009-11-30 Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses

Country Status (2)

Country Link
US (2) US8247282B2 (de)
DE (1) DE102009047311B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
KR20120107762A (ko) * 2011-03-22 2012-10-04 삼성전자주식회사 반도체 소자의 제조 방법
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
US9012956B2 (en) * 2013-03-04 2015-04-21 Globalfoundries Inc. Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236650A1 (en) * 2006-08-31 2009-09-24 Micron Technology, Inc. Tantalum lanthanide oxynitride films
DE102009010883A1 (de) * 2009-02-27 2010-09-02 Advanced Micro Devices, Inc., Sunnyvale Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der Transistorherstellung mittels eines Zwischenoxidationsprozesses

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5591681A (en) * 1994-06-03 1997-01-07 Advanced Micro Devices, Inc. Method for achieving a highly reliable oxide film
US6872610B1 (en) * 2003-11-18 2005-03-29 Texas Instruments Incorporated Method for preventing polysilicon mushrooming during selective epitaxial processing
US7411252B2 (en) * 2005-06-21 2008-08-12 International Business Machines Corporation Substrate backgate for trigate FET
DE102009021484B4 (de) * 2009-05-15 2014-01-30 Globalfoundries Dresden Module One Llc & Co. Kg Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102009035418B4 (de) * 2009-07-31 2012-08-16 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236650A1 (en) * 2006-08-31 2009-09-24 Micron Technology, Inc. Tantalum lanthanide oxynitride films
DE102009010883A1 (de) * 2009-02-27 2010-09-02 Advanced Micro Devices, Inc., Sunnyvale Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der Transistorherstellung mittels eines Zwischenoxidationsprozesses

Also Published As

Publication number Publication date
US8247282B2 (en) 2012-08-21
DE102009047311A1 (de) 2011-06-01
US8609482B2 (en) 2013-12-17
US20110129970A1 (en) 2011-06-02
US20120282760A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009039418B4 (de) Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009006801B4 (de) Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102010063296A1 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102008035805A1 (de) Gatedielektrika mit unterschiedlicher Dicke in PMOS- und NMOS-Transistoren
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE102009055394B4 (de) Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung
DE102010028466B4 (de) Verfahren zum Bewahren der Integrität eines Gatestapels mit großem ε nach Einbettung in ein Verspannungsmaterial unter Anwendung einer Beschichtung
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee