DE102009055394B4 - Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation - Google Patents

Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation Download PDF

Info

Publication number
DE102009055394B4
DE102009055394B4 DE102009055394A DE102009055394A DE102009055394B4 DE 102009055394 B4 DE102009055394 B4 DE 102009055394B4 DE 102009055394 A DE102009055394 A DE 102009055394A DE 102009055394 A DE102009055394 A DE 102009055394A DE 102009055394 B4 DE102009055394 B4 DE 102009055394B4
Authority
DE
Germany
Prior art keywords
semiconductor
active region
forming
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009055394A
Other languages
English (en)
Other versions
DE102009055394A1 (de
Inventor
Stephan Kronholz
Maciej Wiatr
Roman Boschke
Peter Javorka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009055394A priority Critical patent/DE102009055394B4/de
Priority to US12/908,053 priority patent/US8722486B2/en
Publication of DE102009055394A1 publication Critical patent/DE102009055394A1/de
Application granted granted Critical
Publication of DE102009055394B4 publication Critical patent/DE102009055394B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren mit: Entfernen von Material eines aktiven Gebiets selektiv zu einer Isolationsstruktur, um eine Vertiefung zu bilden, wobei die Isolationsstruktur das aktive Gebiet in einer Halbleiterschicht eines Halbleiterbauelements lateral begrenzt; Bilden einer Schicht aus Halbleiterlegierungsmaterial in der Vertiefung; Einführen einer Wannendotierstoffsorte in das aktive Gebiet durch die Schicht aus Halbleiterlegierungsmaterial; und Bilden einer Gateelektrodenstruktur eines Transistors auf der Schicht aus Halbleiterlegierungsmaterial nach dem Einführen der Wannendotierstoffsorte, wobei die Gateelektrodenstruktur eine dielektrische Gateisolationsschicht mit großem ε und ein metallenthaltendes Gateelektrodenmaterial, das auf der dielektrischen Gateisolationsschicht mit großem ε gebildet ist, aufweist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung komplexe integrierte Schaltungen mit aufwendigen Transistorelementen, die Gatestrukturen mit hoher Kapazität enthalten, die wiederum ein metallenthaltendes Elektrodenmaterial und ein Gatedielektrikum mit großem ε enthalten.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (aufwendungsspezifischen integrierten Schaltungen) und dergleichen, erfordert, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Verhalten der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, und ein leicht dotiertes oder nicht dotiertes Gebiet, etwa ein Kanalgebiet, erzeugt ist, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Verbindung mit der Fähigkeit, schnell einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da die Geschwindigkeit des Aufbaus des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist somit die Skalierung der Kanallänge – und damit die Verringerung des Kanalwiderstands und die Verringerung des Gatewiderstands – ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium hergestellt auf Grund der nahezu unbegrenzten Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt in der absehbaren Zukunft Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen ist die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise in Ausheizprozessen zum Aktivieren von Dotiermitteln und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
  • Aus den zuvor dargestellten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es stellt sich heraus, dass eine Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen einen exponentiellen Anstieg der Leckströme auf Grund der erforderlichen größeren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf, wobei dies erreicht wird, indem die Dicke der Siliziumdioxidschicht verringert wird. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl typischerweise die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Kanalwege eingesetzt werden, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Erfordernissen für viele Arten von integrierten Schaltungen verträglich sind.
  • Daher wurde das Ersetzen des Siliziumdioxids, oder zumindest eines Teils davon, als Material für Gateisolationsschichten in Betracht gezogen. Mögliche alternative Dielektrika sind solche Materialien, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht dennoch eine kapazitive Kopplung ergibt, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Es wurde vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität, etwa Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2), und dergleichen zu ersetzen.
  • Beim Übergang zu einer komplexen Gatearchitektur auf der Grundlage von Dielektrika mit großem ε kann das Transistorverhalten weiter verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, so dass das typischerweise verwendete Polysiliziummaterial zumindest an der Grenzfläche zur Gateisolationsschicht ersetzt wird, da Polysilizium typischerweise eine Ladungsträgverarmung in der Nähe der Grenzfläche zum Gatedielektrikum aufweist, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine höhere Kapazität sorgt, selbst bei einer größeren Dicke im Vergleich zu einer Siliziumdioxidschicht, während gleichzeitig die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits kann das metallenthaltende nicht-Polysiliziummaterial, etwa Titannitrid, und dergleichen, so hergestellt werden, dass es direkt mit dem dielektrischen Material mit großem ε in Verbindung steht, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird. Da die Schwellwertspannung der Transistoren wesentlich durch die Austrittsarbeit des Gateelektrodenmaterials beeinflusst ist, das in der Nähe und an dem Gatedielektrikumsmaterial angeordnet ist, muss eine geeignete Einstellung der wirksamen Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt sein.
  • Beispielsweise werden geeignete metallenthaltende Gateelektrodenmaterialien, etwa Titannitrid, und dergleichen, häufig in Verbindung mit geeigneten Metallsorten, etwa Lanthan, Aluminium und dergleichen, verwendet, um damit die Austrittsarbeit so einzustellen, dass diese für die jeweilige Transistorart geeignet ist, d. h. für n-Kanaltransistoren bzw. p-Kanaltransistoren, wobei dabei eine zusätzliche Bandlückenverschiebung für den p-Kanaltransistor erforderlich sein kann. Aus diesem Grunde wurde auch vorgeschlagen, die Schwellwertspannung der Transistoren mit einzustellen, indem ein speziell gestaltetes Halbleitermaterial in dem Kanalgebiet vorgesehen wird, das eine Grenzfläche mit dem Gatedielektrikumsmaterial bildet, um in geeigneter Weise die Bandlücke des speziell gestalteten Halbleitermaterials an die Austrittsarbeit des metallenthaltenden Gateelektrodenmaterials „anzupassen”, um damit die gewünschte geringe Schwellwertspannung des betrachteten Transistors zu erreichen. Typischerweise wird ein entsprechend speziell gestaltetes Halbleitermaterial, etwa ein Silizium/Germanium-Material und dergleichen, mittels einer epitaktischen Aufwachstechnik in einer frühen Fertigungsphase vorgesehen, was ebenfalls einen zusätzlichen komplexen Prozessschritt bedeutet, wobei jedoch komplexe Prozesse zum Einstellen der Austrittsarbeit und somit der Schwellwertspannungen in einer fortgeschrittenen Phase vermieden werden können.
  • Es zeigt sich jedoch, dass die Herstellungssequenz zur Bildung der schwellwerteinstellenden Halbleiterlegierung einen wesentlichen Einfluss auf die Schwellwertvariabilitat und andere Transistoreigenschaften ausübt, wie dies detaillierter mit Bezug zu den 1a bis 1e beschrieben ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem ein siliziumbasiertes Halbleitermaterial 102 mit einer geeigneten Dicke ausgebildet ist, um darin und darüber Transistoren herzustellen. Ferner ist eine Isolationsstruktur 102c in der Halbleiterschicht 102 vorgesehen, wodurch aktive Gebiete 102a, 102b lateral abgegrenzt werden. In diesem Zusammenhang ist ein aktives Gebiet als ein Halbleitermaterial zu verstehen, in welchem ein geeignetes Dotierstoffprofil zu erzeugen ist, um pn-Übergänge für einen oder mehrere Transistoren zu erzeugen. In dem gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor mit einer entsprechenden Wannenimplantationssorte, etwa eine n-Dotierstoffsorte, die darin eingebaut ist, während das aktive Gebiet 102b einem n-Kanaltransistor entspricht und damit ein p-Wannendotiermittel enthält. Ferner ist eine Maskenschicht 105 in den aktiven Gebieten 102a, 102b in Form eines Siliziumdioxidmaterials ausgebildet, das auf den aktiven Gebieten 102a, 102b aufgewachsen ist. Ferner ist eine Ätzmaske 104 so vorgesehen, dass das aktive Gebiet 102b abgedeckt ist, während das aktive Gebiet 102a, d. h. die darauf gebildete Maskenschicht 103, freiliegt für die Einwirkung einer Ätzumgebung 105.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategien hergestellt werden. Zunächst wird die Isolationsstruktur 102c auf der Grundlage gut etablierter Lithographie-, Ätz-, Abscheide-, Einebnungs- und Ausheiztechniken hergestellt, wobei etwa ein Graben in der Halbleiterschicht 102 auf der Grundlage eines Lithographieprozesses hergestellt wird, der nachfolgend mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen gefüllt wird. Nach dem Entfernen von überschüssigem Material und dem Einebnen der Oberflächentopographie wird die weitere Bearbeitung typischerweise fortgesetzt, indem mehrere Implantationssequenzen unter Anwendung eines geeigneten Maskierungsschemas ausgeführt werden, um damit die erforderlichen Dotierstoffsorten zum Erzeugen der grundlegenden Wannendotierstoffkonzentration in den aktiven Gebieten 102a, 102b entsprechend der darin herzustellenden Transistoren zu erzeugen. Nach dem Aktivieren der Dotierstoffsorten und dem Rekristallisieren von durch Implantation hervorgerufenen Schäden wird die weitere Bearbeitung fortgesetzt, indem die Maskenschicht 103 auf der Grundlage eines Oxidationsprozesses hergestellt wird, woran sich das Abscheiden eines Maskenmaterials, etwa eines Lackmaterials, anschließt, das nachfolgend in die Maske 104 durch gut etablierte Lithographietechniken strukturiert wird. Als nächstes wird der Ätzprozess 105 ausgeführt, beispielsweise unter Anwendung eines nasschemischen Ätzrezepts auf der Grundlage von beispielsweise Flusssäure (HF), die Siliziumdioxidmaterial selektiv in Bezug auf Siliziummaterial entfernt. Während des Ätzprozesses 105 kann auch ein Materialverlust in den Isolationsstrukturen 102c in einem mehr oder minder ausgeprägten Maße auftreten, abhängig von den Prozessparametern des Ätzprozesses 105.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der zuvor beschriebenen Prozesssequenz und nach dem Entfernen der Ätzmaske 104 (siehe 1a). Wie zuvor beschrieben ist, wird eine stärkere Oberflächentopographie während des vorhergehenden Ätzprozesses erzeugt, da typischerweise ein Teil der Seitenwände 102s des aktiven Gebiets 102a freigelegt wird, wobei dies von der erforderlichen Nachätzzeit zum zuverlässigen Entfernen der Maskenschicht 103 (siehe 1a) von dem aktiven Gebiet 102a abhängig ist.
  • 1c zeigt schematisch das Halbleiterbauelement, wenn es der Einwirkung einer weiteren Prozessumgebung 106 unterliegt, die typischerweise in einem Abscheidereaktor eingerichtet wird, um einen selektiven epitaktischen Aufwachsprozess auszuführen. Beispielsweise werden höhere Temperaturen angewendet und es werden geeignete reaktive Gaskomponenten verwendet, um Kontaminationsstoffe und Oxidreste von dem freiliegenden Oberflächenbereich des aktiven Gebiets 102a, etwa in Form eines natürlichen Oxids und dergleichen, zu entfernen. Während des Prozesses 106 kann auch weiteres Material der Isolationsstrukturen 102c abgetragen werden, wie dies durch 102r angegeben ist, und es kann auch die Dicke der Maskenschicht 103, die noch das aktive Gebiet 102b abdeckt, verringert werden. Folglich kann der Prozess 106 ferner auch zu einer stärkeren Freilegung der Seitenwandoberfläche 102s führen.
  • 1d zeigt schematisch das Halbleiterbauelement 100 während eines selektiven epitaktischen Aufwachsprozesses 108, in welchem Prozessparameter entsprechend gut etablierter Rezepte so ausgewählt sind, dass eine ausgeprägte Materialabscheidung auf das freiliegende aktive Gebiet 102a beschränkt wird, während eine Materialabscheidung auf dielektrischen Oberflächenbereichen, etwa der Isolationsstruktur 102c und der Maskenschicht 103 stark unterdrückt ist. Während des selektiven epitaktischen Aufwachsprozesses 108 wird daher eine Silizium/Germanium-Legierung 109 selektiv auf dem aktiven Gebiet 102a erzeugt, wobei auf Grund der freiliegenden Seitenwandflächenbereiche 102s auch eine ausgeprägte Materialabscheidung über der Isolationsstruktur 102c auftreten kann. Im Allgemeinen Oben die Materialzusammensetzung der Legierung 109 und deren Dicke einen starken Einfluss auf die schließlich erreichte Schwellwertspannung des p-Kanaltransistors aus, der in und über dem aktiven Gebiet 102a herzustellen ist. Beispielsweise trägt in komplexen Anwendungen eine Solldicke der Silizium/Germanium-Legierung 109 ungefähr 10 nm, wobei eine Dickenschwankung von mehreren Prozent zu einer ausgeprägten Variabilität der schließlich erreichten Transistoreigenschaften führt. Auf Grund der freiliegenden Seitenwandoberflächenbereiche 102s kann somit ein unterschiedliches Abscheideverhalten während des Prozesses 108 am Rand des aktiven Gebiets 102a und in einem zentralen Gebiet auftreten, wodurch zu einer ausgeprägten Dickenungleichmäßigkeit beigetragen wird.
  • 1e zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 110 unterliegt, in der die Maske 103 (siehe 1d) selektiv in Bezug auf die aktiven Gebiete 102a, 102b entfernt wird. Zu diesem Zweck kann Flusssäure verwendet werden, oder eine andere geeignete selektive Ätzchemie, um nicht in unerwünschter Weise Material der aktiven Gebiete 102a, 102b abzutragen. Während des Ätzprozesses 110 kann andererseits die resultierende Oberflächentopographie weiter verstärkt werden, indem zusätzlich Material der Isolationsstrukturen 102c abgetragen wird, wodurch zu einer weiter ausgeprägten Topographie an einem peripheren Bereich 102p um das aktive Gebiet 102a herum beigetragen wird. Beim Entfernen der Maskenschicht 102 kann ferner die endgültige Differenz in der Höhe zwischen dem aktiven Gebiet 102a, das die Silizium/Germanium-Legierung 109 aufweist, und dem aktiven Gebiet 102b weiter vergrößert werden, was zu einem größeren Grade an Komplexität während der weiteren Bearbeitung beitragen kann. D. h., nach dem Ätzprozess 110 werden geeignete Gatedielektrikumsmaterialien, die typischerweise ein dielektrisches Material mit großem ε enthalten, auf der Grundlage von Oxidation in Verbindung mit Abscheidetechniken hergestellt, woran sich das Abscheiden eines komplexen Gateelektrodenstapels anschließt, der typischerweise eine metallenthaltende Deckschicht für das dielektrische Material mit großem ε und ein oder mehrere weitere Materialien aufweist. Somit kann das unterschiedliche Höhenniveau zu einem gewissen Grad an Ungleichmäßigkeit des resultierenden Gatestapels beitragen. Während der komplexen Strukturierungssequenz zur Herstellung der Gateelektrodenstrukturen gemäß einer gewünschten kritischen Gatelänge kann somit der Unterschied in der Höhe zwischen den aktiven Gebieten 102a und 102b zu einer unterschiedlichen Gatelänge führen. Die zuvor aufgebrachte Silizium/Germanium-Legierung 109 besitzt ferner eine intrinsische Dickenschwankung auf Grund des Materialwachstums an den freiliegenden Seitenwandoberflächenbereichen 102s, was zu einer entsprechenden Variation entlang der Transistorbreitenrichtung führen kann, d. h. in der Richtung senkrecht zur Zeichenebene der 1e. Auf Grund der starken Abhängigkeit der resultierenden Schwellwertspannung von dem Materialeigenschaften der Silizium/Germanium-Legierung 109 wird auch eine ausgeprägte Variabilität der Schwellwertspannung entlang der Transistorbreitenrichtung beobachtet, woraus sich ein hoher Grad an Transistorfluktuation und somit ein weniger zuverlässiger und weniger vorhersagbarer Transistorbetrieb ergibt.
  • In einigen komplexen Vorgehensweisen wird die Schwellwertvariabilität des p-Kanaltransistors verringert, indem das aktive Gebiet 102a vor dem Ausführen des selektiven epitaktischen Aufwachsprozesses abgesenkt bzw. vertieft wird, um das Aufwachsen der Silizium/Germanium-Legierung 109 an freiliegenden Seitenwandoberflächen 102s zu vermeiden oder zumindest zu unterdrücken. Auf diese Weise können gleichmäßigere Aufwachsbedingungen über die gesamte Oberfläche des aktiven Gebiets 102a hinweg erreicht werden, wodurch auch eine bessere Gleichmäßigkeit der Materialzusammensetzung und der Schichtdicke der resultierenden Kanallegierung 109 erreicht wird. Folglich wird in einer Fertigungsphase, wie sie in 1b gezeigt ist, das aktive Gebiet 102a abgesenkt, während das aktive Gebiet 102b durch die Maske 103 abgedeckt ist.
  • Es wurde jedoch beobachtet, dass trotz einer besseren Gleichmäßigkeit der resultierenden Schwellwertspannung durch Anwenden des zuletzt genannten Lösungsvorschlags im Vergleich zur früheren Strategie auf Grund der besseren Gleichmäßigkeit der Silizium/Germanium-Legierung der zuletzt genannte Ansatz zu einem generellen Anstieg der Schwellwertspannung um mehrere 10 Millivolt im Vergleich zu dem zuerst genannten Ansatz führt, so dass das Konzept der Absenkung des aktiven Gebiets wenig wünschenswert ist, sofern eine Änderung der Schwellwertspannung als Ganzes nicht effizient kompensiert werden kann.
  • Die DE 10 2009 006 886 A1 offenbart Verfahren zur Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen die Schwellwerteinstellung auf der Grundlage einer Halbleiterlegierung erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest deren Auswirkungen reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Strukturierungsgleichmäßigkeit komplexer Metallgatestapel mit großem ε und die Schwellwertvariabilität von Transistoren, die eine schwellwerteinstellende Halbleiterlegierung aufweisen, deutlich verringert ist, indem die Oberflächentopographie vor der Herstellung des Gatestapels verbessert wird, ohne dass zu einer übermäßigen Schwellwertverschiebung beigetragen wird. Dazu wird zumindest das aktive Gebiet, das die schwellwerteinstellende Halbleiterlegierung erhält, vor dem Abscheiden der Halbleiterlegierung abgesenkt, wobei zumindest das Absenken vor dem Einbau der Wannendotierstoffmittel in das aktive Gebiet ausgeführt wird. Ohne die vorliegende Anmeldung auf die vorliegende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die Verschiebung der Schwellwertspannung in konventionellen Vorgehensweisen bei Verwendung einer abgesenkten Konfiguration für das Aufwachsen des Kanalhalbleiterlegierungsmaterials durch den Verlust an Wannendotiermittel während des Ätzprozesses zum Absenken des aktiven Gebiets hervorgerufen wird. Daher wird zumindest das Absenken und in einigen anschaulichen hierin offenbarten Aspekten auch das Aufwachsen des Kanalhalbleiterlegierungsmaterials vor dem Einführen der Wannendotierstoffsorte abgeschlossen. Auf diese Weise kann eine bessere Gleichmäßigkeit der resultierenden Schwellwertspannung erreicht werden, ohne dass eine unerwünschte Schwellwertspannungsverschiebung bei einer vorgegebenen Dicke und Materialzusammensetzung des schwellwerteinstellenden Halbleitermaterials hervorgerufen wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Entfernen von Material eines aktiven Gebiets selektiv zu einer Isolationsstruktur, um eine Vertiefung zu erzeugen, wobei die Isolationsstruktur das aktive Gebiet lateral in einer Halbleiterschicht eines Halbleiterbauelements abgrenzt. Das Verfahren umfasst ferner das Bilden einer Schicht einer Halbleiterlegierung in der Vertiefung und das Einführen einer Wannendotierstoffsorte in das aktive Gebiet durch die Schicht aus Halbleiterlegierungsmaterial. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur eines Transistors auf der Schicht aus Halbleiterlegierungsmaterial nach dem Einführen der Wannendotierstoffsorte, wobei die Gateelektrodenstruktur eine Gateisolationsschicht mit einem Dielektrikum mit großem ε und ein metallenthaltendes Gateelektrodenmaterial aufweist, das auf der dielektrischen Gateisolationsschicht mit großem ε gebildet ist.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Vertiefung in einem aktiven Gebiet eines Halbleiterbauelements, wobei das aktive Gebiet in einer Halbleiterschicht mittels einer Isolationsstruktur lateral abgegrenzt ist. Das Verfahren umfasst ferner das Bilden eines schwellwerteinstellenden Halbleitermaterials in der Vertiefung durch Ausführen eines selektiven epitaktischen Aufwachsprozesses. Des weiteren umfasst das Verfahren das Einführen einer Wannendotierstoffsorte in das aktive Gebiet nach dem Bilden der Vertiefung. Das Verfahren umfasst ferner das Bilden einer Gateelektrodenstruktur eines Transistors auf dem schwellwerteinstellenden Halbleitermaterial nach dem Einführen der Wannendotierstoffsorte.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Isolationsstruktur, die in einer Halbleiterschicht gebildet ist, und ein aktives Gebiet eines p-Kanaltransistors, das in der Halbleiterschicht gebildet ist und das lateral durch die Isolationsstruktur so begrenzt ist, dass eine Länge und eine Breite des aktiven Gebiets definiert sind. Das Halbleiterbauelement umfasst ferner eine schwellwerteinstellende Halbleiterlegierung, die auf dem aktiven Gebiet gebildet ist und sich entlang der Breite des aktiven Gebiets erstreckt, so dass im Wesentlichen keine Überlappung mit der Isolationsstruktur erfolgt, wobei die schwellwerteinstellende Halbleiterlegierung eine in einer Wannenimplantation eingebrachte Wannendotierstoffsorte aufweist. Des weiteren umfasst das Halbleiterbauelement eine Gateelektrodenstruktur, die auf der schwellwerteinstellenden Halbleiterlegierung abgebildet ist, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem ε und ein metallenthaltendes Elektrodenmetall aufweist, das über dem dielektrischen Material mit großem ε gebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1e schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während diverser Fertigungsphasen zeigen, um eine Silizium/Germanium-Legierung selektiv auf dem aktiven Gebiet eines p-Kanaltransistors zum Einstellen der Schwellwertspannung in Verbindung mit einem komplexen Metallgatematerial mit großem ε auf der Grundlage konventioneller Prozesstechniken zu bilden;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer schwellwerteinstellenden Halbleiterlegierung auf einem abgesenkten aktiven Gebiet vor dem Einbau der Wannendotierstoffsorte gemäß anschaulicher Ausführungsformen zeigen;
  • 2f schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, wobei Feldeffekttransistoren mit komplexen Metallgateelektroden mit großem ε in einem Schnitt entlang der Transistorlängsrichtung dargestellt sind;
  • 2g schematisch einen Schnitt entlang der Transistorbreitenrichtung mit einer Gateelektrodenstruktur zeigt, die auf einer schwellwerteinstellenden Halbleiterlegierung mit besserer Gleichmäßigkeit gemäß anschaulicher Ausführungsformen gebildet ist; und
  • 2h bis 2l schematisch Querschnittsansichten eines Halbleiterbauelements gemäß weiterer anschaulicher Ausführungsformen zeigen, wobei die Absenkung erzeugt wird, ohne dass zusätzliche Lithographieprozesse erforderlich sind.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Techniken bereit, in denen komplexe Gateelektrodenstrukturen in einer frühen Fertigungsphase auf der Grundlage eines dielektrischen Materials mit großem ε und eines metallenthaltenden Elektrodenmaterials hergestellt werden. In diesem Falle wird die Schwellwertspannung einer Transistorart in Verbindung mit einer geeigneten Metallsorte eingestellt, indem ein geeignetes Halbleitermaterial im Kanalgebiet vorgesehen wird, um damit die gewünschte Bandlückenverschiebung zu erhalten, die zu der erforderlichen Austrittsarbeit führt. Die schwellwerteinstellende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, kann auf der Grundlage verbesserter Aufwachsbedingungen hergestellt werden, was sich wiederum direkt in einer geringeren Dickenungleichmäßigkeit der Halbleiterlegierung ausdrückt. Zu diesem Zweck wird zumindest das aktive Gebiet einer Transistorart abgesenkt in Bezug auf die Isolationsstruktur, die das aktive Gebiet abgrenzt, um damit ein Freilegen von Seitenwandbereichen des aktiven Gebiets zur Wechselwirkung mit der selektiven epitaktischen Aufwachsumgebung zu vermeiden, was konventioneller Weise zu einer ausgeprägten Variabilität der Materialzusammensetzung und/oder Dicke der schwellwerteinstellenden Halbleiterlegierung führt. Das Absenken bzw. Vertiefen wird ausgeführt vor dem Einbau der Wannendotierstoffsorte, wodurch ein unerwünschter Dotierstoffverlust vermieden wird, der ansonsten zu einer Verschiebung der endgültigen Schwellwertspannung führen könnte. In einer anschaulichen Ausführungsform werden das Absenken und die nachfolgende selektive Abscheidung der Halbleiterlegierung in Form eines in-situ-Prozesses verwirklicht, d. h. durch einen Prozess, der in der gleichen Prozesskammer oder dem gleichen Reaktor ausgeführt wird, wodurch zu einer sehr effizienten Prozesssequenz beigetragen wird, ohne dass im Wesentlichen die gesamte Durchlaufzeit im Vergleich zu konventionellen Strategien beeinflusst wird. Beispielsweise wird eine geeignete Ätzumgebung auf der Grundlage zumindest eines Teils von Prozessgaskomponenten eingerichtet, die auch zum Einrichten der Abscheideumgebung verwendet werden, wodurch das Einführen zusätzlicher Prozessressourcen im Vergleich zu konventionellen Prozessrezepten vermieden wird. Nach dem Aufwachsen der Halbleiterlegierung wird die Sequenz zum Einführen der Wannendotiermittel ausgeführt, wobei die zusätzliche Kanalhalbleiterlegierung effizient berücksichtigt werden kann, indem die Implantationsparameter, etwa die Implantationsenergie, so angepasst werden, dass die Wannendotiermittel und andere Dotierstoffsorten, die in dieser Fertigungsphase erforderlich sind, durch die Halbleiterlegierung effizient implantiert werden.
  • In einigen anschaulichen Ausführungsformen wird das aktive Gebiet eines Transistors, der die Halbleiterlegierung nicht erfordert, auf der Grundlage einer Hartmaske abgedeckt, die ohne wesentlichen Materialabtrag der Isolationsstrukturen entfernt werden kann, wodurch ebenfalls zu einer besseren Oberflächentopographie für das Abscheiden des komplexen Gatestapels und dessen Strukturierung beigetragen wird. Durch Herstellen der entsprechenden Hartmaske durch Abscheidung wird ein ähnliches Höhneniveau für die aktiven Gebiete nach dem Abscheiden der schwellwerteinstellenden Halbleiterlegierung erreicht, was zu besseren Lithographiebedingungen für das Einstellen ähnlicher kritischer Gatelängenabmessungen von Gateelektrodenstrukturen unterschiedlicher Transistorarten führt.
  • In noch anderen anschaulichen Ausführungsformen wird das Maskieren von aktiven Gebieten, die das Kanalhalbleitermaterial nicht erfordern, mittels eines Oxidationsprozesses erreicht, wobei ein Unterschied in der Oxidationsrate beim Einbau der Wannendotiermittel in diese aktiven Gebiete vor dem Ausführen des Oxidationsprozesses erzeugt wird. Auf diese Weise kann eine Oxidmaske mit größerer Dicke in diesen aktiven Gebieten im Vergleich zu dem aktiven Gebiet erzeugt werden, in dem das Wannendotiermittel noch nicht eingebaut ist. Folglich wird das Oxidmaskenmaterial von dem aktiven Gebiet, das das Kanalhalbleitermaterial erfordert, abgetragen, ohne dass ein Lithographieprozess angewendet wird, da die größere Dicke der Oxidmaske, die auf den anderen aktiven Gebieten gebildet ist, sicherstellt, dass dennoch ein Teil davon diese aktiven Gebiete abdeckt. Somit kann der bewahrte Anteil des Oxidmaskenmaterials als eine Ätzmaske und eine Aufwachsmaske während der weiteren Bearbeitung zur Herstellung der Vertiefung und zum Aufwachsen des Kanalhalbleitermaterials verwendet werden. Daraufhin wird die Wannendotierstoffsorte durch das Kanalhalbleitermaterial eingebaut, wie dies auch zuvor beschrieben ist.
  • Da somit die selektive Modifizierung der Oxidationsrate bewerkstelligt werden kann, indem das Maskierungs- und Implantationsschema angewendet wird, wie dies für eine Art an Transistoren erforderlich ist, können zusätzliche Lithographieprozesse vermieden werden.
  • Mit Bezug zu den 2a bis 2l werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die1a bis 1e verwiesen wird.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, über welchem eine Halbleiterschicht 202 gebildet ist, die ein geeignetes Halbleitermaterial, etwa ein Siliziummaterial und dergleichen, repräsentiert. In einigen anschaulichen Ausführungsformen ist zumindest in einigen Bauteilbereichen des Halbleiterbauelements 200 eine vergrabene isolierende Schicht 201b zwischen dem Substrat 201 und der Halbleiterschicht 202 ausgebildet, wodurch eine SOI-Konfiguration erzeugt wird, während in anderen Fällen die vergrabene isolierende Schicht 201b nicht vorhanden ist, wie dies beispielsweise in Bezug zu dem Bauelement 100 beschrieben ist, wenn auf die 1a bis 1e verwiesen wird. Die Halbleiterschicht 202 umfasst eine Isolationsstruktur 202c, etwa eine flache Grabenisolation, die lateral aktive Gebiete 202a, 202b begrenzt oder umschließt, wobei zumindest das aktive Gebiet 202a, das ein aktives Gebiet repräsentiert, das eine Anpassung des Bandlückenabstandes auf der Grundlage einer Kanalhalbleiterlegierung erfordert, darin noch keine Wannendotiermittel aufweist. Das aktive Gebiet 202b kann ebenfalls ohne die Wannendotierstoffe vorgesehen sein, während in anderen Ausführungsformen die Wannendotierstoffe darin vorgesehen sind, so dass ein Oxidationsverhalten modifiziert wird, wie dies nachfolgend detaillierter beschrieben ist. In der gezeigten Fertigungsphase ist ferner eine Maskenschicht 203 so gebildet, dass das aktive Gebiet 202b möglicherweise in Verbindung mit einem Teil der Isolationsstruktur 202c abgedeckt ist, während das aktive Gebiet 202a freiliegt mit Ausnahme von Kontaminationsstoffen oder geringen Materialresten, etwa einem natürlichen Oxid und dergleichen. In einigen anschaulichen Ausführungsformen ist die Maskenschicht 203 aus einem Oxidmaterial aufgebaut, wie dies etwa mit Bezug zu 1a beschrieben ist, während in anderen Fällen die Maskenschicht 203 aus einem beliebigen geeigneten dielektrischen Material aufgebaut ist, etwa aus Siliziumdioxid als ein abgeschiedenes Material, Siliziumnitrid und dergleichen. Beispielsweise kann das Verwenden von Siliziumnitrid als das Maskenmaterial 203 das Strukturieren der Schicht 203 und dessen Entfernung in einer späteren Fertigungsphase mit einem deutlich geringeren Grad an Materialverlust der Isolationsstrukturen 203c ermöglichen.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, um die Isolationsstruktur 202c zu bilden und um somit die aktiven Gebiete 202a, 202b lateral einzugrenzen, wodurch eine Länge, d. h. in 2a die horizontale Erstreckung der aktiven Gebiete 202a, 202b, und eine Breite, d. h. die Abmessung in einer Richtung, die senkrecht zur Zeichenebene der 2a orientiert ist, definiert werden. Ohne den Einbau einer Wannendotierstoffsorte zumindest für das aktive Gebiet 202a kann die Maske 203 beispielsweise durch Oxidation hergestellt werden, wie dies zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In dieser Strategie kann die Maske in und auf den aktiven Gebieten 202a, 202b aufgewachsen und nachfolgend selektiv von dem aktiven Gebiet 202a entfernt werden, wie dies durch 203b angegeben ist. In diesem Falle tritt ein ähnlicher Materialverlust in den Isolationsstrukturen 202c und dem aktiven Gebiet 202a auf, wie dies auch zuvor beschrieben ist. In anderen Fällen wird die Maskenschicht 203 durch Abscheidung hergestellt, wodurch der Grad an Materialverlust in den Isolationsstrukturen 202c und in dem aktiven Gebiet 202a verringert wird, selbst wenn dieses aus einem ähnlichen Material wie die Isolationsstrukturen 202c aufgebaut ist. In einigen anschaulichen Ausführungsformen wird die Maskenschicht 203 in Form eines dielektrischen Materials, etwa in Form von Siliziumnitrid, abgeschieden, das ein anderes Ätzverhalten im Vergleich zu der Isolationsstruktur 202c besitzt. In diesem Falle wird die Maskenschicht 203 auf der Grundlage von beispielsweise einer Lackmaske unter Anwendung eines selektiven plasmaunterstützten Ätzrezepts oder nasschemischen Ätzrezepts, etwa in Form von heißer Phosphorsäure und dergleichen, strukturiert. In diesem Falle wird eine bessere Oberflächentopographie, d. h. ein weniger ausgeprägter Materialverlust, erreicht und somit kann die weitere Bearbeitung des Bauelements 200 verbessert werden.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist das Halbleiterbauelement 200 in einer geeigneten Fertigungsumgebung angeordnet, etwa einer Prozesskammer oder einem Reaktor, in welchem eine geeignete Temperatur, ein Druck, Gaskomponenten und dergleichen zugeführt oder eingeführt werden, um damit eine Ätzumgebung 218 einzurichten. Beispielsweise wird die Prozesskammer oder der Reaktor 220 in Form einer gut etablierten Abscheideanlage bereitgestellt, wie sie typischerweise zum Ausführen selektiver epitaktischer Aufwachsprozesse verwendet wird. Vor dem Einrichten der Ätzumgebung 218 wird eine geeignete reaktive Umgebung erzeugt, um damit weitere Oberflächenkontaminationsstoffe, etwa Oxidreste und dergleichen, zu entfernen, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Es sollte beachtet werden, dass in diesem Falle ein gewisser Grad an Materialverlust der Isolationsstrukturen 202c auftreten kann, und die Maskenschicht 203 kann in der Dicke verringert werden, wobei dies von der jeweiligen Materialzusammensetzung abhängt. In anderen Fällen wird die Maskenschicht 203 in Form von beispielsweise einem Siliziumnitridmaterial bereitgestellt, das einen erhöhten Ätzwiderstand im Hinblick auf den jeweiligen Oberflächenreinigungsprozess aufweist. Daraufhin wird die Ätzumgebung 218 eingerichtet, was in einer anschaulichen Ausführungsform auf der Grundlage von Prozessgaskomponenten bewerkstelligt wird, die auch in dem nachfolgenden selektiven Abscheideprozess für eine schwellwerteinstellende Halbleiterlegierung verwendet werden. Es ist gut bekannt, dass Halbleitermaterialien, etwa Silizium/Germanium, Silizium/Kohlenstoff und dergleichen, auf der Grundlage geeigneter Vorstufengase abgeschieden werden können, die reduzierbare Gaskomponenten repräsentieren, die in Verbindung mit einem reduzierenden Mittel, etwa Wasserstoff und dergleichen, zur Emission der Halbleitersorte führen, die sich dann auf freiliegenden Oberflächenbereichen abscheidet, wobei zusätzlich andere Prozessparameter, etwa Temperatur, Druck und dergleichen, so eingestellt werden, dass die Abscheidung lediglich im Wesentlichen auf freiliegende Halbleiteroberflächen beschränkt ist. Somit wird die Ätzumgebung 218 auf der Grundlage ähnlicher Prozessgaskomponenten eingerichtet, indem beispielsweise die reduzierende Gaskomponente weggelassen wird, was zu einem sehr selektiven Ätzprozess zum Entfernen von Material des freiliegenden aktiven Gebiets 202a führt. Somit wird eine Vertiefung 218a während des Ätzprozesses 218 erzeugt. Geeignete Prozessparameter, etwa Ätzzeit und dergleichen, können effizient auf der Grundlage von Experimenten und dergleichen bestimmt werden. Es sollte beachtet werden, dass in anderen Ausführungsformen eine geeignete Prozessanlage zur Herstellung der Vertiefung 218a verwendet werden kann, indem eine selektive Ätzchemie, etwa in Form von HCl, und dergleichen, verwendet wird. Da in dieser Fertigungsphase die Wannendotiermittel zumindest in dem aktiven Gebiet 202a noch nicht eingebaut sind, kann ein unerwünschter Dotierstoffverlust vermieden werden, wodurch ebenfalls eine Verschiebung der Schwellwertspannung eines Transistors, der in und über dem aktiven Gebiet 202a herzustellen ist, im Wesentlichen vermieden wird.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Abscheideumgebung 208 eingerichtet wird, was in einer Ausführungsform in der Prozessumgebung 220 bewerkstelligt wird, d. h. in der Prozesskammer oder dem Reaktor, der auch für die Herstellung der Vertiefung 218a verwendet wurde. In diesem Falle können somit die Prozesse 218 und 208 als ein in-situ-Prozess betrachtet werden, da das Substrat 201 in der gleichen Prozesskammer bleibt, ohne dass Transportaktivitäten oder ein Einbringen in die Umgebungsatmosphäre erforderlich sind, wenn die Abscheideumgebung 208 nach dem Ätzprozess 218 (siehe 2b) eingerichtet wird. Wie zuvor erläutert ist, kann die Abscheideumgebung 208 auf der Grundlage eines beliebigen geeigneten selektiven epitaktischen Aufwachsrezepts eingerichtet werden, wobei ähnliche Prozessgaskomponenten verwendet werden, wie sie auch während des vorhergehenden Prozesses zum Erzeugen der Vertiefung 218a angewendet werden, wie dies zuvor erläutert ist. Während des Abscheideprozesses 208 wird folglich eine Halbleiterlegierung 209 selektiv in der Vertiefung 218a gebildet, wobei eine verbesserte Gleichmäßigkeit der Abscheiderate über das gesamte aktive Gebiet 202a hinweg erreicht wird, da freiliegende Seitenwandoberflächenbereiche nicht vorhanden sind, wie dies etwa in der konventionellen Strategie der Fall ist. Folglich wird die Halbleiterlegierung 209, etwa eine Silizium/Germanium-Legierung, mit einer besseren Dickengleichmäßigkeit bereitgestellt, wobei auch die Gleichmäßigkeit im Hinblick auf die Materialzusammensetzung verbessert sein kann. Beispielsweise wird das Material 209 mit einer Dicke von ungefähr 10 nm und weniger bei einer Schwankung von 5% oder deutlich geringer vorgesehen. Das Material 209 kann in Form einer Silizium/Germanium-Legierung mit einer Germaniumkonzentration von ungefähr 25 Atomprozent oder weniger bereitgestellt werden. Auf Grund der Vertiefung 218a ist das Material 209 im Wesentlichen durch die Isolationsstruktur 202c beschränkt und somit wird ein entsprechender Überlapp des Materials 209 mit der Isolationsstruktur 202c vermieden.
  • 2d zeigt schematisch das Halbleiterbauelement 200, wenn dieses der Einwirkung einer weiteren Ätzumgebung 210 unterliegt, etwa einem nasschemischen Ätzrezept zum Entfernen der Maskenschicht 203 (siehe 2c) selektiv zu der Halbleiterlegierung 209 und dem aktiven Gebiet 202b. Beispielsweise wird Flusssäure angewendet, wenn die Maskenschicht 203 aus Siliziumdioxid aufgebaut ist, während auch andere Chemien angewendet werden können, etwa heiße Phosphorsäure, wenn ein Siliziumnitridmaterial selektiv in Bezug auf die anderen Komponenten zu entfernen ist. in diesem Falle kann der Materialverlust in den Isolationsstrukturen 202c auf einem geringen Niveau gehalten werden. Daher wird insgesamt eine bessere Oberflächentopographie erreicht, da insgesamt der Materialverlust in den Isolationsstrukturen 202c verringert wird im Vergleich zu konventionellen Strategien, während auch ein Unterschied in der Höhe der aktiven Gebiete 202a, die die Legierung 209 aufweisen, und dem aktiven Gebiet 202b im Vergleich zu konventionellen Vorgehensweisen kleiner ist. Während des nachfolgenden Fertigungsprozesses, beispielsweise zur Herstellung komplexer Gateelektrodenstrukturen, wird somit eine bessere Gleichmäßigkeit der Prozessergebnisse erreicht.
  • 2e zeigt schematisch das Bauelement 200 während einer Prozesssequenz 211, in der ein Wannendotiermittel 211a zumindest in das aktive Gebiet 202a eingeführt wird. Zu diesem Zweck werden gut etablierte Implantationsmasken vorgesehen, beispielsweise zum Abdecken des aktiven Gebiets 202b, wenn das Dotiermittel 211a in das aktive Gebiet 202a eingeführt wird. Dazu werden die Implantationsparameter, etwa Implantationsenergie, so angepasst, dass die gewünschte Dotierstoffkonzentration und Verteilung der Wannendotiersorte 211a und anderer Implantationssorten, die vor dem Herstellen einer Gateelektrodenstruktur in die aktiven Gebieten 202a, 202b einzubauen sind, erreicht wird. D. h., die Anwesenheit der Halbleiterlegierung 209 erfordert eine größere Implantationsenergie im Vergleich zu konventionellen Strategien, in denen die Wannenimplantation vor der Herstellung der Halbleiterlegierung ausgeführt wird, die eine höhere Ionenblockierwirkung im Vergleich zu dem anfänglichen Material der Halbleiterschicht 202 besitzen kann.
  • Wie ferner durch die gestrichelten Pfeile angedeutet ist, können eine Wannendotierstoffsorte und weitere zusätzliche Implantationssorten in das aktive Gebiet 202b auf der Grundlage eines geeigneten Maskierungsschemas eingebaut werden.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Phase. Wie gezeigt, ist ein Transistor 250a in und über dem aktiven Gebiet 202a gebildet, das zumindest teilweise die Halbleiterlegierung 209 aufweist, während ein Transistor 250b in und über dem aktiven Gebiet 202b gebildet ist. Die Transistoren 250a, 250b repräsentieren einen p-Kanaltransistor bzw. einen n-Kanaltransistor, wovon jeder eine komplexe Gateelektrodenstruktur 251 auf der Grundlage eines dielektrischen Materials 253 mit großem ε und eines metallenthaltenden Elektrodenmaterials 254a bzw. 254b aufweist. Ferner ist ein zusätzliches Metall oder ein anderes Elektrodenmaterial 255 vorgesehen. Beispielsweise ist das dielektrische Material mit großem ε 253 aus einem der oben genannten Materialien aufgebaut, möglicherweise in Verbindung mit einem „konventionellen” dielektrischen Material 252, etwa in Form von Siliziumdioxid, Siliziumnitrid und dergleichen. Das metallenthaltende Elektrodenmaterial 254a, das direkt auf dem dielektrischen Material mit großem ε 253 gebildet sein kann, kann in Verbindung mit dem schwellwerteinstellenden Material 209 zu einer geeigneten Austrittsarbeit führen, so dass die gewünschte Schwellwertspannung des Transistors 250a erreicht wird, die eine deutlich geringere Variabilität entlang der Transistorbreitenrichtung zeigt, d. h. entlang der Richtung senkrecht zur Zeichenebene der 2e. Andererseits enthält der Transistor 250b das Elektrodenmaterial 254b, das zu einer gewünschten Austrittsarbeit des Transistors 250b führt. Zu beachten ist, dass typischerweise die Schichten 254a, 254b aus speziellen Metallsorten aufgebaut sind, oder es können entsprechende Metallsorten in das dielektrische Material mit großem ε 253 eindiffundiert sein, um damit die erforderlichen Transistorschwellwertspannungen zu erreichen.
  • Ferner kann eine Abstandshalterstruktur 256 an Seitenwänden der Gateelektrodenstrukturen 251 ausgebildet sein, um als eine Implantationsmaske zur Erzeugung von Drain- und Sourcegebieten 257 zu dienen, die ein gewünschtes laterales und vertikales Dotierstoffprofil besitzen. Ferner enthält einer oder enthalten beide Transistoren 250a, 250b ggf. zusätzliche leistungssteigernde Mechanismen, etwa eine verformungsinduzierende Halbleiterlegierung 258, die in dem aktiven Gebiet, etwa dem aktiven Gebiet 202a, beispielsweise in Form einer Silizium/Germanium-Legierung und dergleichen vorgesehen ist. In diesem Falle erzeugt das Material 258 eine gewünschte Art an Verformung in einem Kanalgebiet 259, wodurch darin die Ladungsträgebeweglichkeit erhöht wird, wie dies zuvor erläutert ist.
  • Das in 2f gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Fertigungstechnik hergestellt werden, etwa durch Herstellung eines Materialstapels für die Gateelektrodenstruktur 251, der dann auf der Grundlage komplexer Strukturierungstechniken strukturiert wird. Auf Grund der besseren Gleichmäßigkeit des Materials 209 und auf Grund des geringeren Höhenunterschieds zwischen den aktiven Gebieten 202a, 202b wird eine bessere Strukturierungsgleichmäßigkeit erreicht, woraus sich eine Gatelänge 251a, 251b ergibt, die eine geringere Variabilität im Hinblick auf einen gewünschten Sollwert besitzt. Zu beachten ist, dass bei Bedarf das Material 258 nach dem Strukturieren der Gateelektrodenstruktur hergestellt werden kann, beispielsweise durch Bilden geeigneter Aussparungen in dem aktiven Gebiet 202a und durch Auffüllen der Aussparung mit dem gewünschten Halbleiterlegierungsmaterial. Daraufhin werden die Drain- und Sourcegebiete 257 in Verbindung mit der Abstandshalterstruktur 256 hergestellt, woran sich Ausheizprozesse zum Aktivieren der Dotiermittel und zum Rekristallisieren von durch Implantation hervorgerufenen Schäden anschließen. Die Weiterbearbeitung geht dann weiter, indem Metallsilizidgebiete in den Drain- und Sourcegebieten 257 und möglicherweise in dem Material 255 gebildet werden, wenn dieses einen wesentlichen Anteil an Siliziummaterial enthält. Daraufhin wird ein dielektrisches Material abgeschieden, beispielsweise bei Bedarf in einem verspannten Zustand, und es werden Kontaktelemente darin erzeugt, um eine Verbindung zu den Transistoren 250a, 250b herzustellen.
  • 2g zeigt schematisch eine Querschnittsansicht des Transistors 250a entlang der Transistorbreitenrichtung. Wie gezeigt, erstreckt sich das schwellwerteinstellende Halbleitermaterial 209 entlang der gesamten Breite 202b des aktiven Gebiets 202a. Somit überlappt das Material 209 im Wesentlichen nicht mit der Isolationsstruktur 202c, selbst wenn ein gewisser Grad an Materialverlust in diesen Isolationsstrukturen während der Strukturierung des Transistors 250a auftritt. Wie gezeigt erstreckt sich die Gateelektrodenstruktur 251 über die Isolationsstruktur 202c hinweg, abhängig von dem gesamten Schaltungsaufbau des Bauelements 200. Ferner besitzt eine Dicke 209t eine deutlich geringere Schwankung entlang der Breite 202w und kann ungefähr 5% oder weniger im Hinblick auf eine maximale Breite 202n sein, während in einigen anschaulichen Ausführungsformen selbst eine Dickenschwankung von weniger als ungefähr 2% oder weniger erreicht wird. Folglich wird eine entsprechende Schwellwertvariabilität entlang der Breitenrichtung 202w ebenfalls im Vergleich zu konventionellen Halbleiterbauelementen verringert.
  • 2h zeigt schematisch eine Querschnittsansicht in der Transistorlängsrichtung des Halbleiterbauelements 200 in einer frühen Fertigungsphase, in der eine Implantationsmaske 212, etwa eine Lackmaske, so ausgebildet ist, dass das aktive Gebiet 202b maskiert ist und das aktive Gebiet 202b für die Einwirkung einer Implantationssequenz 211b zum Einbau einer Wannendotierstoffsorte in das aktive Gebiet 202a freiliegt. Die Implantationsmaske 212 kann gemäß einer beliebigen gut etablierten Lithographiestrategie hergestellt werden. Die Implantationssequenz 211b kann zu einer gewünschten Dotierstoffkonzentration in dem aktiven Gebiet 202b führen, wobei auch ein gewisser Grad an Gitterschäden auftreten kann. Andererseits bleibt das aktive Gebiet 202a in einem im Wesentlichen kristallinen Zustand, da die Wannenimplantation für dieses Gebiet in einer späteren Fertigungsphase ausgeführt wird. Nach dem Beenden der Implantationssequenz 211b besitzen somit die Halbleitermaterialien in den aktiven Gebieten 202a, 202b ein unterschiedliches Verhalten in einem Oxidationsprozess und besitzen damit unterschiedliche Oxidationsraten bei einer vorgegebenen Parametereinstellung eines Oxidationsprozesses. Beispielsweise führt die Anwesenheit der Dotierstoffsorte und der Gitterschäden zu einer erhöhten Oxidationsrate für das aktive Gebiet 202b auf Grund der höheren Sauerstoffdiffusion. Zu beachten ist, dass ein entsprechender Unterschied im Oxidationsverhalten effizient durch Ausführen von Experimenten ermittelt werden kann.
  • 2i zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase nach dem Entfernen der Implantationsmaske 212 (siehe 2h). In dieser Phase unterliegt das Bauelement 200 einem oxidierenden Prozess 213, um ein Maskenmaterial in und auf den aktiven Gebieten 202a, 202b zu erzeugen. Wie zuvor erläutert ist, führt das unterschiedliche Oxidationsverhalten zu einem Maskenmaterial 203a, das in und auf dem aktiven Gebiet 202a gebildet ist und eine Dicke 202s besitzt, die geringer ist als eine Dicke 203t eines Maskenmaterials 203b, das in und auf dem aktiven Gebiet 202b gebildet ist. Beispielsweise kann der Unterschied in der Dicke ungefähr 15 bis 20% oder mehr betragen. Der Oxidationsprozess 213 wird so ausgeführt, dass die überschüssige Dicke des Maskenmaterials 203b, d. h. die Differenz der Dicke 203s und 203t, ausreichend ist, um die erforderliche maskierende Wirkung während der weiteren Bearbeitung zu liefern.
  • 2j zeigt schematisch das Bauelement 200, wenn es einem reaktiven Prozess 214 unterliegt, der so gestaltet ist, das Material der Maskenmaterialien 203a, 203b (siehe 2l) abgetragen wird. Beispielsweise werden gut steuerbare nasschemische Ätzrezepte, beispielsweise auf der Grundlage von HF, angewendet. In anderen Fällen werden selektive plasmaunterstützte Ätzprozesse angewendet. Somit wird das aktive Gebiet 202a freigelegt, während ein Teil des zuvor hergestellten Maskenmaterials 203b (siehe 2i) bewahrt wird, wie dies durch das Maskenmaterial 203 dargestellt ist, auf Grund der Differenz in der Dicke 203s und 203t. Es sollte beachtet werden, dass auch Material der Isolationsstruktur 202c verbraucht werden kann, wobei jedoch insgesamt eine geringe ausgeprägte Oberflächentopographie erzeugt wird, da der Materialabtrag gleichmäßiger im Hinblick auf die aktiven Gebiete 202a und 202b und die benachbarten Isolationsgebiete erfolgt.
  • 2k zeigt schematisch das Bauelement 200 während des Ätzprozesses 218, um die Vertiefung 218a in dem aktiven Gebiet 202a zu bilden, wobei das Maskenmaterial 203 als eine Ätzmaske dient. Der Ätzprozess 218 repräsentiert einen beliebigen geeigneten Ätzprozess, der beispielsweise auf der Grundlage nasschemischer Ätzrezepte oder sehr selektiver plasmaunterstützter Ätzprozesse ausgeführt wird. In anderen Fällen wird eine Ätzstrategie angewendet, wie dies zuvor mit Bezug zu 2b erläutert ist. Im Vergleich zu den zuvor erläuterten Strategien, in denen die Maske 203 aus 2a auf der Grundlage eines Oxidationsprozesses vorgesehen wird, wird ein geringer ausgeprägter Unterschied in den Höhen 203d, 203e des abgesenkten aktiven Gebiets 202a und des Gebiets 202b, das die oxidierende Maske 203 aufweist, erzeugt, da das Höhenniveau 202d im Wesentlichen durch die Dicke 203s des Maskenmaterials 203a aus 2l und die gewünschte Tiefe der Vertiefung 218a definiert ist, während das Höhenniveau des aktiven Gebiets 202b im Wesentlichen durch die Dicke 203 aus 2l festgelegt ist, was jedoch zu einem geringeren Höhenniveau im Vergleich zu einer Strategie führt, in der beide Maskenmaterialien durch Oxidation mit im Wesentlichen ähnlicher Oxidationsrate gebildet werden, während das Abtragen des Oxidmaterials von dem aktiven Gebiet 202a auf der Grundlage einer Ätzmaske zu einem nicht-symmetrischen Materialverlust in den benachbarten Isolationsgebieten 202c führt.
  • 2l zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der die Halbleiterlegierung 209 in der Vertiefung 218a während des selektiven epitaktischen Aufwachsprozesses 208 gebildet wird, wie dies auch zuvor mit Bezug zu 2c beschrieben ist. Daraufhin wird die Maske 203 entfernt, indem eine geeignete Ätztechnik angewendet wird, etwa der Ätzprozess 210, wie dies auch beispielsweise zuvor mit Bezug zu 2d beschrieben ist.
  • Somit wird die Prozesssequenz zur Herstellung der Maske 203 und der Vertiefung 218a auf der Grundlage der Implantationsmaske 212 (siehe 2h) durchgeführt, wobei diese Maske jedoch auch in jeder anderen Prozessstrategie erforderlich ist, so dass zusätzliche Lithographieprozesse vermieden werden. Daraufhin geht die Bearbeitung weiter, indem die Wannendotierstoffsorte in das aktive Gebiet 202a eingebaut wird, wie dies auch zuvor beschrieben ist.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Techniken bereit, in denen eine schwellwerteinstellende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, mit besserer Gleichmäßigkeit bereitgestellt wird, indem das aktive Gebiet vor dem Aufwachsen der Halbleiterlegierung abgesenkt wird. Folglich können die Dicke und die Materialzusammensetzung der schwellwerteinstellenden Halbleiterlegierung im Vergleich zu konventionellen Strategien verbessert werden, da freiliegende Oberflächenbereiche des aktiven Gebiets vermieden werden. Die Absenkung des aktiven Gebiets wird vor dem Einbau der Dotierstoffsorte ausgeführt, wodurch ein unerwünschter Dotierstoffverlust vermieden wird, der ansonsten zu einer Verschiebung der endgültig erreichten Schwellwertspannung führen kann. In den zuvor beschriebenen Ausführungsformen wird die Implantation der Wannendotierstoffsorte nach der Herstellung der Halbleiterlegierung ausgeführt. In anderen Ausführungsformen wird die Wannendotierstoffsorte nach dem Absenken des aktiven Gebiets und vor dem Abscheiden des schwellwerteinstellenden Halbleitermaterials eingebaut. In diesem Falle kann das Halbleitermaterial so aufgewachsen werden, dass es eine geeignete Materialzusammensetzung besitzt, beispielsweise im Hinblick auf jegliche Dotierstoffsorten, die effizient während des Abscheideprozesses bei Bedarf eingebaut werden können. Somit wird ein hoher Grad an Kompatibilität zu der konventionellen Strategie erreicht, da auch in diesem Falle das schwellwerteinstellende Halbleitermaterial nach dem Einbau der Wannendotierstoffsorte vorgesehen wird, ohne jedoch zu einem Dotierstoffverlust beizutragen.

Claims (20)

  1. Verfahren mit: Entfernen von Material eines aktiven Gebiets selektiv zu einer Isolationsstruktur, um eine Vertiefung zu bilden, wobei die Isolationsstruktur das aktive Gebiet in einer Halbleiterschicht eines Halbleiterbauelements lateral begrenzt; Bilden einer Schicht aus Halbleiterlegierungsmaterial in der Vertiefung; Einführen einer Wannendotierstoffsorte in das aktive Gebiet durch die Schicht aus Halbleiterlegierungsmaterial; und Bilden einer Gateelektrodenstruktur eines Transistors auf der Schicht aus Halbleiterlegierungsmaterial nach dem Einführen der Wannendotierstoffsorte, wobei die Gateelektrodenstruktur eine dielektrische Gateisolationsschicht mit großem ε und ein metallenthaltendes Gateelektrodenmaterial, das auf der dielektrischen Gateisolationsschicht mit großem ε gebildet ist, aufweist.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Maske auf einem zweiten aktiven Gebiet, das in der Halbleiterschicht ausgebildet ist, vor dem Entfernen des Materials des aktiven Gebiets.
  3. Verfahren nach Anspruch 2, das ferner umfasst: Entfernen der Maske nach dem Bilden der Halbleiterlegierung in der Vertiefung und Einführen einer zweiten Wannendotierstoffsorte in das zweite aktive Gebiet.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Einführen einer zweiten Wannendotierstoffsorte in ein zweites aktives Gebiet und Ausführen eines Oxidationsprozesses, um ein Maskenmaterial auf dem aktiven Gebiet und auf dem zweiten Gebiet zu bilden.
  5. Verfahren nach Anspruch 4, das ferner umfasst: Einwirken mittels einer Ätzumgebung auf das Maskenmaterial, das auf dem aktiven Gebiet und dem zweiten aktiven Gebiet gebildet ist, so dass das Maskenmaterial selektiv von dem aktiven Gebiet entfernt wird und so dass ein Teil des Maskenmaterials auf dem zweiten aktiven Gebiet bewahrt wird, so dass dieser Teil weiterhin das zweite aktive Gebiet abdeckt.
  6. Verfahren nach Anspruch 5, wobei Entfernen von Material des aktiven Gebiets zur Erzeugung der Vertiefung umfasst: Verwenden des bewahrten Teils des Maskenmaterials als eine Ätzmaske.
  7. Verfahren nach Anspruch 5, wobei Bilden einer Schicht aus Halbleiterlegierungsmaterial in der Vertiefung umfasst: Verwenden des bewahrten Teils des Maskenmaterials als eine Aufwachsmaske.
  8. Verfahren nach Anspruch 1, wobei Entfernen des Materials des aktiven Gebiets und Bilden der Schicht aus Halbleiterlegierungsmaterial umfasst: Einrichten einer Prozessumgebung in einer einzelnen Prozesskammer.
  9. Verfahren nach Anspruch 8, wobei Bilden der Schicht aus Halbleiterlegierungsmaterial umfasst: Ausführen eines selektiven epitaktischen Aufwachsprozesses derart, dass eine Materialabscheidung auf der Isolationsstruktur unterdrückt wird.
  10. Verfahren nach Anspruch 9, wobei Entfernen von Material des aktiven Gebiets umfasst: Einrichten einer Umgebung in der Prozesskammer auf der Grundlage eines Anteils an Gaskomponenten, die zum Ausführen des selektiven epitaktischen Aufwachsprozesses verwendet werden.
  11. Verfahren nach Anspruch 1, wobei die Schicht aus Halbleiterlegierungsmaterial als eine Silizium/Germanium-Legierung gebildet wird.
  12. Verfahren mit: Bilden einer Vertiefung in einem aktiven Gebiet eines Halbleiterbauelements, wobei das aktive Gebiet in einer Halbleiterschicht mittels einer Isolationsstruktur lateral begrenzt ist; Bilden eines schwellwerteinstellenden Halbleitermaterials in der Vertiefung durch Ausführen eines selektiven epitaktischen Aufwachsprozesses; Einführen einer Wannendotierstoffsorte in das aktive Gebiet nach dem Bilden der Vertiefung; und Bilden einer Gateelektrodenstruktur eines Transistors auf dem schwellwerteinstellenden Halbleitermaterial nach dem Einführen der Wannendotierstoffsorte.
  13. Verfahren nach Anspruch 12, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden eines dielektrischen Materials mit großem ε über dem schwellwerteinstellenden Halbleitermaterial und Bilden eines metallenthaltenden Elektrodenmaterials auf dem dielektrischen Material mit großem ε.
  14. Verfahren nach Anspruch 12, wobei die Wannendotierstoffsorte vor dem Bilden des schwellwerteinstellenden Halbleitermaterials in der Vertiefung eingeführt wird.
  15. Verfahren nach Anspruch 12, wobei die Wannendotierstoffsorte durch das schwellwerteinstellende Halbleitermaterial eingeführt wird.
  16. Verfahren nach Anspruch 12, wobei Bilden der Vertiefung und Bilden des schwellwerteinstellenden Halbleitermaterials in der gleichen Prozesskammer als ein in-situ-Prozess ausgeführt werden.
  17. Verfahren nach Anspruch 12, das ferner umfasst: Einführen einer zweiten Wannendotierstoffsorte in ein zweites aktives Gebiet vor dem Bilden der Vertiefung in dem aktiven Gebiet, wobei die zweite Wannendotierstoffsorte eine Oxidationsrate in dem zweiten aktiven Gebiet im Vergleich zu dem aktiven Gebiet erhöht.
  18. Verfahren nach Anspruch 17, das ferner umfasst: Bilden eines Maskenmaterials in dem aktiven Gebiet und dem zweiten aktiven Gebiet durch Ausführen eines Oxidationsprozesses und Einwirken auf das Maskenmaterial in dem aktiven Gebiet und dem zweiten aktiven Gebiet mittels einer Ätzumgebung, so dass das Maskenmaterial in dem aktiven Gebiet selektiv entfernt wird und ein Teil des Maskenmaterials in dem zweiten aktiven Gebiet bewahrt wird.
  19. Halbleiterbauelement mit: einer Isolationsstruktur, die in einer Halbleiterschicht ausgebildet ist; einem aktiven Gebiet eines p-Kanaltransistors, das in der Halbleiterschicht ausgebildet und durch die Isolationsstruktur lateral begrenzt ist, so dass eine erste Länge und eine Breite des aktiven Gebiets festgelegt sind; einer schwellwerteinstellenden Halbleiterlegierung, die auf dem aktiven Gebiet ausgebildet ist und sich entlang der Breite des aktiven Gebiets erstreckt, ohne im Wesentlichen mit der Isolationsstruktur zu überlappen, wobei die schwellwerteinstellende Halbleiterlegierung eine in einer Wannenimplantation eingebrachte Wannendotierstoffsorte aufweist; und einer Gateelektrodenstruktur, die auf der schwellwerteinstellenden Halbleiterlegierung gebildet ist, und ein dielektrisches Material mit großem ε und ein metallenthaltendes Elektrodenmaterial aufweist, das über dem dielektrischen Material mit großem ε gebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, wobei eine Dicke der schwellwerteinstellenden Halbleiterlegierung ungefähr 15 nm oder weniger beträgt.
DE102009055394A 2009-12-30 2009-12-30 Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation Expired - Fee Related DE102009055394B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009055394A DE102009055394B4 (de) 2009-12-30 2009-12-30 Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
US12/908,053 US8722486B2 (en) 2009-12-30 2010-10-20 Enhancing deposition uniformity of a channel semiconductor alloy by forming a recess prior to the well implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009055394A DE102009055394B4 (de) 2009-12-30 2009-12-30 Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation

Publications (2)

Publication Number Publication Date
DE102009055394A1 DE102009055394A1 (de) 2011-07-07
DE102009055394B4 true DE102009055394B4 (de) 2012-06-14

Family

ID=44186403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009055394A Expired - Fee Related DE102009055394B4 (de) 2009-12-30 2009-12-30 Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation

Country Status (2)

Country Link
US (1) US8722486B2 (de)
DE (1) DE102009055394B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009021489B4 (de) 2009-05-15 2012-01-12 Globalfoundries Dresden Module One Llc & Co. Kg Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
US9177803B2 (en) * 2013-03-14 2015-11-03 Globalfoundries Inc. HK/MG process flows for P-type semiconductor devices
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006886A1 (de) * 2009-01-30 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051492B4 (de) * 2006-10-31 2011-05-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
US7897493B2 (en) * 2006-12-08 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inducement of strain in a semiconductor layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009006886A1 (de) * 2009-01-30 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung

Also Published As

Publication number Publication date
US8722486B2 (en) 2014-05-13
DE102009055394A1 (de) 2011-07-07
US20110156172A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102010063296B4 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102010001403A1 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010064281A1 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102009055394B4 (de) Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
DE102011076695A1 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102009055438A1 (de) Höhere Integrität einer Metallgateelektrodenstruktur mit großem ε durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
DE102011005719A1 (de) Erhöhte Integrität von Metallgatestapeln mit großem ε durch Reduzieren von STI-Absenkungen durch Abscheiden eines Füllmaterials nach der STI-Herstellung
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal
DE102011005639A1 (de) Reduzieren der Defektrate während des Abscheidens einer Kanalhalbleiterlegierung in ein in-situ-abgesenktes aktives Gebiet
DE102011080589B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120915

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee