-
Gebiet der vorliegenden Erfindung
-
Generell betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen, die Transistoren aufweisen, die wiederum Gatestrukturen mit erhöhter Kapazität enthalten, in denen ein Gatedielektrikumsmaterial mit großem ε vorgesehen ist.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen macht es notwendig, eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau herzustellen. In vielen integrierten Schaltungen sind Feldeffekttransistoren eine wichtige Art an Schaltungselementen, die das Leistungsverhalten der integrierten Schaltungen ganz wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, um Feldeffekttransistoren herzustellen, wobei für viele Arten komplexer Schaltungen die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einen leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Beweglichkeit der Ladungsträger in dem Kanalgebiet ab.
-
Die voranschreitende Verringerung der kritischen Abmessungen von Transistoren führte bislang zu einer Gatelänge von Feldeffekttransistoren von 50 nm und deutlich weniger, wodurch komplexe Halbleiterbauelemente mit verbessertem Leistungsverhalten und einer größeren Packungsdichte bereitgestellt werden. Der Anstieg des elektrischen Leistungsvermögens der Transistoren ist wesentlich mit einer Verringerung der Kanallänge verknüpft, was zu einem erhöhten Durchlassstrom und einer höheren Schaltgeschwindigkeit der Feldeffekttransistoren führt. Andererseits ist die Verringerung der Kanallänge mit einer Reihe von Problemen im Hinblick auf die Steuerbarkeit und die Leckströme dieser Transistoren verknüpft. Es ist gut bekannt, dass Feldeffekttransistoren mit einem sehr kurzen Kanal eine größere kapazitive Kopplung zwischen der Gateelektrodenstruktur und dem Kanalgebiet erfordern, um die gewünschte statische und dynamische Stromflusssteuerbarkeit beizubehalten. Typischerweise wird die kapazitive Kopplung erhöht, indem die Dicke des Gatedielektrikumsmaterials verringert wird, das typischerweise auf der Grundlage eines Siliziumdioxid-Basismaterials hergestellt wird, möglicherweise in Verbindung mit einer Stickstoffsorte, da eine Silizium/Siliziumdioxidgrenzfläche gute Eigenschaften besitzt. Beim Einrichten einer Kanallänge in der oben angegeben Größenordnung erreicht jedoch die Dicke des siliziumdioxidbasierten Gatedielektrikumsmaterials Werte von 1,5 nm und weniger, was wiederum zu ausgeprägten Leckströmen auf Grund eines direkten Tunnels der Ladungsträger durch das sehr dünne Gatedielektrikumsmaterial führt. Da der exponentielle Anstieg der Leckströme bei einer weiteren Verringerung der Dicke von siliziumdixodbasierten Dielektrikumsmaterialien nicht mit den thermischen Entwurfsleistungserfordernissen verträglich ist, wurden andere Mechanismen entwickelt, um das Transistorleistungsvermögen weiter zu verbessern und/oder um die gesamten Transistorabmessungen zu verringern.
-
Beispielsweise kann jedoch das Erzeugen einer gewissen Verformung in dem Kanalgebiet von siliziumbasierten Transistoren die Ladungsträgerbeweglichkeit und somit die Gesamtleitfähigkeit des Kanals verbessert werden. Für ein Siliziummaterial mit einer standardmäßigen Kristallkonfiguration, d. h. einer (100) Oberflächenorientierung und Ausrichtung der Kanallängsrichtung entlang einer <110> äquivalenten Richtung vergrößert eine Zugverformung in der Stromflussrichtung die Leitfähigkeit der Elektronen, wodurch das Leistungsverhalten von n-Kanaltransistoren verbessert wird. Andererseits erhöht das Erzeugung das kompressive Verformung in der Stromflussrichtung die Beweglichkeit von Löchern und kann somit für eine bessere Leitfähigkeit für p-Kanaltransistoren sorgen.
-
Folglich wurden viele verformungsinduzierende Mechanismen in der Vergangenheit entwickelt, die an sich eine sehr komplexe Fertigungssequenz zum Einrichten dieser Techniken darstellen. Bei einer weiteren Verringerung der Abmessungen der Bauelemente stellen „interne” verformungsinduzierende Quellen, etwa in Form eines eingebetteten verformungsinduzierenden Halbleitermaterials, einen sehr effizienten verformungsinduzierenden Mechanismus dar. Beispielsweise wird häufig der Einbau einer kompressiven verformungsinduzierenden Silizium/Germanium-Legierung in den Drain- und Sourcebereichen von p-Kanaltransistoren angewendet, um das Leistungsvermögen dieser Transistoren zu verbessern. Zu diesem Zweck werden in einer frühen Fertigungsphase Aussparungen in dem lateralen Gebiet benachbart zu der Gateelektrodenstruktur des p-Kanaltransistors hergestellt, während die n-Kanaltransistoren durch eine Abstandshalterschicht abgedeckt sind. Diese Aussparungen werden nachfolgende mit der Silizium/Germanium-Legierung auf der Grundlage selektiver epitaktischer Aufwachstechniken gefüllt. Während des Ätzprozesses zur Herstellung der Aussparungen und während des nachfolgenden epitaktischen Aufwachsprozesses muss die Gateelektrode des p-Kanaltransistors eingeschlossen werden, um eine unerwünschte Einwirkung auf empfindliche Materialien der Gateelektrodenstruktur, etwa auf ein siliziumbasiertes Elektrodenmaterial, in Bezug auf die Prozessumgebung zur Herstellung der Aussparungen und für das selektive Aufwachsen der Silizium/Germanium-Legierung zu vermeiden. Daraufhin werden die Gateelektrodenstrukturen freigelegt und die weitere Bearbeitung wird fortgesetzt, indem Drain- und Sourcegebiete gemäß einer geeigneten Prozessstrategie hergestellt werden.
-
Grundsätzlich ist der zuvor beschriebene verformungsinduzierende Mechanismus ein sehr effizientes Konzept zur Verbesserung des Transistorleistungsvermögens von p-Kanaltransistoren, wobei die Wirksamkeit der schließlich erreichten Verformung in dem Kanalgebiet des Transistors wesentlich von dem inneren Verformungspegel der Halbleiterlegierung und dem lateralen Abstand dieses Materials von dem Kanalgebiet abhängt. Typischerweise ist die Materialzusammensetzung der vorformungsinduzierenden Halbleiterlegierung durch die gegenwärtig verfügbaren komplexen selektiven epitaktischen Aufwachsrezepte bestimmt, die im Falle einer Silizium/Germanium-Legierung gegenwärtig eine Germaniumkonzentration von nicht mehr als ungefähr 30 Atomprozent zulassen. Folglich erfordert eine weitere Verbesserung der Gesamtverformung in dem Kanalgebiet eine Verringerung des lateralen Abstandes der Silizium/Germanium-Legierung zu dem Kanalgebiet, so dass jegliche schützende Abstandshalterstrukturen mit einer geringeren Breite vorzusehen sind.
-
Zusätzlich zum Vorsehen von verformungsinduzierenden Mechanismen in komplexen Feldeffekttransistoren wurden auch fortschrittliche Gateelektrodenmaterialien vorgeschlagen, um die Einschränkungen konventioneller siliziumdioxid/polysiliziumbasierter Gateelektrodenstrukturen zu überwinden. Dazu wird das konventionelle siliziumdioxidbasierte Gatedielektrikumsmaterial zumindest teilweise durch ein sogenanntes dielektrisches Material mit großem ε fortesetzt, d. h. durch ein dielektrisches Material mit einer Dielektrizitätskonstante von 10,0 oder höher, was zu einer gewünschten hohen Kapazität zwischen der Gateelektrode und dem Kanalgebiet führt, wobei dennoch eine gewisse minimale physikalische Dicke vorgesehen wird, so dass die resultierenden Leckströme auf einem akzeptablen Niveau gehalten werden. Zu diesem Zweck können viele dielektrische Materialien, etwa hafniumoxidbasierte Materialien, Zirkonoxid, Aluminiumoxid und dergleichen in komplexen Gateelektrodenstrukturen verwendet werden, die auch gut verfügbar sind. Ferner kann auch das Polysiliziummaterial zumindest in der Nähe des Gatedielektrikumsmaterials ersetzt werden, da typischerweise Polysilizium eine Ladungsträgerverarmung in der Nähe des Gatedielektrikumsmaterials zeigt, wodurch die wirksame Kapazität verringert wird. Bei Verwendung komplexer Gatedielektrikumsmaterialien mit großem ε ist ggf. die Austrittsarbeit standardmäßiger Polysiliziummaterialien und eine entsprechende Dotierung nicht mehr ausreichend, um die erforderlichen elektronischen Eigenschaften des Gateelektrodenmaterials bereitzustellen, so dass eine gewünschte Schwellwertspannung der betrachteten Transistoren erreicht wird. Aus diesem Grunde können spezielle austrittsarbeitseinstellende Metallsorten, etwa Aluminium, Lanthan und dergleichen typischerweise in das Gatedielektrikumsmaterial und/oder in ein geeignetes Elektrodenmaterial eingebaut, um eine gewünschte Austrittsarbeit und auch eine höhere Leitfähigkeit des Gateelektrodenmaterials zumindest in der Nähe des Gatedielektrikumsmaterials bereitzustellen.
-
Daher wurden eine Reihe von komplexen Prozessstrategien entwickelt, wobei in einigen vielversprechenden Vorgehensweisen die komplexen Gatematerialien, etwa ein dielektrisches Material mit großem ε und ein metallenthaltendes Elektrodenmaterial möglicherweise mit einer austrittarbeitseinstellenden Metallsorte in einer frühen Fertigungsphase in Verbindung mit einem Polysiliziummaterial vorgesehen werden, wodurch ein hohes Maß an Kompatibilität zu konventionellen Prozessstrategien für die Herstellung komplexer Feldeffekttransistoren gesorgt ist. Es zeigt sich jedoch, dass ein zuverlässiger Einschluss des empfindlichen Materialsystems, das das dielektrische Material mit großem ε und das metallenthaltende Elektrodenmaterial aufweist, sichergestellt werden muss, um eine Verschiebung der Schwellwertspannung oder andere Variabilitäten der komplexen Metallgateelektrodenstrukturen mit großem ε vermeiden.
-
In einem Versuch, das Bauteilleistungsvermögen komplexer Feldeffekttransistoren weiter zu verbessern, wurde vorgeschlagen, komplexe Metallgateelektrodenstrukturen mit großem ε mit einem verformungsinduzierenden Mechanismus zu kombinieren, beispielsweise durch Einbau einer verformungsinduzierenden Halbleiterlegierung in die aktiven Gebiete der Transistoren. In diesem Falle muss die Einkapselung der Gateelektrodenstruktur des Transistors, der den Einbau einer eingebetteten verformungsinduzierenden Halbleiterlegierung erfordert, auf der Grundlage sich gegenseitig ausschließender Anforderungen durchgeführt werden. Einerseits soll der Einschluss der Gateelektrodenstruktur die Integrität des empfindlichen Materialsystems, beispielsweise vor, während und nach dem Einbau des verformungsinduzierenden Halbleitermaterials sicherstellen, und andererseits ist eine reduzierte Dicke jeglicher schützender Abstandshalterelemente, etwa in Form von siliziumnitridbasierten Materialien vorzusehen im Hinblick auf das Verbessern der Wirksamkeit des verformungsinduzierenden Mechanismus. Folglich wird typischerweise ein Kompromiss aus der Dicke der Abstandshalterelemente und dem Zugewinn an Leistungsvermögen komplexer Transistoren angewendet.
-
In vielen konventionellen Vorgehensweisen erfordert jedoch die Gesamtdefektrate während der Strukturierung der komplexen Metallgateelektrodenstrukturen mit großem ε effiziente nasschemische Reinigungsprozesse. Zu diesem Zweck hat sich die SPM (eine Mischung aus schweflige Säure und Wasserstoffperoxid) als sehr effizientes Reinigungsmittel erwiesen, das jedoch auch „in effizienter Weise” metallenthaltende Elektrodenmaterialien, etwa Titannitrid, entfernt, die in der komplexen Gateelektrodenstruktur vorgesehen sind. Das Weglassen des Reinigungsschrittes auf der Grundlage von SPM oder das Verwenden eines weniger wirksamen Reinigungsrezeptes kann jedoch die Gesamtdefektrate signifikant erhöhen, so dass ein markanter Ausbeuteverlust ergibt. Die Verwendung effizienter SPM-Reinigungslösungen kann jedoch zu ausgeprägten Gateausfällen in komplexen Halbleitergestaltungsformen führen, wie dies detaillierter mit Bezug zu den 1a bis 1f beschrieben ist.
-
1a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 100, der eine komplexe geometrische Gestaltung besitzt. Wie gezeigt, umfasst das Bauelement 100 oder seine Designform ein aktives Gebiet 102a, das als ein Halbleitergebiet zu verstehen ist, in welchem ein oder mehrere Transistoren herzustellen sind. Beispielsweise ist das aktive Gebiet 102a so dargestellt, dass es drei Transistoren 150a aufweist, die entsprechende Gateelektrodenstrukturen 130a enthalten. Die Gateelektrodenstrukturen 130a enthalten ein komplexes Materialsystem, wozu ein dielektrisches Material mit großem ε und ein metallenthaltendes Elektrodenmaterial gehören, wie dies zuvor erläutert ist. Grundsätzlich stellen die Gateelektrodenstrukturen 130a Leitungen dar, die sich über das aktive Gebiet 102a erstrecken und die typischerweise mit einem Endbereich auf einem Isolationsgebiet 102c ausgebildet sind, das das aktive Gebiet 102a und andere aktive Gebiete (nicht gezeigt) lateral begrenzt. Gemäß den Entwurfserfordernissen kann sich auch eine Gateelektrodenstruktur 130c über dem Isolationsgebiet 102c in unmittelbarer Nähe zu dem aktiven Gebiet 102a erstrecken. Es sollte beachtet werden, dass eine Länge der Gateelektrodenstruktur 130a, 130c 50 nm und weniger betragen kann in komplexen Anwendungen, so dass der Abstand zwischen der Gateelektrodenstruktur 130c und dem aktiven Gebiet 102a deutlich kleiner ist als diese kritische Gatelänge. Ferner stellen die Transistoren 150a Bauelemente dar, die den Einbau eines verformungsinduzierenden Halbleitermaterials, etwa einer Silizium/Germanium-Legierung möglicherweise in Verbindung mit einer Halbleiterlegierung für das geeignete Einstellen der Schwellwertspannung der Transistoren 150a erfordern.
-
Bei der Herstellung des Bauelements 100 gemäß der geometrischen Gestaltung, wie sie in 1a gezeigt ist, ist folglich eine Vielzahl komplexer Prozessschritte auszuführen, um das Isolationsgebiet 102c und das aktive Gebiet 102a herzustellen, woran sich ein komplexer Strukturierungsprozess anschließt, um die Gateelektrodenstrukturen 130a, 130c einzurichten, wobei dies in Verbindung mit Prozessen der Fall ist, in denen die Halbleiterlegierung nach Bedarf zum Einstellen der Schwellwertspannung der Transistoren 150a erfolgt. Dazu werden komplexe nasschemische Reinigungsrezepte typischerweise angewendet, die einen negativen Einfluss auf die schließlich erreichten Bauteileigenschaften ausüben, was zu ausgeprägten Gateausfällen führen kann. Beispielsweise wurde beobachtet, dass insbesondere das metallenthaltende Elektordenmaterial des empfindlichen Materialsystems in den Gateelektrodenstrukturen 130a, 130c deutlich geschädigt wird, oder dass dieses Material vollständig fehlt, was zu einem beeinträchtigten Leistungsvermögen oder zu einem Gesamtausfall der entsprechenden Transistorelemente führen kann. Aus diesem Grunde werden geeignete Seitenwandabstandshalterstrukturen oder schützende Beschichtungen unmittelbar nach dem Strukturieren der Gateelektrodenstrukturen 130a, 130c vorgesehen, um das empfindliche Gatematerialsystem geeignet einzuschließen. Obwohl dieses Konzept deutlich das Auftreten der Gateausfälle verringern kann, können dennoch moderate Ausbeuteverluste auftreten, wobei erkannt wurde, dass insbesondere kritische Bereiche 100c wesentlich zu den Bauteilausfällen beitragen. Beispielsweise ist eines der kritischen Gebiete 100c eine Gateelektrodenstruktur oder eine Gateleitung 130c, die nahe an dem aktiven Gebiet 102a angeordnet ist. Ferner sind die Endbereiche der Gateelektrodenstrukturen 130a, die sich von dem aktiven Gebiet 102a in das Isolationsgebiet 102c erstrecken, ebenfalls kritische Zonen, in denen eine beeinträchtigte Integrität der empfindlichen Gatematerialien beobachtet wird. Es wird angenommen, dass insbesondere eine ausgeprägte Absenkung des Isolationsgebiets 102c in der Nähe des aktiven Gebiets 102a zu einer weniger effizienten Einkapselung der Gateelektrodenstrukturen 130a, 130c beiträgt, was dann zu ausgeprägten Ausbeuteverlusten zur weiteren Bearbeitung fuhrt, wie dies detaillierter mit Bezug zu den 1b bis 1f erläutert ist.
-
1b zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 gemäß dem Schnitt, der in 1a als 1b angegeben ist. Wie gezeigt, umfasst das Bauelement 100 ein Substrat 101 und eine Halbleiterschicht 102, die typischerweise in Form eines Siliziummaterials vorgesehen ist. Das Substrat 101 und die Halbleiterschicht 102 können eine SOI-(Silizium-auf-Isolatar-)Architektur bilden, wenn ein vergrabenes isolierendes Material (nicht gezeigt) unter der Halbleiterschicht 102 ausgebildet ist. In anderen Fällen wird eine Substratkonfiguration durch die Halbleiterschicht 102 und das Substrat 101 erzeugt, wenn die Halbleiterschicht 102 ein Teil eines kristallinen Halbleitermaterials des Substrats 101 ist. Die Halbleiterschicht 102 umfasst typischerweise mehrere aktive Gebiete, etwa das aktive Gebiet 102a, die lateral durch das Isolationsgebiet 102c begrenzt sind. Das Isolationsgebiet 102c ist typischerweise aus Siliziumdioxid aufgebaut und besitzt eine ausgeprägte Vertiefung 102r, die in unmittelbarer Nähe zu dem aktiven Gebiet 102a angeordnet ist. Ferner sind die Gateelektrodenstrukturen 130a, 130c auf dem aktiven Gebiet 102a bzw. dem Isolationsgebiet 102c ausgebildete und weisen ein Materialsystem 131 auf, das als ein Gatedielektrikumsmaterial zu verstehen ist, das ein dielektrisches Material mit großem ε, etwa Hafniumoxid und dergleichen in Verbindung mit einem konventionellen dielektrischen Material, etwa Siliziumoxinitrid und dergleichen aufweist. Ferner umfasst typischerweise das Materialsystem 131 ein metallenthaltendes Deckmaterial oder Elektrodenmaterial, etwa Titannitrid, das auch eine geeignete Metallsorte aufweisen kann, um die gewünschte Austrittsarbeit zu erreichen, wie dies auch zuvor erläutert ist. Des weiteren umfasst das Materialsystem 131 typischerweise mehrere einzelne Materialschichten, wobei die spezielle Anzahl und die Zusammensetzung der diversen Materialschichten von den Bauteil- und Prozesserfordernissen abhängt. Ferner umfassen die Gateelektrodenstrukturen 130a, 130c ein weiteres Elektrodenmaterial 132, beispielsweise in Form eines Siliziummaterials, woran sich ein dielektrisches Deckmaterial 133, etwa ein Siliziumnitridmaterial, ein Siliziumdioxidmaterial, oder eine Kombination davon und dergleichen anschließt. Eine Beschichtung oder ein Abstandshalter 134, der beispielsweise aus Siliziumnitrid aufgebaut ist, ist an den Seitenwänden der Materialien 132 und 121 ausgebildet, um damit insbesondere empfindliche Materialien in dem System 121 geeignet zu schützen.
-
1c zeigt schematisch eine Querschnittsansicht entlang der Schnittlinie Ic aus 1. Wie gezeigt ist, ist die Gateelektrodenstruktur 120a über dem aktiven Gebiet 102a ausgebildet und erstreckt sich mit einem Endbereich in das Isolationsgebiet 102c. Auch in diesem Bereich ist die ausgeprägte Vertiefung 102r typischerweise vorhanden und übt einen signifikanten Einfluss auf die endgültigen Eigenschaften der Gateelektrodenstruktur 130a aus.
-
Das in den 1b und 1c gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Das Isolationsgebiet 102c wird in der Halbleiterschicht 102a auf der Grundlage gut etablierter flacher Grabenisolationsprozesstechniken hergestellt. Daraufhin werden geeignete Maskierungsschemata angewendet, um eine gewünschte Wannendotierstoffsorte in den diversen aktiven Gebieten einzubauen, etwa in dem aktiven Gebiet 102a, wodurch die grundlegenden Transistoreigenschaften, etwa die Leitfähigkeitsart, die Schwellwertspannung und dergleichen eingestellt werden. Es ist gut bekannt, dass eine Reihe von Reinigungsprozessen typischerweise anzuwenden ist, die zu einem gewissen Grade an Materialerosion in dem Isolationsgebiet 102c führen, wobei zusätzliche Nachbearbeitungsprozesse der Lithographie noch verstärkt zu einem unerwünschten Materialabtrag beitragen können. Wie ferner zuvor erläutert ist, wird häufig in einigen aktiven Gebieten ein zusätzliches Halbleitermaterial (nicht gezeigt) auf der Grundlage selektiver epitaktischer Aufwachstechniken vorgesehen, beispielsweise um in geeigneter Weise die Schwellwertspannung von p-Kanaltransistoren einzustellen, wobei die entsprechenden Maskierungsprozesse in Verbindung mit den selektiven epitaktischen Aufwachstechniken und der Oberflächenaufbereitung, die damit verknüpft ist, zu einem ausgeprägten Materialverlust in dem Isolationsgebiet 102c insbesondere in der Nähe des aktiven Gebiets 102a beitragen können, dieses einem p-Kanaltransistor entspricht. Daraufhin geht die weitere Bearbeitung weiter, indem Materialschichten für das System 131 vorgesehen werden, möglicherweise in Verbindung mit zusätzlichen Wärmebehandlungen, um etwa eine austrittsarbeitseinstellende Metallsorte und dergleichen durch Diffusion zu verteilen. Schließlich werden das Material 132 und das Deckmaterial 133 möglicherweise in Verbindung mit weiteren Opfermaterialien, etwa Hartmaskenmaterialien und dergleichen, auf der Grundlage geeigneter Prozesstechniken aufgebracht. Es sollte beachtet werden, dass das Vorsehen geeigneter Austrittsarbeitsmetalle für p-Kanaltransistoren bzw. n-Kanaltransistoren auch entsprechende Strukturierungsprozesse beinhalten kann. Als nächstes wird der komplexe Schichtstapel unter Anwendung komplexer Lithographie- und Ätztechniken strukturiert, woran sich das Abscheiden einer Abstandshalterschicht oder Beschichtung anschließt, die nachfolgend in die Beschichtung oder die Abstandshalterstruktur 134 strukturiert wird. Zu diesem Zweck können diverse Prozessstrategien angewendet werden, wobei in anderen Bauteilbereichen der Abstandshalter oder das Beschichtungsmaterial in einer späteren Fertigungsphase strukturiert wird, während in anderen Fällen ein spezielles Beschichtungsmaterial hergestellt und vor dem Abscheiden des Abstaridshaltermaterials strukturiert wird, das für die Herstellung der Struktur 134 verwendet wird.
-
Mit Bezug zu den 1d bis 1f wird nunmehr eine Prozesssequenz als Beispiel zur Darstellung eines Ausfallmechanismus beschrieben, in welchem der Einschluss der Gateelektrodenstrukturen, etwa der Gateelektrodenstruktur 130c (siehe 1b) unzureichend ist und zu einem ausgeprägten Ausbeuteverlust führen kann. Es sollte jedoch beachtet werden, dass ein ähnliches Freilegen empfindlicher Gatematerialien auch an den Endbereichen der Gateelektrodenstrukturen 130a auftreten kann, wobei dies durch die ausgeprägte Vertiefung 102r hervorgerufen wird, wie sie in 1c gezeigt ist.
-
1d zeigt schematisch das Bauelement 100 während eines Ätzprozesses 103 zur Herstellung von Aussparungen 103a in dem aktiven Gebiet 102a benachbart zu dem Isolationsgebiet 102c. Wie gezeigt, dienen die Deckmaterialien 133 und die Beschichtung 134 als eine Ätzmaske,
-
1e zeigt schematisch das Bauelement 100 während eines Reinigungsprozesses 104, um jegliche Ätznebenprodukte und andere Kontaminationsstoffe zu entfernen, wodurch ebenfalls zu einem gewissen Materialabtrag an freiliegenden Seitenwandoberflächenbereichen in den Aussparungen 103a beigetragen wird.
-
1f zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Reinigungsprozesses 106, der typischerweise vor dem Beginn eines selektiven epitaktischen Aufwachsprozesses ausgeführt wird, um natürliche Oxide und dergleichen zu entfernen. Andererseits tritt ein gewisser Grad an Materialerosion in den Aussparungen 103a auf, so dass ein Seitenwandoberflächenbereich 131s des empfindlichen Materialsystems 131 unterhalb der Seitenwandabstandshalterstruktur 134 der Gateelektrodenstruktur 130c freigelegt werden kann. Folglich werden empfindliche Materialien angegriffen und abgetragen, wobei dies von der verwendeten Reinigungs- oder Ätzchemie abhängt. Während der weiteren Bearbeitung, beispielsweise beim epitaktischen Aufwachsen einer verformungsinduzierenden Halbleiterlegierung in den Aussparungen 103a, sind ferner die Seitenwände nicht mehr wirksam abgelegt, wodurch zu einer breiteren Materialbeeinträchtigung des Systems 131 während der weiteren Bearbeitung beigetragen wird.
-
In ähnlicher Weise kann die abgesenkte Konfiguration des Isolationsgebiets 102c an oder in der Nähe der Endbereiche der Gateelektrodenstruktur 130a (siehe 1e) zu einem Freilegen empfindlicher Materialien führen, wodurch eine ausgeprägte Verschiebung der gesamten Materialeigenschaften hervorgerufen werden kann.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die Erfindung
-
Generell stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen abgesenkte Bereiche oder Einsenkungen in komplexen Grabenisolationsgebieten in der Tiefe verringert oder im Wesentlichen vollständig gefüllt werden, nachdem der Grabenisolationsprozess abgeschlossen ist. Dazu wird ein geeignetes Füllmaterial lokal in den abgesenkten Bereich vorgesehen, wodurch eine bessere Oberflächentopographie für die weitere Bearbeitung des Bauelements geschaffen wird. Folglich können kritische Prozessschritte, etwa der Einschluss komplexer Metallgateelektrodenstrukturen mit großem ε bewerkstelligt werden, so dass insgesamt die Produktionsausbeute und die Bauteilgleichmäßigkeit deutlich verbessert werden auf Grund einer ausgeprägten Verringerung von Gateausfällen oder auf Grund einer Verschiebung von Transistoreigenschaften. In einigen hierin offenbarten Ausführungsformen wird das Füllmaterial auf der Grundlage eines Siliziumoxidmaterials mit hoher Qualität bereitgestellt, das effizient in die abgesenkten Bereiche durch einen Abscheideprozess eingebaut wird, wobei die endgültigen Materialeigenschaften auf der Grundlage eines nachfolgenden Ausheizprozesses eingestellt werden. Somit können gut etablierte Prozesstechniken für die Herstellung komplexer Grabenisolationsgebiete angewendet werden, wobei dennoch eine erhöhte Prozessrobustheit im Hinblick auf nachfolgende kritische Prozessschritte erreicht wird.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Grabenisolationsgebiets in einer Halbleiterschicht eines Halbleiterbauelements, wobei das Grabenisolationsgebiet lateral ein aktives Gebiet in der Halbleiterschicht begrenzt. Das Verfahren umfasst ferner das Bilden eines Füllmaterials selektiv in einem abgesenkten Bereich des Grabenisolationsgebiets. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur auf dem aktiven Gebiet und Grabenisolationsgebiet, wobei das Grabenisolationsgebiet das Füllmaterial enthält.
-
Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Grabenisolationsgebiets in einer Halbleiterschicht eines Halbleiterbauelements derart, dass dieses ein aktives Gebiet lateral begrenzt, wobei das Grabenisolationsgebiet einen abgesenkten Bereich benachbart zu dem aktiven Gebiet aufweist. Das Verfahren umfasst ferner das Verringern einer Tiefe des abgesenkten Bereichs des Grabenisolationsgebiets und das Bilden einer Gateelektrodenstruktur auf dem Grabenisolationsgebiet, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem ε enthält.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Grabenisolationsgebiet, das ein aktives Gebiet in einer Halbleiterschicht lateral begrenzt. Das Grabenisolationsgebiet umfasst ein erstes dielektrisches Material und ein zweites dielektrisches Material, das lokal benachbart zu dem aktiven Gebiet ausgebildet ist. Das Halbleiterbauelement umfasst ferner eine Gateelektrodenstruktur, die auf einem Kanalbereich des aktiven Gebiets ausgebildet ist, wobei die Gateelektroderistruktur ein Materialsystem enthält, das ein dielektrisches Material mit großem ε und ein metallenthaltendes Elektrodenmaterial aufweist. Die Gateelektrodenstruktur umfasst ferner eine schützende Beschichtung, die an Seitenwänden des dielektrischen Materials mit großem ε und des metallenthaltenden Elektrodenmaterials ausgebildet ist.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a schematisch eine Draufsicht eines Halbleiterbauelements zeigt, wobei eine Metallgateelektrodenstruktur mit großem ε auf der Grundlage einer konventionellen Prozessstrategie mit abgesenkten Bereichen hergestellt wird, die an Randbereichen von Grabenisolationsgebieten benachbart zu den aktiven Gebieten ausgebildet sind;
-
1b bis 1f schematisch Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine Einkapselung der Metallgateelektrodenstruktur mit großem ε auf der Grundlage abgesenkter Bereiche in den Grabenisolationsgebieten durchgeführt wird, wodurch ausgeprägte Ausbeuteverluste hervorgerufen werden;
-
2a bis 2d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, indem ein Grabenisolationsgebiet auf der Grundlage gut etablierter Prozesstechniken fertig gestellt ist, wobei jegliche Einsenkungen oder abgesenkte Bereiche benachbart zu aktiven Gebieten in ihrer Tiefe verringert oder vollständig mit einem geeigneten Füllmaterial gemäß anschaulichen Ausführungsformen aufgefüllt werden;
-
2e und 2f schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiteren anschaulichen Ausführungsformen zeigen, in denen ein Füllmaterial auf der Grundlage einer Ätzstoppbeschichtung vorgesehen wird, so dass eine bessere Prozesssteuerung und Integrität aktiver Gebiete erreicht werden; und
-
2g und 2h schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen, in denen komplexe Metallgateelektrodenstrukturen mit großem ε zuverlässig auf der Grundlage der verbesserten Oberflächentopographie der Grabenisolationsgebiete gemäß noch weiteren anschaulichen Ausführungsformen eingekapselt werden.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentsprüche definiert ist.
-
Die vorliegende Erfindung betrifft generell Fertigungstechniken und Halbleiterbauelemente, in denen die Problematik von Gateausfällen oder ausgeprägten Verschiebungen der Transistoreigenschaften gelöst wird, indem die Oberflächentopographie von Grabenisolationsgebieten vor der Herstellung komplexer Gateelektrodenstrukturen verringert wird. Wie zuvor erläutert ist, müssen typischerweise aufwendige Lithographie- und Ätzstrategien bei der Herstellung von Hartmaskenmaterialien und beim Ätzen in das Halbleitermaterial angewendet werden, um die laterale Größe, die Lage und die Form der Grabenisolationsgebiete zu definieren. Daraufhin erfolgen komplexe Abscheideprozesse und Ausheizsequenzen und anschließend werden überschüssige Materialen zusammen mit dem Hartmaskenmaterial oder den Materialien abgetragen, wodurch eine Oberflächentopographie erzeugt wird, in welcher ausgeprägte abgesenkte Bereiche benachbart zu den aktiven Gebieten ausgebildet sind. Diese abgesenkten Bereiche oder Einsenkungen können die weitere Bearbeitung des Bauelements wesentlich beeinflussen, wie dies beispielsweise auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Auf Grund der ausgeprägten Ausbeuteverluste von denen angenommen wird, dass sie durch die Anwesenheit der abgesenkten Bereiche verursacht werden, werden große Anstrengungen unternommen, um das Erzeugen der abgesenkten Bereiche bei der Herstellung der Grabenisolationsgebiete zu vermeiden. Es zeigt sich jedoch, dass viele dieser Vorgehensweisen die Verwendung anderer dielektrischer Materialien erfordern, während in anderen Fällen sehr komplexe Prozessmodifizierungen einzurichten sind, wodurch zu einer erhöhten Prozesskomplexität beigetragen wird, wobei auch die Kompatibilität zu nachfolgenden Prozesstechniken zumindest für einige dieser Vorgehensweisen nicht sichergestellt ist. Gemäß den hierin offenbarten Prinzipien werden jedoch gut etablierte Materialeigenschaften und Fertigungstechniken für die Herstellung komplexer Grabenisolationsgebiete angewendet und beibehalten, während andererseits die Oberflächentopographie in einer nachfolgenden Prozesssequenz deutlich verringert wird, indem die Tiefe der abgesenkten Bereiche reduziert wird, während gleichzeitig gewünschte Materialeigenschaften der Grabenisolationsgebiete erreicht werden. Dazu wird in einigen anschaulichen Ausführungsformen ein geeignetes Füllmaterial, beispielsweise ein Siliziumoxidmaterial, effizient in die abgesenkten Bereiche abgeschieden und wird sodann verdichtet, so dass ähnliche Materialeigenschaften im Vergleich zu dem eigentlichen dielektrischen Material der Grabenisolationsgebiete erhalten werden, nachdem das Prozessmodul zur Herstellung der Isolationsgräben beendet ist.
-
In anderen anschaulichen Ausführungsformen wird eine bessere Prozesssteuerung beim Entfernen von überschüssigen Anteilen des zusätzlichen Füllmaterials erreicht, indem eine Stoppbeschichtung bereitgestellt wird, die zur Steuerung eines Abtragungsprozesses, etwa eines CMP-(chemisch-mechanischer Polier-)Prozess verwendet wird, wodurch eine unerwünschte Absenkung des zusätzlichen Füllmaterials vermieden wird. Andererseits kann die Stoppbeschichtung effizient durch sehr selektive nasschemische Ätzrezepte entfernt werden, ohne dass das zuvor hergestellte Füllmaterial wesentlich beeinflusst wird. Auch in diesem Falle wird das Füllmaterial mit der gewünschten Materialzusammensetzung bereitgestellt, beispielsweise mit im Wesentlichen der gleichen stöchiometrischen Zusammensetzung im Vergleich zu dem eigentlichen Füllmaterial des Grabenisolationsgebiets, wobei die Anwesenheit des Stoppmaterials in den abgesenkten Bereichen des Grabenisolationsgebiets die Gesamtbauteileigenschaften nicht negativ beeinflusst.
-
Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a ist 1f verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer Fertigungsphase, in der ein Grabenisolationsgebiet in einer Halbleiterschicht vorgesehen wird. Wie gezeigt, umfasst das Bauelement 200 ein Substrat 201 und eine Halbleiterschicht 202, die, wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, eine SOI-Konfiguration bilden können, wenn ein vergrabenes isolierendes Material unter der Halbleiterschicht 202 ausgebildet ist, oder eine Vollsubstratkonfiguration bilden, wenn die Halbleiterschicht 202 direkt mit einem kristallinen Halbleitermaterial des Substrats 201 in Kontakt ist. Ein Grabenisolationsgebiet 202c begrenzt lateral aktive Gebiete 202a, 202b, wodurch in geeigneter Weise die Lage, die laterale Größe und die Form der aktiven Gebiete 202a, 202b festgelegt werden. Das Isolationsgebiet 202 enthält ein geeignetes dielektrisches Material 220, etwa ein Siliziumoxidmaterial mit einer geeigneten Dichte und somit mit einem moderat hohen Ätzwiderstand während der weiteren Bearbeitung des Bauelements 200. Wie zuvor erläutert ist, enthält das Grabenisolationsgebiet 202c Einsenkungen oder abgesenkte Bereiche 202d in der Nähe der aktiven Gebiete 202a, 202b.
-
Das in 2a gezeigte Bauelement 200 kann auf der Grundlage gut etablierter STI-(flache Grabenisolations-)Techniken hergestellt werden, wozu das Vorsehen eines Hartmaskenmaterials 221 gehört, beispielsweise in Form einer Siliziumdioxidschicht in Verbindung mit einem Siliziumnitridmaterial, die nachfolgend auf der Grundlage komplexer Lithographietechniken strukturiert werden. Daraufhin wird ein Graben 202v geeignete Ätztechniken hergestellt und anschließend wird das dielektrische Material 220 in den Graben 202v beispielsweise auf der Grundlage von CVD-(chemische Dampfabscheide-)Rezepten mit hoch dichtem Plasma eingefüllt, wobei häufig eine Sequenz aus Abscheide- und Ätzschritten so angewendet wird, dass ein gewünschtes Füllverhalten von unten nach oben erreicht wird. Daraufhin wird das dielektrische Material 220 ausgeheizt, wie dies durch 222 angegeben ist, um das Materialsystem zu verdichten und somit seine Ätzwiderstandsfähigkeit zu verbessern. Daraufhin wird ein überschüssiger Bereich abgetragen, beispielsweise durch CMP, und das Hartmaskenmaterial 221 wird als ein Stoppmaterial verwendet. Daraufhin wird das Hartmaskenmaterial 221 durch Ätzprozesse und dergleichen abgetragen. Am Ende der zuvor beschriebenen komplexen Prozesssequenz sind typischerweise die abgesenkten Bereiche 202d mit einer Tiefe 202t vorhanden, die einige Nanometer bis mehrere 10 nm betragen kann, und die einen wesentlichen Einfluss auf die weitere Bearbeitung ausüben können, wie dies auch zuvor erläutert ist.
-
2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein Abscheideprozess 223a so ausgeführt, dass eine Deckschicht 223 aufgebracht wird, die im Wesentlichen die vertieften Bereiche 202d vollständig ausfüllt, wobei auch eine im Wesentlichen gleichmäßige Schicht auf der Oberseite jeglicher horizontaler Bauteilbereiche geschaffen wird. Der Abscheideprozess 223a kann auf der Grundlage von CVD-Techniken ausgeführt werden, wobei das Materialwachstum auf den diversen Seitenwänden der vertieften Bereiche 202d, die als 202s angegeben sind, zu einem im Wesentlichen vollständigen Füllen der Bereiche 202d führt, da für eine vorgegebene Dicke der Schicht 223 das Wachstum des Materials an den Seitenwänden 202s zu einem „Verschmelzen” entsprechender „Überhänge” führt, wodurch die Bereiche 202d zuverlässig geschlossen werden. In einigen anschaulichen Ausführungsformen wird die Deckschicht 223 auf der Grundlage eines Materials hergestellt, das im Wesentlichen den gleichen stöchiometrischen Aufbau wie das dielektrische Material 220 aufweist. Beispielsweise sind gut etablierte CVD-Rezepte für die Herstellung von Siliziumoxidmaterial verfügbar.
-
2c zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Deckschicht 223 der Einwirkung erhöhter Temperaturen in Form eines Ausheizprozesses 224 unterworfen wird, um damit die gesamten Materialeigenschaften der Deckschicht 223 zu verbessern. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen eine Prozessatmosphäre auf der Grundlage von Sauerstoff und/oder Stickstoff bei Temperaturen im Bereich von 800 Grad C bis 1100 Grad C eingerichtet, wodurch eine gewünschte Verdichtung des Materials 223 hervorgerufen wird, wenn dieses in Form eines Siliziumoxidmaterials vorgesehen ist, was zu Materialeigenschaften führt, die sehr ähnlich sind zu Materialeigenschaften eines thermisch aufgewachsenen Siliziumoxidmaterials. Während der entsprechenden Verringerung des Volumens wird folglich auch das Material in den abgesenkten Bereichen 202d geeignet verdichtet, wodurch diesen Bereichen eine bessere Oberflächentopographie und ein erhöhter Ätzwiderstand während der weiteren Bearbeitung verliehen wird. in anderen anschaulichen Ausführungsformen wird der Ausheizprozess 224 auf der Grundlage eines Plasmas ausgeführt, so dass die Anwendung tieferer Temperaturen möglich ist, wobei ebenfalls die gewünschte Verdichtung des Materials der Deckschicht 223 erreicht wird. Beispielsweise sind viele plasmabasierte Ausheiztechniken verfügbar. Z. B. können Ausheizprozesse auf der Grundlage gleichmäßiger und gut steuerbarer Plasmabedingungen bei Temperaturen im Bereich von 200 bis 700 Grad C angewendet werden. Es sollte jedoch beachtet werden, dass andere Prozessparameter effizient festgelegt werden können, indem entsprechende Experimente ausgeführt werden, um geeignete Prozessparameter zu bestimmen, die zu den gewünschten Materialeigenschaften der Deckschicht 223 vor dem Entfernen eines überschüssigen Bereichs davon führen.
-
2d zeigt schematisch das Bauelement 200 während eines Ätzprozesses 225, in welchem ein überschüssiger Bereich der Deckschicht 223 (siehe 2c) entfernt wird, d. h. die aktiven Gebiete 202a, 202b werden freigelegt und somit für die weitere Bearbeitung des Bauelements 200 vorbereitet. In einigen anschaulichen Ausführungsformen wird der Ätzprozess 225 auf der Grundlage von Flusssäure (HF) ausgeführt, die effizient Siliziumoxidmaterial selektiv in Bezug auf Siliziummaterial entfernt. Auf Grund des zuvor angewendeten Ausheizprozesses 225 (siehe 2c) wird eine bessere Ätzwiderstandsfähigkeit des dielektrischen Materials erreicht, wodurch ein sehr gut steuerbarer Verlauf des Ätzprozesses 225 erreicht wird. Auf Grund des sehr gleichmäßigen Aufbaus der Schicht 223 (siehe 2c) ist eine unerwünschte Nachätzzeit nicht erforderlich, so dass das Füllmaterial 223d in den abgesenkten Bereichen 202d im Wesentlichen bewahrt wird, nachdem der Ätzprozess 225 beendet ist. Folglich kann die resultierende Oberflächentopographie deutlich verbessert werden im Vergleich zu dem anfänglichen Grabenisolationsgebiet 202c (siehe 2a), wobei auch ein im Wesentlichen vollständiges Füllen der vertieften Bereiche 202d erreicht wird, indem das Abscheiden der Deckschicht 223 (siehe 2c) und der Ätzprozesse 225 geeignet gesteuert werden.
-
Auf der Grundlage des Grabenisolationsgebiets 202c, wie es in 2d gezeigt ist, kann folglich die weitere Bearbeitung fortgesetzt werden, indem Gateelektrodenstrukturen hergestellt werden, wobei die verbesserte Oberflächentopographie in den anfänglich abgesenkten Bereichen 202d für bessere Prozessbedingungen insbesondere im Hinblick auf die Einkapselung der kritischen Gateelektrodenstrukturen sorgt.
-
2e zeigt schematisch das Bauelement 200 gemäß weiteren anschaulichen Ausführungsformen. Wie gezeigt, ist die Deckschicht 223 über den aktiven Gebieten 202a, 202b und über dem Grabenisolationsgebiet 202c ausgebildet, das die anfänglich abgesenkten Bereiche 202d aufweist, wie dies zuvor erläutert ist. In der gezeigten Ausführungsform umfasst die Deckschicht 223 eine Stoppbeschichtung 2231, beispielsweise in Form eines Siliziumnitridmaterials, das mit einer Dicke von 1 bis mehrere Nanometer abhängig von den Prozess- und Bauteilerfordernissen vorgesehen ist. dazu werden gut etablierte sehr konforme Abscheiderezepte angewendet, etwa Mehrschichtabscheidung, CVD-Techniken bei geringem Druck und dergleichen, in denen dünne Siliziumnitridmaterialien in einer gut steuerbaren Weise hergestellt werden können. Folglich werden jegliche freiliegende Oberflächenbereiche und insbesondere die Oberfläche der aktiven Gebiete 202a, 202b durch die Stoppbeschichtung 2231 bedeckt bzw. maskiert. Daraufhin wird das gewünschte Füllmaterial 223f beispielsweise durch entsprechende Abscheidetechniken, wie dies zuvor beschrieben ist, hergestellt, wodurch die abgesenkten Bereiche 202d vollständig gefüllt werden und eine zusammenhängende Schicht über den aktiven Gebieten 202a, 202b und dem Isolationsgebiet 202c erzeugt wird. Bei Bedarf wird daraufhin ein Ausheizprozess angewendet, wie dies beispielsweise zuvor beschrieben ist, insbesondere das Füllmaterial 223f weiter zu verdichten, während in anderen Fällen die weitere Bearbeitung fortgesetzt wird, ohne dass ein Ausheizprozess angewendet wird.
-
2f zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein Materialabtragungsprozess 226 so angewendet, dass ein überschüssiger Bereich des Füllmaterials 223f abgetragen wird. In einigen anschaulichen Ausführungsformen wird der Prozess 226a auf der Grundlage von CMP-Techniken ausgeführt, wodurch Material der Schicht 223f effizient abgetragen wird, während andererseits die Stoppbeschichtung 223l zum Steuern des Ätzprozesses 226a eingesetzt wird. Beispielsweise kann Siliziumoxidmaterial effizient selektiv in Bezug auf das Siliziumnitridmaterial auf der Grundlage einer Vielzahl gut etablierter CMP-Rezepte abgetragen werden. Folglich wird das Füllmaterial 223e, d. h. der verbleibende Teil des zuvor bereitgestellten Füllmaterials 223f, in den Bereichen 202d beibehalten, wobei insbesondere die lokale Beschränkung der vertieften Bereiche 202d auf die unmittelbare Nachbarschaft der aktiven Gebiete 202a, 202b nicht zu ausgeprägten „Einkerbungseffekten” führt, so dass die vertieften Bereiche 202d weiterhin im Wesentlichen mit dem Material 223d nach dem Abtragungsprozess 226a gefüllt bleiben.
-
Daraufhin wird ein weiterer Materialabtragungsprozess 226b angewendet, beispielsweise in Form eines sehr selektiven nasschemischen Ätzprozesses, etwa unter Anwendung von heißer Phosphorsäure und dergleichen, wodurch die Beschichtung 2231 effizient geätzt wird, ohne dass die aktiven Gebiete 202a, 202b beeinflusst werden und ohne dass das Füllmaterial 223d in den abgesenkten Bereichen 202d wesentlich beeinflusst wird.
-
Folglich kann auch in diesem Falle die weitere Bearbeitung auf der Grundlage einer verbesserten Oberflächentopographie des Grabenisolationsgebiets 202c fortgesetzt werden, während andererseits eine größere Prozessflexibilität durch das Vorsehen der Stoppbeschichtung 2231 geschaffen wird.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Gateelektrodenstruktur 230 über dem aktiven Gebiet 202a ausgebildet und erstreckt sich auch über einen Bereich des Isolationsgebiets 202c, beispielsweise in einer ähnlichen Konfiguration, wie dies zuvor mit Bezug zu den 1a und 1c beschrieben ist. Wie gezeigt, umfasst die Gateelektrodenstruktur 230 ein Gatedielektrikumsmaterial 231 und ein Elektrodenmaterial 223, das von einer dielektrischen Deckschicht oder einem Deckschichtsystem 233 abgedeckt ist, wie dies auch zuvor erläutert ist. In einigen anschaulichen Ausführungsformen umfasst das dielektrische Material 231 ein dielektrisches Material mit großem ε oder ist ein solches Material, um damit das Gesamtleistungsverhalten eines Transistors zu verbessern, der auf der Grundlage der Gateelektrodenstruktur 230 herzustellen ist, wie des zuvor auch erläutert ist. In diesem Falle kann auch ein zusätzliches Elektrodenmaterial 223a auf oder über dem Gatedielektrikumsmaterial 231 vorgesehen sein und eine geeignete Zusammensetzung besitzen, so dass die gewünschte Austrittsarbeit und somit Schwellwertspannung für einen Transistor gewährleistet ist, der in und über dem aktiven Gebiet 202a herzustellen ist. Die sehr empfindlichen Materialien 231, 232a können lateral durch eine schützende Beschichtung 234, etwa ein Siliziumnitridmaterial, eingeschlossen sein, wobei die Ankapselung mit verbesserter Zuverlässigkeit im Vergleich zu konventionellen Strategien erreicht wird, da der „abgesenkte” Bereiche 202d nunmehr das Füllmaterial 223d aufweist, das wiederum eine bessere Oberflächentopographie bei der Herstellung der Gateelektrodenstruktur 230 und bei der Herstellung der schützenden Beschichtung 234 sicherstellt. Bei der Herstellung der Gateelektrodenstruktur 230, beispielsweise auf der Grundlage von Prozesstechniken, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind, führen insbesondere jene Bereiche der Gateelektrodenstruktur 230, die benachbart zu den anfänglich abgesenkten Bereichen 202d ausgebildet sind, zu deutlich geringeren strukturierungsabhängigen Unregelmäßigkeiten, etwa das Erzeugen verbleibender Bereiche der empfindlichen Materialien 231, 232a, so dass auch eine zuverlässige Einkapselung der resultierenden Gateelektrodenstruktur 230 durch die Beschichtung 234 möglich ist. Auf Grund der geringeren oder im Wesentlichen vollständig vermiedenen Absenkung in den Bereiche 202d kann die Einkapselung der Gateelektrodenstruktur 230 während weiteren sehr kritischen Prozessschritte beibehalten werden, etwa beim Einbau einer verformungsinduzierenden Halbleiterlegierung, wie dies auch beispielsweise zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, was konventioneller Weise zum Freilegen der Materialien 231 und/oder 232a führt, wodurch wiederum ausgewählte Gateausfälle hervorgerufen werden können, wie dies auch zuvor erläutert ist.
-
In einigen anschaulichen Ausführungsformen wird die Gateelektrodenstruktur 230 auf der Grundlage einer schwellwertspannungseinstellenden Halbleiterlegierung 202e hergestellt, die beispielsweise in Form einer Silizium/Germanium-Legierung bereitgestellt wird, wenn eine entsprechende Anpassung der elektronischen Eigenschaften erforderlich ist, etwa zum Einstellen geeigneter Schwellwertspannungswerte für unterschiedliche Transistorarten. in diesem Falle wird nach dem Vorsehen des Füllmaterials 223d und vor dem Herstellen der Gateelektrodenstruktur 230 das aktive Gebiet 202a abgesenkt, beispielsweise auf der Grundlage einer geeigneten Ätzstrategie und nachfolgend wird das Material 202e auf der Grundlage selektiver epitaktischer Aufwachstechniken aufgewachsen. Bei der Vertiefung des aktiven Gebiets 202a ist somit die entsprechende Vertiefung durch das Material 223d begrenzt, so dass für bessere Aufwachsbedingungen beim Abscheiden des Materials 202e gesorgt ist. D. h., auf Grund der Anwesenheit des Füllmaterials 223d in den Bereich 202d wird ein laterales Aufwachsen des Materials 202e im Wesentlichen vermieden, wodurch günstige Aufwachseigenschaften in dem gesamten aktiven Gebiete 202a erreicht werden, was wiederum zu einer verbesserten Gleichmäßigkeit der Transistoreigenschaften führt, die wesentliche von der Materialzusammensetzung und der Schichtdicke der Halbleiterlegierung 202e abhängen.
-
2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist der Transistor 250 in und über dem aktiven Gebiet 202a ausgebildet und umfasst eine Gateelektrodenstruktur 230a, während eine weitere Gateelektrodenstruktur 230c über dem Grabenisolationsgebiet 202c in unmittelbarer Nähe zu dem aktiven Gebiet 202a ausgebildet ist, beispielsweise entsprechend einem Bauteilaufbau, wie er auch zuvor mit Bezug zu den 1a und 1b erläutert ist, als auf das Halbleiterbauelement 100 Bezug genommen wurde. Die Gateelektrodenstrukturen 230a, 230c besitzen grundsätzlich den gleichen Aufbau und umfassen ein Gatedielektrikumsmaterial 232, beispielsweise in Form eines dielektrischen Materials mit großem ε, woran sich das Elektrodenmaterial 232a und das weitere Elektrodenmaterial 232 anschließen. Wie zuvor erläutert ist, kann eine Länge der Gateelektrodenstrukturen 230a, 230c, d. h. in 2h die horizontale Erstreckung der Elektrodenmaterialien 232a, 50 nm und weniger sein. Wie gezeigt, bedeckt das Beschichtungsmaterial 234 weiterhin zuverlässig jegliche Seitenwandbereiche der empfindlichen Materialien 231, 232a. Des weiteren ist eine Abstandshalterstruktur 235 mit einem geeigneten Aufbau auf der Beschichtung 234 ausgebildet. Ferner umfasst der Transistor 250 Drain- und Sourcegebiete 251, die in dem aktiven Gebiet 202a gemäß den gesamten Bauteilerfordernissen ausgebildet sind.
-
In einigen anschaulichen Ausführungsformen umfasst das aktive Gebiet 202a ein verformungsinduzierendes Halbleitermaterial 252a, das unter Anwendung von Prozesstechniken hergestellt werden kann, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind, wobei nach dem entsprechenden Ätzprozess zur Herstellung von Aussparungen und dem selektiven Abscheiden des Materials 252a weiterhin eine zuverlässige Einkapselung der Gateelektrodenstrukturen 230a, 230c erreicht wird. Wie ferner zuvor mit Bezug zu 2g beschrieben ist, kann das schwellwertspannungseinstellende Halbleitermaterial 202e in dem aktiven Gebiet 202a vorgesehen sein und damit einen Teil davon darstellen.
-
Das in 2h gezeigte Halbleiterbauelement kann auf der Grundlage geeigneter Prozessstrategien hergestellt werden, nachdem die Gateelektrodenstrukturen 230a, 230c strukturiert werden, wie dies auch zuvor beschrieben ist, wozu die Ausbildung geeigneter Abstandshalterelemente (nicht gezeigt) gehört, die als Implantationsmaske zur Erzeugung eines Teils der Drain- und Sourcegebiete 251 verwendet werden. Daraufhin wird die Abstandshalterstruktur 235 vervollständig und wird als Implantationsmaske verwendet, um weitere Drain- und Sourcedotiermittel einzubauen, woran sich Ausheizprozesse anschließen, um das endgültige vertikale und laterale Dotierstoffprofil einzustellen. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem beispielsweise ein Metallsilizid in den Drain- und Sourcegebieten 251 und in den Elektrodenmaterial 232 hergestellt, woran sich die Herstellung einer Kontaktebene anschließt, d. h, das Abscheiden dielektrischer Materialien und deren Strukturierung, so dass Kontaktöffnungen erzeugt werden, die nachfolgend mit einem geeigneten leitenden Material gefüllt werden.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen Grabenisolationsgebiete auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wobei jegliche Einsenkungen oder abgesenkte Bereiche in der Tiefe verringert oder vollständig in einer nachfolgenden Prozesssequenz vor der Herstellung komplexer Gateelektrodenstrukturen gefüllt werden. Folglich kann eine Einkapselung von Metallgateelektrodenstrukturen mit großem ε mit besserer Zuverlässigkeit erreicht werden, wodurch Gateausfälle oder Verschiebungen von Transistoreigenschaften vermieden oder zumindest deutlich verringert werden, die konventioneller Weise durch eine unzureichende Einkapselung und somit durch einen unzureichenden Schutz empfindlicher Gatematerialien hervorgerufen werden.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Lehre vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der vorliegenden Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
