DE102011080589B4 - Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht - Google Patents

Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht Download PDF

Info

Publication number
DE102011080589B4
DE102011080589B4 DE102011080589A DE102011080589A DE102011080589B4 DE 102011080589 B4 DE102011080589 B4 DE 102011080589B4 DE 102011080589 A DE102011080589 A DE 102011080589A DE 102011080589 A DE102011080589 A DE 102011080589A DE 102011080589 B4 DE102011080589 B4 DE 102011080589B4
Authority
DE
Germany
Prior art keywords
layer
active region
forming
silicon
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011080589A
Other languages
English (en)
Other versions
DE102011080589A1 (de
Inventor
Rohit Pal
Stephan-Detlef KRONHOLZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102011080589A priority Critical patent/DE102011080589B4/de
Priority to US13/552,722 priority patent/US8664066B2/en
Publication of DE102011080589A1 publication Critical patent/DE102011080589A1/de
Application granted granted Critical
Publication of DE102011080589B4 publication Critical patent/DE102011080589B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase auf der Grundlage einer selektiv aufgebrachten schwellwertspannungseinstellenden Halbleiterlegierung hergestellt werden. Um die Oberflächentopographie beim Strukturieren der Abscheidemaske zu verringern, wobei dennoch die Verwendung gut etablierter epitaktischer Aufwachsrezepte, die für siliziumdioxidbasierte Hartmaskenmaterialien entwickelt sind, möglich ist, wird ein Siliziumnitridbasismaterial in Verbindung mit einer Oberflächenbehandlung verwendet. Auf diese Weise zeigt die Oberfläche des Siliziumnitridmaterials ein Siliziumdioxid-artiges Verhalten, während die Strukturierung der Hartmaske dennoch auf der Grundlage sehr selektiver Ätztechniken bewerkstelligt werden kann.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen mit aufwendigen Transistoren, die komplexe Gatestrukturen mit einer metallenthaltenden Elektrode und einem Gatedielektrikum mit großem ε aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen, macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen darstellen, die das Leistungsverhalten der integrierten Schaltungen ganz wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, dass eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, das benachbart zu den stark dotierten Gebieten ausgebildet ist, gebildet sind. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalsgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets das Leistungsverhalten von MOS-Transistoren ganz wesentlich. Da die Geschwindigkeit des Aufbaus des Kanals, die wiederum von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand die Transistoreigenschaften wesentlich beeinflussen, ist die Skalierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und die Reduzierung des Gatewiderstands – ein wichtiges Entwurfskriterium, um eine Steigerung der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der größte Teil der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl in der näheren Zukunft für Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglich somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor genannten Gründen wird Siliziumdioxid vorzugsweise als ein Material für eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. In dem Bestreben, das Bauteilverhalten von Feldeffekttransistoren stetig zu verbessern, wurde die Länge des Kanalgebiets kontinuierlich verringert, so dass die Schaltgeschwindigkeit und der Durchlassstrom verbessert werden. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, so dass der gewünschte Durchlassstrom bei einer vorgegebenen Versorgungsspannung erreicht wird, ist ein gewisser Grad an kapazitiver Kopplung aufrecht zu erhalten, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass die Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem höheren Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanalbreite führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und somit mit einer kleinen Schwellwertspannung zeigen einen exponentiellen Anstieg der Leckströme auf Grund der erforderlichen höheren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet, da dies durch Verringern der Dicke der Siliziumdioxidschicht erreicht wird.
  • Daher wurde das Ersetzen von Siliziumdioxid oder zuminderst von Teilen davon als Material für Gateisolationsschichten in Betracht gezogen. Möglich alternative Dielektrika sind solche, die eine deutlich kleinere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend hergestellten Gateisolationsschicht dennoch eine kapazitive Kopplung ergibt, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität, etwa Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZTO2) und dergleichen zu ersetzen.
  • Im Zuge der Einführung einer komplexen Gatearchitektur auf der Grundlage von Dielektrika mit großem ε kann das Transistorleistungsverhalten ferner verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode so vorgesehen wird, dass das für gewöhnlich verwendete Polysiliziummaterial ersetzt wird, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die effektive Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε eine höhere Kapazität selbst bei einer weniger kritischen Dicke im Vergleich zu einer Siliziumdioxidschicht ergibt, wobei zusätzlich die Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird ein metallenthaltendes Nicht-Polysiliziummaterial, etwa Titannitrid und dergleichen, so hergestellt, dass es direkt mit dem dielektrischen Material mit großem ε in Verbindung ist, wodurch das Auftreten einer Verarmungszone im Wesentlichen vermieden wird. Da die Schwellwertspannung der Transistoren deutlich durch die Austrittsarbeit des Gatematerials beeinflusst wird, das mit dem Gatedielektrikumsmaterial in Kontakt ist, muss eine geeigneter Einstellung der effektiven Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt sein.
  • Beispielsweise werden geeignete metallenthaltende Gateelektrodenmaterialien, etwa Titannitrid und dergleichen häufig in Verbindung mit geeigneten Metallsorten, etwa Lanthan, Aluminium, und dergleichen, verwendet, um die Austrittsarbeit so einstellen dass sich für die jeweilige Transistorart geeignet ist, d. h. für n-Kanaltransistoren und p-Kanaltransistoren, wobei dafür ggf. eine zusätzliche Bandlückenverschiebung für den p-Kanaltransistor erforderlich sein kann. Aus diesem Grunde wurde vorgeschlagen, die Schwellwertspannung der Transistoren geeignet einzustellen, indem ein speziell gestaltetes Halbleitermaterial an der Grenzfläche zwischen dem Gatedielektrikumsmaterial und dem Kanalgebiet des Transistors vorgesehen wird, um in geeigneter Weise die Bandlücke des speziell gestalteten Halbleitermaterials in Bezug auf die Austrittsarbeit des metallenthaltenden Elektrodenmaterials „auszuwählen”, wodurch die gewünschte Schwellwertspannung des betrachteten Transistors erreicht wird. Zu diesem Zweck wird typischerweise ein entsprechend speziell gestaltetes Halbleitermaterial, etwa Silizium/Germanium, und dergleichen, durch eine epitaktische Aufwachstechnik in einer frühen Fertigungsphase bereitgestellt, wobei dies ebenfalls einen zusätzlichen komplexen Prozessschritt darstellt, der jedoch komplexe Prozesse in einer fortgeschrittenen Phase des Gesamtprozessablaufs zum Einstellen der Austrittsarbeit und somit der Schwellwertspannungen in einer sehr späten Prozessphase vermeidet.
  • Es zeigt sich jedoch, dass die Fertigungssequenz zur Herstellung der schwellwerteinstellenden Halbleiterlegierung einen großen Einfluss auf die Transistoreigenschaften ausübt, wie dies nachfolgend detaillierter mit Bezug zu den 1a bis 1f, die einen Stand der Technik ähnlich zu der Druckschrift DE 10 2009 035 418 A1 zeigen, erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem ein siliziumbasiertes Halbleitermaterial 102 mit einer geeigneten Dicke ausgebildet ist, um darin und darüber Transistoren herzustellen. Ferner ist eine Isolationsstruktur 102c in der Halbleiterschicht 102 ausgebildet, wodurch aktive Gebiete 102a, 102b lateral begrenzt und somit definiert werden. In diesem Zusammenhang ist ein aktives Gebiet als ein Halbleitermaterial zu verstehen, in welchem ein geeignetes Dotierstoffprofil ausgebildet ist oder zu erzeugen ist, um damit pn-Übergänge für einen oder mehrere Transistoren zu erzeugen. In dem in 1a gezeigten Beispiel entspricht das aktive Gebiet 102a einem p-Kanaltransistor, während das aktive Gebiet 102b einem n-Kanaltransistor entspricht. D. h., die aktiven Gebiete 102a, 102b enthalten eine geeignete grundlegende Dotierstoffkonzentration, um damit die Leitfähigkeitsart eines p-Kanaltransistors bzw. eines n-Kanaltransistors festzulegen. Es sollte beachtet werden, dass die aktiven Gebiete 102a, 102b auch andere Komponenten, etwa Germanium, Kohlenstoff, und dergleichen aufweisen oder erhalten können, um damit in geeigneter Weise die gesamten elektronischen Eigenschaften einzustellen. In ähnlicher Weise ist in dem aktiven Gebiet 102a eine geeignete Valenzbandverschiebung in Bezug auf eine komplexe Gateelektrodenstruktur einzustellen, die noch herzustellen ist, wobei eine geeignete Halbleiterlegierung aufgebracht wird, wie dies nachfolgend beschrieben ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategien hergestellt werden. Die Isolationsstruktur 102c wird durch gut etablierte Lithographie-, Ätz-, Abscheide-, Einebnungs- und Ausheiztechniken hergestellt, wobei geeignete Hartmaskenschichten, etwa ein Pufferoxid und ein Siliziumnitridmaterial, auf der Halbleiterschicht 102 hergestellt werden, woran sich die Strukturierung eines Grabens in der Halbleiterschicht 102 anschließt. Daraufhin wird der Graben mit einem geeigneten isolierenden Material, etwa Siliziumdioxid, und dergleichen gefüllt. Es sollte beachtet werden, dass die Prozesssequenz zur Herstellung der Isolationsstruktur 102c zu einem mehr oder minder ausgeprägten Verspannungspegel in den aktiven Gebieten 102a, 102b führen kann. Nach dem Entfernen von überschüssigen Material und nach dem Einebnen der Oberflächentopographie wird die Bearbeitung fortgesetzt, indem typischerweise mehrere Implantationsprozesse unter Anwendung eines geeigneten Maskierungsschemas ausgeführt werden, um die erforderliche Dotierstoffsorte zum Erzeugen des grundlegenden Dotierstoffkonzentrationsprofils in den aktiven Gebieten 102a, 102b einzuführen, wie dies im Hinblick auf die darin und darüber herzustellenden Transistoren erforderlich ist. Nach dem Aktivieren der Dotierstoffsorte und dem Rekristallisieren von durch Implantation hervorgerufenen Schäden geht die weiterer Bearbeitung weiter, indem Materialreste, etwa Oxidmaterialien, entfernt werden und indem das Bauelement 100 der Einwirkung einer oxidierenden Umgebung 110 ausgesetzt wird, die typischerweise auf der Grundlage erhöhter Temperaturen im Bereich von etwa 700 Grad C bis 1200 Grad C eingerichtet wird. Während des Trockenoxidationsprozesses 110 wird folglich eine Maskenschicht 104 in gut steuerbarer Weise während des Prozesses 110 erzeugt. Beispielsweise wird eine maximale Dicke der Maskenschicht 104 auf 10 nm oder weniger eingestellt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 105 in Form eines Lackmaterials über dem Halbleiterbauelement 100 so hergestellt wird, dass das aktive Gebiet 102b und ein Teil der Isolationsstruktur 102c, d. h. das Maskenmaterial 104, von der Maske 105 bedeckt, sind, während das aktive Gebiet 102a, d. h., das darauf ausgebildete Maskenmaterial 104, und der verbleibende Teil der Isolationsstruktur 102c dem Einfluss einer nasschemischen Ätzumgebung 111 ausgesetzt werden, um selektiv das Maskenmaterial 104 von dem aktiven Gebiet 102a zu entfernen. Während des Ätzprozesses 111, der typischerweise auf der Grundlage wässriger Flusssäure (HF) ausgeführt wird, muss das Lackmaterial 105 dem Ätzangriff widerstehen, wobei insbesondere der Rand 105e der Maske 105, der über der Isolationsstruktur 102c angeordnet ist, zunehmend während des Ätzprozesses 111 erodiert. Beispielsweise ist eine Ätzzeit von mehreren Minuten erforderlich, um in zuverlässiger Weise das Maskenmaterial 104 von dem aktiven Gebiet 102a zu entfernen. Auf Grund der zunehmenden Erosion des Randgebiets 105e ist die Grenze zwischen dem maskierten Bereich und dem nicht-maskierten Bereich in dem Isolationsgebiet 102c nicht mehr genau definiert und kann zu einem gewissen Grad an „Rauhigkeit” auf Grund des unterschiedlichen Grades an Materialerosion führen; wodurch die weitere Bearbeitung des Bauelements 100 beeinflusst werden kann, insbesondere, wenn die aktiven Gebiete 102a, 102b dicht-liegende aktive Gebiete repräsentieren, die somit lateral durch das Isolationsgebiet 102c, das den erodierten Oberflächenbereich aufweist, begrenzt sind.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, d. h. nach dem selektiven Entfernen des Maskenmaterials 104 von dem aktiven Gebiet 102a und nach dem Entfernen der Ätzmaske 105 (siehe 1b). Wie zuvor erläutert ist, tritt auf Grund der vorhergehenden Ätzsequenz auf der Grundlage von Flusssäure ein gewisser Materialverlust in der Isolationsstruktur 102c auf, wobei die zunehmende Maskenerosion während des Ätzprozesses auch zu einem nicht gut definierten Übergangsbereich in dem Isolationsgebiet 102c führt.
  • 1d zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer weiteren reaktiven Prozessumgebung 106 ausgesetzt ist, die typischerweise einen Reinigungsprozess und dergleichen umfasst, um damit das Bauelement 100 für das nachfolgende Abscheiden einer Silizium/Germanium-Legierung selektiv auf den ersten aktiven Gebiet 102a vorzubereiten. Der Prozess 106 kann auf der Grundlage einer geeigneten Chemie eingerichtet werden, so dass Kontaminationsstoffe und dergleichen entfernt werden, die während des vorhergehenden Entfernens der Ätzmaske und dergleichen erzeugt worden sein können. Typischerweise kann der Reinigungsprozess 106 einen gewissen Grad an Materialerosion in der Maske 104 hervorrufen, wodurch deren Dicke verringert wird, wie dies durch 104r angegeben ist, ohne dass dabei jedoch die Oberflächenbereiche des zweiten aktiven Gebiets 102b freigelegt werden.
  • 1e zeigt schematisch das Halbleiterbauelement 100 während eines selektiven epitaktischen Aufwachsprozesses 107, in welchem Prozessparameter, etwa Temperatur, Druck, Durchflussraten von Vorstufengasen und dergleichen, geeignet so festgelegt sind, dass eine Materialabscheidung im Wesentlichen auf freiliegende Siliziumoberflächenbereiche beschränkt ist, während anderseits die siliziumdioxidbasierten Oberflächenbereiche im Wesentlichen ein Abscheiden von Material verhindern. D. h., der Abscheideprozess 107 ist so eingestellt, dass ein gewisser Grad an Abscheidung selektiv in Bezug auf Siliziummaterial in dem aktiven Gebiet 102a und selektiv in Bezug auf die Oxidoberflächenbereiche, etwa die Abscheidemaske 104 und das Isolationsgebiet 102c, erreicht wird. Zu diesem Zweck wird gasförmige HCl (Salzsäure) der Prozessatmosphäre hinzugefügt. Wie zuvor erläutert ist, hängt die endgültig erreichte Schwellwertspannung eines in und über dem aktiven Gebiet 102a herzustellenden Transistors wesentlich von den Eigenschaften des Silizium/Germanium-Materials 108, etwa von der Germaniumkonzentration und der Dicke dieses Materials ab, so dass präzise festgelegte Prozessbedingungen während des Prozesses 107 einzurichten sind. Nach dem Abscheiden der Silizium/Germanium-Legierung 108, die nunmehr ein Teil des aktiven Gebiets 102a ist, und diesen die geeignete Bandlücke verleiht, um darauf komplexe Gateelektrodenstrukturen herzustellen, wird die Abscheidemaske 104 entfernt, beispielsweise unter Anwendung von Flusssäure, das wiederum zu einem gewissen Materialabtrag in dem Isolationsgebiet 102c führt, wodurch die ausgeprägte Oberflächentopographie zwischen den aktiven Gebieten 102a, 102b und dem Isolationsgebiet 102c weiter verschärft wird, wobei dieses Gebiet bereits eine ausgeprägte Oberflächentopographie auf Grund des zuvor ausgeführten Ätzprozesses 111 besitzt, wie dies mit Bezug zur 1b erläutert ist.
  • 1f zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Transistor 150a in und über dem aktiven Gebiet 102a ausgebildet ist, das nunmehr zumindest einen Teil der Silizium/Germanium-Legierung 108 aufweist. In ähnlicher Weise ist ein Transistor 150b in und über dem aktiven Gebiet 102b ausgebildet. Die Transistoren 150a, 150b, die beispielsweise einen p-Kanaltransistor bzw. einen n-Kanaltransistor darstellen, enthalten Gateelektrodenstrukturen 160a bzw. 160b. Wie gezeigt, ist die Gateelektrodenstruktur 160a auf der schwellwerteinstellenden Silizium/Germanium-Legierung 108 ausgebildet und enthält ein Gatedielektrikumsmaterial 161, das ein dielektrisches Material mit großem ε enthält, wobei das Gatedielektrikumsmaterial 161 von einem metallenthaltenden Elektrodenmaterial 162 bedeckt ist. Ferner ist ein „konventionelles” Elektrodenmaterial, etwa amorphes Silizium, polykristallines Silizium, und dergleichen, 163 typischerweise über dem Elektrodenmaterial 162 ausgebildet. Des weiteren sind die empfindlichen Materialien 161 und 162 lateral durch einen geeigneten Abstandshalter oder ein Beschichtungsmaterial 165 eingeschlossen, wobei dieses Material etwa in Form von Siliziumnitridmaterial und dergleichen bereitgestellt wird. Ferner ist eine Seitenwandabstandshalterstruktur 164, die ein oder mehrere Abstandshalterelemente möglicherweise in Verbindung mit entsprechenden Ätzstoppschichten aufweisen, entsprechend den Prozess- und Bauteilerfordernissen bereitgestellt. Die Gateelektrodenstruktur 160b besitzt einen ähnlichen Aufbau, wobei jedoch das Gatedielektrikumsmaterial 161 direkt auf dem aktiven Gebiet 102b ausgebildet ist. Es sollte beachtet werden, dass sich die Gateelektrodenstrukturen 160a, 160b voneinander im Hinblick auf die resultierende Austrittsarbeit der Materialschichten 162 unterscheiden. D. h., der Transistor 150a erfordert eine andere Austrittsarbeit, um in Verbindung mit dem Silizium/Germaniummaterial 108 die gewünschte Schwellwertspannung für einen p-Kanaltransistor zu erreichen. Zu diesem Zweck werden geeignete Austrittsarbeitsmetallsorten, etwa Aluminium, in die Schicht 162 und/oder in die Gatedielektrikumsschicht 161 eingebaut. In ähnlicher Weise wird eine geeignete Austrittsarbeitsmetallsorte, etwa Lanthan, und dergleichen, in die Schicht 162 und/oder die Schicht 161 des Transistors 150b eingebaut, um die gewünschte Schwellwertspannung zu erhalten.
  • Das in 1f gezeigte Halbleiterbauelement 100 kann auf der Grundlage beliebiger gut etablierter Prozesstechniken hergestellt werden, wozu das Abscheiden der Materialien 161, 162 und 163 möglicherweise in Verbindung mit anderen Materialien, etwa dielektrischen Deckschichten, ARC-(antireflektierende Beschichtungs-)Materialien und dergleichen beinhalten. Wie zuvor erläutert ist, können geeignete Strukturierungsschemata und Materialien für die Schichten 161 und 162 so angewendet werden, dass eine gewünschte hohe kapazitive Kopplung in Verbindung mit einer verbesserten Leitfähigkeit erreicht wird, während auch eine gewünschte Austrittsarbeit und somit Schwellwertspannung für die Transistoren 150a, 150b erhalten wird, wobei die Silizium/Germanium-Legierung 108 für den gewünschten Bandlückenabstand sorgt.
  • Während der Strukturierung der Gateelektrodenstrukturen 160a, 160b kann die ausgeprägte Oberflächentopographie des Isolationsgebiets 102c insbesondere in der Nähe des aktiven Gebiets 102a einen großen Einfluss auf die schließlich erreichte Querschnittsform der Gateelektrodenstrukturen ausüben. Insbesondere die Gateelektrodenstruktur 160a kann, wenn diese sich in das Isolationsgebiet 102c an Endbereichen der Gateelektrodenstruktur 160a erstreckt (nicht gezeigt), Strukturierungsungleichmäßigkeiten auf Grund der zuvor erzeugten Oberflächentopographie des Isolationsgebiets 102c aufweisen. Da insbesondere die empfindlichen Materialien 162 und 161, die die schließlich erreichten elektronischen Eigenschaften der Gateelektrodenstrukturen 160a, 160b ganz wesentlich bestimmen und daher zuverlässig durch eine Beschichtung oder einen Abstandshalter 165 einzuschließen sind, können strukturierungsabhängige Unregelmäßigkeiten eine beeinträchtigte Zuverlässigkeit bei der Einkapselung hervorrufen, was zu einem ausgeprägten Ausbeuteverlust oder zumindest zu einer deutlichen Änderung der Transistoreigenschaften insbesondere im Transistor 150a führen kann. Obwohl aufwendige Abscheidetechniken typischerweise eingesetzt werden, um eine Beschichtung zu erzeugen und die Beschichtung in die Abstandshalterelement 165 zu strukturieren, besteht folglich trotzdem eine große Wahrscheinlichkeit, dass die empfindlichen Materialien 161 und 162 während der weiteren Bearbeitung freigelegt werden, insbesondere wenn aggressive nasschemische Ätz- und Reinigungsprozesse ausgeführt werden. Die ausgeprägte Oberflächentopographie des Isolationsgebiets 102c insbesondere in der Nähe des aktiven Gebiets 102a kann ferner zu Bauteilunregelmäßigkeiten beitragen, wenn ein verformungsinduzierendes Halbleitermaterial (nicht gezeigt) in das aktive Gebiet 102a einzubauen ist. Nach der Herstellung eines optionalen verformungsinduzierenden Halbleitermaterials, etwa in Form eines Silizium/Germaniummaterials, wird dann die Bearbeitung fortgesetzt, indem die Abstandshalterstruktur 164 hergestellt wird und indem geeignete Implantations- und Maskierungsschemata angewendet werden, um Drain- und Sourcegebiete 153 zu erzeugen. Daraufhin wird ein Ausheizprozess ausgeführt, um das endgültige laterale und vertikale Profil der Drain- und Sourcegebiete 153 einzustellen, wodurch ebenfalls eine endgültige Länge eines Kanalgebiets 152 der Transistoren 150a, 150b eingestellt wird.
  • Grundsätzlich ist die zuvor beschriebene Prozesssequenz eine sehr effiziente Prozessabfolge für das Bereitstellen von Transistoren mit unterschiedlicher Leitfähigkeitsart, die aufwendige Metallgateelektrodenstrukturen mit großem ε enthalten, deren Eigenschaften beim Strukturieren dieser Gateelektrodenstrukturen eingestellt werden, so dass komplexe Prozessschritte zum Einstellen der Transistoreigenschaften in einer sehr späten Fertigungsphase vermieden werden. Andererseits kann jedoch eine ausgeprägte Variabilität der Transistoreigenschaften beobachtet werden, wenn die Transistoren auf der Grundlage des Prozessablaufs hergestellt werden, wie er zuvor beschrieben ist. Beispielsweise können die Eigenschaften der Silizium/Germanium-Legierung 108 in einer Längsrichtung, d. h. in 1f entlang der horizontalen Richtung, variieren, wobei dies jedoch nicht zwangsläufig die resultierenden Transistoreigenschaften negativ beeinflussen müssen. Andererseits wird eine ausgeprägte Schwankung der Materialeigenschaften in der Transistorbreitenrichtung festgestellt, d. h. in einer Richtung zur Zeichenebene der 1f, wobei grundsätzlich die gleichen Randeffekte beobachtet werden, die beispielsweise durch die ausgeprägte Oberflächentopographie zwischen dem Isolationsgebiet 102c und dem aktiven Gebiet 102a hervorgerufen werden. Auch können andere negative Einflüsse durch die zuvor verwendete Abscheidemaske 104 (siehe 1a und 1b) hervorgerufen werden, da die Herstellung dieser Maske das selektive Entfernen zu unterschiedlichen Bedingungen in der Mitte des aktiven Gebiets 102a im Vergleich zum Randgebiet führen können. Ferner kann auch die unregelmäßige Oberflächentopographie des Isolationsgebiets 102c beispielsweise für dicht liegende Transistoren ebenfalls im Prozess zur Herstellung der schützenden Beschichtung oder des Abstandshalters 165 beeinflussen, was wiederum zu einer Beeinträchtigung der empfindlichen Materialien 161 und 162 in einem oder beiden Transistoren 150a, 150b führen kann, wodurch ebenfalls zu einem ausgeprägten Ausbeuteverlust beigetragen wird.
  • Aus diesem Grunde wurde vorgeschlagen, die Abscheidemaske auf der Grundlage eines nicht-Siliziumdioxidmaterials herzustellen, um die Menge an Flusssäure zu verringern, so dass damit auch der Grad an Vertiefung der Isolationsgebiete beim Strukturieren der Aufwachsmaske verkleinert wird. Beispielsweise wurde vorgeschlagen, ein Siliziumnitridmaterial anzuwenden, das mit hoher Selektivität in Bezug auf Siliziumdioxid und Silizium strukturiert werden kann, wodurch die Strukturierungssequenz der Aufschlagsmaske möglich gemacht wird, ohne dass die Isolationsgebiete unnötig beeinflusst werden. Es zeigt sich jedoch, dass die gut etablierten selektiven epitaktischen Aufwachsrezepte, die in Verbindung mit einer Siliziumdioxid-Abscheidemaske verwendet werden, nicht effizient in Verbindung mit einem Siliziumnitridmaterial angewendet werden können, da eine deutlich höhere Menge an Salzsäure in der selektiven epitaktischen Abscheideatmosphäre erforderlich ist, was wiederum einen deutlichen Einfluss auf die Materialzusammensetzung, auf andere Bauteilbereiche und dergleichen ausüben kann. Wie zuvor erläutert ist, ist es sehr schwierig, einen zuverlässigen Prozess für die Massenproduktion zum Implementieren der Silizium/Germaniumschicht 108 einzurichten, in welchem die gewünschten elektronischen Eigenschaften erhalten werden, so dass die Verwendung einer Siliziumnitridabscheidemaske wenig wünschenswert ist, wenn komplexe Transistoren herzustellen sind, die Metallgateelektrodenstrukturen mit großem ε aufweisen, sofern nicht ausgeprägte Modifizierungen des gesamten Prozessablaufes vorgenommen werden.
  • Die zuvor genannte Druckschrift DE 10 2009 035 418 A1 beschreibt ein Verfahren, in welchem die Ätzeigenschaften der Hartmaskenschicht durch das Vorsehen unterschiedlicher Materialien in der Maskenschicht oder durch die Modifizierung des Ätzverhaltens der Maskenschicht eingestellt werden.
  • Die Druckschrift US 2002/0182893 A1 offenbart ein Verfahren, um eine stabile Siliziumnitridschicht in eine stabile Siliziumoxidschicht umzuwandeln. Das Verfahren kann zur Herstellung von Halbleiterbauelementen eingesetzt werden.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen eine Halbleiterlegierung zum Einstellen der Schwellwertspannung einer speziellen Art an Transistoren selektiv in aktive Gebiete auf der Grundlage einer Abscheidemaske eingebaut wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen eine Halbleiterlegierung selektiv in einigen aktiven Gebieten auf der Grundlage eines selektiven epitaktischen Aufwachsrezepts hergestellt wird, das beispielsweise auf der Grundlage von Siliziumdioxidabscheidemaske erstellt wurde, wobei der Grad an Topographieunregelmäßigkeiten beim Strukturieren der Abscheidemaske verringert wird, um damit die gesamte Transistorgleichmäßigkeit zu verbessern und Ausbeuteverluste auf Grund von Gatefehlern zu verringern, wenn aufwendige Metallgateelektrodenstrukturen mit großem eingerichtet werden. Zu diesem Zweck wird ein Hartmaskenmaterial verwendet, das eine ausgeprägte Ätzselektivität in Bezug auf Siliziumdioxidmaterial besitzt, wobei die Oberflächeneigenschaften des Hartmaskenmaterials so modifiziert wird, dass ein ähnliches Verhalten wie für ein Siliziumdioxidmaterial erreicht wird. Zu diesem Zweck wird das Hartmaskenmaterial der Einwirkung einer geeigneten Prozessatmosphäre unterworfen, um eine Oberflächenbehandlung auszuführen, beispielsweise auf der Grundlage einer oxidierenden Umgebung, wodurch eine sehr dünne aber dennoch sehr stabile Oberflächenschicht mit ähnlichen Eigenschaften im Vergleich zu einem Siliziumdioxidmaterial geschaffen wird. Folglich können gut etablierte selektive epitaktische Aufwachstechniken angewendet werden, um ähnliche Prozessergebnisse im Vergleich zu konventionellen Strategien zu erhalten, in denen eine Siliziumdioxidabscheidemaske verwendet wird, während gleichzeitig die Strukturierung der Hartmaske mit einem deutlich geringeren Grad an Vertiefung der Isolationsgebiete erreicht wird. Die Hartmaske mit der modifizierten Oberfläche wird nach der Herstellung der Halbleiterlegierung von dem anderen aktiven Gebiet unter Verwendung einer Ätzmaske abgetragen.
  • Insbesondere wird die zuvor genannte Aufgabe durch ein Verfahren gelöst, dass die Merkmale des Anspruchs 1 aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den abhängigen Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    1a bis 1f schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements zeigen, in welchem Metallgateelektrodenstrukturen mit großem ε auf der Grundlage einer Silizium/Germanium-Legierung hergestellt werden, um eine Schwellwertspannung von p-Kanaltransistoren einzustellen, wobei dies zu einer ausgeprägten Oberflächentopographie von Isolationsgebieten führt;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein schwellwertspannungseinstellendes Halbleitermaterial selektiv in einer Art an aktivem Gebiet auf der Grundlage einer Aufwachsmaske hergestellt wird, die ähnliche Oberflächeneigenschaften wie ein Siliziumdioxidmaterial besitzt, wobei jedoch ein selektives Strukturieren der Aufwachsmaske in Bezug auf Siliziumdioxidmaterial möglich ist;
  • 2f schematisch einen Graphen zeigt, der die Ähnlichkeit des epitaktischen Aufwachsprozesses darstellt, der auf der Grundlage eines gegebenen Prozessrezepts für ein Siliziumdioxidhartmaskenmaterial ausgeführt wird im Vergleich zu einer oberflächenbehandelten Hartmaskenmaterial mit erhöhter Ätzselektivität in Bezug auf Siliziumdioxidmaterial; und
  • 2g bis 2k schematisch Querschnittsansichten des Halbleiterbauelements in weiter fortgeschrittenen Fertigungsphasen zeigen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Prozesstechniken bereit, in denen die schwellwertspannungseinstellende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung, selektiv in einer Transistorart auf der Grundlage eines gut definierten Abscheiderezepts hergestellt wird, das beispielsweise auf Basis einer Abscheidemaske erstellt wird, die aus Siliziumdioxid aufgebaut ist. In diesem Falle kann eine Vielzahl an effizienten Abscheidrezepten verwendet werden, die die gewünschten Prozessergebnisse im Hinblick auf die Materialzusammensetzung und die Schichtdicke ergeben, wodurch zu gleichmäßigen Transistoreigenschaften beigetragen wird. Andererseits kann die Abscheidemaske, die auf der Grundlage der hierin offenbarten Prinzipien hergestellt wird, mit einer besseren Selektivität insbesondere im Hinblick auf Siliziumdioxidmaterial strukturiert werden, wodurch zu einem ausgeprägten Grade die Vertiefungen von Isolationsgebieten verringert wird, die als eine wesentliche Ursache von Transistorungleichmäßigkeiten und Ausbeuteverlusten in konventionellen Prozessstrategien erkannt wurden, wie sie zuvor beschrieben sind. Das Hartmaskenmaterial wird in Form eines nicht-Siliziumdioxidmaterials vorgesehen, etwa in Form eines silizium- und stickstoffenthaltenden Materials, das ggf. auch andere Atomsorten aufweisen kann, etwa Wasserstoff, Sauerstoff und dergleichen, jedoch zu einem deutlich geringeren Grade im Vergleich zu den Hauptkomponenten Silizium und Stickstoff. Zu beachten ist, dass eine silizium- und stickstoffenthaltende Schicht auch als eine Siliziumnitridschicht bezeichnet wird, wobei jedoch der Anteil an Silizium und Stickstoff deutlich von dem stöchiometrischen Verhältnis abweichen kann, das durch die Formel Si3N4 gegeben ist. Das Siliziumnitridmaterial kann durch Abscheiden, beispielsweise vor oder nach der Herstellung entsprechender Isolationsgebiete auf der Grundlage gut etablierter Abscheiderezepte, etwa durch plasmaunterstützte CVD (chemische Dampfabscheidung) und dergleichen, die gewünschten Materialeigenschaften und geeignet hergestellt werden. Andererseits wird die Oberfläche der Hartmaskenschicht so behandelt, dass die Eigenschaften entsprechend modifiziert werden, so dass das Verhalten eines Siliziumdioxidmaterials während des selektiven epitaktischen Aufwachsprozesses „simuliert” wird, wodurch die Anwendung gut etablierter und effizienter selektiver epitaktischer Aufwachsrezepte möglich ist. Zu diesem Zweck wird die Hartmaskenschicht der Einwirkung einer oxidierenden Umgebung ausgesetzt, die in einigen anschaulichen Ausführungsformen in ähnlicher Weise im Vergleich zu einem Trockenoxidationsprozess eingerichtet wird, wodurch die Oberfläche der Maskenschicht „oxidiert” wird, indem beispielsweise eine Siliziumoxinitridoberflächenschicht mit hoher Stabilität und reduzierter Dicke erzeugt wird, so dass grundsätzlich das Strukturieren der Hartmaskenschicht auf der Grundlage von Ätzrezepten ausgeführt werden kann, die so ausgewählt sind, dass das Basismaterial der Hartmaskenschicht, beispielsweise das Siliziumnitridmaterial, entfernt wird. In einigen anschaulichen Ausführungsformen wird das Strukturieren der Hartmaskenschicht auf der Grundlage eines plasmaunterstützten Ätzprozesses bewerkstelligt, wodurch eine höhere Prozessgleichmäßigkeit geschaffen wird, wodurch auch die Verwendung aggressiver nasschemischer Ätzrezepte vermieden wird. Folglich kann eine bessere Gleichmäßigkeit der resultierenden Gateelektrodenstrukturen erreicht werden, wobei dennoch die Anwendung gut etablierter selektiver epitaktischer Aufwachstechniken möglich ist. Erfindungsgemäß wird die Hartmaskenschicht nach ihrer Anwendung als Aufwachsmaske unter Anwendung einer Ätzmaske, die insbesondere einen Teil des angrenzenden Isolationsgebiets abdeckt, entfernt.
  • Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei bei Bedarf auch auf die 1a bis 1f verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, in der aktive Gebiete 202a, 202b lateral durch ein Isolationsgebiet 202c begrenzt sind. Das aktive Gebiet 202a stellt das aktive Gebiet eines Transistors dar, der eine Halbleiterlegierung zum Einstellen der Schwellwertspannung erfordert, wie dies auch zuvor erläutert ist. Andererseits ist eine entsprechende schwellwertspannungseinstellende Halbleiterlegierung in dem aktiven Gebiet 202b nicht erforderlich. In der gezeigten Fertigungsphase ist ein mehr oder minder ausgeprägter Grad an Vertiefung 202r in einem oder beiden aktiven Gebieten 202a, 202b gebildet, um damit die Gesamtoberflächentopographie des Bauelements 200 nach dem Einbau einer Halbleiterlegierung in das aktive Gebiet 202a zu berücksichtigen. Es sollte jedoch beachtet werden, dass die Vertiefung 202r unterschiedlich für die aktiven Gebiete 202a bzw. 202b eingestellt werden kann, wobei dies von der vorhergehenden Prozessierung und auch von der nachfolgenden Bearbeitung abhängt, wobei die Vertiefung ein Gebiet 202a vorgesehen werden kann oder vergrößert werden kann, bevor tatsächlich eine schwellwertspannungseinstellende Halbleiterlegierung hergestellt wird. Auf diese Weise kann eine entsprechende Asymmetrie, die durch das zusätzliche Abscheiden der Halbleiterlegierung selektiv im aktiven Gebiet 202a hervorgerufen wird, kompensiert werden, falls dies als geeignet erachtet wird. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird ein Hartmaskenmaterial, das beispielsweise ein Siliziumnitridmaterial, über den aktiven Gebieten 202a, 202b aufgebracht, wobei eine Dicke einer entsprechenden Hartmaskenschicht geeignet während der weiteren Bearbeitung so angepasst wird, dass die Herstellung eines schwellwertspannungseinstellenden-Halbleitermaterials in dem Gebiet 202a ermöglicht wird. Es sollte beachtet werden, dass eine derartige Hartmaskenschicht oder ein Schichtsystem ein Maskenmaterial repräsentieren kann, das bereits bei der Herstellung des Isolationsgebiets 202c auf der Grundlage aufwendiger Techniken zur Herstellung von flachen Grabenisolationen verwendet wurde.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen gut etablierten Prozesstechnik hergestellt werden, wie dies beispielsweise auch im Zusammenhang mit dem Bauelement 100 beschrieben ist.
  • 2b zeigt schematisch das Bauelement 200 mit einer Hartmaskenschicht 204, die über dem ersten und dem zweiten aktiven Gebiet 202a, 202b ausgebildet ist. In der gezeigten Ausführungsform ist die Hartmaskenschicht 204 auch über dem Isolationsgebiet 202c gebildet. In einigen anschaulichen Ausführungsformen ist die Schicht 204 aus einem silizium- und stickstoffenthaltenden Basismaterial aufgebaut, das auch als ein Siliziumnitridmaterial bezeichnet wird, wobei zu beachten ist, dass auch andere Atomsorten, etwa Wasserstoff, Sauerstoff, Kohlenstoff und dergleichen in der Schicht 204 anwesend sein können. Jedoch ist der Anteil derartiger anderer Atomsorten 5 Atomprozent oder weniger. Die Hartmaskenschicht 204 wird etwa auf der Grundlage geeigneter Abscheidetechniken hergestellt, beispielsweise durch plasmaunterstützte CVD und dergleichen, wobei, falls dies als geeignet erachtet wird, eine sehr dünne Ätzstoppschicht, etwa in Form eines Siliziumdioxidmaterials (nicht gezeigt) in der Schicht 204 vorgesehen werden kann, um damit die Steuerbarkeit eines nachfolgenden Strukturierungsprozesses zu verbessern. Wie ferner zuvor mit Bezug zu 2a erläutert ist, kann ein Teilgebiet 204 bereits auf den aktiven Gebieten 202a, 202b vorhanden sein, beispielsweise als Rest eines Hartmaskenmaterials zur Herstellung des Isolationsgebiets 202c und die Dicke dieser Schicht kann auf einen geeigneten Wert erhöht werden, indem ein zusätzlicher Abscheideprozess ausgeführt wird. Generell wird die Schicht 204 mit einer geeigneten Dicke, beispielsweise im Bereich von 5 bis 30 nm vorgesehen, wobei zu beachten ist, dass die Dicke an die gesamten Prozesserfordernisse anzupassen ist.
  • 2c zeigt schematisch das Bauelement 200, wenn es der Einwirkung einer Prozessatmosphäre 210 unterliegt, in der eine Oberflächenbehandlung an der Hartmaskenschicht 204 ausgeführt wird. In einigen anschaulichen Ausführungsformen wird die Behandlung 210 in einer stark oxidierenden Umgebung ausgeführt, die auf der Grundlage von gasförmigen Sauerstoff und Wasserstoff eingerichtet werden kann, wodurch eine dünne Oberflächenschicht 204s in dem Material 204 erzeugt wird, das somit darin eingebaut einen ausgeprägten Anteil an Sauerstoff aufweist, der der Schicht 204 Oberflächeneigenschaften verleiht, die ähnlich sind zu den Oberflächeneigenschaften einer Siliziumdioxidschicht. Somit liefert die Oberfläche 204s, die als eine Oberflächenschicht mit einer Dicke zu verstehen ist, die kleiner als 1 nm bis mehrere Nanometer ist, wobei dies von den in der Behandlung 210 angewendeten Prozessparametern abhängt, Oberflächeneigenschaften während eines selektiven Abscheiderezepts, die ähnlich sind zu den Oberflächeneigenschaften einer Siliziumdioxidhardmaske. In einigen anschaulichen Ausführungsformen wird die Prozessatmosphäre 210 auf der Grundlage von Prozesstemperaturen von 700 Grad C bis 1100 Grad C eingerichtet, beispielsweise in einer speziellen Ausführungsform im Bereich von 800 Grad C bis 1000 Grad C unter Anwendung einer geeigneten Prozessumgebung, etwa in einem Ofen und dergleichen. Die Atmosphäre 210 wird mit einem Druck von 4Pa bis 2666 Pa (3 bis 20 Torr) eingerichtet, wenn Sauerstoff und Wasserstoffgas mit der zuvor angegebenen Prozesstemperatur verwendet werden. In diesem Falle wird eine effiziente Oxidation der Schicht 204 erreicht, wodurch die modifizierte Oberfläche 204s erzeugt wird.
  • 2d zeigt schematisch das Bauelement 200 mit einer Ätzmaske 205, die über dem aktiven Gebiet 202b und einem Teil des Isolationsgebiets 202c ausgebildet ist. Des weiteren wird ein Ätzprozess 211 so ausgeführt, dass der freiliegende Teil der Maskenschicht 204, der die modifizierte Oberfläche 204s enthält, entfernt wird. In einigen anschaulichen Ausführungsformen umfasst der Ätzprozess 211 einen plasmaunterstützten Ätzprozess, wobei in einem anfänglichen Schritt zunächst durch die Oberflächenschicht 2045 geätzt wird und anschließend das Basismaterial der Schicht 204 entfernt wird, was auf der Grundlage gut etablierter Ätzrezepte zum Entfernen von Siliziumnitridmaterial bewerkstelligt werden kann. Es sollte beachtet werden, dass diese Ätzrezepte eine hohe Ätzselektivität in Bezug auf Siliziumdioxidmaterial besitzen, wodurch der Grad an Materialerosion in dem Isolationsgebiet 202c in einer abschließenden Phase des Ätzprozesses deutlich reduziert wird, wobei auch eine bessere Gleichmäßigkeit des Ätzergebnisses auf Grund der Plasmanatur des Prozesses 211 im Vergleich zu nasschemischen Ätzrezepten erreicht wird. Es sollte jedoch beachtet werden, dass der Ätzprozess 211 auch einen nasschemischen Reinigungsprozess umfassen kann, beispielsweise zum Entfernen einer sehr dünnen Ätzstoppschicht (nicht gezeigt), wobei jedoch das Isolationsgebiet 202c nicht wesentlich beeinflusst wird.
  • 2e zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der das aktive Gebiet 202a zur Aufnahme einer selektiv aufgewachsenen Halbleiterlegierung vorbereitet wird, während der verbleibende Bereich der Hartmaskenschicht 204, der die modifizierte Oberfläche 204s enthält, zuverlässig das zweite aktive Gebiet 202b abdeckt. Zu beachten ist, dass das Bauelement 200 gewissen Reinigungsprozessen unterworfen werden kann, um Kontaminationsstoffe und Ätzreste zu entfernen, wobei jedoch die Oberfläche 204s auf Grund ihrer großen Stabilität intakt bleibt, wobei diese Stabilität durch den Hochtemperaturoxidationsprozess erreicht werden kann, der zuvor mit Bezug zu 2c beschrieben ist. Somit werden die siliziumoxidartigen Eigenschaften der Oberfläche 204s bewahrt.
  • Bei Bedarf kann der Grad an Vertiefung des aktiven Gebiets 202a in dieser Fertigungsphase vergrößert werden, indem beispielsweise ein geeigneter Ätzprozess ausgeführt wird, etwa ein in-situ-Prozess in Bezug auf den nachfolgenden selektiven epitaktischen Aufwachsvorgang, wenn eine weitere Absenkung des Gebiets 202a für die Einstellung einer gewünschten endgültigen Oberflächentopographie als geeignet erachtet wird.
  • 2f zeigt schematisch das Bauelement 200 während eines selektiven epitaktischen Aufwachsprozesses 207, wobei ein Prozessrezept Anwendung findet, das für Siliziumdioxidhartmaskenmaterialien erstellt wurde, wie dies zuvor erläutert ist. In diesem Falle kann ein gut etabliertes Prozessrezept angewendet werden, so dass eine Silizium/Germanium-Legierung 208 mit geeigneter Zusammensetzung und Dicke hergestellt wird, wie dies im Hinblick auf die gesamten Eigenschaften eines Transistors erforderlich ist, der in und über dem aktiven Gebiet 202a herzustellen ist. Andererseits vermeiden die siliziumdioxidartigen Eigenschaften der Oberfläche 204s eine unerwünschte Materialabscheidung für einen vorgegebenen Anteil an Salzsäure, die der Abscheideumgebung des Prozesses 207 zugesetzt wird, und die typischerweise so ausgewählt ist, dass sie für eine siliziumdioxidartige Hartmaskenmaterialschicht geeignet ist. Somit können die großen Aufwendungen im Hinblick auf das Entwickeln neuer selektiver Abscheiderezepte für nicht-Siliziumdioxidmaterialien vermieden werden und somit werden jegliche nicht vorhersagbare Nebeneffekte derartiger neu entwickelter Abscheidrezepte vermieden.
  • 2g zeigt schematisch einen Graphen, in welchem die Prozessergebnisse des Prozesses 207 aus 2f dargestellt sind. Die horizontale Achse repräsentiert die Kennzahl von Probensubstraten, die zur Herstellung der Materialschicht 208 aus 2f auf der Grundlage einer standardmäßigen Siliziumdioxidhartmaske verwendet wurden, wie dies beispielsweise zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, im Vergleich zu der Schicht 208, wenn diese in Gegenwart der Hartmaskenschicht 204 mit der modifizierten Oberfläche 204s aus 2f erzeugt wird. Wie aus 2g hervorgeht, wird für die standardmäßige Siliziumdioxidhartmaske eine Dicke von 50 Angstrom für eine spezifizierte Abscheidezeit für ein vorgegebenes Abscheiderezept erhalten, während ungefähr 60 Angstrom für die Hartmaskenschicht 204 erreicht werden. Somit führt der selektive epitaktische Aufwachsprozess 207 aus 2f zu im Wesentlichen der gleichen Abscheiderate, wobei der geringe Unterschied zwischen den beiden Prozessen einfach kompensiert werden kann, indem eine geeignete geringere Abscheidezeit ausgewählt wird, indem beispielsweise ein Verhältnis von 5:6 im Vergleich zu der Abscheidezeit angewendet wird, die für die standardmäßige Siliziumdioxidhartmaske angewendet wird.
  • 2h zeigt schematisch das Bauelement 200 nach der Abscheidung der Schicht 208, wenn das Bauelement der Einwirkung einer reaktiven Ätzatmosphäre 212 unterliegt, um die Hartmaske 204 mit einer modifizierten Oberfläche 204s zu entfernen. Dazu wird in einigen anschaulichen Ausführungsformen der Ätzprozess 212 auf der Grundlage eines plasmaunterstützten Ätzprozesses ausgeführt, wobei in einigen anschaulichen Ausführungsformen im Wesentlichen das gleiche Prozessrezept angewendet wird, wie es zuvor für das Strukturieren der Hartmaskenschicht 204 während des Ätzprozesses 211 angewendet wurde, der in 2d gezeigt ist. In anderen Fällen wird ein anderes geeignetes Ätzrezept angewendet. Erfindungsgemäß wird der Ätzprozess 212 auf der Grundlage einer zusätzlichen Ätzmaske 213, etwa einer Lackmaske, ausgeführt, wodurch ein Teil des Isolationsgebiets 202c abgedeckt wird. In diesem Falle kann eine Wirkung des Ätzprozesses 212 auf die zuvor abgeschiedene Schicht 208 auf dem freiliegenden Bereich des Isolationsgebiets 202c vermieden werden. Auf diese Weise erleben beim Entfernen der Maskenschicht 204 Bereiche des Isolationsgebiets 202c in der Nähe des aktiven Gebiets 202a und in der Nähe des aktiven Gebiets 202b im Wesentlichen den gleichen Prozessablauf, so dass ebenfalls zu einer Verringerung der gesamten Oberflächentopographie innerhalb des Isolationsgebiets 202c beigetragen wird. Nach dem Ätzprozess 212 wird die Maske 213 auf der Grundlage einer Plasmaveraschung, eines Nassabtragungsprozesses und dergleichen entfernt.
  • 2i zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine erste Gateelektrodenstruktur 260a auf dem aktiven Gebiet 202a, das die Halbleiterlegierung 208 enthält, ausgebildet. Somit ist die Gateelektrodenstruktur 260a auf der schwellwertspannungseinstellenden Halbleiterlegierung 208 ausgebildet. In ähnlicher Weise ist eine Gateelektrodenstruktur 260b auf denn aktiven Gebiet 202b gebildet. Die Gateelektrodenstrukturen 260a, 260b besitzen entsprechende Gatedielektrikumsschichten 261a, 261b, die ein dielektrisches Material mit großem ε aufweisen, wie dies auch zuvor erläutert ist. Ferner sind entsprechende metallenthaltende Elektrodenmaterialien 262a, 262b in den entsprechenden Strukturen 260a, 250b vorgesehen, wobei grundsätzlich die Materialien 261a, 262a einerseits eine andere Zusammensetzung im Vergleich zu den Materialien 261b, 262b andererseits aufweisen können, um damit die entsprechenden Eigenschaften für die Gateelektrodenstrukturen 260a, 260b zu erreichen. Des weiteren umfassen die Gateelektrodenstrukturen 260a, 260b typischerweise ein halbleiterbasiertes Elektrodenmaterial 263 und eine dielektrische Deckschicht oder ein Deckschichtsystem 266. Die Gateelektrodenstrukturen 260a, 260b können hergestellt werden, indem die Materialien 261a, 261b, 262a, 261b abgeschieden und strukturiert werden, möglicherweise unter Anwendung zusätzlicher Ausheizprozesse, um damit die erforderlichen elektronischen Eigenschaften zu schaffen. Daraufhin werden die Materialien 263 und 266 auf der Grundlage geeigneter Abscheidetechniken aufgebracht, woran sich komplexe Lithographie- und Strukturierungsstrategien anschließen, um die erforderlichen lateralen Abmessungen zu schaffen. Während des Strukturierungsprozesses führt die deutlich geringere Topographie in dem Isolationsgebiet 202c zu besseren Prozessergebnissen im Hinblick auf die Gatelänge und die Querschnittsform der resultierenden Gateelektrodenstrukturen.
  • 2j zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, wobei in einigen anschaulichen Ausführungsformen, wie dies in 2j gezeigt ist, Aussparungen 254 selektiv in dem aktiven Gebiet 202a erzeugt werden, so dass ein verformungsinduzierendes Halbleitermaterial, etwa eine Silzium/Germanium-Legierung und dergleichen, eingebaut wird. Zu diesem Zweck wird eine Abstandshalterschicht 2651 aufgebracht, beispielsweise auf der Grundlage gut etablierter aufwendiger Abscheidetechniken, um die empfindlichen Materialien 261a, 262a und 261b, 262b einzuschließen. Die Abstandshalterschicht 2651 ist typischerweise aus Siliziumnitrid aufgebaut und besitzt eine Dicke von 2 bis mehreren Nanometern. Daraufhin wird eine Ätzmaske 214, etwa eine Lackmaske typischerweise so hergestellt, dass die Gateelektrodenstruktur 260a und das aktive Gebiet 202a freiliegen. Daraufhin wird eine Ätzsequenz 215 so angewendet, dass zunächst die Abstandshalterschicht 2651 über dem aktiven Gebiet 202a in eine Beschichtung oder Abstandshalter 265 strukturiert wird und anschließend in das aktive Gebiet 202a geätzt wird, um damit die Aussparungen 254 zu erzeugen, die mit einer verformungsinduzierenden Halbleiterlegierung zu füllen sind. Nach dem Entfernen der Lackmaske 214 und dem Ausführen von Reinigungsprozessen zur Vorbereitung der freiliegenden Oberflächenbereiche für einen weiteren selektiven epitaktischen Aufwachsprozess wird somit ein gewünschtes verformungsinduzierendes Material in den Aussparungen 254 erzeugt. Es sollte beachtet werden, dass auf Grund der reduzierten Topographie des Isolationsgebiets 202c auch eine höhere Integrität der empfindlichen Materialien 261a, 262a während des Prozesses 215 und während des nachfolgenden epitaktischen Aufwachsprozesses erreicht wird, wodurch Gateausfälle deutlich verringert werden, die in konventionellen Strategien beobachtet werden, wenn ein verformungsinduzierendes Halbleitermaterial in das aktive Gebiet 202a eingebaut wird. Daraufhin wird die Abstandshalterschicht 2651 auch an der Gateelektrodenstruktur 260b in entsprechende Abstandshalterelemente strukturiert und die weitere Bearbeitung wird fortgesetzt, indem Drain- und Sourcegebiete in den aktiven Gebieten 202a, 202b erzeugt werden.
  • 2k zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 250a in und über dem aktiven Gebiet 202a ausgebildet, das einen Teil der Halbleiterlegierung 208 zumindest unter dem Gatedielektrikumsmaterial 261 aufweist. Ferner umfasst das aktive Gebiet 202a eine verformungsinduzierende Halbeleiterlegierung 255, beispielsweise in Form von Silizium/Germanium, Silizium/Zinn, Silizium/Germanium/Zinn, und dergleichen, um eine gewünschte Art an Verformung in einem Kanalgebiet 252 des Transistors 250a zu erzeugen. Ferner sind Drain- und Sourcegebiete 253 in dem aktiven Gebiet 202a ausgebildet, und in einigen anschaulichen Ausführungsformen ist ein Metallsilizid 257 in den Drain- und Sourcegebieten 253 vorgesehen, um den gesamten Reihenwiderstand und den Kontaktwiderstand für den Transistor 250a zu verringern. Wie gezeigt ist, ist ferner ein Metallsilizid 267 auch in dem halbleiterbasierten Elektrodenmaterial 263 erzeugt, und eine zusätzliche Seitenwandabstandshalterstruktur 264 ist in der Gateelektrodenstruktur 260a vorgesehen. Ferner ist ein zweiter Transistor 250b über dem aktiven Gebiet 202b ausgebildet und umfasst Drain- und Sourcegebiete 253 und Metallsilizidgebiete 257. Die Gateelektrodenstruktur 260b besitzt im Wesentlichen den gleichen Aufbau wie die Gateelektrodenstruktur 260a, mit Ausnahme der Materialien 261b, 262b, wie dies auch zuvor erläutert ist.
  • Das in 2k gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, indem beispielsweise die Drain- und Sourcegebiete 253 auf der Grundlage gut etablierter Implantations- und Maskierungsschemata erzeugt werden, wobei auch die Seitenwandabstandshalterstrukturen 264 als Implantationsmaske dienen können. Nach jeglichen Hochtemperaturprozessen werden die Metallsilizidgebiete 257 und 267 ggf. durch geeignete Silizidierungstechniken hergestellt. Folglich können die Transistoren 250a, 250b mit komplexen Metallgateelektrodenstrukturen mit großem ε bereitgestellt werden, die eine bessere Gleichmäßigkeit im Vergleich zu konventionellen Prozessstrategien auf Grund der deutlich geringeren Oberflächentopographie des Isolationsgebiets 202c zeigen, wie dies auch zuvor erläutert ist.

Claims (9)

  1. Verfahren mit: Bilden einer Hartmaskenschicht auf einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet eines Halbleiterbauelements; Ausführen einer Oberflächenbehandlung in einer oxidierenden Atmosphäre derart, dass eine oxidierte Oberfläche auf der Hartmaskenschicht erzeugt wird; Entfernen der Hartmaskenschicht selektiv von dem ersten aktiven Gebiet; Bilden einer Schicht aus einer Halbleiterlegierung auf dem ersten aktiven Gebiet unter Anwendung der Hartmaskenschicht auf dem zweiten aktiven Gebiet als eine Aufwachsmaske; Entfernen der Hartmaskenschicht von dem zweiten aktiven Gebiet nach dem Bilden der Schicht aus einer Halbleiterlegierung unter Anwendung einer Ätzmaske derart, dass diese das erste aktive Gebiet und einen Teil eines Isolationsgebiets abdeckt; und Bilden einer ersten Gateelektrodenstruktur eines ersten Transistors auf der Schicht aus einer Halbleiterlegierung und einer zweiten Gateelektrodenstruktur eines zweiten Transistors auf dem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur ein metallenthaltendes Elektrodenmaterial und eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε aufweisen.
  2. Verfahren nach Anspruch 1, wobei Bilden der Hartmaskenschicht umfasst: Bilden einer silizium- und stickstoffenthaltenden Materialschicht.
  3. Verfahren nach Anspruch 2, wobei Ausführen der Oberflächenbehandlung umfasst: Einrichten einer Gasatmosphäre mit Sauerstoff und Wasserstoff.
  4. Verfahren nach Anspruch 3, wobei Ausführen der Oberflächenbehandlung ferner umfasst: Einstellen einer Prozesstemperatur auf 750 Grad C bis 1100 Grad C.
  5. Verfahren nach Anspruch 4, wobei Ausführen der Oberflächenbehandlung ferner umfasst: Erzeugen eines Druckes in der oxidierenden Atmosphäre, der im Bereich von 400 Pa (3 Torr) bis 2666 Pa (20 Torr) liegt.
  6. Verfahren nach Anspruch 1, wobei Entfernen der Hartmaskenschicht selektiv von dem ersten aktiven Gebiet umfasst: Ausführen eines plasmaunterstützten Ätzprozesses.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen der Hartmaskenschicht von dem zweiten aktiven Gebiet nach dem Bilden der Schicht aus einer Halbleiterlegierung unter Anwendung eines plasmaunterstützten Ätzprozesses.
  8. Verfahren nach Anspruch 1, wobei Entfernen der Hartmaskenschicht selektiv von dem ersten aktiven Gebiet und Entfernen der Hartmaskenschicht von dem zweiten aktiven Gebiet umfasst: Anwenden eines Ätzprozesses, der auf der Grundlage des gleichen Ätzrezepts ausgeführt wird.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines verformungsinduzierenden Halbleitermaterials in dem ersten aktiven Gebiet nach dem Bilden der Schicht aus einer Halbleiterlegierung.
DE102011080589A 2011-08-08 2011-08-08 Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht Expired - Fee Related DE102011080589B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102011080589A DE102011080589B4 (de) 2011-08-08 2011-08-08 Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht
US13/552,722 US8664066B2 (en) 2011-08-08 2012-07-19 Formation of a channel semiconductor alloy by forming a nitride based hard mask layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011080589A DE102011080589B4 (de) 2011-08-08 2011-08-08 Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht

Publications (2)

Publication Number Publication Date
DE102011080589A1 DE102011080589A1 (de) 2013-02-14
DE102011080589B4 true DE102011080589B4 (de) 2013-03-21

Family

ID=47595453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011080589A Expired - Fee Related DE102011080589B4 (de) 2011-08-08 2011-08-08 Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht

Country Status (2)

Country Link
US (1) US8664066B2 (de)
DE (1) DE102011080589B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140094722A (ko) * 2013-01-21 2014-07-31 삼성전자주식회사 반도체 소자 제조 방법
US9012956B2 (en) * 2013-03-04 2015-04-21 Globalfoundries Inc. Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe
US9960284B2 (en) 2015-10-30 2018-05-01 Globalfoundries Inc. Semiconductor structure including a varactor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
DE102009035418A1 (de) * 2009-07-31 2011-02-10 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105892B2 (en) * 2009-08-18 2012-01-31 International Business Machines Corporation Thermal dual gate oxide device integration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
DE102009035418A1 (de) * 2009-07-31 2011-02-10 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen

Also Published As

Publication number Publication date
US8664066B2 (en) 2014-03-04
US20130040430A1 (en) 2013-02-14
DE102011080589A1 (de) 2013-02-14

Similar Documents

Publication Publication Date Title
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009006886B4 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102010063296B4 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102010042229B4 (de) Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102011080589B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen einer nitridbasierten Hartmaskenschicht
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130622

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee