DE102011090169A1 - Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht - Google Patents

Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht Download PDF

Info

Publication number
DE102011090169A1
DE102011090169A1 DE102011090169A DE102011090169A DE102011090169A1 DE 102011090169 A1 DE102011090169 A1 DE 102011090169A1 DE 102011090169 A DE102011090169 A DE 102011090169A DE 102011090169 A DE102011090169 A DE 102011090169A DE 102011090169 A1 DE102011090169 A1 DE 102011090169A1
Authority
DE
Germany
Prior art keywords
layer
metal
containing material
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011090169A
Other languages
English (en)
Inventor
Berthold Reimer
Erwin Grund
Sven Beyer
Martin Trentzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102011090169A1 publication Critical patent/DE102011090169A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer

Abstract

Beim Strukturieren von metallenthaltenden Materialschichten, etwa von Titannitrid, in kritischem Fertigungsphasen, beispielsweise bei der Herstellung komplexer Metall-Gateelektrodenstrukturen mit großem ε, oder beim Bereitstellen von Hartmaskenmaterialien zur Strukturierung eines Metallisierungssystems, wird die Oberflächenhaftung eines Lackmaterials auf dem Titannitridmaterial verbessert, indem ein gesteuerter Oxidationsprozess angewendet wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Herstellung moderner integrierter Schaltungen mit Transistoren, die auf der Grundlage metallenthaltender Schichten hergestellt werden, beispielsweise in Form von Titannitrid, das während kritischer Strukturierungsprozesse verwendet wird, etwa bei der Herstellung von Metallgatestrukturen mit großem ε, bei der Bereitstellung von Hartmaskenschichten, und dergleichen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelemente, ASICs (anwendungsspezifischen integrierten Schaltungen), und dergleichen erfordert die Herstellung einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche entsprechend einem spezifizierten Schaltungsaufbau. Da das Leistungsvermögen und die Packungsdichte durch Reduzieren der lateralen Abmessungen der einzelnen Schaltungselemente typischerweise anwachsen, sind in modernen integrierten Schaltungen kritische Abmessungen von 100 nm und deutlich weniger eingerichtet worden, wodurch aufwändige Strukturierungstechniken erforderlich werden. Während kritischer Strukturierungsprozesse müssen häufig metallenthaltende Materialschichten, etwa Schichten in Form von Titannitrid und dergleichen, geätzt werden, was typischerweise auf der Grundlage nasschemischer Ätzrezepte erfolgt, wobei dennoch präzise definierte laterale Abmessungen und damit genau angepasste unterätzte Bereiche erforderlich sind. Beispielsweise kann Titannitrid als ein effizientes Hartmaskenmaterial verwendet werden, wenn das dielektrische Material von Metallisierungsschichten strukturiert wird, wofür genau definierte laterale Abmessungen des Hartmaskenmaterials erforderlich sind, um Metallleitungen und Kontaktdurchführungen der betrachteten Metallisierungsschicht in Übereinstimmung mit den gesamten Entwurfsregeln zu erhalten.
  • In anderen kritischen Phasen des gesamten Fertigungsprozesses werden gegebenenfalls Titannitrid und andere metallenthaltende Materialschichten bei der Herstellung komplexer Gateelektrodenstrukturen von Feldeffekttransistoren verwendet. D. h., in einer großen Fülle von integrierten Schaltungen stellen Feldeffekttransistoren eine wichtige Art an Schaltungselementen dar, die das Leistungsvermögen der integrierten Schaltungen ganz wesentlich bestimmen. Generell wird eine Vielzahl an Prozesstechnologien aktuell für die Herstellung von Feldeffekttransistoren eingesetzt, wobei für viele Arten komplexer Schaltungen die MOS-Technik eine der vielversprechendsten Vorgehensweisen aufgrund der günstigen Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technik werden Millionen an Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein N-Kanaltransistor oder ein P-Kanaltransistor betrachtet wird, typischerweise so genannte PN-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals aufgrund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt unter anderem von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger, und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets das Leistungsverhalten von MOS-Transistoren ganz wesentlich. Daher ist die Reduzierung der Kanallänge – und damit verknüpft die Reduzierung des Kanalwiderstands, was wiederum eine Zunahme des Gatewiderstands aufgrund der reduzierten Abmessungen hervorruft – ein wesentliches Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit der integrierten Schaltungen zu erreichen.
  • Gegenwärtig beruht der Hauptteil an integrierten Schaltungen auf Silizium aufgrund dessen nahezu unbegrenzter Verfügbarkeit, aufgrund der gut verstandenen Eigenschaften von Silizium und zugehörigen Materialien und Prozessen und aufgrund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die unter Anwendung von Massenproduktionsverfahren herzustellen sind. Ein Grund für die wichtige Rolle des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxid-Grenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxid-Grenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise während Ausheizzyklen zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge eine erhöhte kapazitive Kopplung erforderlich macht, um das so genannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf, da die Dicke der Siliziumdioxidschicht entsprechend verringert werden muss, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet bereitzustellen. Beispielsweise erfordert eine Kanallänge von ungefähr 80 nm ein Gatedielektrikum mit einer Dicke von ungefähr 1,2 nm, wenn es aus Siliziumdioxid hergestellt ist. Der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-basierte Gateisolationsschicht hervorgerufen wird, kann Werte bei einer Oxiddicke im Bereich von 1–2 nm erreichen, die nicht mehr mit den Anforderungen für viele Arten von Schaltungen verträglich sind, selbst wenn nur Transistoren in geschwindigkeitskritischen Wegen auf der Grundlage eines extrem dünnen Gateoxids hergestellt werden.
  • Daher wurde das Ersetzen von Siliziumdioxid als Material für Gateisolationsschichten insbesondere für Feldeffekttransistoren in Erwägung gezogen, die ansonsten extrem dünne Siliziumdioxid-Gateschichten erfordern würden. Zu möglichen alternativen Materialien gehören solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht für eine kapazitive Kopplung sorgt, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2), und dergleichen.
  • Des weiteren kann das Transistorverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode so vorgesehen wird, das das üblicherweise verwendete Polysiliziummaterial ersetzt wird, da Polysilizium an einer Ladungsträgerverarmung in der Nähe der Grenzfläche zu dem Gatedielektrikum leidet, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode reduziert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität sorgt, während gleichzeitig Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits kann das Nicht-Polysiliziummaterial, etwa in Form von Titannitrid und dergleichen, so hergestellt werden, dass es mit dem dielektrischen Material mit großem ε in Verbindung steht, so dass die Anwesenheit einer Verarmungszone im Wesentlichen verhindert wird.
  • Es wurde daher eine Vielzahl an Prozessstrategien vorgeschlagen, um komplexe Gateelektrodenstrukturen, die ein dielektrisches Material mit großem ε enthalten, in Verbindung mit einem geeigneten metallenthaltenden Elektrodenmaterial, etwa Titannitrid und dergleichen, bereitzustellen. In einigen dieser Vorgehensweisen werden die Gateelektrodenstrukturen in einer frühen Fertigungsphase bereitgestellt, wobei sie dass empfindliche dielektrische Material mit großem ε und das metallenthaltende Elektrodenmaterial enthalten, so dass typischerweise ein oder mehrere Strukturierungsprozesse in einer frühen Fertigungsphase, d. h. vor der Herstellung eines vollständigen Gateschichtstapels und vor dessen Strukturierung zum Erhalten von Gateelektrodenstrukturen, die den erforderlichen lateralen Abmessungen genügen, erforderlich sind. In anderen Vorgehensweisen werden das dielektrische Material mit großem ε und mindestens ein metallenthaltendes Deckmaterial in einer frühen Fertigungsphase vorgesehen, während die endgültigen elektronischen Eigenschaften der Gateelektrodenstrukturen in einer sehr fortgeschrittenen Fertigungsphase, d. h. nach der Fertigstellung der grundlegenden Transistorstrukturen, eingerichtet werden. In diesem Falle wird zumindest ein gut leitendes Elektrodenmetall in einer späten Fertigungsphase bereitgestellt, in der ein Platzhaltermaterial, etwa Polysilizium, durch mindestens das gut leitende Elektrodenmetall ersetzt wird. Abhängig von der Prozessstrategie in dieser späten Fertigungsphase können auch andere Materialien, etwa das dielektrische Material mit großem ε möglicherweise in Verbindung mit einer geeigneten Austrittsarbeitsmetallsorte, in die Gateelektrodenstrukturen eingebaut werden, wozu ebenfalls aufwändige Strukturierungsstrategien erforderlich sind, um die Gateelektrodenstrukturen mit geeigneten elektronischen Eigenschaften zu versehen, die den diversen unterschiedlichen Transistorarten, die vorzusehen sind, entsprechen. Unabhängig von der angewendeten Prozessstrategie muss folglich typischerweise das Strukturieren eines metallenthaltenden Elektrodenmaterials, etwa von Titannitrid und dergleichen, ausgeführt werden, um die komplexen Gateelektrodenstrukturen fertig zu stellen. Diese metallenthaltenden Materialien, beispielsweise in Form von Titannitrid, werden häufig auf der Grundlage gut etablierter nasschemischer Ätzrezepte strukturiert und es wird ein gewisser Grad an Unterätzung erhalten, der jedoch auf einen gut definierten Bereich einzustellen ist, um damit den Anforderungen für die weitere Bearbeitung des Bauelements zu genügen, da gut definierte laterale Abmessungen einzurichten sind. Mit Bezug zu 1 wird ein typischer komplexer Fertigungsprozess nunmehr beschrieben, in welchem ein Titannitridmaterial bei der Herstellung einer komplexen Gateelektrodenstruktur unter Anwendung sehr effizienter nasschemischer Ätzrezepte zu strukturieren ist.
  • 1 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer Fertigungsphase, in der Gateelektrodenstrukturen über einer Halbleiterschicht 102 vorzusehen sind, die in Form eines Siliziummaterials, eines Silizium/Germaniummaterials und dergleichen vorgesehen ist. Ferner ist die Halbleiterschicht 102 über einem Substrat 101, etwa einem Halbleitersubstrat oder einem anderen geeigneten Trägermaterials zur Aufnahme der Halbleiterschicht 102 vorgesehen. Es sollte beachtet werden, dass generell die Halbleiterschicht 102 und das Substrat 101 eine SOI-(Silizium-auf-Isolator-)Architektur bilden, wenn eine vergrabene isolierende Materialschicht (nicht gezeigt) zwischen dem Substrat 101 und der Halbleiterschicht 102 vorgesehen ist. In anderen Fällen bilden die Halbleiterschicht 102 und das Substrat 101 eine Vollsubstratkonfiguration, in der das kristalline Halbleitermaterial der Schicht 102 in direktem Kontakt mit einem kristallinen Halbleitermaterial des Substrats 101 ist. Während einer beliebigen geeigneten Fertigungsphase bei der Herstellung von Gateelektrodenstrukturen wird eine Gatedielektrikumsschicht 161 auf der Halbleiterschicht 102 hergestellt, und kann, wie zuvor erläutert ist, ein dielektrisches Material mit großem ε etwa in Form eines oder mehrerer der zuvor angegebenen dielektrischen Materialien mit großem ε aufweisen. Es sollte beachtet werden, dass die Gatedielektrikumsschicht 161 zusätzlich ein ”konventionelles” dielektrisches Material, etwa Siliziumdioxid und dergleichen, aufweisen kann, wenn ein derartiges Material beispielsweise im Hinblick auf das Erreichen verbesserte Grenzflächeneigenschaften und dergleichen erforderlich ist. Ferner ist eine Titannitridschicht 162 auf der Gatedielektrikumsschicht 161 ausgebildet und besitzt eine geeignete Schichtdicke etwa im Bereich von 5 nm oder weniger, wobei dies von der gesamten Prozessstrategie abhängt. Wie zuvor erläutert ist, kann es abhängig von der gesamten Prozessstrategie in einer gewissen Phase des gesamten Prozessablaufs erforderlich sein, zumindest die Schicht 162 in geeigneter Weise zu strukturieren, was typischerweise auf der Grundlage gut etablierter nasschemischer Ätzrezepte unter Anwendung von beispielsweise APM (Ammoniumhydroxid/Wasserstoffperoxid-Mischung) erfolgt, die in Form einer wässrigen Lösung bereitgestellt werden kann, wobei eine Konzentration des APM in dem de-ionisierten Wasser sowie die Temperatur der Lösung geeignet ausgewählt werden, beispielsweise durch Ausführen von Experimenten und dergleichen, um eine gewünschte Ätzrate beim Strukturieren der Titannitridschicht 162 zu erhalten.
  • Typischerweise können die Schichten 161 und 162 auf der Grundlage von gut etablierten Prozesstechniken hergestellt werden, beispielsweise durch gut steuerbare Abscheideprozesse in Form von CVD (chemische Dampfabscheidung), selbstbegrenzende CVD, etwa als ALD (Atomlagenabscheidung) und dergleichen, möglicherweise in Verbindung mit Oberflächenbehandlungsprozessen, etwa einer Oxidation, wenn konventionelle dielektrische Materialien in die Gatedielektrikumsschicht 161 einzubauen sind. Danach wird die Titannitridschicht 162 beispielsweise durch physikalische Dampfabscheidung, ALD und dergleichen hergestellt, um damit die gewünschte Dicke und Materialzusammensetzung zu erhalten. Es sollte beachtet werden, dass vor der Herstellung der Schichten 161 und 162 andere Prozesse ausgeführt werden können, etwa die Herstellung von Isolationsstrukturen (nicht gezeigt), die die Halbleiterschicht 102 in eine Vielzahl aus aktiven Gebieten und verteilen, die als Halbleitergebiete der Schicht 102 zu verstehen sind, in und über denen ein oder mehrere entsprechende Transistoren herzustellen sind.
  • Danach wird in einigen Vorgehensweisen eine Lackmaske 103 direkt auf der Titannitridschicht 162 hergestellt, was bewerkstelligt werden kann, indem gut etablierte Lithographietechniken angewendet werden, d. h. das Abscheiden eines Lackmaterials, das Belichten des Lackmaterials und das Entwickeln des Lackmaterials, wobei geeignete der Lackabscheidung vor geordnete und nachgeordnete Prozesse angewendet werden können. Auf diese Weise wird die Maske 103 zu erhalten, dass sie im Wesentlichen den erforderlichen lateralen Abmessungen entspricht, um damit die Schicht 162 möglicherweise in Verbindung mit der Schicht 161 in geeigneter Weise zu strukturieren. Beispielsweise wird häufig das Titannitridmaterial 162 von gewissen aktiven Gebieten entfernt, um die elektronischen Eigenschaften der noch herzustellenden Gateelektrodenstrukturen unterschiedlich einzustellen. Wie zuvor erläutert ist, müssen typischerweise präzise definierte laterale Abmessungen während der Strukturierung der Schicht 162 eingestellt werden, wofür eine genaue Einstellung der lateralen Abmessungen der Lackmaske 103 erforderlich ist. Danach wird ein nasschemischer Ätzprozess 104 angewendet, beispielsweise auf der Grundlage der zuvor genannten Rezepte, wodurch in Höchst effizienter Weise der freiliegende Bereich der Schicht 162 abgetragen wird. Aufgrund des isotropen Ätzverhaltens des nasschemischen Ätzprozesses 104 wird jedoch typischerweise ein gewisser Grad an Unterätzung, der durch 162u angegeben ist, beobachtet, wobei dieser Grad an Unterätzung zu berücksichtigen ist, wenn geeignete laterale Abmessungen für die Lackmaske 103 ausgewählt werden. Generell kann für ein vorgegebenes nasschemisches Ätzrezept die Ätzrate im Voraus mit einem hohen Grad an Genauigkeit bestimmt werden, so dass ein gut definierter unterätzter Bereich 104 erwartet wird. Es wird jedoch beobachtet, dass ein deutlich größerer Grad an Unterätzung 162u auftritt, wobei zusätzlich ein schließlich erreichter unterätzter Bereich 162u laterale Abmessungen, die im hohen Grade ungleichmäßig sind, aufweisen kann, da der Grad an Unterätzung in einer äußerst nicht vorhersagbaren Weise von einer Vielzahl an Prozessparametern abhängt. Da die Strukturierung der Schicht 162 einen wesentlichen Einfluss auf die schließlich erhaltenen elektronischen Eigenschaften der noch herzustellenden Gateelektrodenstrukturen ausüben kann, beispielsweise kann eine variierende effektive Gatebreite erzeugt werden, ist das Einrichten eines Strukturierungsprozesses auf der Grundlage der Lackmaske 103 und des nasschemischen Ätzprozesses 104 in Massenproduktionstechniken wenig wünschenswert. Es wurde daher großer Aufwand betrieben, um den Grund für den nicht vorhersagbaren Grad an Unterätzung der Lackmaske 103 zu bestimmen. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, wird gegenwärtig angenommen, dass eine reduzierte Haftung des Lackmaterials 103 an der Oberfläche der Schicht 162 ein wesentlicher Ausfallmechanismus ist, da die resultierende Grenzfläche 103i zwischen dem Material 103 und dem Material 162 eine laterale Wanderung von Ätzchemikalien entlang der Grenzfläche 103i hervorrufen kann, wodurch eine ausgeprägte Ätzschädigung und somit eine Vergrößerung des unterätzten Bereichs 162u in einer äußerst nicht vorhersagbaren Weise hervorgerufen werden. Daher wurden alternative Vorgehensweisen vorgeschlagen, in denen ein moderat langes Zeitintervall zwischen dem Abscheiden der Titannitridschicht 162 und dem Lackmaterial 103 eingeführt wird, um eine bessere Haftung zu erreichen. In diesem Falle ist jedoch insbesondere in Produktionsumgebungen für die Massenproduktion ein äußerst anspruchsvoller Disponierablauf einzurichten, wodurch auch die gesamte Durchlaufzeit für eine vorgegebene Menge an Ressourcen im Hinblick auf Prozessanlagen vergrößert wird. In anderen alternativen Vorgehensweisen wurde vorgeschlagen, ein Hartmaskenmaterial, beispielsweise in Form gut etablierter dielektrischer Materialien etwa als Siliziumdioxid und dergleichen vorzusehen, um bessere Grenzflächeneigenschaften zu erhalten. In diesem Falle sind jedoch zusätzliche Abscheideprozesse erforderlich, woran sich geeignete Abtragungsprozesse anschließen, um das zuvor bereitgestellte Hartmaskenmaterial zu entfernen, wodurch wiederum die gesamte Prozesskomplexität ansteigt und auch zusätzliche Ätzschäden beim Entfernen des Hartmaskenmaterials auftreten können.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen metallenthaltende Elektrodenmaterialien, etwa Titannitrid, auf der Grundlage eines effizienten Strukturierungsprozessschemas strukturiert werden, während eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Generell stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen metallenthaltende Materialien, etwa Titannitrid und dergleichen, gemäß einer Prozessstrategie strukturiert werden, in der ein Hartmaskenmaterial nicht erforderlich ist. Es wurde erkannt, dass eine Oberflächenbehandlung des metallenthaltenden Materials zu einer besseren Haftung an organischen Materialien, etwa Lackmaterialien oder anderen Polymermaterialien führt, wodurch die Herstellung einer Ätzmaske auf der Grundlage des organischen Materials ermöglicht wird, wobei das organische Material eine verbesserte Haftung an das darunter liegende metallenthaltende Elektrodenmaterial aufweist.
  • In einigen anschaulichen hierin offenbarten Ausführungsformen umfasst die Oberflächenmodifizierung den Einbau einer Sauerstoffsorte in die metallenthaltende Materialschicht, wodurch ein oxidierte Schichtbereich gebildet wird, der für die verbesserte Haftung zwischen der Oxidiertenschicht und dem organischen Maskenmaterial sorgt. In einigen anschaulichen Ausführungsformen beruht die Oberflächenbehandlung auf einem selbstbegrenzenden Oxidationsprozess, wodurch eine gut definierte Dicke der modifizierten Oberflächenschicht erreicht wird, so dass generell die gesamten Eigenschaften der metallenthaltenden Materialschicht in gut definierter Weise selbst nach dem Bereitstellen der modifizierten Oberflächenschicht eingestellt werden können.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Ausführen einer Oberflächenbehandlung an einer metallenthaltenden Materialschicht, die über einem Substrat eines Halbleiterbauelements ausgebildet ist, wobei die Oberflächenbehandlung zum Einbau von Sauerstoff in die metallenthaltende Materialschicht führt. Das Verfahren umfasst ferner das Bilden einer organischen Maske auf eine Oberfläche der metallenthaltenden Materialschicht nach der Oberflächenbehandlung. Des weiteren umfasst das Verfahren das Ausführen eines nasschemischen Ätzprozesses und das Verwenden der organischen Maske als eine Ätzmaske, um die metallenthaltende Materialschicht zu strukturieren.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer oxidierten Oberflächenschicht in einem Titan und Stickstoff enthaltenden Material. Das Verfahren umfasst ferner das Bilden einer Ätzmaske auf der oxidierten Oberflächenschicht und das Ausführen eines Ätzprozesses in Anwesenheit der Ätzmaske, um das Titan und Stickstoff enthaltende Material zu strukturieren.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Gateelektrodenstruktur mit einer Gateisolationsschicht mit großem ε, einem metallenthaltenden ersten Elektrodenmaterial, das auf der Gateisolationsschicht mit großem ε ausgebildet ist, und einem zweiten Elektrodenmaterial, das über dem metallenthaltenden ersten Elektrodenmaterial ausgebildet ist. Das metallenthaltende erste Elektrodenmaterial enthält eine sauerstoffenthaltende Oberflächenschicht mit einer Dicke von ungefähr 2 nm oder weniger.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch eine Querschnittsansicht eines Halbleiterbauelements während eines Strukturierungsprozesses zum Ätzen einer Titannitridschicht auf der Grundlage einer nasschemischen Ätzchemie unter Anwendung konventioneller Prozessstrategien zeigt;
  • 2a bis 2f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn komplexe Gateelektrodenstrukturen hergestellt werden, die das Strukturieren von metallenthaltenden Elektrodenmaterialien gemäß anschaulichen Ausführungsformen erfordern; und
  • 3a und 3b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen ein Metallisierungssystem auf der Grundlage eines metallenthaltenden Hartmaskenmaterials hergestellt wird, das unter Anwendung nasschemischer Ätzrezepte gemäß noch weiteren anschaulichen Ausführungsformen strukturiert wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente und Fertigungstechniken, in denen ein metallenthaltendes Material, etwa Titannitrid, Tantalnitrid und dergleichen während diverser Fertigungsphasen zu strukturieren sind, wobei in einigen anschaulichen Ausführungsformen nasschemische Ätzrezepte eingesetzt werden. Im Gegensatz zu konventionellen Strategien wird jedoch eine genau definierte Unterätzung der Ätzmaske, die in einigen anschaulichen Ausführungsformen auf der Grundlage eines organischen Materials, etwa auf der Grundlage von Lackmaterial oder generell einem geeigneten Polymermaterial bereitgestellt wird, erreicht, so dass genau definierte und vorhersagbare laterale Abmessungen der strukturierte metallenthaltenden Materialschicht erreicht werden. Es ist erkannt worden, dass eine nicht steuerbare Unterätzung des metallenthaltenden Materials, etwa des Titannitridmaterials, vermieden oder zumindest deutlich reduziert werden kann während eines nasschemischen Ätzprozesses auf der Grundlage eines organischen Maskenmaterials, wenn eine Oberflächenmodifizierung auf das anfänglich bereitgestellte metallenthaltende Material angewendet wird, wobei die resultierende modifizierte Oberflächenschicht eine Dicke von 2 nm und weniger, beispielsweise ungefähr 1 nm, aufweist. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die Oberflächenmodifizierung zu einer besseren Haftung zwischen der modifizierten Oberflächenschicht und dem organischen Maskenmaterial führt, so dass die Wanderung von Chemikalien entlang einer Grenzfläche zwischen diesen beiden Materialien vermieden oder zumindest deutlich eingeschränkt wird. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die Oberflächenmodifizierung so ausgeführt, dass eine Sauerstoffsorte in das Basismaterial eingebaut wird, wobei die Eindringtiefe der Sauerstoffsorte auf eine gewünschte Dicke beschränkt wird, wodurch eine modifizierte Oberflächenschicht mit genau definierter Dicke erhalten wird. In einigen anschaulichen Ausführungsformen wird der Einbau des Sauerstoffs bewerkstelligt, indem ein Oxidationsprozess angewendet wird, der in einigen anschaulichen Ausführungsformen in Anwesenheit einer gasförmigen Prozessatmosphäre ausgeführt wird, die auf der Grundlage eines Plasmas in Anwesenheit von Sauerstoff eingerichtet wird, oder die auf der Grundlage von Ozon ohne das Erfordernis eines zusätzlichen Plasmas erzeugt wird. Gemäß anderen anschaulichen Ausführungsformen ist erkannt worden, dass insbesondere eine nasschemische Oxidation auf der Grundlage von wässrigem Wasserstoffperoxid und/oder auf der Grundlage von wässrigem Ozon zu einer selbstbegrenzenden Oxidation von beispielsweise Titannitridmaterial führt, wodurch eine oxidierte Oberflächenschicht mit einer gut definierten Dicke erhalten wird, die im Wesentlichen unabhängig von gewissen Prozessparametern, etwa der Prozesszeit und dergleichen ist. Folglich können auf diese Weise insgesamt gut definierte Schichteigenschaften eingerichtet werden, da das Basismaterial der metallenthaltenden Materialschicht sowie die resultierende modifizierte Oberflächenschicht mit gut definierten Materialeigenschaften vorgesehen werden können, wodurch zu einer besseren Vorhersagbarkeit der Ätzergebnisse beigetragen wird und auch gut definierte Materialeigenschaften während der weiteren Bearbeitung des Bauelements bereitgestellt werden, wenn beispielsweise komplexe Metall-Gateelektrodenstrukturen mit großem ε hergestellt werden.
  • In anderen anschaulichen Ausführungsformen werden metallenthaltende Materialien, etwa Titannitrid, auf der Grundlage nasschemischer Ätzrezepte in Verbindung mit organischen Maskenmaterial strukturiert, so dass gut definierte laterale Abmessungen erhalten werden, wobei das strukturierte metallenthaltende Material dann als effizientes Hartmaskenmaterial verwendet wird, wobei Vorteilhafterweise der erhöhte Ätzwiderstand derartiger Materialien in Bezug auf eine Vielzahl von plasmaunterstützten Ätzprozessen ausgenutzt werden kann. Auf diese Weise können beispielsweise gut definierte Bauteilstrukturelemente, etwa Metallleitungen, Kontaktdurchführungen und dergleichen in komplexen Halbleiterbauelementen auf der Grundlage von beispielsweise Hartmaskenmaterialien auf Basis von Titannitrid bereitgestellt werden, wobei dennoch eine höhere Strukturierungseffizienz des Hartmaskenmaterials erreicht wird.
  • Mit Bezug zu den 2a bis 2f und 3a bis 3b werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf 1 verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, die über dem Substrat 201 ausgebildet ist. Wie zuvor erläutert ist, kann die Halbleiterschicht 202, die in Form eines Siliziummaterials, eines Silizium/Germaniummaterials oder eines anderen geeigneten Halbleitermaterials zur Herstellung von Schaltungselementen darin und darüber, etwa von Feldeffekttransistoren, eine Vollsubstratkonfiguration in Kombination mit dem Substrat 201 bilden, während in anderen Fällen eine SOI-Architektur durch diese Komponenten bereitgestellt wird, wenn ein vergrabenes isolierendes Material (nicht gezeigt) unter der Halbleiterschicht 202 ausgebildet ist. In einigen anschaulichen Ausführungsformen ist die Halbleiterschicht 202 in eine Vielzahl von aktiven Gebieten oder Halbleitergebieten (nicht gezeigt) unterteilt, die als Halbleitergebiete zu verstehen sind, in und über denen ein oder mehrere Transistoren herzustellen sind. Die laterale Abgrenzung aktiver Gebiete in der Schicht 202 kann bewerkstelligt werden, indem geeignete Isolationsgebiete vorgesehen werden, wie dies nachfolgend detaillierter beschrieben ist. In der gezeigten Ausführungsform ist ein metallenthaltendes Material 262 über der Halbleiterschicht 202 ausgebildet und muss auf der Grundlage einer effizienten Fertigungsstrategie beispielsweise unter Anwendung organischer Maskenmaterialien, etwa von Lackmaterialien, und unter Anwendung eines nasschemischen Ätzrezepts strukturiert werden. In einer anschaulichen Ausführungsform ist die metallenthaltende Materialschicht 262 aus Titannitrid aufgebaut, das als ein Material zu verstehen ist, das Stickstoff und Titan enthält, wobei ein stöchiometrisches Verhältnis abhängig von den speziellen Prozess- und Bauteilerfordernissen variieren kann. Beispielsweise ist Titannitrid als ein gut etabliertes Material in der Halbleiterindustrie bekannt, das zur Herstellung leitender Barrierenmaterialien in Verbindung mit anderen gut leitenden Materialien, etwa Wolfram, Kupfer, Aluminium und dergleichen verwendet werden kann. Des weiteren ist Titannitrid bei hohen Temperaturen im Wesentlichen stabil, wodurch die Anwendung von Hochtemperaturprozessen in einer weiter fortgeschrittenen Fertigungsphase möglich ist.
  • Insbesondere aufgrund seiner Leitfähigkeit und den Temperatureigenschaften wird Titannitrid häufig in Prozessstrategien zur Herstellung komplexer Metall-Gateelektrodenstrukturen mit großem ε eingesetzt. Beispielsweise kann Titannitrid effizient als leitendes Deckmaterial bei Hochtemperaturprozessen zum Einstellen von Materialeigenschaften eingesetzt werden, etwa zum Einstellen der Schwellwertspannungseigenschaften von Gateelektrodenstrukturen und zugehörigen Transistoren, während das Titannitridmaterial gleichzeitig als ein effizientes Elektrodenmaterial aufgrund seiner moderat hohen Leitfähigkeit im Vergleich zu beispielsweise selbst stark dotiertem Polysiliziummaterial dienen kann. In der gezeigten Ausführungsform ist eine weitere Materialschicht 261 zwischen der Halbleiterschicht 202 und der metallenthaltenden Materialschicht 262 vorgesehen, wobei in einigen anschaulichen Ausführungsformen die Materialschicht 261 als eine Gatedielektrikumsschicht vorgesehen ist, die die erforderlichen Grundeigenschaften eines Gatedielektrikumsmaterials für noch herzustellende Gateelektrodenstrukturen bereitstellt. Wie zuvor erläutert ist, enthält in einigen anschaulichen Ausführungsformen die Materialschicht ein dielektrisches Material mit großem ε, beispielsweise eine oder mehrere der oben genannten Komponenten möglicherweise in Verbindung mit einem konventionellen dielektrischen Material, etwa Siliziumdioxid, Siliziumoxinitrid, und dergleichen. Auf diese Weise kann eine erforderliche physikalische Dicke erreicht werden etwa im Hinblick auf das erreichen eines erforderlichen Verhaltens im Hinblick auf Leckströme, während gleichzeitig eine gewünschte starke kapazitive Kopplung aufgrund der großen Dielektrizitätskonstante erreicht wird. Beispielsweise besitzt die Schicht 261, wenn sie in Form eines Gatedielektrikumsmaterials bereitgestellt ist, eine Dicke im Bereich von einem bis mehrere Nanometer, wobei dies von den gesamten Bauteilerfordernissen abhängt. In diesem Falle wird die metallenthaltende Materialschicht 262 mit einer Dicke von mehreren Nanometern, beispielsweise mit einer Dicke von 1 bis 5 nm, bereitgestellt, wobei zu beachten ist, dass auch ein anderer Wert für die Dicke in Abhängigkeit von den Prozess- und Bauteilerfordernissen angewendet werden kann. In einigen anschaulichen Ausführungsformen wird die anfängliche Dicke 262t der metallenthaltenden Materialschicht 262 so festgelegt, dass nach dem Ausführen einer Oberflächenbehandlung und dem herstellen einer modifizierten Oberflächenschicht mit gut definierten Eigenschaften insgesamt die erforderlichen Materialeigenschaften der Schicht 262 erreicht werden. In anderen Fällen wird die anfängliche Schichtdicke 262t so festgelegt, dass eine gewünschte modifizierte Oberflächenschicht in einer späteren Fertigungsphase gebildet wird, die dann entfernt wird, um die Schicht 262 mit einer reduzierten Dicke bereitzustellen, die dann für die weitere Bearbeitung und im Hinblick auf die erforderlichen Bauteileigenschaften geeignet ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, indem beispielsweise die Halbleiterschicht 202 (nicht gezeigt) auf der Grundlage gut etablierter Isolationsstrukturen (nicht gezeigt) lateral begrenzt wird, woran sich die Herstellung der Schicht 261 einschließt, was Oxidationsprozesse oder andere Oberflächenbehandlungen mit einschließen kann, wenn ein konventionelles dielektrisches Material vorzusehen ist, woran sich das Abscheiden eines geeigneten dielektrischen Materials mit großem ε anschließt, wozu CVD-Prozesse, ALD-Prozesse und dergleichen gehören. Danach wird die Schicht 262 beispielsweise durch ALD, PVD und dergleichen hergestellt.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Oberflächenbehandlung 205 auf die Schicht 262 angewendet wird, um eine modifizierte Oberflächenschicht 262s zu bilden, während das verbleibende anfängliche Material der Schicht 262 im Wesentlichen und modifiziert bleibt, so dass eine Basisschicht 262b erzeugt wird. In einigen anschaulichen Ausführungsformen wird die modifizierte Oberflächenschicht 262s mit einer Dicke 262d vorgesehen, die äußerst gleichmäßig ist und somit verbesserte Prozessbedingungen während der weiteren Bearbeitung des Bauelements 200 schafft. Beispielsweise ist in einigen anschaulichen Ausführungsformen die Dicke 262d der Oberflächenschicht 262s 5 nm oder weniger, während in anderen Fallen eine noch weiter reduzierter Dicke von ungefähr 1,5 nm und weniger bei der Herstellung der modifizierten Oberflächenschicht 262s erreicht wird. In einigen anschaulichen Ausführungsformen umfasst die Oberflächenbehandlung 205 einen Prozess oder eine Prozesssequenz 205a, in der Sauerstoff in die Schicht 262 eingebaut wird, um die modifizierte Oberflächenschicht 262s zu erzeugen. Somit stellt in einer Ausführungsform der Prozess 205a einen Oxidationsprozess dar, der auf der Grundlage einer nassen Oxidationsprozessumgebung ausgeführt wird, in welcher ein oder mehrere oxidierende Mittel in Form von flüssiger Lösung bereitgestellt werden, die mit einer freiliegenden Oberfläche der anfänglichen Schicht 262 in Kontakt gebracht wird. In einigen anschaulichen Ausführungsformen wird der Nassoxidationsprozess auf der Grundlage von wässrigem Wasserstoffperoxid (H2O2) ausgeführt, während in anderen anschaulichen Ausführungsformen eine wässrige Lösung mit Ozon zum Ausführen eines Nassoxidationsprozesses verwendet wird. Beispielsweise wird unter Verwendung von wässrigen Lösungen auf Ozonbasis ein im Wesentlichen selbstbeschränkendes Oxidationsverhalten erreicht, wodurch die Dicke 262d der oxidierten Oberflächenschicht 262s auf ungefähr 1 nm beschränkt wird. Es sollte beachtet werden, dass geeignete Rezepte und Prozessparameter effizient auf der Grundlage von Experimenten bestimmt werden können, beispielsweise durch Erzeugen geeigneter Wasserstoffperoxid enthaltender wässriger Lösungen und durch Bestimmen einer entsprechenden Abtragsrate für eine gegebene Materialzusammensetzung der Schicht 262. Ferner können geeignete Prozesstemperaturen so festgelegt werden, dass sie mit den gesamten Prozess- und Bauteilerfordernissen im Einklang sind. In ähnlicher Weise kann die Konzentration von Ozon in einer entsprechenden wässrigen Lösung während des Prozesses 205a ebenfalls in Übereinstimmung mit Prozesserfordernissen auf der Grundlage von Experimenten ausgewählt werden, wobei jedoch aufgrund der selbstbeschränkenden Natur des entsprechenden Oxidationsprozesses im Wesentlichen die gleiche Dicke 262d für einen weiten Bereich an Prozesszeiten erhalten wird. Beispielsweise wird generell der Prozess 205a auf der Grundlage einer Prozesszeit im Bereich von mehreren Sekunden bis zu 60 Sekunden oder mehr, abhängig von dem verwendeten Prozessrezept, angewendet, wobei die resultierende Dicke 262d im Voraus bestimmt werden kann, indem die entsprechende Oxidationsrate ermittelt wird. Somit kann unabhängig von den Eigenschaften des Oxidationsprozesses 205a eine gutgesteuerte und gut vorhersagbare Dicke 262d der Oberflächenschicht 262s nach der Behandlung 205 erhalten werden, d. h., die Dicke und die Eigenschaften der Schichten 262b, 262s können mit einem hohen Grad an Genauigkeit eingestellt werden.
  • In anderen anschaulichen Ausführungsformen umfasst die Oberflächenbehandlung 205 einen Prozess 205b, der auf der Grundlage einer gasförmigen Prozessatmosphäre ausgeführt wird. Beispielsweise wird in einigen anschaulichen Ausführungsformen der Prozess 205b ausgeführt, indem eine Plasmaumgebung in Anwesenheit eines Sauerstoffgases eingerichtet wird, wodurch eine oxidierende Umgebung zur Herstellung der Oberflächenschicht 262s erhalten wird. Plasmaätzrezepte auf Basis von Sauerstoff sind gut verfügbar und können effizient eingerichtet werden, indem Experimente ausgeführt werden, wobei Prozessparameter, etwa Durchflussraten der Vorstufengase, etwa von Sauerstoff und möglicherweise von Trägergasen, etwa von Argon, Stickstoff und dergleichen, die Plasmaleistung für eine gegebene Kammerkonfiguration eines Plasmareaktors so ausgewählt werden, dass eine gut definierte Oxidationsrate erreicht wird. In diesem Falle wird auch eine gut definierte Dicke der Schicht 262s eingestellt. In noch anderen Fällen wird die gasförmige Umgebung des Prozesses 205b auf der Grundlage geeigneter Gasmischungen eingerichtet, die beispielsweise Ozon enthalten, was somit zu einem geeigneten Einbau von Sauerstoff in die Schicht 262s führt. Auch in diesem Falle können geeignete Prozessparameter effizient auf der Grundlage von Experimenten bestimmt werden, um eine gewünschte Oxidationsrate für eine gegebene Materialzusammensetzung der Schicht 262 zu ermitteln. Beispielsweise ist für eine Titannitrid-Basismaterialschicht eine Oberflächenschicht 262s eine TiNO-Schicht, wobei insbesondere für plasmagestützte Prozesse der Sauerstoffanteil durch die Plasmaparameter bestimmt ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Ätzmaske 203 auf der Schicht 262, d. h. auf der modifizierten Oberflächenschicht 262s ausgebildet ist. In einigen anschaulichen Ausführungsformen ist die Ätzmaske 203 aus einem organischen Material aufgebaut, d. h. aus einem Lackmaterial, demzufolge aus einem strahlungsempfindlichen Material, und/oder es wird ein geeignetes Polymermaterial zur Herstellung der Maske 203 verwendet, was bewerkstelligt werden kann, indem gut etablierte Lithographietechniken angewendet werden. D. h., es werden ein oder mehrere organische Maskenmaterialien aufgetragen und in geeigneter Weise beispielsweise durch erhöhte Temperaturen und dergleichen behandelt, worauf sich eine Belichtung mit Strahlung und eine Entwicklung anschließen, wobei bei Bedarf zusätzliche Behandlungen eingesetzt werden können, um die gewünschten lateralen Abmessungen der Ätzmaske 203 zu erhalten. Folglich bilden die Maske 203 und die modifizierte Oberflächenschicht 262s eine Grenzfläche 203i, die aufgrund der Anwesenheit der Oberflächenschicht 262s eine bessere Haftung im Vergleich zu einem organischen Maskenmaterial aufweist, das direkt auf das Basismaterial der Schicht 262 aufgetragen würde, das etwa in der Schicht 262b beibehalten ist. Somit kann das Lackmaterial oder generell das organische Material der Ätzmaske 203 auf die Schicht 262 aufgebracht werden, ohne dass eine zusätzliche Wartezeit erforderlich ist, wie dies häufig in konventionellen Vorgehensweisen notwendig ist, so dass eine höhere Flexibilität für das Disponieren des gesamten Prozessablaufs erreicht wird, wobei auch ein erhöhter Durchsatz bei einer vorgegebenen Menge an verfügbaren Prozessanlagen erreicht wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung eines Ätzprozesses 204 unterliegt, der in einigen anschaulichen Ausführungsformen in Form eines nasschemischen Ätzprozesses angewendet wird. Beispielsweise wird der Ätzprozess 204 auf der Grundlage von APM ausgeführt, das bekannt ist als ein sehr effizientes Ätzmittel zum Entfernen von Titannitridmaterial. Es sollte jedoch beachtet werden, dass auch andere nasschemische Ätzrezepte beispielsweise auf der Grundlage von SPM (Mischung aus schwefliger Säure/Wasserstoffperoxid) und dergleichen abhängig von den Materialeigenschaften der Schicht 262 angewendet werden können. Aufgrund der isotropen Natur des Prozesses 204 wird ein gewisser Grad an Unterätzung 262u in Abhängigkeit von der gesamten Dicke der Schicht 262 erzeugt. D. h., da eine gegebene Ätzzeit für ein spezielles Ätzrezept des Prozesses 204 zum vollständigen Entfernen freiliegender Bereiche der Schicht 262 erforderlich ist, tritt eine entsprechende Einwirkung der Umgebung auch unterhalb der Ätzmaske 203 auf, woraus sich der unterätzte Bereich 262u ergibt. Im Gegensatz zu konventionellen Strategien ist jedoch die laterale Erstreckung des unterätzten Bereichs 262u sehr gut steuerbar, da die verbesserten Grenzflächeneigenschaften an der Grenzfläche 203i die Wanderung von Ätzchemikalien entlang der Grenzfläche 203l deutlich reduzieren oder im Wesentlichen vollständig verhindern, wodurch auch ein Ätzangriff auf die Schicht 262s entlang der Grenzfläche 203i mit Ausnahme an den lateralen Rändern der Ätzmaske 203 vermieden oder zumindest signifikant unterdrückt wird. Somit ist für eine gesamte Dicke von ungefähr 5 nm der Schicht 262 die laterale Erstreckung des unterätzten Bereichs 262u zumindest an der Grenzfläche 203i in der gleichen Größenordnung, wobei der exakte Betrag gut vorhersagbarer ist auf der Grundlage der bekannten Abtragsrate und der angewendeten Ätzzeit. Folglich sind die lateralen Abmessungen der strukturierten Schicht 262 während des Ätzprozesses 204 gut steuerbar, während gleichzeitig verbesserte Oberflächeneigenschaften nach dem Entfernen der Ätzmaske 203 aufgrund der verbesserten Eigenschaften der Grenzfläche 203i erreicht werden.
  • Folglich kann die weitere Bearbeitung fortgesetzt werden auf der Grundlage gut definierter lateraler Abmessungen der strukturierten Schicht 262, indem beispielsweise zusätzliche Schichten eines Gateschichtstapels hergestellt werden, der dann nachfolgend durch gut etablierte Prozessstrategien strukturiert wird.
  • 2e zeigt schematisch das Halbleiterbauelement 200 gemäß weiteren anschaulichen Ausführungsformen, in denen die metallenthaltende Materialschicht 262 der Einwirkung der Oberflächenbehandlung 205 ausgesetzt wird, wobei zusätzliche Materialschichten abhängig von der gesamten Prozessstrategie vorhanden sein können. Beispielsweise ist die Gatedielektrikumsschicht 261 in Verbindung mit einer oder mehreren Materialschichten vorgesehen, die zum geeigneten Einstellen der Eigenschaften der noch herzustellenden Gateelektrodenstrukturen erforderlich sind. Wie gezeigt, kann eine metallenthaltende Materialschicht 263 beispielsweise in Form von Titannitrid und dergleichen möglicherweise in Verbindung mit einer zusätzlichen Schicht 264 vorgesehen sein, die eine geeignete Austrittsarbeitsmetallsorte aufweist, wie sie für eine spezielle Art an Transistor erforderlich ist. Beispielsweise enthält die Schicht 264 Lanthan, Aluminium und dergleichen, um in geeigneter Weise die Metallsorte in der Schicht 263 und/oder in der Schicht 261 anzuordnen. Die Schicht 262 kann ferner als eine effiziente Deckschicht zur Bereitstellung gut definierter Diffusionseigenschaften während eines nachfolgenden Hochtemperaturprozesses dienen, um die Metallsorte von der Schicht 263 in eine oder mehrere der darunter liegenden Materialschichten zu verteilen. In anderen Fällen wird der Stapel aus Schichten, der in 2e gezeigt ist, als geeignet erachtet, um die erforderlichen elektronischen Eigenschaften für eine Art an Gateelektrodenstrukturen bereitzustellen, während der Schichtstapel oder zumindest ein wesentlicher Teil davon von anderen Bauteilbereichen abzutragen ist, um einen weiteren Schichtstapel mit unterschiedlichen elektronischen Eigenschaften bereitzustellen. Auch in diesem Falle muss eine Ätzmaske über der Schicht 262 hergestellt werden, um einen oder mehrere Strukturierungsprozesse so auszuführen, dass die lateralen Abmessungen zumindest einiger der Schichten 264, 263, 261 eingestellt werden. Ferner somit kann auch in diesem Falle die Oberflächenbehandlung 205 so angewendet werden, dass die modifizierte Oberflächenschicht 262s erzeugt wird, wodurch eine direkte Herstellung eines organischen Maskenmaterials auf der Schicht 262s möglich ist, die wiederum bessere Grenzflächeneigenschaften bietet, wie dies zuvor erläutert ist. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem das organische Maskenmaterial mit den verbesserten Hafteigenschaften verwendet wird und eine oder mehrere der freiliegenden Schichtbereiche entfernt werden. Daraufhin können weitere metallenthaltende Materialschichten aufgebracht und strukturiert werden, die auch Titannitrid und oder andere geeignete Deckmaterialien aufweisen, wobei eine Strukturierung bewerkstelligt werden kann, indem der Oberflächenmodifizierungsprozess 205 angewendet wird und eine nachfolgende Abscheidung eines organischen Maskenmaterials erfolgt, wie dies zuvor erläutert ist.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Gateelektrodenstruktur 260a auf einem aktiven Gebiet 202a und auf einem Bereich eines Isolationsgebiets 202c ausgebildet. In ähnlicher Weise ist eine Gateelektrodenstruktur 260b auf einem aktiven Gebiet 202b und einem Bereich der Isolationsstruktur 202c gebildet. Die Gateelektrodenstruktur 260a enthält die Gatedielektrikumsschicht 261 in Verbindung mit der metallenthaltenden Materialschicht 262, die in einigen anschaulichen Ausführungsformen weiterhin die modifizierte Oberflächenschicht 262s zusammen mit der Basisschicht 262b aufweist. In ähnlicher Weise enthält die Gateelektrodenstruktur 260b die Schichten 261 und 262, wobei jedoch die Schichten 262 und/oder 261 der Gateelektrodenstruktur 260b andere Eigenschaften im Vergleich zu den Schichten 261 und/oder 262 der Gateelektrodenstruktur 260a aufweisen. Wie zuvor erläutert ist, können beispielsweise unterschiedliche Metallsorten in den Schichten 261 und schrecklich oder 262 der einzelnen Gateelektrodenstrukturen vorgesehen sein, um unterschiedliche Eigenschaften zu erhalten, wenn die Gateelektrodenstrukturen 260a, 260b unterschiedlichen Transistorarten entsprechen, die in und über den aktiven Gebieten 202a bzw. 202b herzustellen sind. Zu diesem Zweck wird häufig ein zusätzliches Halbleitermaterial, etwa ein Silizium/Germaniummaterial und dergleichen, das mit 202d bezeichnet ist, in einem der aktiven Gebiete 202a, 202b vorgesehen, um eine Bandlückenverschiebung zwischen unterschiedlichen Transistorarten, etwa zwischen P-Kanaltransistoren und N-Kanaltransistoren, zu erhalten.
  • Ferner umfassen die Gateelektrodenstrukturen 260a, 260b ein weiteres Elektrodenmaterial 266, das in Form eines Siliziummaterials, eines Silizium/Germaniummaterials und dergleichen vorgesehen ist. In der gezeigten Fertigungsphase besitzen die Gateelektrodenstrukturen 260a, 260b geeignete laterale Abmessungen, d. h. zumindest in einer Transistorbreitenrichtung, die als die horizontale Erstreckung in 2f zu verstehen ist.
  • Das in 2f gezeigte Halbleiterbauelement 200 kann auf der Grundlage der Folgendenprozesse hergestellt werden. Die aktiven Gebiete 202a, 202b und das Isolationsgebiet 202c werden auf der Grundlage gut etablierter Prozessstrategien hergestellt, wozu gehören: die Ausbildung geeigneter Gräben in der anfänglichen Halbleiterschicht, gefolgt von dem Einbau eines geeigneten dielektrischen Füllmaterials, etwa von Siliziumdioxid und dergleichen. Vor oder nach der Herstellung des Isolationsgebiets 202c werden die grundlegenden elektronischen Eigenschaften in den aktiven Gebieten 202a, 202b unter Anwendung von Implantationstechniken in Verbindung mit geeigneten Maskierungsschemata eingerichtet. Vor oder nach der Herstellung des Isolationsgebiets 202c wird des weiteren das zusätzliche Halbleitermaterial 202d erzeugt, falls dieses erforderlich ist, wobei dies durch epitaktische Aufwachstechniken auf der Grundlage von gut etablierten Rezepten erfolgt. Danach werden die Schichten 261, 262 hergestellt, wie dies zuvor erläutert ist, und werden dann so strukturiert, dass geeignete laterale Abmessungen beispielsweise in der Transistorbreitenrichtung erhalten werden, wie dies in 2f angegeben ist. D. h., typischerweise muss die Schicht 262 lateral über entsprechenden Isolationsgebieten, etwa dem Isolationsgebiet 202c, begrenzt werden, wenn unterschiedliche Eigenschaften über unterschiedlichen aktiven Gebieten erforderlich sind, wie dies zuvor erläutert ist. Daraufhin werden weitere Abscheide- und Strukturierungsstrategien bei Bedarf angewendet, um die Schicht 262 mit den erforderlichen Eigenschaften bereitzustellen, die speziell an die diversen aktiven Gebiete angepasst sind, wie dies beispielsweise in 2f gezeigt ist. Es sollte jedoch beachtet werden, dass auch Prozessstrategien angewendet werden können, in denen mehrere Schichten zu strukturieren sind, etwa auf der Grundlage der Schicht 262 und der zuvor mit Bezug zu 2e beschriebenen Prozessstrategie, um die gewünschten elektronischen Eigenschaften der Schichten 261 und/oder von darunter liegenden Schichten zu erhalten, während die Schicht 262 in einer späteren Prozessphase zu entfernen ist.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen (nicht gezeigt) die Gatedielektrikumsschicht 261 in Verbindung mit einer metallenthaltenden Materialschicht vorgesehen wird, die nicht auf der Grundlage der zuvor beschriebenen Prozesssequenz strukturiert ist. Dazu sind gegebenenfalls die Eigenschaften der Schicht 261 in einer früheren Phase durch den Einbau einer geeigneten Metallsorte, beispielsweise durch Diffusion, eingestellt, was wiederum die Strukturierung einer metallenthaltenden Materialschicht notwendig machen kann, um unterschiedliche Arten von Metallsorten in darunter liegende Schichten, etwa die Schicht 261, zu verteilen. In diesem Falle kann die Strukturierung derartiger Diffusionsschichten auf der Grundlage von Prozesstechniken bewerkstelligt werden, wie sie auch im Zusammenhang mit der Schicht 262 beschrieben sind, wodurch eine höhere Prozessrobustheit und Prozesseffizienz erreicht werden. Danach wird eine geeignete metallenthaltende Materialschicht gegebenenfalls gemeinsam für unterschiedlich hergestellte darunter liegende Schichten aufgebracht, etwa die Schicht 261 mit unterschiedlichen Arten von Metallsorten, wobei eine derartige gemeinsame Schicht beispielsweise in Form von Titannitrid vorgesehen werden kann, das dann zusammen mit dem weiteren Elektrodenmaterial 266 strukturiert wird, ohne dass jedoch ein direkter Kontakt mit einem organischen Maskenmaterial erforderlich ist.
  • In der gezeigten Ausführungsform wird jedoch eine Prozessstrategie angewendet, in der die Schichten 262 der Gateelektrodenstrukturen 260a, 260b auf der Grundlage eines direkten Kontakts mit einem organischen Maskenmaterial strukturiert wurden, wie dies auch zuvor erläutert ist. Ferner ist in der gezeigten Ausführungsform die modifizierte Oberflächenschicht 262s weiterhin in der Schicht 262 vorhanden, wobei aufgrund ihrer reduzierten Dicke ein ausgeprägter Einfluss auf die gesamten elektronischen Eigenschaften, etwa im Hinblick auf die gesamte Leitfähigkeit, vernachlässigbar ist. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird die modifizierte Oberflächenschicht 262s entfernt, indem beispielsweise ein nicht-maskierter nasschemischer Ätzprozess, etwa auf der Grundlage von APM und dergleichen, angewendet wird, bevor das weitere Elektrodenmaterial 266 abgeschieden wird, wenn eine reduzierte Gesamtleitfähigkeit der Oberflächenschicht 262s als ungeeignet erachtet wird. In diesem Falle kann die Schicht 262s effizient entfernt werden, wobei dennoch zuverlässig zumindest ein wesentlicher Anteil der Basisschicht 262b bewahrt wird, was durch Auswahl geeigneter Ätzparameter bewerkstelligt werden kann, etwa durch Auswählen einer geeigneten Ätzzeit für eine gegebene Abtragsrate.
  • Danach wird das Elektrodenmaterial 266 aufgebracht, beispielsweise durch gut etablierte CVD-Techniken, woran sich das Abscheiden weiterer Opfermaterialien, etwa in Form eines Hartmaskenmaterials 267 anschließt, das beispielsweise in Form von Siliziumnitrid, Siliziumdioxid und dergleichen vorgesehen wird. Anschließend wird der resultierende Schichtstapel auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert, wobei möglicherweise eine Doppelbelichtung-/Doppelätzstrategien enthalten ist. Auf diese Weise wird eine gut definierte laterale Abmessungen der Gateelektrodenstrukturen 260a, 260b erhalten, wobei eine Gatelänge, d. h. die laterale Abmessung der Gateelektrodenstrukturen 260a, 260b in einer Richtung senkrecht zur Zeichenebene der 2f 50 nm und deutlich weniger in anspruchsvollen Anwendungen beträgt.
  • Aufgrund der gut steuerbaren und präzisen Strukturierung der Schicht 262, beispielsweise entlang der Transistorbreitenrichtung, d. h. entlang der horizontalen Richtung in 2f, wird eine unerwünschte Unterätzung und somit eine nicht vorhersagbare laterale Entfernung der Schicht 262 vermieden, wie dies zuvor erläutert ist, so dass beispielsweise sichergestellt ist, dass das Material 262 über einem Bereich der Isolationsgebiete 202c bewahrt wird, wie dies zum Festlegen einer Gatebreite erforderlich ist, die durch die laterale Abmessung des darunter liegenden aktiven Gebiets bestimmt ist. Beim Bereitstellen der Materialien 266, 267 und bei deren Strukturierung werden geeignete und gut definierte Gateabmessungen in der Breitenrichtung erreicht. Beispielsweise führt in konventionellen Strategien die Strukturierung der Schicht 262 vor der Bereitstellung der Materialien 266, 267 zu einer unerwünschten Unterätzung der entsprechenden metallenthaltenden Materialschicht, wie dies zuvor erläutert ist, was sogar zu einer Aussparung oder einem Zurückziehen dieses Materials von einem Randbereich der aktiven Gebiete nach sich ziehen kann. In diesem Falle überdeckt die Breitenabmessung der resultierenden Gateelektrodenstruktur das entsprechende aktive Gebiet nicht vollständig, so dass die resultierende Breite der Gateelektrodenstruktur kleiner wäre als erwünscht und somit zu ausgeprägten Schwankungen der resultierenden Transistoreigenschaften beitragen würde.
  • Somit kann eine entsprechende Aussparung 262r zumindest des Materials 262 zuverlässig unterdrückt werden, indem die oben beschriebene Prozesssequenz unter Anwendung der modifizierten Oberflächenschicht 262s, die die verbesserten Hafteigenschaften im Hinblick auf organische Maskenmaterialien aufweist, ausgeführt wird.
  • 3a zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 300 in einer fortgeschrittenen Fertigungsphase, in der ein metallenthaltendes Material, etwa Titannitrid und dergleichen, strukturiert werden muss, um gut definierte laterale Abmessungen der metallenthaltenden Materialschicht zu erhalten. Wie gezeigt, umfasst das Bauelement 300 ein Substrat 301, das ein beliebiges geeignetes Trägermaterial sein kann, wie dies beispielsweise bereits zuvor mit Bezug zu den Halbleiterbauelementen 100 und 200 erläutert ist. In und über dem Substrat 301 ist eine geeignete Halbleiterschicht (nicht gezeigt) vorgesehen, die zur Herstellung von Schaltungselementen auf Halbleiterbasis verwendet wird. Ferner ist ein Metallisierungssystem 330 über dem Substrat 301 ausgebildet und umfasst eine erste Metallisierungsschicht 310 mit einem geeigneten dielektrischen Material 311 und mehreren Metallgebieten 313, die beispielsweise in Form von Metallleitungen und dergleichen bereitgestellt sind. Ferner ist eine weitere Metallisierungsschicht 320, die ein dielektrisches Material 321 in Verbindung mit einer dielektrischen Deckschicht 322 aufweist, über der Metallisierungsschicht 310 ausgebildet. Die Metallisierungsschicht 320 stellt eine Ebene des Systems 330 dar, in welcher mehrere Metallgebiete so vorzusehen sind, dass sie in geeigneter Weise eine Verbindung zu einem oder mehreren der Metallgebiete 313 der tieferen Metallisierungsschicht 310 herstellen. In komplexen Halbleiterbauelementen erfordern die reduzierten lateralen Abmessungen jeglicher Schaltungselemente auf Halbleiterbasis, etwa von Feldeffekttransistoren und dergleichen, auch reduzierte laterale Abmessungen von Metallstrukturelementen, die über den Schaltungselementen auf Halbleiterbasis herzustellen sind, um die einzelnen Schaltungselemente in geeigneter Weise elektrisch anzuschließen. Somit werden in komplexen Fertigungsstrategien geeignete Hartmaskenschemata angewendet, um die dielektrischen Materialien einer speziellen Metallisierungsebene zu strukturieren. Beispielsweise wird eine metallenthaltende Materialschicht 362 über dem dielektrischen Material 321 hergestellt, die in einigen anschaulichen Ausführungsformen aus Titannitrid oder anderen Metallenthaltendenmaterialien, etwa Tantalnitrid und dergleichen, aufgebaut sind, die gut bekannt sind, dass sie einen hohen Ätzwiderstand im Hinblick auf eine Vielzahl an plasmaunterstützten Ätzprozessen besitzen, wie sie zur Strukturierung der dielektrischen Materialien 321 erforderlich sind, wobei derartige Materialien vorzugsweise als Hartmaskenmaterialien eingesetzt werden, da eine geringere Dicke der Hartmaskenschicht ausreichend ist, um die erforderlichen Ätzstoppeigenschaften bereitzustellen, so dass ein effizientes Abtragen des Hartmaskenmaterials möglich ist, ohne dass die darunter liegende dielektrische Materialschicht 321 in unerwünschter Weise beeinflusst wird. Um eine effiziente Strukturierung des Materials 362 auf der Grundlage von nasschemischen Ätzchemien zu ermöglichen, wird eine Oberflächenbehandlung 305 ausgeführt, um eine gutdefinierte modifizierte Oberflächenschicht 362s zu erzeugen, während ein verbleibender Bereich 362b im Wesentlichen die anfänglichen Materialeigenschaften der Schicht 362 beibehält. Die Oberflächenbehandlung 305 kann auf der Grundlage von Ätzrezepten und Prozessstrategien ausgeführt werden, wie sie zuvor mit Bezug zu dem Prozess 205 (siehe 2b) erläutert sind.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Ätzmaske 303 in Form eines organischen Materials, etwa als ein Lackmaterial möglicherweise in Verbindung mit anderen organischen Materialien, etwa als optische Einebnungsmaterialien und dergleichen, vorgesehen, wobei die Oberflächenschicht 362s für verbesserte Grenzflächeneigenschaften sorgt, beispielsweise im Hinblick auf eine bessere Haftung, wie dies auch zuvor erläutert ist. Folglich kann das darunter liegende Hartmaskenmaterial in einer Hartmaske 362m auf der Grundlage eines nasschemischen Ätzprozesses strukturiert werden, der zu gut definierten unterätzten Bereichen 362u führt. Für eine gegebene laterale Konfiguration der Ätzmaske 303 wird folglich eine präzise definierte laterale Konfiguration der Hartmaske 362m erhalten, da die unterätzten Bereiche 362u einen gut vorhersagbare und gut steuerbare laterale Erstreckung besitzen, wie dies zuvor erläutert ist. Somit können auf der Grundlage der Hartmaske 362m, beispielsweise nach der Entfernung der Maske 303, geeignete anisotrope Ätzprozesse 306 angewendet werden, um in und durch die dielektrischen Materialien 321, 322 auf der Grundlage gut etablierter Ätzrezepte zu ätzen. Auf diese Weise können die Gräben 320t und Kontaktdurchführungen 320v in den Materialien 321, 322 mit genau definierten lateralen Abmessungen auf der Grundlage der Hartmaske 362m hergestellt werden, die wiederum auf der Grundlage eines sehr effizienten Strukturierungsschemas strukturiert werden kann.
  • Es gilt also: die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen metallenthaltende Materialien, etwa Titannitrid und dergleichen, auf der Grundlage nasschemischer Ätztechniken mit einer Ätzmaske strukturiert werden, die ein organisches Material aufweist, das direkt auf das metallenthaltende Material aufgebracht wird. Zur Verbesserung der Grenzflächeneigenschaften wird eine modifizierte Oberflächenschicht erzeugt, indem beispielsweise ein gesteuerter Oxidationsprozess ausgeführt wird, wodurch die Wanderung von Nasschemischenmitteln entlang der Grenzfläche in nicht-gesteuerter Weise vermieden oder zumindest deutlich unterdrückt wird. Folglich können laterale Abmessungen, die durch einen Lithographieprozess erreicht werden, in das darunter liegende metallenthaltende Material in zu verlässiger und vorhersagbarer Weise übertragen werden, ohne dass eine zusätzliche Wartezeit zwischen dem Abscheiden der metallenthaltenden Materialschicht und dem organischen Material der Ätzmaske erforderlich ist. Ferner sind auch keine weiteren Behandlungen zur Verbesserung der Oberflächenhaftung eines Lackmaterials erforderlich. In einigen anschaulichen Ausführungsformen wird die Oberflächenmodifizierung oder Oberflächenbehandlung als ein im Wesentlichen selbstbeschränkender Oxidationsprozess ausgeführt.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung ergeben sich für den Fachmann angesichts dieser Beschreibung. Daher ist diese Beschreibung lediglich anschaulicher Natur und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Ausführen einer Oberflächenbehandlung an einer metallenthaltenden Materialschicht, die über einem Substrat eines Halbleiterbauelements gebildet ist, wobei die Oberflächenbehandlung zu einem Einbau von Sauerstoff in die metallenthaltende Materialschicht führt; Bilden einer organischen Maske auf einer Oberfläche der metallenthaltenden Materialschicht nach der Oberflächenbehandlung; und Ausführen eines nasschemischen Ätzprozesses und Verwenden der organischen Maske als eine Ätzmaske, um die metallenthaltende Materialschicht zu strukturieren.
  2. Verfahren nach Anspruch 1, wobei die leitende metallenthaltende Materialschicht Stickstoff aufweist.
  3. Verfahren nach Anspruch 2, wobei die metallenthaltende Materialschicht Titan aufweist.
  4. Verfahren nach Anspruch 1, wobei der Oberflächenbehandlung umfasst: Ausführen eines nassen Oxidationsprozesses.
  5. Verfahren nach Anspruch 4, wobei der nasse Oxidationsprozess ausgeführt wird, indem Wasserstoffperoxid (H2O2) und/oder eine Mischung aus Wasser und Ozon verwendet werden.
  6. Verfahren nach Anspruch 1, wobei Ausführen der Oberflächenbehandlung umfasst: Ausführen eines Oxidationsprozesses in einer gasförmigen Prozessatmosphäre.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Erzeugen eines Plasmas in Anwesenheit von Sauerstoff in der gasförmigen Prozessatmosphäre.
  8. Verfahren nach Anspruch 6, wobei die gasförmigen Prozessatmosphäre unter Anwendung von gasförmigem Ozon eingerichtet wird.
  9. Verfahren nach Anspruch 1, wobei das metallenthaltende Elektrodenmaterial Titan und Stickstoff aufweist.
  10. Verfahren nach Anspruch 1, wobei Ausführen der Oberflächenbehandlung umfasst: bilden einer sauerstoffenthaltenden Schicht in der metallenthaltenden Materialschicht mit einer Dicke von ungefähr 2 nm (Nanometer) oder weniger.
  11. Verfahren nach Anspruch 1, das ferner eine Gatedielektrikumsschicht vor dem Bilden der metallenthaltenden Materialschicht umfasst, wobei die Gatedielektrikumsschicht ein dielektrisches Material mit großem ε aufweist.
  12. Verfahren nach Anspruch 11, das ferner umfasst: bilden eines Halbleiterelektrodenmaterials über der metallenthaltenden Materialschicht.
  13. Verfahren nach Anspruch 1, das ferner umfasst: Ausführen eines plasmaunterstützten Ätzprozesses und Verwenden der strukturierten metallenthaltenden Materialschicht als eine Hartmaske.
  14. Verfahren mit Bilden einer oxidierten Oberflächenschicht in einem Titan und Stickstoff enthaltenden Material; Bilden einer Ätzmaske auf der oxidierten Oberflächenschicht; und Ausführen eines Ätzprozesses in Anwesenheit der Ätzmaske derart, dass das Titan und Stickstoff enthaltende Material strukturiert wird.
  15. Verfahren nach Anspruch 14, wobei Ausführen des Ätzprozesses umfasst: Ausführen eines nasschemischen Ätzprozesses.
  16. Verfahren nach Anspruch 14, wobei die oxidierte Oberflächenschicht mit einer Dicke von ungefähr 2 nm (Nanometer) oder weniger gebildet wird.
  17. Verfahren nach Anspruch 16, wobei Bilden der oxidierte Oberflächenschicht umfasst: Ausführen eines nassen Oxidationsprozesses.
  18. Verfahren nach Anspruch 14, wobei Bilden der oxidierte Oberflächenschicht umfasst: Ausführen eines Oxidationsprozesses in einer gasförmigen Prozessatmosphäre.
  19. Verfahren nach Anspruch 14, das ferner umfasst: Bilden einer Gatedielektrikumsschicht vor dem Bilden des Titan und Stickstoff enthaltenden Materials, wobei die Gatedielektrikumsschicht ein dielektrisches Material mit großem ε aufweist.
  20. Halbleiterbauelement mit: einer Gateelektrodenstruktur, die eine Gateisolationsschicht mit großem ε, ein metallenthaltendes erstes Elektrodenmaterial, das auf der Gateisolationsschicht mit großem ε gebildet ist, und ein zweites Elektrodenmaterial, das über dem metallenthaltenden ersten Elektrodenmaterial ausgebildet ist, aufweist, wobei das metallenthaltende erste Elektrodenmaterial eine sauerstoffenthaltende Oberflächenschicht mit einer Dicke von ungefähr 2 nm (Nanometer) oder weniger aufweist.
DE102011090169A 2011-11-22 2011-12-30 Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht Ceased DE102011090169A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/301,981 US20130126984A1 (en) 2011-11-22 2011-11-22 Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
US13/301,981 2011-11-22

Publications (1)

Publication Number Publication Date
DE102011090169A1 true DE102011090169A1 (de) 2013-05-23

Family

ID=48221936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011090169A Ceased DE102011090169A1 (de) 2011-11-22 2011-12-30 Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht

Country Status (2)

Country Link
US (1) US20130126984A1 (de)
DE (1) DE102011090169A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616980B (zh) * 2013-11-05 2017-11-28 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
TWI696997B (zh) * 2014-10-07 2020-06-21 美商愛德斯托科技公司 具有導電性帽層的記憶體元件及其方法
US10573811B2 (en) * 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11543751B2 (en) 2020-04-16 2023-01-03 International Business Machines Corporation Organic photoresist adhesion to metal oxide hardmasks

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US20110254063A1 (en) * 2010-04-20 2011-10-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399234B (en) * 1997-07-02 2000-07-21 Yamaha Corp Wiring forming method
JP2004221467A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2008536312A (ja) * 2005-04-08 2008-09-04 サッチェム， インコーポレイテッド 金属窒化物の選択的なウェットエッチング
JP2010103130A (ja) * 2008-10-21 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
US8207582B2 (en) * 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US20110254063A1 (en) * 2010-04-20 2011-10-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure and method for manufacturing the same

Also Published As

Publication number Publication date
US20130126984A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102010042229B4 (de) Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
DE102009006886A1 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102010063296A1 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102008063402B4 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011076695B4 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102013206295A1 (de) Höhere Stabilität für Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final