CN104616980B - 金属栅极的形成方法 - Google Patents

金属栅极的形成方法 Download PDF

Info

Publication number
CN104616980B
CN104616980B CN201310542003.3A CN201310542003A CN104616980B CN 104616980 B CN104616980 B CN 104616980B CN 201310542003 A CN201310542003 A CN 201310542003A CN 104616980 B CN104616980 B CN 104616980B
Authority
CN
China
Prior art keywords
dummy grid
layer
metal
metal gates
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310542003.3A
Other languages
English (en)
Other versions
CN104616980A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310542003.3A priority Critical patent/CN104616980B/zh
Publication of CN104616980A publication Critical patent/CN104616980A/zh
Application granted granted Critical
Publication of CN104616980B publication Critical patent/CN104616980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种金属栅极的形成方法,包括:在半导体衬底上形成第一伪栅极、第二伪栅极和层间介质层;在所述层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层;对所述金属氮化物材料层的表面进行氧化直至形成氧化物层;在所述第二伪栅极上方的所述氧化物层上形成光刻胶层;以所述光刻胶层为掩模去除所述第一伪栅极形成第一沟槽;去除所述光刻胶层和剩余的所述氧化物层;在所述第一沟槽内形成第一金属栅极。所述方法解决了金属栅极形成过程中光刻胶层残留的问题,防止光刻胶残留物对后续的金属沉积设备造成污染和破坏。

Description

金属栅极的形成方法
技术领域
本发明涉及半导体制造领域,尤其是涉及一种金属栅极的形成方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体(metaloxide semiconductor,MOS)场效应晶体管,简称MOS晶体管。自从MOS晶体管被发明以来,其几何尺寸一直在不断缩小。在此情况下,各种实际的和基本的限制和技术挑战开始出现,器件尺寸的进一步缩小正变得越来越困难。
在MOS晶体管器件和电路制备中,最具挑战性的是互补型金属-氧化物-半导体(Complementary Metal-Oxide-Semiconductor,CMOS)晶体管器件在缩小的过程中,由于二氧化硅(或氮氧化硅)构成的栅氧化层厚度减小带来的较高的栅极漏电流。为此,现已提出的解决方案是,采用金属栅极和高介电常数(K)栅介质层替代传统的重掺杂多晶硅栅极和二氧化硅(或氮氧化硅)栅介质层。
请参考图1至图3,图1至图3为现有金属栅极形成示意图。
图1中,提供半导体衬底100,半导体衬底100中具有浅沟槽隔离区101,浅沟槽隔离区101的左侧形成有NMOS管的伪栅极120,右侧形成有PMOS管的伪栅极110,伪栅极120与半导体衬底100之间具有高K介质层102和帽盖层103。同样的,伪栅极110与半导体衬底100之间具有高K介质层102和帽盖层103,伪栅极120、伪栅极110和半导体衬底100的表面被蚀刻停止层104覆盖,而蚀刻停止层104被层间介质层105覆盖。经过平坦化后,伪栅极120、伪栅极110、蚀刻停止层104和层间介质层105上表面齐平。
在图2中,由于PMOS晶体管所使用的功函数金属层与NMOS晶体管所使用的功函数金属层不同,因此,在NMOS管的伪栅极120上形成光刻胶层106,以保护NMOS管的伪栅极120,并以光刻胶层106为掩模,蚀刻去除图1中PMOS管的伪栅极110,形成沟槽111,沟槽111的底部暴露帽盖层103。
图3中,在形成沟槽111之后,需要去除光刻胶层106,以便于后续功函数金属层和金属栅极的形成。但是,现有金属栅极形成方法中,去除光刻胶层160时,通常无法完全去除干净,即光刻胶层160会有残留,残留的为光刻胶残留物160’,如图3所示,光刻胶残留物160’会造成对后续金属沉积设备的污染。
为此,亟需一种新的金属栅极的形成方法,以克服防止光刻胶层残留对后续金属沉积设备造成污染的问题。
发明内容
本发明解决的问题是提供一种金属栅极的形成方法,以防止光刻胶层残留,从而解决金属沉积设备受到污染或者破坏的问题。
为解决上述问题,本发明提供一种金属栅极的形成方法,包括:
提供半导体衬底;
在所述半导体衬底上形成第一伪栅极和第二伪栅极;
在所述半导体衬底上形成层间介质层,且所述层间介质层表面与所述第一伪栅极和所述第二伪栅极顶部齐平;
在所述层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层;
对所述金属氮化物材料层的表面进行氧化直至形成氧化物层;
在所述第二伪栅极上方的所述氧化物层上形成光刻胶层;
以所述光刻胶层为掩模去除所述第一伪栅极形成第一沟槽;
去除所述光刻胶层和剩余的所述氧化物层;
在所述第一沟槽内形成第一金属栅极。
可选的,所述金属氮化物层的材料包括氮化钛和氮化钽的至少其中之一。
可选的,采用远程等离子体工艺对所述金属氮化物材料层的表面进行氧化,所述远程等离子体工艺所采用的O2流量范围为50sccm~2000sccm,所述远程等离子体工艺所采用的温度范围为50℃~300℃,功率范围为100W~3000W。
可选的,所述金属氮化物材料层的厚度范围为所述氧化物层的厚度范围为
可选的,所述光刻胶层的厚度范围为
可选的,采用还原性灰化工艺和湿法刻蚀工艺去除所述光刻胶层和剩余的所述氧化物层。
可选的,所述还原性灰化工艺所采用的气体为氮气和氢气的至少其中之一,所述湿法刻蚀所采用的溶液为稀盐酸溶液。
可选的,采用氢气的等离子体,或者采用溴化氢和氧气的混合等离子体,去除所述第一伪栅极。
可选的,在形成所述第一金属栅极之后,所述方法还包括:
对所述金属氮化物层进行平坦化直至去除所述金属氮化物层且暴露所述第二伪栅极上表面;
去除所述第二伪栅极形成第二沟槽;
在所述第二沟槽的底部和侧壁形成第二功函数金属层,并用第二金属填充满所述第二沟槽形成第二金属栅极。
可选的,所述第一伪栅极为PMOS晶体管的伪栅极且所述第二伪栅极为NMOS晶体管的伪栅极,或者所述第一伪栅极为NMOS晶体管的伪栅极且所述第二伪栅极为PMOS晶体管的伪栅极。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,先在层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层,并对金属氮化物材料层表面进行氧化形成氧化物层,然后将光刻胶层形成在氧化物层上,由于光刻胶层形成在氧化物层上,并且氧化物层可以和光刻胶层一同去除,因此光刻胶层容易被去除干净,从而防止光刻胶层残留对后续的金属沉积设备造成污染和破坏。
进一步,采用还原性灰化工艺和湿法刻蚀工艺去除光刻胶层,还原性刻蚀工艺能够防止在去除光刻胶层时对第一沟槽底部的高K介质层造成破坏,从而防止晶体管的阈值电压升高,而湿法刻蚀工艺能够将光刻胶层和氧化物层一同去除干净,简化了工艺步骤。
附图说明
图1至图3是现有金属栅极的形成方法示意图;
图4至图14是本发明实施例金属栅极的形成方法示意图。
具体实施方式
现有方法中使用光刻胶层为掩模保护NMOS管的伪栅极,用于去除PMOS管的伪栅极。但是,去除伪栅极后,形成的沟槽底部会暴露出帽盖层,而帽盖层通常为金属化合物,因此,此时不能采用硫酸去除光刻胶层,因为硫酸会造成对帽盖层的腐蚀。同时,此时也不能采用灰化工艺去除光刻胶层,因为灰化工艺同样会对帽盖层造成破坏。因此现有方法无法将光刻胶层去除干净,通常会残留有光刻胶层。光刻胶层的材料为有机物,在后续功函数金属层和金属栅极的形成过程中,工艺温度较高,光刻胶层会分解挥发出碳,造成对机台设备的污染和破坏。
为此,本发明提供一种金属栅极的形成方法,所述方法在金属栅极形成过程中,先在层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层,并对金属氮化物材料层表面进行氧化形成氧化物层,然后将光刻胶层形成在氧化物层上,由于光刻胶层形成在氧化物层上,而氧化物层也可以被完全去除,因此光刻胶层变得容易去除干净,解决了金属栅极形成过程中光刻胶层残留的问题,防止光刻胶残留物对后续的金属沉积设备造成污染和破坏。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种金属栅极的形成方法,请参考图4至图10。
请参考图4,提供半导体衬底200。
本实施例中,半导体衬底200可以是硅衬底或者锗硅衬底等,也可以是绝缘体上半导体衬底200,本实施例以硅衬底为例。半导体衬底200为形成各种半导体器件提供一个载体。
请继续参考图4,在半导体衬底200上形成第一伪栅极210和第二伪栅极220。
本实施例中,在半导体衬底200上形成第一伪栅结构(未标注)和第二伪栅结构(未标注),第一伪栅结构包括从下到上层叠的高K介质层202、帽盖层203和第一伪栅极210,第二伪栅结构包括从下到上层叠的高K介质层202、帽盖层203和第二伪栅极220。
本实施例中,第一伪栅极210用于形成PMOS晶体管,第二伪栅极220用于形成NMOS晶体管,第一伪栅极210和第二伪栅极220的材料可以是多晶硅(poly)。第一伪栅结构和第二伪栅结构之间可以具有浅沟槽隔离区201。需要说明的是,在本发明的其它实施例中,也可以是第一伪栅极210用于形成NMOS晶体管,第二伪栅极220用于形成PMOS晶体管。
本实施例中,在形成伪栅结构的过程中同时形成了NMOS晶体管和PMOS晶体管的源极区(未示出)和漏极区(未示出),并且,可以继续在PMOS晶体管的源极区和漏极区中形成锗化硅(SiGe,未示出),以增加PMOS晶体管沟道区的压缩应力,提高空穴载流子的迁移率。
本实施例中,高K介质层202的材料可以为二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等的一种或者多种。
本实施例中,帽盖层203的材料可以为氮化钛或者氮化钽。帽盖层203一方面可以提高膜层表面的均匀性,另一方面可以改变功函数,防止后续形成的晶体管中栅极的阈值电压过高。
请继续参考图4,在半导体衬底200上形成层间介质层205,且层间介质层205表面与第一伪栅极210和第二伪栅极220顶部齐平。
本实施例中,可先在半导体衬底200、第一伪栅结构和第二伪栅结构上形成蚀刻停止层204(contact etch stop layer,CESL),使第一伪栅极210、第二伪栅极220和半导体衬底200表面被所形成的蚀刻停止层204覆盖。然后在蚀刻停止层204上形成层间介质层205,并通过平坦化使得层间介质层205表面与第一伪栅极210和第二伪栅极顶部齐平。
本实施例中,蚀刻停止层204可作为后续刻蚀工艺的蚀刻终点。蚀刻停止层204同时可以是应力层,其材料可以是氮化硅,其内部的应力可以通过退火方法转移到晶体管沟道区,进一步增加晶体管沟道区的压缩应力,进一步提高空穴载流子的迁移率。
本实施例中,层间介质层205的材料可以为二氧化硅,可通过化学气相沉积法形成层间介质层205。
本实施例中,可采用化学机械平坦化方法进行平坦化,经过平坦化后,第一伪栅极210和第二伪栅极220的上表面暴露出来。
请参考图5,在层间介质层205、第一伪栅极210和第二伪栅极220上形成金属氮化物材料层206。
本实施例中,金属氮化物材料层206的材料为金属化合物,具体可以为氮化钛和氮化钽的至少其中之一。氮化钛和氮化钽的性质稳定,且成膜均匀性好,更重要的是氮化钛和氮化钽很容易通过平坦化等工艺去除。
本实施例中,金属氮化物材料层206的厚度范围可以为在所述厚度范围内,一方面保证后续蚀刻过程中,由金属氮化物材料层206形成的金属氮化物层能够阻挡等离子体,从而保护其下方的结构,另一方面保证由金属氮化物材料层206形成的金属氮化物层能够在平坦化过程被快速完全去除。
请参考图6,对金属氮化物材料层206的表面进行氧化直至形成氧化物层206a。
本实施例中,由于金属氮化物材料层206具体可以为氮化钛和氮化钽,氮化钛和氮化钽中的氮会使光刻胶中毒,造成光刻胶发生变形,无法形成准确清晰的图形,本实施例为防止后续形成的光刻胶受到金属氮化物材料层206的影响,对金属氮化物材料层206进行氧化,以形成氧化物层206a,氧化物层206a可以防止氮污染光刻胶。
本实施例中,氧化物层206a作为一层衬垫,为后续光刻胶的形成提供一个平台,并且,形成在氧化物层206a上的光刻胶层由于可以连同氧化物层206a一并除去,因此,最终光刻胶层的去除可以变得简单而彻底。
本实施例中,采用远程(remote)等离子体工艺对金属氮化物材料层206的表面进行氧化,所述远程等离子体工艺所采用的O2流量范围为50sccm~2000sccm,所述远程等离子体工艺所采用的温度范围为50℃~300℃,功率范围为100W~3000W,远程氧等离子体(remote oxygen plasma)能够在金属氮化物材料层206表面形成厚度更加均匀的氧化物层206a,从而保证后续光刻胶均匀形成在其表面。
本实施例中,氧化物层206a的厚度宜较小,只要能够起到相应的保护隔离作用即可,可控制氧化物层206a的厚度范围为
请参考图7,在第二伪栅极220上方的氧化物层206a上形成光刻胶层207。
本实施例中,可以采用旋涂法形成光刻胶材料,然后进行曝光和显影工艺形成光刻胶层207。光刻胶层207仅位于第二伪栅极220上方,而第一伪栅极210上方没有光刻胶层207。
本实施例中,光刻胶层207的厚度范围可以为从而保证其起到相应的掩模作用,并且方便后续去除。
由于先形成金属氮化物材料层206,然后在所述金属氮化物材料层206上形成氧化物层206a,再在所述第二伪栅极220上方的所述氧化物层206a上形成光刻胶层207,因此光刻胶层207和金属氮化物材料层206之间具有氧化物层206a,氧化物层206a可以防止金属氮化物材料层206中的氮污染光刻胶层207,即防止光刻胶层207中毒,从而保证以光刻胶层207为掩模蚀刻金属氮化物材料层206所形成的金属氮化物层206b图案清晰准确。
请结合参考图8和图9,以光刻胶层207为掩模去除第一伪栅极210形成第一沟槽211。
请参考图8,首先以光刻胶层207为掩模去除图7中第一伪栅极210上的金属氮化物材料层206和氧化物层206a,直至暴露第一伪栅极210顶部,剩余的金属氮化物材料层206形成金属氮化物层206b。
本实施例中,可以采用干法刻蚀工艺去除位于第一伪栅极210上方的金属氮化物材料层206,形成金属氮化物层206b,从而使得金属氮化物层206b覆盖第二伪栅极220并暴露第一伪栅极210。
本实施例中,金属氮化物层206b的厚度与金属氮化物材料层206的厚度相同,因此,金属氮化物层206b的厚度范围也为
请参考图9,以光刻胶层207为掩模去除第一伪栅极210形成第一沟槽211。
本实施例中,可以采用氢气(H2)的等离子体,或者采用溴化氢(HBr)和氧气(O2)的混合等离子体,去除第一伪栅极210。
请参考图10,对光刻胶层207进行还原性灰化工艺。
本实施例中,由于第一沟槽211底部为帽盖层203和高K介质层202,因此,不能用氧化性灰化工艺去除光刻胶层207,否则会对帽盖层203和高K介质层202造成影响,从而使帽盖层203和高K介质层202的功函数发生改变,造成晶体管阈值电压升高等不利影响。
因此,本实施例还原性灰化工艺去除光刻胶层207。具体的,当采用还原性灰化工艺去除光刻胶层207时,可在设备中通入还原性气体,例如通入氢气(H2)和氮气(N2)的至少其中之一,并升温,从而使光刻胶层207分解灰化,并且对帽盖层203和高K介质层202没有影响。
本实施例中,在所述还原性灰化工艺通常无法完全去除干净光刻胶层207,而是保留有部分光刻胶残留物207a。
请参考图11,在所述还原性灰化工艺过后,采用湿法刻蚀工艺去除图10所示光刻胶残留物207a和剩余的所述氧化物层206a,从而仅剩余金属氮化物层206b覆盖在第二伪栅极220上。
本实施例中,所述湿法刻蚀工艺采用的溶液为稀盐酸溶液,由于光刻胶残留物207a位于氧化物层206a上,因此利用稀盐酸溶液能够很容易地将光刻胶残留物207a去除干净,并且,稀盐酸溶液能够同时将剩余的氧化物层206a去除干净,因此在稀盐酸溶液的湿法刻蚀之后,光刻胶和氧化物被完全去除干净,从而防止后续光刻胶对金属沉积设备造成污染和破坏,并且由于两者可被同时去除干净,简化了工艺步骤。
请参考图12,在第一沟槽211的底部和侧壁形成第一功函数金属层212,并用第一金属填充满第一沟槽211形成第一金属栅极213。
本实施例中,由于第一伪栅极210用于形成PMOS晶体管,因此,第一功函数金属层212的材料可以为氟掺杂的双层金属层。
本实施例中,第一金属栅极213的材料为铝。但是在本发明的其它实施例中,第一金属栅极213的材料也可以是以下金属之一或其组合:铜、钌、钯、铂、钴、镍、钨、铝、钛、钽、铪和锆。
请继续参考图12,对金属氮化物层206b进行平坦化直至去除金属氮化物层206b且暴露第二伪栅极220表面。
本实施例中,可以采用化学机械平坦化去除金属氮化物层206b。由于金属氮化物层206b的材料为氮化钛或者氮化钽,所述材料在化学机械平坦化时,十分容易完全去除。
请参考图13,去除第二伪栅极220形成第二沟槽221。
本实施例中,形成第二沟槽221的具体过程可参考形成第一沟槽211的过程,但此时不需要掩模,可以参考本说明书相应部分的内容。
请参考图14,在第二沟槽221的底部和侧壁形成第二功函数金属层222,并用金属填充满第二沟槽221形成第二金属栅极223。
本实施例中,由于第二伪栅极220用于形成NMOS晶体管,因此,第二功函数金属层222的材料可以为碳掺杂的双层金属层。
本实施例中,第二金属栅极223的材料同样为铝。但是在本发明的其它实施例中,第二金属栅极223的材料同样可以是以下金属之一或其组合:铜、钌、钯、铂、钴、镍、钨、铝、钛、钽、铪和锆。
本实施例所提供的金属栅极的形成方法中,在形成金属栅极时,先在层间介质层205、第一伪栅极210和第二伪栅极220上形成金属氮化物材料层206,并对金属氮化物材料层206表面进行氧化形成氧化物层206a,然后将光刻胶层207形成在氧化物层206a上,由于光刻胶层207形成在氧化物层206a上,其容易被去除干净,解决了金属栅极形成过程中光刻胶层残留的问题,防止光刻胶残留物对后续的金属沉积设备造成污染和破坏。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种金属栅极的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成第一伪栅极和第二伪栅极;
在所述半导体衬底上形成层间介质层,且所述层间介质层表面与所述第一伪栅极和所述第二伪栅极顶部齐平;
在所述层间介质层、第一伪栅极和第二伪栅极上形成金属氮化物材料层;
对所述金属氮化物材料层的表面进行氧化直至形成氧化物层;
在所述第二伪栅极上方的所述氧化物层上形成光刻胶层;
以所述光刻胶层为掩模去除所述第一伪栅极形成第一沟槽;
去除所述光刻胶层和剩余的所述氧化物层;
在所述第一沟槽内形成第一金属栅极;
采用还原性灰化工艺去除所述光刻胶层;
在所述还原性灰化工艺过后,采用湿法刻蚀工艺同时去除光刻胶残留物和剩余的所述氧化物层。
2.如权利要求1所述的金属栅极的形成方法,其特征在于,所述金属氮化物层的材料包括氮化钛和氮化钽的至少其中之一。
3.如权利要求1所述的金属栅极的形成方法,其特征在于,采用远程等离子体工艺对所述金属氮化物材料层的表面进行氧化,所述远程等离子体工艺所采用的O2流量范围为50sccm~2000sccm,所述远程等离子体工艺所采用的温度范围为50℃~300℃,功率范围为100W~3000W。
4.如权利要求2所述的金属栅极的形成方法,其特征在于,所述金属氮化物材料层的厚度范围为所述氧化物层的厚度范围为
5.如权利要求1所述的金属栅极的形成方法,其特征在于,所述光刻胶层的厚度范围为
6.如权利要求1所述的金属栅极的形成方法,其特征在于,所述还原性灰化工艺所采用的气体为氮气和氢气的至少其中之一,所述湿法刻蚀所采用的溶液为稀盐酸溶液。
7.如权利要求1所述的金属栅极的形成方法,其特征在于,采用氢气的等离子体,或者采用溴化氢和氧气的混合等离子体,去除所述第一伪栅极。
8.如权利要求1所述的金属栅极的形成方法,其特征在于,在形成所述第一金属栅极之后,所述方法还包括:
对所述金属氮化物层进行平坦化直至去除所述金属氮化物层且暴露所述第二伪栅极上表面;
去除所述第二伪栅极形成第二沟槽;
在所述第二沟槽的底部和侧壁形成第二功函数金属层,并用第二金属填充满所述第二沟槽形成第二金属栅极。
9.如权利要求1所述的金属栅极的形成方法,其特征在于,所述第一伪栅极为PMOS晶体管的伪栅极且所述第二伪栅极为NMOS晶体管的伪栅极,或者所述第一伪栅极为NMOS晶体管的伪栅极且所述第二伪栅极为PMOS晶体管的伪栅极。
CN201310542003.3A 2013-11-05 2013-11-05 金属栅极的形成方法 Active CN104616980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310542003.3A CN104616980B (zh) 2013-11-05 2013-11-05 金属栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542003.3A CN104616980B (zh) 2013-11-05 2013-11-05 金属栅极的形成方法

Publications (2)

Publication Number Publication Date
CN104616980A CN104616980A (zh) 2015-05-13
CN104616980B true CN104616980B (zh) 2017-11-28

Family

ID=53151376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542003.3A Active CN104616980B (zh) 2013-11-05 2013-11-05 金属栅极的形成方法

Country Status (1)

Country Link
CN (1) CN104616980B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106783740B (zh) * 2016-12-16 2019-11-08 上海华力微电子有限公司 用于金属栅极的制造技术
CN109427666A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN109872970B (zh) * 2017-12-01 2021-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20230099643A1 (en) * 2021-09-30 2023-03-30 International Business Machines Corporation Nanosheet transistors with self-aligned gate cut
CN115799063A (zh) * 2023-01-31 2023-03-14 广州粤芯半导体技术有限公司 一种氧化物层的刻蚀方法
CN117790319B (zh) * 2024-02-27 2024-05-24 合肥晶合集成电路股份有限公司 一种半导体器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW399234B (en) * 1997-07-02 2000-07-21 Yamaha Corp Wiring forming method
US20130126984A1 (en) * 2011-11-22 2013-05-23 Globalfoundries Inc. Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
CN103165535A (zh) * 2011-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体管金属栅电极的制作方法
CN103187257B (zh) * 2011-12-29 2015-09-02 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法

Also Published As

Publication number Publication date
CN104616980A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104616980B (zh) 金属栅极的形成方法
US8536040B1 (en) Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
CN104979198B (zh) 鳍式场效应晶体管的形成方法
JP5410666B2 (ja) 半導体装置
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN104347418A (zh) Mos晶体管的形成方法
CN105280498A (zh) 半导体结构的形成方法
CN104517901B (zh) Cmos晶体管的形成方法
JP2007251066A (ja) 半導体装置の製造方法
CN105448730B (zh) 半导体结构及其形成方法
CN106876274A (zh) 晶体管的形成方法
CN107731738A (zh) 半导体结构的形成方法
CN104183477B (zh) 一种制作半导体器件的方法
TWI801628B (zh) 微電子工件中矽鍺奈米線形成期間保護氮化物層的方法
US8884374B2 (en) CMOS device and fabrication method
CN104733303B (zh) 伪栅的去除方法和mos晶体管的形成方法
CN104701141B (zh) 一种半导体器件的形成方法
CN106935503B (zh) 半导体器件的形成方法
CN107785265B (zh) 半导体器件的形成方法
CN107978514B (zh) 晶体管及其形成方法
TW201436003A (zh) 半導體裝置的形成方法
US20160322476A1 (en) Method of manufacturing a fin field effect transistor
CN107785262A (zh) 半导体结构的制造方法
CN105826256B (zh) Cmos晶体管的形成方法
CN102969234B (zh) 一种金属栅电极的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant