CN105826256B - Cmos晶体管的形成方法 - Google Patents

Cmos晶体管的形成方法 Download PDF

Info

Publication number
CN105826256B
CN105826256B CN201510005139.XA CN201510005139A CN105826256B CN 105826256 B CN105826256 B CN 105826256B CN 201510005139 A CN201510005139 A CN 201510005139A CN 105826256 B CN105826256 B CN 105826256B
Authority
CN
China
Prior art keywords
layer
work function
pmos
function layer
deionized water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510005139.XA
Other languages
English (en)
Other versions
CN105826256A (zh
Inventor
刘佳磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510005139.XA priority Critical patent/CN105826256B/zh
Publication of CN105826256A publication Critical patent/CN105826256A/zh
Application granted granted Critical
Publication of CN105826256B publication Critical patent/CN105826256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种CMOS晶体管的形成方法，包括：提供包括NMOS区域和PMOS区域的半导体衬底，表面具有介质层，介质层内具有第一凹槽和第二凹槽；在第一凹槽和第二凹槽的内壁表面和介质层表面形成栅介质材料层、停止层、PMOS功函数层；形成覆盖PMOS区域的掩膜层；去除NMOS区域上的PMOS功函数层，包括：首先采用臭氧去离子水溶液对NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢去离子水溶液对PMOS功函数层进行刻蚀处理，重复循环上述步骤，直至去除NMOS区域上的PMOS功函数层；去除掩膜层；形成覆盖NMOS区域、PMOS区域的金属层；进行平坦化处理。所述方法可以提高CMOS晶体管的性能。

Description

CMOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属栅极。
为了满足高性能器件的需要，金属栅极还应该具有栅极功函数调节能力。在金属栅电极和栅介质层之间会形成单层或者多层的功函数层，用来调节NMOS晶体管或者PMOS晶体管的阈值电压。PMOS晶体管和NMOS晶体管的栅极功函数不一样，所以CMOS晶体管中，往往需要针对NMOS晶体管和PMOS晶体管分别形成不同的功函数层。通常，现有技术同时在NMOS晶体管和PMOS晶体管形成相同的PMOS功函数层，然后再在PMOS晶体管区域的功函数层上形成掩膜层，以所述掩膜层为掩膜，去除NMOS区域上的PMOS功函数层，从而使NMOS晶体管和PMOS晶体管具有不同的功函数。所述PMOS功函数下方通常还会形成有停止层，以作为刻蚀所述PMOS功函数层时的停止层。
现有技术在去除NMOS区域上的PMOS功函数层时一般采用湿法刻蚀工艺，会遇到对PMOS功函数层的刻蚀速率太低，或者对PMOS功函数层选择性较低的问题，导致NMOS晶体管上的PMOS功函数层不能有效去除或者影响到其他材料层的质量，影响形成的CMOS晶体管的性能。
发明内容
本发明解决的问题是提供一种CMOS晶体管的形成方法，提高形成的CMOS晶体管的性能。
为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面具有介质层，所述NMOS区域表面的介质层内具有第一凹槽，所述PMOS区域表面的介质层内具有第二凹槽，所述第一凹槽和第二凹槽暴露出半导体衬底的部分表面；在第一凹槽和第二凹槽的内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层；形成覆盖PMOS区域的掩膜层；去除位于NMOS区域上的PMOS功函数层，首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除；去除所述掩膜层后形成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层；以所述介质层表面为停止层，对所述金属层、剩余PMOS功函数层、停止层以及栅介质材料层进行平坦化处理。
可选的，所述臭氧的去离子水溶液中，臭氧的浓度为10ppm～150ppm。
可选的，所述臭氧的去离子水溶液的温度为0℃～100℃。
可选的，所述臭氧的去离子水溶液对PMOS功函数层进行氧化处理的单次时间小于30s。
可选的，所述氯化氢的去离子水溶液中，氯化氢的质量分数为0.05％～5％。
可选的，所述氯化氢的去离子水溶液的温度为0℃～80℃。
可选的，采用氯化氢的去离子水溶液对所述PMOS功函数层进行刻蚀的单次时间小于30s。
可选的，所述PMOS功函数层的材料为TiN。
可选的，所述PMOS功函数层的厚度为
Figure BDA0000652489150000031
可选的，所述PMOS功函数层的厚度为采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理的单次时间为8s～12s，采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理的单次时间为8s～12s，循环次数为8～12次。
可选的，所述停止层的材料为TaN。
可选的，采用喷淋的方法将所述臭氧的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层进行氧化处理。
可选的，采用喷淋的方法将所述氯化氢的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层进行刻蚀处理。
可选的，采用去离子水、臭氧和氯化氢的混合溶液对所述NMOS区域上的PMOS功函数层同时进行氧化处理和刻蚀处理，直至所述NMOS区域上的PMOS功函数层被完全去除。
可选的，所述去离子水、臭氧和氯化氢的混合溶液中，臭氧的浓度为10ppm～150ppm。
可选的，所述去离子水、臭氧和氯化氢的混合溶液中，氯化氢的质量分数为0.05％～5％。
可选的，所述去离子水、臭氧和氯化氢的混合溶液的温度为0℃～100℃。
可选的，采用喷淋的方法将去离子水、臭氧和氯化氢的混合溶液喷淋至半导体衬底上，对所述NMOS区域上的PMOS功函数层同时进行氧化处理和刻蚀处理。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在所述半导体衬底的NMOS区域、PMOS区域上形成栅介质材料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层之后，形成覆盖PMOS区域的掩膜层，然后去除位于NMOS区域上的PMOS功函数层。去除所述NMOS区域上的PMOS功函数层包括：首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除，然后再形成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层并进行平坦化处理。采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理可以使PMOS功函数层的表面被氧化，容易被刻蚀，而氯化氢的去离子水溶液能够对氧化后的PMOS功函数层进行刻蚀，并且具有较高的刻蚀选择性，可以避免对下层的停止层造成损伤，不会影响到下层材料，同时具有较高的刻蚀效率。
进一步的，所述臭氧的去离子水溶液中，臭氧的浓度为10ppm～150ppm，温度为0℃～100℃，使得所述臭氧的去离子水溶液的具有适当的氧化性能，即能够对PMOS功函数层进行有效的氧化，又避免氧化速率不可控，当PMOS功函数层的厚度较低时，对停止层造成氧化，而影响CMOS晶体管的性能。
进一步的，氯化氢的去离子水溶液的质量分数为0.05％～5％，所述氯化氢的去离子水溶液的温度为0℃～80℃，使得所述氯化氢的去离子水溶液对于氧化后的PMOS功函数层具有较高的刻蚀速率，同时具有较高的刻蚀选择性，在刻蚀去除PMOS功函数层，暴露出停止层之后，不会对停止层造成刻蚀。
进一步的，也可以直接采用去氯化氢、臭氧和去离子水的混合溶液对所述NMOS区域上的PMOS功函数层同时进行氧化处理和刻蚀处理，溶液中的臭氧成分对PMOS功函数层起到氧化作用，同时氯化氢对被氧化后的PMOS功函数层及时进行刻蚀，去除表面的氧化层。并且，所述混合溶液对于PMOS功函数层具有较高的刻蚀选择性，避免对其下层的停止层造成损伤，从而提高形成的CMOS晶体管的性能。
附图说明
图1至图9是本发明的实施例的CMOS晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的CMOS晶体管的性能有待进一步的提高。
目前通常采用的PMOS功函数层的材料为TiN，位于所述PMOS功函数下方的停止层的材料一般为TaN。通常采用湿法刻蚀工艺去除所述PMOS功函数层，所述湿法刻蚀工艺采用的刻蚀溶液一般为氨水和过氧化氢的混合溶液(SC-1)或者氯化氢与双氧水的混合溶液(SC-2)，但是SC-1溶液对于TiN的刻蚀选择性较低，容易造成过刻蚀，而SC-2溶液对TiN的刻蚀速率较低，TiN层的厚度较大时，刻蚀效率较低。
本方明的实施例中，采用一种刻蚀效率和选择性更高的刻蚀溶液对PMOS功函数层进行刻蚀。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上还形成有第一伪栅结构，PMOS区域上形成有第二伪栅结构，所述半导体衬底100上具有介质层300，所述介质层300的表面与第一伪栅结构和第二伪栅结构的表面齐平。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述半导体衬底100包括：NMOS区域和PMOS区域，所述NMOS区域用于在其内形成NMOS晶体管，所述PMOS区域用于在其内形成PMOS晶体管，所述NMOS晶体管和PMOS晶体管可以为平面MOS晶体管也可以是鳍式场效应晶体管(Fin FET)。
所述NMOS区域和PMOS区域之间还具有隔离结构103，在本实施例中，所述隔离结构103为浅沟槽隔离结构(STI)，以隔离所述半导体衬底100内的有源区域，所述浅沟槽隔离结构的材料为氧化硅。
所述NMOS区域和PMOS区域表面分别具有第一伪栅结构和第二伪栅结构，所述第一伪栅结构包括位于半导体衬底100表面的第一伪栅介质层211和位于所述第一伪栅介质层211表面的第一伪栅极212，所述第二伪栅结构包括位于半导体衬底100表面的第二伪栅介质层221和位于所述第二伪栅介质层221表面的第二伪栅极222。所述第一伪栅介质层211、第二伪栅介质层221的材料为氧化硅，所述第一伪栅极212、第二伪栅极222的材料为多晶硅。
所述第一伪栅结构和第二伪栅结构两侧的半导体衬底100内分别形成有第一源漏区214和第二源漏区224。
在本实施例中，所述第一伪栅结构和第二伪栅结构的侧壁表面分别具有第一侧墙213和第二侧墙223。
所述半导体衬底100、第一伪栅结构和第二伪栅结构与介质层300之间还具有刻蚀停止层104，所述刻蚀停止层可以作为后续在第一源漏区214、第二源漏区224上形成金属通孔时的刻蚀停止层。
请参考图2，去除所述第一伪栅结构和第二伪栅结构，形成第一凹槽301和第二凹槽302。
可以采用湿法或干法刻蚀工艺去除所述第一伪栅极212、第一伪栅介质层211、第二伪栅极222和第二伪栅介质层221。
去除所述第一伪栅结构和第二伪栅结构之后，暴露出半导体衬底100的部分表面，在NMOS区域上方形成第一凹槽301，在PMOS区域上方形成第二凹槽302。
后续在所述第一凹槽301和第二凹槽302内分别形成第一栅极结构和第二栅极结构。
请参考图3，在所述第一凹槽301和第二凹槽302的内壁表面以及介质层300表面形成栅介质材料层401。
所述栅介质材料层401的材料为高K介质材料，包括：HfO2，HfSiO，HfSiON，HfTaO，HfZrO，Al2O3、ZrO2中的一种或几种，形成所述栅介质材料层401的工艺为原子层沉积工艺或化学气相沉积工艺。本实施例中，形成所述栅介质材料层401的方法为原子层沉积工艺，采用原子层沉积工艺，可以提高栅介质材料层401的质量，更容易控制形成的栅介质材料层401的厚度。
请参考图4，在所述栅介质材料层401表面形成停止层402。
所述停止层402的形成方法可以是化学气相沉积工艺或原子层沉积工艺。本实施例中，所述停止层402的材料为TaN，采用原子层沉积工艺形成所述停止层402,以更好的控制形成的停止层402的厚度，提高所述停止层402的质量。具体的，所述原子层沉积工艺采用的反应温度为200℃～400℃，采用反应气体包括：含Ta的第一前驱气体，所述含Ta的第一前驱气体包括Ta[N(C2H5CH3)]4、Ta[N(CH3)2]4或Ta[N(C2H5)2]4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、CO或H2O中的一种或几种。
所述停止层402作为刻蚀停止层，在后续工艺中保护所述栅介质材料层401。并且，所述停止层402还可以作为功函数层，用于调整NMOS晶体管和PMOS晶体管的功函数。
请参考图5，在所述停止层402表面形成PMOS功函数层403。
所述PMOS功函数层403的形成方法可以是化学气相沉积工艺或原子层沉积工艺。本实施例中，所述PMOS功函数层403的材料为TiN，可以采用原子层沉积工艺形成所述PMOS功函数层403以更好的控制PMOS功函数层403的厚度，提高所述PMOS功函数层403的质量。
所述PMOS功函数层403作为PMOS晶体管的功函数层，后续需要去除NMOS区域上的PMOS功函数层403以满足NMOS晶体管对栅极功函数的要求。
所述PMOS功函数层403的材料为TiN，厚度一般可以为
Figure BDA0000652489150000071
请参考图6，在所述PMOS区域上形成掩膜层500。
所述掩膜层500的材料为氧化硅、氮化硅或无定型碳或光刻胶层等掩膜材料。具体的，形成所述掩膜层500的方法包括：形成覆盖所述PMOS功函数层403并填充满所述第一凹槽301、第二凹槽302的掩膜材料层之后，对所述掩膜材料层进行图形化，去除位于所述NMOS区域上的部分掩膜材料层，形成覆盖PMOS区域的掩膜层500，暴露出NMOS区域上的PMOS功函数层403，便于后续在去除NMOS区域上的PMOS功函数层时，保护位于PMOS区域上的PMOS功函数层403。
请参考图7，去除位于NMOS区域上的PMOS功函数层403。
首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行氧化处理，然后采用氯化氢的去离子水溶液对所述PMOS功函数层进行刻蚀，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除。
所述含有臭氧的去离子水溶液具有较强的氧化性，能够对PMOS功函数层403的材料产生氧化作用，使PMOS功函数层403表面被氧化，形成包括Ti的氧化物的物质，容易被刻蚀。所述氯化氢的去离子水溶液能够对氧化后的PMOS功函数层403进行刻蚀，并且具有较高的刻蚀选择性，不会影响到下层材料，同时具有较高的刻蚀效率。
由于所述臭氧的去离子水溶液中的臭氧渗透能力有限，仅能对PMOS功函数层403表面部分厚度的材料进行氧化，所以，当所述氯化氢的去离子水溶液去除被氧化的部分厚度的PMOS功函数层403之后，需要再利用所述臭氧的去离子水溶液PMOS功函数层403进行氧化处理，然后再进行刻蚀，如果多次重复重复氧化-刻蚀步骤，直至将NMOS区域上的PMOS功函数层403完全去除。
本实施例中，所述臭氧的去离子水溶液的浓度为10ppm～150ppm，所述臭氧的去离子水溶液的温度为0℃～100℃，使得所述臭氧的去离子水溶液的具有适当的氧化性能，即能够对PMOS功函数层403进行有效的氧化，又避免氧化速率不可控，当PMOS功函数层的厚度较低时，对停止层402造成氧化，而影响CMOS晶体管的性能。
所述臭氧的去离子水溶液对PMOS功函数层403进行氧化处理的单次时间小于30s，由于单次氧化的厚度有限，如果氧化处理时间过长反而会导致效率下降。
所述氯化氢的去离子水溶液的质量分数为0.05％～5％，所述氯化氢的去离子水溶液的温度为0℃～80℃，使得所述氯化氢的去离子水溶液对于氧化后的PMOS功函数层403具有较高的刻蚀速率，同时具有较高的刻蚀选择性，在刻蚀去除PMOS功函数层403，暴露出停止层402之后，不会对停止层402造成刻蚀。
采用氯化氢的去离子水溶液对所述PMOS功函数层进行刻蚀的单次时间小于30s。由于氧化步骤形成的氧化层厚度有限，所述氯化氢的去离子水溶液能够刻蚀的厚度也有限，所以，所述刻蚀时间只要能够将已经被氧化的部分去除就可，时间过长反而会导致效率下降。
可以采用喷淋的方法将所述臭氧的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层403进行氧化处理；并且采用喷淋的方法将所述氯化氢的去离子水溶液喷淋至半导体衬底100上，对NMOS区域上的PMOS功函数层403进行刻蚀处理，使所述NMOS区域上的PMOS功函数层403均匀接触所述述臭氧的去离子水溶液和氯化氢的去离子水溶液。
在本发明的一个实施例中，所述PMOS功函数层403的厚度为
Figure BDA0000652489150000091
采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行氧化处理的单次时间为8s～12s，采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层403进行刻蚀处理的单次时间为8s～12s，循环次数为8～12次，将所述NMOS区域上的PMOS功函数层403完全去除。
在本发明的其他实施例中，也可以直接采用去氯化氢、臭氧和去离子水的混合溶液对所述NMOS区域上的PMOS功函数层403同时进行氧化处理和刻蚀处理。其中，所述氯化氢的质量分数为0.05％～5％，臭氧的浓度10ppm～150ppm，所述混合溶液的温度为0℃～100℃。
采用混合溶液对PMOS功函数层403进行刻蚀的过程中，溶液中的臭氧成分对PMOS功函数层403起到氧化作用，同时氯化氢对被氧化后的PMOS功函数层及时进行刻蚀，去除表面的氧化层。并且，所述混合溶液对于PMOS功函数层403具有较高的刻蚀选择性，避免对其下层的停止层402造成损伤。
可以采用喷淋的方法将去离子水、臭氧和氯化氢的混合溶液喷淋至半导体衬底上，对所述NMOS区域上的PMOS功函数层403同时进行氧化处理和刻蚀处理进行氧化处理。
请参考图8，去除所述掩膜层500(请参考图7)。
可以采用湿法或干法刻蚀工艺去除所述掩膜层500。本实施例中，所述掩膜层500的材料为光刻胶，可以采用灰化工艺去除所述掩膜层500，暴露出PMOS区域上的PMOS功函数层403。
请参考图9，在所述第一凹槽301(请参考图8)内形成第一栅极410，在第二凹槽302(请参考图8)内形成第二栅极420。
具体的，形成所述第一栅极410和第二栅极420的方法包括：形成充满第一凹槽301、第二凹槽302并覆盖NMOS区域、PMOS区域的金属层；以所述介质层300表面为停止层，对所述金属层、剩余PMOS功函数层403、停止层402以及栅介质材料层401进行平坦化处理，在第一凹槽301内形成第一栅极结构，在第二凹槽302内形成第二栅极结构。
所述第一栅极结构包括：位于第一凹槽301内壁表面的第一栅介质层401a、位于所述第一栅介质层401a表面第一停止层402a，以及位于第一停止层402a表面填充满第一凹槽301的第一栅极410。
所述第二栅极结构包括：位于第二凹槽302内壁表面的第二栅介质层401b、位于所述第二栅介质层401b表面的第二停止层402b，以及位于第二停止层402b表面的PMOS功函数层403，位于所述PMOS功函数层403表面填充满第二凹槽302的第二栅极420。
所述第一栅极410和第二栅极420的材料可以是TiAl合金与Ti的叠层结构或者W。
本发明的实施例中，在所述半导体衬底的NMOS区域、PMOS区域上形成栅介质材料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层之后，形成覆盖PMOS区域的掩膜层，然后去除位于NMOS区域上的PMOS功函数层。去除所述NMOS区域上的PMOS功函数层包括：首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除，然后再形成充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层并进行平坦化处理。采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理可以使PMOS功函数层的表面被氧化，容易被刻蚀，而氯化氢的去离子水溶液能够对氧化后的PMOS功函数层进行刻蚀，并且具有较高的刻蚀选择性，可以避免对下层的停止层造成损伤，不会影响到下层材料，同时具有较高的刻蚀效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底表面具有介质层，所述NMOS区域表面的介质层内具有第一凹槽，所述PMOS区域表面的介质层内具有第二凹槽，所述第一凹槽和第二凹槽暴露出半导体衬底的部分表面；
在第一凹槽和第二凹槽的内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的停止层、位于停止层表面的PMOS功函数层；
形成覆盖PMOS区域的掩膜层；
去除位于NMOS区域上的PMOS功函数层，包括：首先采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理，然后采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理，然后再重复循环上述步骤，直至所述NMOS区域上的PMOS功函数层被完全去除；
去除所述掩膜层后形成填充满第一凹槽、第二凹槽并覆盖NMOS区域、PMOS区域的金属层；
以所述介质层表面为停止层，对所述金属层、剩余PMOS功函数层、停止层以及栅介质材料层进行平坦化处理。
2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水溶液中，臭氧的浓度为10ppm～150ppm。
3.根据权利要求2所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水溶液的温度为0℃～100℃。
4.根据权利要求3所述的CMOS晶体管的形成方法，其特征在于，所述臭氧的去离子水溶液对PMOS功函数层进行氧化处理的单次时间小于30s。
5.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述氯化氢的去离子水溶液中，氯化氢的质量分数为0.05％～5％。
6.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述氯化氢的去离子水溶液的温度为0℃～80℃。
7.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，采用氯化氢的去离子水溶液对所述PMOS功函数层进行刻蚀的单次时间小于30s。
8.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述PMOS功函数层的材料为TiN。
9.根据权利要求8所述的CMOS晶体管的形成方法，其特征在于，所述PMOS功函数层的厚度为
Figure FDA0002287411290000021
10.根据权利要求9所述的CMOS晶体管的形成方法，其特征在于，所述PMOS功函数层的厚度为
Figure FDA0002287411290000022
采用臭氧的去离子水溶液对所述NMOS区域上的PMOS功函数层进行氧化处理的单次时间为8s～12s，采用氯化氢的去离子水溶液对所述NMOS区域上的PMOS功函数层进行刻蚀处理的单次时间为8s～12s，循环次数为8～12次。
11.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述停止层的材料为TaN。
12.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用喷淋的方法将所述臭氧的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层进行氧化处理。
13.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，采用喷淋的方法将所述氯化氢的去离子水溶液喷淋至半导体衬底上，对NMOS区域上的PMOS功函数层进行刻蚀处理。
CN201510005139.XA 2015-01-06 2015-01-06 Cmos晶体管的形成方法 Active CN105826256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510005139.XA CN105826256B (zh) 2015-01-06 2015-01-06 Cmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510005139.XA CN105826256B (zh) 2015-01-06 2015-01-06 Cmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN105826256A CN105826256A (zh) 2016-08-03
CN105826256B true CN105826256B (zh) 2020-02-07

Family

ID=56513843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005139.XA Active CN105826256B (zh) 2015-01-06 2015-01-06 Cmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105826256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242299A (zh) * 2019-07-18 2021-01-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN118099097A (zh) * 2024-04-17 2024-05-28 合肥晶合集成电路股份有限公司 一种半导体器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578706A (zh) * 2007-01-23 2009-11-11 飞思卡尔半导体公司 制造非易失性存储器器件的方法
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
CN102460663A (zh) * 2009-06-25 2012-05-16 朗姆研究公司 用于处理半导体晶片的方法
CN103021949A (zh) * 2011-09-26 2013-04-03 台湾积体电路制造股份有限公司 栅极半导体器件的替换

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167891B1 (en) * 1999-05-25 2001-01-02 Infineon Technologies North America Corp. Temperature controlled degassification of deionized water for megasonic cleaning of semiconductor wafers
US6295998B1 (en) * 1999-05-25 2001-10-02 Infineon Technologies North America Corp. Temperature controlled gassification of deionized water for megasonic cleaning of semiconductor wafers
US7051743B2 (en) * 2002-10-29 2006-05-30 Yong Bae Kim Apparatus and method for cleaning surfaces of semiconductor wafers using ozone
CN1321755C (zh) * 2003-01-21 2007-06-20 友达光电股份有限公司 清洗硅表面的方法以及用此方法制造薄膜晶体管的方法
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US20110130009A1 (en) * 2009-11-30 2011-06-02 Lam Research Ag Method and apparatus for surface treatment using a mixture of acid and oxidizing gas
WO2012150627A1 (ja) * 2011-05-02 2012-11-08 三菱電機株式会社 シリコン基板の洗浄方法および太陽電池の製造方法
CN103839808B (zh) * 2012-11-21 2017-11-21 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578706A (zh) * 2007-01-23 2009-11-11 飞思卡尔半导体公司 制造非易失性存储器器件的方法
CN102460663A (zh) * 2009-06-25 2012-05-16 朗姆研究公司 用于处理半导体晶片的方法
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
CN103021949A (zh) * 2011-09-26 2013-04-03 台湾积体电路制造股份有限公司 栅极半导体器件的替换

Also Published As

Publication number Publication date
CN105826256A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US8357603B2 (en) Metal gate fill and method of making
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US9349729B2 (en) Semiconductor structures and fabrication method thereof
CN108010884B (zh) 半导体结构及其形成方法
US10804373B2 (en) Method for forming a low-k spacer
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN107346783B (zh) 半导体结构及其制造方法
US9911821B2 (en) Semiconductor device structure and method for forming the same
KR101347943B1 (ko) 금속 게이트를 갖는 ｃｍｏｓ 장치와, 이런 장치를 형성하기 위한 방법
US10043712B1 (en) Semiconductor structure and manufacturing method thereof
JP2010177265A (ja) 半導体装置の製造方法
US8884374B2 (en) CMOS device and fabrication method
KR20130131698A (ko) 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법
US8709930B2 (en) Semiconductor process
CN105826256B (zh) Cmos晶体管的形成方法
US20150084137A1 (en) Mechanism for forming metal gate structure
CN107591363B (zh) 半导体器件的形成方法
JP4929867B2 (ja) 半導体装置の製造方法
US8741726B2 (en) Reacted layer for improving thickness uniformity of strained structures
CN108258028B (zh) 半导体结构及其形成方法
CN108257918B (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
CN105826260B (zh) 半导体器件的形成方法
CN106935550B (zh) 半导体结构及其制造方法
CN105336690A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant