CN107591363B

CN107591363B - 半导体器件的形成方法

Info

Publication number: CN107591363B
Application number: CN201610531683.2A
Authority: CN
Inventors: 李勇
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-07-07
Filing date: 2016-07-07
Publication date: 2020-03-10
Anticipated expiration: 2036-07-07
Also published as: CN107591363A

Abstract

一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的基底，所述第一区域和第二区域基底上具有第一氧化层；刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域第一厚度的第一氧化层；在进行所述刻蚀工艺之后，对所述第一区域剩余的第一氧化层进行清洗工艺；交替进行所述刻蚀工艺以及所述清洗工艺，直至所述第一区域第一氧化层被去除；在所述第一区域的基底上形成第二氧化层，所述第二氧化层厚度与第一氧化层厚度不同。本发明避免第一区域基底受到刻蚀损伤，使得第一区域基底保持良好的表面形貌，改善形成的半导体器件的电学性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制作技术领域，特别涉及一种半导体器件的形成方法。

背景技术

金属氧化物半导体(MOS，Metal-Oxide-Semiconductor)器件已称为集成电路中常用的半导体器件之一。所述MOS器件包括：P型金属氧化物半导体(PMOS，P-type MOS)器件、N型金属氧化物半导体(NMOS，N-type MOS)器件和互补型金属氧化物半导体(CMOS，Complementary MOS)器件。

金属氧化物半导体器件按照功能区分主要分为核心(Core)器件和输入输出(IO，Input and Output)器件。按照金属氧化物半导体器件的电性类型区分，核心器件可分为核心NMOS器件和核心PMOS器件，输入输出器件可分为输入输出NMOS器件和输入输出PMOS器件。

通常情况下，输入输出器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，输入输出器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。

然而，现有技术形成的半导体器件依然存在电学性能较差的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，改善形成的半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的基底，所述第一区域和第二区域基底上具有第一氧化层；采用交替刻蚀工艺刻蚀去除所述第一区域的第一氧化层；在所述交替刻蚀工艺之后，在所述第一区域的基底上形成第二氧化层，所述第二氧化层厚度与第一氧化层厚度不同；其中，所述交替刻蚀工艺包括：刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域第一厚度的第一氧化层；在进行所述刻蚀工艺之后，对所述第一区域剩余的第一氧化层进行清洗工艺；交替进行所述刻蚀工艺以及所述清洗工艺，直至所述第一区域第一氧化层被去除。

可选的，所述刻蚀工艺步骤中，在所述第一区域剩余第一氧化层上形成刻蚀副产物；所述清洗工艺适于去除所述刻蚀副产物。

可选的，所述刻蚀副产物中包括硅离子、碳离子和氟离子。

可选的，所述刻蚀副产物中还包括氢离子、氧离子和氮离子。

可选的，所述交替刻蚀工艺中，根据所述第一区域第一氧化层的厚度以及所述第一厚度，确定进行所述刻蚀工艺的次数。

可选的，进行所述刻蚀工艺的次数为：所述第一区域第一氧化层的厚度与所述第一厚度的比值。

可选的，所述交替刻蚀工艺还包括，对所述第一区域第一氧化层进行过刻蚀工艺，且设定所述过刻蚀工艺的过刻蚀量；进行所述刻蚀工艺的次数为：总刻蚀量与所述第一厚度的比值，其中，所述总刻蚀量为所述第一区域第一氧化层的厚度与所述过刻蚀量之和。

可选的，所述第一厚度为所述第一区域第一氧化层厚度的1/8～1/5。

可选的，所述第一区域第一氧化层的厚度为25埃～35埃；所述第一厚度为3埃～7埃。

可选的，采用SiCoNi刻蚀系统进行所述刻蚀工艺。

可选的，所述SiCoNi刻蚀系统进行所述刻蚀工艺的步骤包括：以NF₃和NH₃作为反应气体以生成刻蚀气体；所述刻蚀气体对第一区域第一厚度的第一氧化层进行刻蚀，形成反应副产物；进行退火工艺，将所述反应副产物分解成气态产物；通过抽气方式去除所述气态产物，使所述气态产物被带离出刻蚀腔室。

可选的，采用湿法清洗处理进行所述清洗工艺。

可选的，所述湿法清洗处理包括：依次进行的去离子水浸泡处理以及SC1溶液浸泡处理。

可选的，所述湿法清洗处理还包括：在所述去离子水浸泡处理之后、所述SC1溶液浸泡处理之前，进行含有臭氧的去离子水浸泡处理。

可选的，所述含有臭氧的去离子水浸泡处理过程中，去离子水中臭氧的质量浓度为10ppm～80ppm。

可选的，所述第一氧化层的厚度大于所述第二氧化层的厚度。

可选的，在进行所述刻蚀工艺和清洗工艺之前，还包括：在所述第二区域的第一氧化层上形成图形层。

可选的，所述基底包括，衬底以及位于衬底上的鳍部，还包括，位于衬底上以及部分鳍部侧壁上的隔离层，其中，所述第一氧化层位于所述鳍部顶部和侧壁上。

可选的，形成所述第一氧化层的工艺步骤包括：在所述第一区域和第二区域基底上形成第一氧化层；在所述第一氧化层上形成伪栅膜；图形化所述伪栅膜形成伪栅层；在所述基底上形成覆盖伪栅层侧壁的层间介质层；去除所述伪栅层，暴露出第一区域和第二区域的第一氧化层。

可选的，形成所述第一氧化层的工艺步骤包括：在所述第一区域和第二区域部分基底上形成伪栅介质层以及位于伪栅介质层上的伪栅层；在所述基底上形成层间介质层，所述层间介质层覆盖伪栅层侧壁以及伪栅介质层侧壁；去除所述伪栅层以及伪栅介质层，暴露出第一区域和第二区域基底；在所述露出的第一区域和第二区域基底上形成所述第一氧化层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体器件的形成方法的技术方案中，在第一区域和第二区域基底上具有第一氧化层；采用交替刻蚀工艺刻蚀去除所述第一区域的第一氧化层，其中，交替刻蚀工艺包括，刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域第一厚度的第一氧化层；在进行所述刻蚀工艺之后，对所述第一区域剩余的第一氧化层进行清洗工艺；交替进行所述刻蚀工艺以及所述清洗工艺，直至所述第一区域第一氧化层被去除。由于刻蚀工艺中第一区域第一氧化层上会聚集刻蚀副产物，所述清洗工艺能够去除所述刻蚀副产物，从而所述刻蚀副产物不会对下一个刻蚀工艺造成影响，保证下一个刻蚀工艺对第一区域第一氧化层的刻蚀速率均一性好，因此刻蚀去除第一区域第一氧化层的工艺不会对第一区域基底造成刻蚀损伤，使得第一区域基底保持良好的表面形貌，从而减小第一区域沟道区表面载流子散射问题，改善形成的半导体器件的电学性能。

可选方案中，所述第一厚度为所述第一区域第一氧化层厚度的1/8～1/5，所述第一厚度选取范围合理，保证刻蚀工艺过程中第一区域剩余第一氧化层上聚集的刻蚀副产物量适中，使得清洗工艺去除刻蚀副产物的难度较小；并且，使得所述交替刻蚀工艺所需的刻蚀工艺次数适中。

可选方案中，在所述去离子水浸泡处理之后、所述SC1溶液浸泡处理之前，进行含有臭氧的去离子水浸泡处理，所述含有臭氧的去离子水浸泡处理对刻蚀副产物具有较强的氧化性，从而增强刻蚀副产物被氧化的程度，使得刻蚀副产物更易被去除。

附图说明

图1至图11为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。

具体实施方式

根据背景技术，现有技术形成的半导体器件的电学性能较差。

经研究发现，由于核心器件和输入输出器件的工作电压不同，核心器件和输入输出器件的栅介质层的厚度不同，所述栅介质层包括氧化层以及位于氧化层表面的高k栅介质层。所述核心器件中的氧化层厚度小于输入输出器件中的氧化层厚度，从而使得核心器件和输入输出器件栅介质层的厚度不同。通常的，先形成输入输出器件的厚度较厚的周边氧化层，后形成核心器件的厚度较薄的核心氧化层。

形成所述周边氧化层以及核心氧化层的工艺步骤包括：提供基底，所述基底包括核心器件区以及输入输出器件区；在所述核心器件区和输入输出器件区的基底上形成周边氧化层；刻蚀去核心器件区上的周边氧化层，暴露出核心器件区的基底；在所述核心器件区的基底上形成核心氧化层，所述核心氧化层的厚度小于周边氧化层的厚度。

然而，刻蚀去除核心器件区的周边氧化层会对核心器件区的基底造成刻蚀，使得核心器件区的基底表面形貌差，造成核心器件沟道区载流子迁移率小。造成核心器件区的基底表面形貌差的主要原因包括：

刻蚀去除核心器件区上的周边氧化层的工艺过程中会产生刻蚀副产物，一部分刻蚀副产物会被从刻蚀腔室内带出，另一部分刻蚀副产物会在重力作用下掉落附着在周边氧化层上，在周边氧化层上形成副产物聚集区；所述副产物聚集区的周边氧化层被刻蚀去除的速率明显小于其他区域的周边氧化层被刻蚀去除的速率。因此，为保证所述核心器件区的周边氧化层被刻蚀去除，对核心器件区的周边氧化层进行过刻蚀(over etch)的量较大，进而造成核心器件区的基底损失量也相应变大，造成相应形成的沟道区载流子迁移率下降。

此外，由于副产物聚集区的存在，在刻蚀过程中核心器件区的周边氧化层可以分为副产物富集区以及副产物稀疏区，其中，副产物富集区的刻蚀副产物量大于副产物稀疏区的刻蚀副产物量；刻蚀工艺对所述副产物富集区的刻蚀速率小于对副产物稀疏区的刻蚀速率，因此在副产物稀疏区的周边氧化层被刻蚀去除时副产物富集区仍有部分厚度的周边氧化层未被去除；为保证核心器件区周边氧化层被全部刻蚀去除，所述刻蚀去除核心器件区周边第氧化层的刻蚀时间较长，造成副产物稀疏区下方的基底被刻蚀去除的量较大，而副产物富集区下方的基底被刻蚀去除的量相对较少。因此在核心器件区周边氧化层被刻蚀去除时，核心器件区的基底表面性能变差，所述核心器件区的基底表面粗糙度变大，相应的，核心器件区的沟道区表面载流子散射问题变严重，进而影响沟道区内的载流子迁移率。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的基底，所述第一区域和第二区域基底上具有第一氧化层；对所述第一区域的第一氧化层进行刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域第一厚度的第一氧化层；在进行所述刻蚀工艺之后，对所述第一区域剩余的第一氧化层进行清洗工艺；交替进行所述刻蚀工艺以及所述清洗工艺，直至所述第一区域第一氧化层被去除；在所述第一区域的基底上形成第二氧化层，所述第二氧化层厚度与第一氧化层厚度不同；在所述第二区域第一氧化层以及第一区域第二氧化层上形成高k栅介质层；在所述高k栅介质层上形成栅电极层。

本发明刻蚀去除第一区域第一氧化层的刻蚀速率均一性得到提高，从而避免第一区域基底受到刻蚀损伤，使得第一区域基底保持良好的表面形貌，

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图1，提供包括第一区域I和第二区域II的基底。

其中，所述第一区域I为核心器件区，为后续形成核心器件提供工艺平台；所述第二区域II为输入输出器件区，为后续形成输入输出器件提供工艺平台，其中，输入输出器件为输入器件或输出器件中的一种或两种。本实施例中，所述第一区域I与第二区域II相邻，在其他实施例中，所述第一区域还可以与所述第二区域相隔。

还需要说明的是，在其他实施例中，所述第一区域和第二区域可以均为核心器件区，且所述第一区域待形成的栅介质层的厚度小于第二区域待形成的栅介质层的厚度；或者，所述第一区域和第二区域还可以均为输入输出器件区，且所述第一区域待形成的栅介质层的厚度小于所述第二区域待形成的栅介质层的厚度。

本实施例中，以形成的半导体结构为鳍式场效应管为例，所述基底包括：衬底101、以及位于衬底101表面的鳍部102。需要说明的是，所述基底还包括，后续在衬底101上形成的隔离层，所述隔离层位于鳍部102部分侧壁表面，且所述隔离层顶部低于所述鳍部102顶部。

在另一实施例中，所述半导体器件为平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，栅极结构形成于所述平面基底表面。

所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底101为硅衬底，所述鳍部102的材料为硅。

本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层103；以所述硬掩膜层103为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。

形成所述硬掩膜层103的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层103；去除所述图形化的光刻胶层。

本实施例中，在形成所述鳍部102之后，保留位于鳍部102顶部表面的硬掩膜层103。所述硬掩膜层103的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层103顶部表面能够作为平坦化工艺的停止位置，起到保护鳍部102顶部的作用。

本实施例中，所述鳍部102的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。

参考图2，对所述鳍部102表面进行氧化处理，在所述鳍部102表面形成线性氧化层104。

由于鳍部102为通过刻蚀初始衬底后形成，所述鳍部102通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部102进行氧化处理形成线性氧化层104，在氧化处理过程中，由于鳍部102凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述线性氧化层104之后，不仅鳍部102表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部102的表面光滑，晶格质量得到改善，避免鳍部102尖端放电问题。并且，形成的线性氧化层104还有利于提高后续形成的隔离层与鳍部102之间的界面性能。

所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对衬底101表面进行氧化，使得形成的线性氧化层104还位于衬底101表面。

本实施例中，采用ISSG(原位水汽生成，In-situ Stream Generation)氧化工艺对鳍部102进行氧化处理，形成所述线性氧化层104，由于鳍部102的材料为硅，相应形成的线性氧化层104的材料为氧化硅。

参考图3，在所述线性氧化层104表面形成隔离膜105，所述隔离膜105顶部与硬掩膜层103顶部齐平。

所述隔离膜105为后续形成隔离层提供工艺基础；所述隔离膜105的材料为绝缘材料，例如为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离膜105的材料为氧化硅。

为了提高形成隔离膜105工艺的填孔(gap-filling)能力，采用流动性化学气相沉积(FCVD，Flowable CVD)或高纵宽比化学气相沉积工艺(HARPCVD)，形成所述隔离膜105。

在一个具体实施例中，形成所述隔离膜105的工艺步骤包括：在所述线性氧化层104表面形成隔离膜105，所述隔离膜105顶部高于硬掩膜层103顶部；研磨去除高于硬掩膜层103顶部的隔离膜105。

参考图4，去除部分厚度的隔离膜105(参考图3)形成隔离层115，所述隔离层115位于衬底101表面且覆盖鳍部102部分侧壁表面，所述隔离层115顶部低于鳍部102顶部。

所述隔离层115的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层115的材料为氧化硅。

在去除部分厚度的隔离膜105过程中，还刻蚀去除部分厚度的线性氧化层104，使得剩余线性氧化层104顶部与隔离层115顶部齐平。在一个实施例中，采用干法刻蚀工艺，刻蚀去除部分厚度的隔离膜105。在另一实施例中，采用湿法刻蚀工艺，刻蚀去除部分厚度的隔离膜105。

还包括步骤：刻蚀去除所述硬掩膜层103(参考图3)。

本实施中，以采用后栅工艺(gate last)为例形成所述半导体器件，并且，在形成伪栅层(dummy poly)之前，在第一区域I和第二区域II的基底上形成第一氧化层。以下将结合附图进行详细说明。

参考图5，在所述第一区域I和第二区域II的基底上形成第一氧化层106。

本实施例中，所述第一氧化层106位于第一区域I和第二区域II的鳍部102表面，其中，位于第二区域II的第一氧化层106后续作为输入输出器件的栅介质层的一部分。

所述第一氧化层106的材料为氧化硅或氮氧化硅。本实施例中，所述第一氧化层106的材料为氧化硅，所述第一氧化层106的厚度为24埃至35埃。

采用沉积工艺或氧化工艺形成所述第一氧化层106，其中，沉积工艺为化学气相沉积、物理气相沉积或原子层沉积工艺，氧化工艺为干氧氧化、水汽氧化和湿氧氧化。

本实施例中，采用原位水汽生成氧化工艺形成所述第一氧化层106，使得形成的第一氧化层106与鳍部102之间接触紧密，所述第一氧化层106与鳍部102之间的界面性能好。

在一个具体实施例中，采用原位水汽生成氧化工艺形成第一氧化层106的工艺参数包括：反应气体包括O₂、H₂和H₂O，其中，O₂流量为0.1slm至20slm，H₂流量为0.1slm至20slm，H₂O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。

参考图6，在所述第一氧化层106上形成伪栅膜；图形化所述伪栅膜形成伪栅层107。

本实施例中，所述伪栅膜还位于隔离层115上，且横跨所述鳍部102。所述伪栅膜的材料为多晶硅、非晶硅或无定形碳；采用化学气相沉积工艺、物理气相沉积工艺和原子层沉积工艺形成所述伪栅膜。

所述伪栅层107替后续形成的栅极结构占据空间位置。所述第一区域I的伪栅层107横跨第一区域I的鳍部102，且位于第一区域I鳍部102部分顶部和侧壁上；所述第二区域II的伪栅层107横跨第二区域II的鳍部102，且位于第二区域II鳍部102部分顶部和侧壁上。

本实施例中，形成的核心器件和输入输出器件在后续共用栅电极层，即，所述第一区域I和第二区域II的伪栅层107为相邻接的。在其他实施例中，形成的核心器件和输入输出器件分别采用不同的栅电极层时，所述第一区域的伪栅层与第二区域的伪栅层为相互独立的。

在形成所述伪栅层107之后，还包括步骤：在所述第一区域I的伪栅层107两侧形成第一源漏掺杂区，所述第一源漏掺杂区位于第一区域I基底内；在所述第二区域II的伪栅层107两侧形成第二源漏掺杂区，所述第二源漏掺杂区位于第二区域II基底内。

所述第一区域I为PMOS区域时，所述第一源漏掺杂区的掺杂离子为P型离子；所述第一区域I为NMOS区域时，所述第一源漏掺杂区的掺杂离子为N型离子；所述第二区域II为PMOS区域时，所述第二源漏掺杂区的掺杂离子为P型离子；所述第二区域II为NMMOS区域时，所述第二源漏掺杂区的掺杂离子为N型离子。其中，N型离子为P、As或Sb，P型离子为B、Ga或In。

参考图7，在所述基底上形成覆盖所述伪栅层107侧壁的层间介质层108。

本实施例中，在所述隔离层115上形成所述层间介质层108；所述层间介质层108顶部与伪栅层107顶部齐平。所述层间介质层108的材料为氧化硅或氮氧化硅；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述层间介质层108。

本实施例中，采用化学气相沉积工艺形成所述层间介质层108，所述层间介质层108的材料为氧化硅。形成所述层间介质层108的工艺步骤包括：在所述隔离层115表面以及伪栅层107侧壁表面形成层间介质膜，所述层间介质膜顶部高于伪栅层107顶部；采用平坦化工艺，去除高于伪栅层107顶部的层间介质膜，形成所述层间介质层108。

参考图8，去除所述伪栅层107(参考图7)，暴露出第一区域I和第二区域II的第一氧化层106。

本实施例中，采用干法刻蚀工艺刻蚀去除所述伪栅层107，所述干法刻蚀工艺包括反应离子刻蚀工艺或等离子体刻蚀工艺。

需要说明的是，在其他实施例中，采用后栅工艺形成所述半导体器件时，还可以在形成伪栅层之后，在第一区域和第二区域基底上形成第一氧化层。具体的，形成所述第一氧化层的工艺步骤包括：在所述第一区域和第二区域的部分基底上形成伪栅介质层以及位于伪栅介质层上的伪栅层；在所述伪栅层两侧的第一区域基底内形成第一源漏掺杂区；在所述伪栅层两侧的第二区域基底内形成第二源漏掺杂区；在所述基底上形成覆盖所述伪栅层侧壁以及伪栅介质层侧壁的层间介质层；去除所述伪栅层以及伪栅介质层，暴露出第一区域和第二区域基底；在所述暴露出的第一区域和第二区域基底上形成第一氧化层。

参考图9，采用交替刻蚀工艺刻蚀去除所述第一区域I的第一氧化层106。

具体的，在所述第二区域II的第一氧化层106上形成图形层201；以所述图形层201为掩膜，采用交替刻蚀工艺刻蚀去除所述第一区域I的第一氧化层106；去除所述图形层201。

本实施例中，所述图形层201的材料为光刻胶材料。

所述交替刻蚀工艺包括：对所述第一区域I第一氧化层106进行刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域I第一厚度的第一氧化层106；在进行所述刻蚀工艺之后，对所述第一区域I剩余的第一氧化层106进行清洗工艺；交替进行所述刻蚀工艺以及清洗工艺，直至所述第一区域I第一氧化层106被去除。

其中，每一次刻蚀工艺与清洗工艺作为一个工艺循环，对所述第一区域I第一氧化层106进行多次工艺循环，直至第一区域I第一氧化层106被去除。

所述刻蚀工艺步骤中，在所述第一区域I剩余的第一氧化层106上形成刻蚀副产物，其中，所述刻蚀副产物的来源包括：刻蚀气体与所述第一氧化层106材料发生反应形成的副产物、以及刻蚀气体与图形层201材料发生反应形成的副产物，部分副产物会被带离出刻蚀腔室，剩余副产物在重力作用下掉落附着在剩余第一氧化层106上，从而在第一区域I剩余的第一氧化层106上沉积刻蚀副产物。

所述刻蚀副产物中包括硅离子、碳离子和氟离子，所述刻蚀副产物中还可以包括氮离子、氧离子或氢离子。

所述清洗工艺适于去除所述第一区域I剩余第一氧化层106上的刻蚀副产物。

所述交替刻蚀工艺中，根据所述第一区域I第一氧化层106的厚度以及第一厚度，确定进行所述刻蚀工艺的次数。也就是说，根据需要刻蚀去除的第一氧化层106的厚度、以及每一工艺循环中一道刻蚀工艺刻蚀去除的第一氧化层106的厚度，确定进行工艺循环的次数，即确定进行所述刻蚀工艺的次数。本实施例中，进行所述刻蚀工艺的次数为：所述第一区域I第一氧化层106厚度与所述第一厚度的比值。

在其他实施例中，为保证所述第一区域第一氧化层被全部刻蚀去除，所述交替刻蚀工艺还包括，对所述第一区域第一氧化层进行过刻蚀工艺，且设定所述过刻蚀工艺的过刻蚀量；相应的，进行所述刻蚀工艺的次数为：总刻蚀量与所述第一厚度的比值，其中，所述总刻蚀量为所述第一区域第一氧化层的厚度与所述过刻蚀量之和。

所述第一厚度不宜过厚，也不宜过薄。若所述第一厚度过厚，则每一次刻蚀工艺刻蚀去除第一区域I第一氧化层106的量较大，相应的在剩余第一氧化层106上聚集的刻蚀副产物的量也增加，从而使得清洗工艺的工艺难度增加，且增加了在下一个刻蚀工艺前剩余第一氧化层106上仍聚集有刻蚀副产物的可能性。若所述第一厚度过薄，则交替刻蚀工艺的工艺循环次数也相应增加了，不利于提高生产效率且使得生产成本过高。

为此，所述第一厚度为所述第一区域I第一氧化层106厚度的1/8～1/5。本实施例中，在进行所述交替刻蚀工艺之前，所述第一区域I第一氧化层106的厚度为24埃～35埃；所述第一厚度为3埃～7埃。

本实施例中，采用SiCoNi刻蚀系统进行所述刻蚀工艺；由于SiCoNi刻蚀系统具有较高的刻蚀选择性，尤其是对二氧化硅和硅之间的刻蚀选择性较高，使得在刻蚀去除第一区域I第一氧化层106的同时减小第一区域I鳍部102的消耗。

采用SiCoNi刻蚀系统进行所述刻蚀工艺的步骤包括：以NF₃和NH₃作为反应气体以生成刻蚀气体；所述刻蚀气体对第一区域I第一厚度的第一氧化层106进行刻蚀，形成反应副产物；进行退火工艺，将所述反应副产物分解为气态产物；通过抽气方式去除所述气态产物，使所述气态产物被带离出刻蚀腔室。

在采用SiCoNi刻蚀系统进行所述刻蚀工艺过程中，部分气体副产物被分解为气态产物，所述气态产物被带离出刻蚀腔室；还有部分气体副产物在重力作用下掉落在第一区域I剩余第一氧化层106上，使得第一区域I剩余第一氧化层106上聚集刻蚀副产物。

采用SiCoNi刻蚀系统进行所述刻蚀工艺的工艺参数包括：NF₃的气体流量为20sccm至200sccm，NH₃的气体流量为100sccm至1000sccm，腔室压强为1Torr至50Torr，工艺时间为10S至500S，所述退火工艺的温度为100℃至200℃。

采用湿法清洗处理进行所述清洗工艺。本实施例中，所述湿法清洗处理包括：依次进行的去离子水浸泡处理(DIW dip)以及SC1溶液浸泡处理。

所述去离子水浸泡处理用于去除较易被去除的刻蚀副产物。

所述SC1溶液为氨水溶液和双氧水溶液的混合溶液，所述SC1溶液可以对刻蚀副产物进行氧化处理以形成被去除的氧化物，从而达到去除刻蚀副产物的作用。由于双氧水的作用，所述刻蚀副产物被氧化形成氧化物，所述氧化物包括SiO₂；所述氧化物被氨水腐蚀溶解于SC1溶液中，从而达到去除刻蚀副产物的作用。此外，刻蚀副产物中的C离子、N离子、F离子、氢离子等溶于SC1溶液中。

本实施例中，为了提高去除刻蚀副产物的能力，在进行去离子水浸泡处理之后、进行SC1溶液浸泡处理之前，还进行含有臭氧的去离子水浸泡处理。所述含臭氧的去离子水对刻蚀副产物的氧化能力比SC1溶液对刻蚀副产物的氧化能力强，使得刻蚀副产物被氧化的程度更强，从而提高清洗工艺去除刻蚀副产物的能力。

在进行所述含有臭氧的去离子水浸泡处理过程中，去离子水中臭氧的体积浓度不宜过低，否则所述刻蚀副产物被氧化的程度仍较低，容易造成清洗工艺结束后第一区域I剩余第一氧化层106上仍残留有刻蚀副产物；此外，若所述去离子水中臭氧的体积浓度过高，会对第一区域I基底造成不必要的氧化。为此，在进行所述含有臭氧的去离子水浸泡处理过程中，去离子水中臭氧的质量浓度为10ppm～80ppm，其中，ppm指的是溶质质量占全部溶液质量的百万分比，也称为百万分比浓度，1ppm＝0.001％。

由于在下一个刻蚀工艺步骤之前，及时的清洗去除上一个刻蚀工艺步骤中形成的刻蚀副产物，从而减小或避免了刻蚀副产物对下一个刻蚀工艺的刻蚀速率均一性造成的不良影响，保证下一个刻蚀工艺对第一区域I剩余第一氧化层106的刻蚀速率均一性高，使得下一个刻蚀工艺结束后第一区域I剩余第一氧化层106的厚度均匀性好。因此，所述第一区域I第一氧化层106各区域可以被同时刻蚀去除，从而使得第一区域I基底保持良好形貌，改善第一区域I基底表面粗糙度。

若在所述刻蚀工艺结束后不进行清洗工艺而是直接进行下一刻蚀工艺，则由于刻蚀副产物对剩余第一氧化层具有保护作用，且所述刻蚀副产物并非均匀的附着在剩余第一氧化层上，使得刻蚀工艺对剩余第一氧化层各区域的刻蚀速率不同，因此剩余第一氧化层被刻蚀去除的速率均一性差，为保证第一区域第一氧化层被完全刻蚀去除，所述第一区域基底将会受到刻蚀损伤。

参考图10，在所述第一区域I基底上形成第二氧化层202。

本实施例中，所述第二氧化层202的厚度小于第一氧化层106的厚度，以满足第一区域I和第二区域II对栅介质层厚度的不同需求。在其他实施例中，所述第二氧化层的厚度还可以大于第一氧化层的厚度。

由于前述刻蚀去除第一区域I第一氧化层106的工艺中，所述第一区域I鳍部102受到的刻蚀损伤小，使得第一区域I鳍部102具有良好的表面形貌，相应的在所述第一区域I鳍部102上形成的第二氧化层202也具有良好的表面形貌，且所述第一区域I鳍部102与第二氧化层202之间的界面性能好，减小或避免了第一区域I器件沟道区表面散射问题，从而提高第一区域I形成的器件沟道区载流子迁移率。

本实施例中，所述第二氧化层202位于第一区域I的鳍部202顶部和侧壁；所述第二氧化层202的材料为氧化硅，所述第二氧化层202的厚度为6埃～12埃。

本实施例中，所述第二氧化层202的材料为化学氧化物(chemical oxide)。采用化学浸润(chemical dip)的方法形成所述第二氧化层202，采用化学浸润氧化生长的氧化硅容易与后续形成的高k栅介质层材料之间形成Hf-Si-O的混合结构，从而改善第二氧化层202与高k栅介质层之间的界面状态，并且能够提高后续生长的高k栅介质层的性质。

本实施例中，形成所述第二氧化层202的方法包括：采用硫酸和双氧水的混合溶液对所述第一区域I鳍部102进行浸润处理，浸润处理的反应温度为120摄氏度至180摄氏度，硫酸和双氧水的体积比为1:1至5:1。

在其他实施例中，形成所述第二氧化层的方法还可以包括：采用氨水和双氧水的混合溶液对所述第一区域鳍部进行浸润处理，浸润处理的反应温度为25摄氏度至45摄氏度，氨水和双氧水的体积比为1:4至1:25。

在其他实施例中，所述第二氧化层还能够为热氧化层以及位于热氧化层表面的化学氧化层，其中，热氧化层的材料为热氧化物，化学氧化层的材料为化学氧化物，所述热氧化层有利于提高化学氧化层与基底之间的界面性能。形成所述第二氧化层的工艺步骤包括：对所述第一区域基底进行化学浸润氧化处理，在所述第一区域基底表面形成化学氧化层；对所述第一区域的基底以及化学氧化层进行热氧化处理，在所述第一区域基底与化学氧化层之间形成热氧化层。

参考图11，在所述第一氧化层106以及第二氧化层202上形成高k栅介质层203；在所述高k栅介质层203上形成栅电极层204。

本实施例中，所述高k栅介质层203还位于层间介质层108顶部和侧壁上，所述高k栅介质层203还位于隔离层115上。

所述高k栅介质层203的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，所述高k栅介质层203的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述高k栅介质层203。本实施例中，所述高k栅介质层203的材料为HfO₂，所述高k栅介质层203的厚度为5埃至15埃，采用原子层沉积工艺形成所述高k栅介质层203。

本实施例中，所述第一区域I具有第一栅介质层，第二区域II具有第二栅介质层，其中，第一栅介质层包括第二氧化层202以及位于第二氧化层202表面的高k栅介质层203，第二栅介质层包括第一氧化层106以及位于第一氧化层106表面的高k栅介质层203。因此，所述第一栅介质层的厚度小于第二栅介质层的厚度，从而满足核心器件和输入输出器件对栅介质层厚度的不同需求。

本实施例中，所述栅电极层204顶部与所述层间介质层108顶部齐平。

形成所述栅电极层204以及高k栅介质层203的工艺步骤包括：在所述第一氧化层106、第二氧化层202以及隔离层115上形成高k栅介质层203，所述高k栅介质层203还位于层间介质层108顶部和侧壁上；在所述高k栅介质层203上形成栅电极膜，所述栅电极膜顶部高于层间介质层108顶部；去除高于所述层间介质层108顶部的栅电极膜，形成所述栅电极层204，且还去除高于层间介质层108顶部的高k栅介质层203。

所述栅电极层204为单层结构或叠层结构。本实施例中，所述栅电极层204包括：位于高k栅介质层203表面的功函数层以及位于功函数层表面的电极层，其中，所述电极层的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti或W。

形成的半导体器件为NMOS器件时，所述功函数层的材料为N型功函数材料，包括TiAl、TaAlN、TiAlN、MoN、TaCN或AlN中的一种或几种；形成的半导体器件为PMOS器件时，所述功函数层的材料为P型功函数材料，包括Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。此外，所述第一区域为NMOS区域时，第一区域的功函数层的材料为N型功函数材料；所述第二区域为PMOS区域时，所述第二区域上方的功函数层的材料为P型功函数材料。

在其他实施例中，所述栅电极层还能够为单层结构，栅电极层的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti或W。

由于前述采用交替刻蚀工艺刻蚀去除第一区域I的第一氧化层106，避免第一区域I鳍部102受到刻蚀损伤，使得第一区域I鳍部102保持良好的表面形貌，改善了第一区域I鳍部102表面粗糙度，防止第一区域I沟道区表面发生载流子散射问题，提高第一区域I沟道区载流子迁移率。并且，在所述第一区域I鳍部102上形成的第二氧化层202与所述鳍部102之间也具有较高的界面性能。因此本实施例形成的半导体器件的电学性能得到改善。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体器件的形成方法，其特征在于，包括：

提供包括第一区域和第二区域的基底，所述第一区域和第二区域基底上具有第一氧化层；

对所述第一区域的第一氧化层进行刻蚀工艺，所述刻蚀工艺刻蚀去除所述第一区域第一厚度的第一氧化层；

在进行所述刻蚀工艺之后，对所述第一区域剩余的第一氧化层进行清洗工艺；

交替进行所述刻蚀工艺以及所述清洗工艺，直至所述第一区域第一氧化层被去除；

在所述第一区域的基底上形成第二氧化层，所述第二氧化层厚度与第一氧化层厚度不同；

在所述第二区域第一氧化层以及第一区域第二氧化层上形成高k栅介质层；

在所述高k栅介质层上形成栅电极层。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀工艺步骤中，在所述第一区域剩余第一氧化层上形成刻蚀副产物；所述清洗工艺适于去除所述刻蚀副产物。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述刻蚀副产物中包括硅离子、碳离子和氟离子。

4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述刻蚀副产物中还包括氢离子、氧离子和氮离子。

5.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述交替进行所述刻蚀工艺以及所述清洗工艺中，根据所述第一区域第一氧化层的厚度以及所述第一厚度，确定进行所述刻蚀工艺的次数。

6.如权利要求5所述的半导体器件的形成方法，其特征在于，进行所述刻蚀工艺的次数为：所述第一区域第一氧化层的厚度与所述第一厚度的比值。

7.如权利要求5所述的半导体器件的形成方法，其特征在于，所述交替刻蚀工艺还包括，对所述第一区域第一氧化层进行过刻蚀工艺，且设定所述过刻蚀工艺的过刻蚀量；进行所述刻蚀工艺的次数为：总刻蚀量与所述第一厚度的比值，其中，所述总刻蚀量为所述第一区域第一氧化层的厚度与所述过刻蚀量之和。

8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一厚度为所述第一区域第一氧化层厚度的1/8～1/5。

9.如权利要求1或8所述的半导体器件的形成方法，其特征在于，所述第一区域第一氧化层的厚度为25埃～35埃；所述第一厚度为3埃～7埃。

10.如权利要求1所述的半导体器件的形成方法，其特征在于，采用SiCoNi刻蚀系统进行所述刻蚀工艺。

11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述SiCoNi刻蚀系统进行所述刻蚀工艺的步骤包括：以NF₃和NH₃作为反应气体以生成刻蚀气体；所述刻蚀气体对第一区域第一厚度的第一氧化层进行刻蚀，形成反应副产物；进行退火工艺，将所述反应副产物分解成气态产物；通过抽气方式去除所述气态产物，使所述气态产物被带离出刻蚀腔室。

12.如权利要求1所述的半导体器件的形成方法，其特征在于，采用湿法清洗处理进行所述清洗工艺。

13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述湿法清洗处理包括：依次进行的去离子水浸泡处理以及SC1溶液浸泡处理。

14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述湿法清洗处理还包括：在所述去离子水浸泡处理之后、所述SC1溶液浸泡处理之前，进行含有臭氧的去离子水浸泡处理。

15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述含有臭氧的去离子水浸泡处理过程中，去离子水中臭氧的在质量浓度为10ppm～80ppm。

16.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一氧化层的厚度大于所述第二氧化层的厚度。

17.如权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述刻蚀工艺和清洗工艺之前，还包括：在所述第二区域的第一氧化层上形成图形层。

18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括，衬底以及位于衬底上的鳍部，还包括，位于衬底上以及部分鳍部侧壁上的隔离层，其中，所述第一氧化层位于所述鳍部顶部和侧壁上。

19.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一氧化层的工艺步骤包括：在所述第一区域和第二区域基底上形成第一氧化层；在所述第一氧化层上形成伪栅膜；图形化所述伪栅膜形成伪栅层；在所述基底上形成覆盖伪栅层侧壁的层间介质层；去除所述伪栅层，暴露出第一区域和第二区域的第一氧化层。

20.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一氧化层的工艺步骤包括：在所述第一区域和第二区域部分基底上形成伪栅介质层以及位于伪栅介质层上的伪栅层；在所述基底上形成层间介质层，所述层间介质层覆盖伪栅层侧壁以及伪栅介质层侧壁；去除所述伪栅层以及伪栅介质层，暴露出第一区域和第二区域基底；在所述露出的第一区域和第二区域基底上形成所述第一氧化层。